JP4417262B2 - チャージポンプ回路 - Google Patents

Description

本発明は、チャージポンプ回路に関する。特に、供給電圧の非整数倍を電圧出力を提供することができるチャージポンプ回路に関する。本発明は、斯かる回路を含む電子装置、特に、排他的ではないが大面積電子（ＬＡＥ）装置（例えば、アクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）又は他のタイプのアクティブマトリックスディスプレイ）にも関する。半導体装置又は半導体集積回路は、チャージポンプ回路を例えば組み込むことができる別の装置の形式である。

低ＤＣ電圧供給部からブーストされたＤＣ電圧を供給するためのチャージポンプ回路が知られている。ブーストされた電圧は、入力供給電圧のハイレベルよりさらにプラス側のものであり、又は、あるいは、入力供給電圧のローレベルよりさらにマイナス側のものであろう。斯かる回路は、各々がコンデンサに接続されるスイッチを含む直列の電圧ブーストステージを有しており、このスイッチは電荷のコンデンサへの流入を制御する。斯かる回路は、例えばＷＯ０２／０６１９３０号に開示されている。各ステージのスイッチがそのステージの入力部に備えられ、各ステージの出力部はスイッチとコンデンサとの間の接合部である。回路への入力は低電圧の大きさにおいてＤＣ電流供給である。コンデンサは、スイッチング動作を制御する２つの相補クロック制御ラインのうちの一方に交互に接続され、直列のステージを伝っていわゆる電荷の注入を順に制御する。

回路の動作の間、１クロックサイクルは、制御ラインの１つに接続されるコンデンサに記憶される電荷を、対応する次のステージのコンデンサに渡す。コンデンサに印加された電圧は、直列の電圧ブーストステージを伝って次第に増加する。多数のステージは、回路に対して、より大きな出力電圧をもたらす。

Ｖss＝０Ｖの低電圧レベル（説明のみのため）及びＶDDの高電圧レベルの所与の電源に対して、ＷＯ０２／０６１９３０号に開示されている型式のチャージポンプ回路は、正のチャージポンプの場合は（ｎ＋１）ＶDD、負のチャージポンプの場合は−ｎＶDDの電圧を発生するために使用されている。ここで、ｎはチャージポンプのステージの数に等しい整数である。しかし、必要な出力電圧が電源電圧ＶDDの整数倍に等しくないことがしばしばある。この場合、出力電圧を必要な値に調整する追加の回路を使用することが知られており、これは、達成できる理論効率に根本的な制限を与える。

例えば、５Ｖの入力電圧による単一ステージのポジティブチャージポンプは、通常、１０Ｖの出力電圧を発生させるだろう。これが７．５Ｖの必要な出力電圧にまで下げて調整される場合、チャージポンプの最大理論効率は、７５％まで低減する。

ＵＳ５７９０３９３号は、供給電圧の何分の一かを発生させるためのチャージポンプ回路を開示している。注入された電荷を蓄積するコンデンサは、出力電圧を必要な何分の一かのレベルに低減する目的で、回路の出力部において追加のコンデンサに並列に接続される。この回路は電圧レギュレータを使わないが、これは、最大理論効率が制限を受けるという不利も有する。

電圧供給ラインの電圧の何分の一かを供給することに加えて、しばしば、高電圧供給ラインの電圧よりも大きい電圧と低電圧供給ラインの電圧よりも低い電圧との両方の必要性がある。

チャージポンプ回路の応用の一例は、表示画面を有するポータブル電子装置にある。ディスプレイには比較的高い電圧、例えば１５Ｖが必要であり、一方、その装置は比較的低い電圧供給、例えば３Ｖにより電力供給されるべきものである。チャージポンプ回路のような電圧ブースト装置の使用が、明らかに適している。

本発明によれば、
少なくとも１つのチャージポンプセクションを有する電圧増加ステージ、
少なくとも１つのチャージポンプセクションを有する、前記電圧増加ステージと並列の電圧減少ステージ、及び
前記電圧増加ステージと前記電圧減少ステージとへの共有入力部とを備え、
前記電圧増加ステージ及び前記電圧減少ステージのそれぞれの少なくとも１つのチャージポンプセクションが、第１の接合ノードにおいて直列に接続される第１の入力スイッチ及び出力スイッチと、入力部と第２の接合ノードとの間に接続される第２の入力スイッチと、前記第１の接合ノードと第１の制御ラインとの間に接続される第１のチャージポンプコンデンサと、前記第２の接合ノードと第２の制御ラインとの間に接続される第２のコンデンサとを有し、前記第２の接合ノードが前記第１の入力スイッチ及び出力スイッチに制御信号を供給する、チャージポンプ回路が提供される。

本発明は、２つ（又は、おそらくそれ以上）のブーストされた電圧（そのブーストされた電圧の１つは電源電圧に対して正の向きであり、更に１つは電源電圧に対して負の向きである）を発生するうえでの問題に対処する。更に、回路は、電源電圧の整数倍に等しくない電圧を発生することを可能にする。特に、電圧増加ステージ及び電圧減少ステージは反対向きにチャージポンピングを必要とするので、１つのステージのポンピングで使用される電荷は、他のステージにリサイクルすることができる。従って、必要な電圧を発生する効率的な手段が提供される。

上記電圧増加ステージは、好ましくは、低供給ライン電圧と高供給ライン電圧との間の差の整数倍だけ入力電圧を増加し、上記電圧減少ステージは、低供給ライン電圧と高供給ライン電圧との間の差の整数倍だけ入力電圧を減少する。入力電圧をこれら供給ライン電圧の間の値に選択することによって、出力電圧はこれら供給ライン電圧の非整数倍である。

上記電圧増加ステージは、1つ以上のチャージポンプセクションを有し、それらの各々が低供給ライン電圧と高供給ライン電圧との差だけ上記入力電圧を増加することができる。同様に、上記電圧減少ステージは１つ以上のチャージポンプセクションを有し、それらの各々が低供給ライン電圧と高供給ライン電圧との差だけ上記入力電圧を減少することができる。

各チャージポンプセクションは、好ましくは、接合ノードにおいて直列に接続される入力スイッチ及び出力スイッチと、接合ノードと制御ラインとの間に接続されるチャージポンプコンデンサと、を有する。

各チャージポンプセクションが、第１の接合ノードにおいて直列に接続される第１の入力スイッチ及び出力スイッチと、第２の接合ノードにおいて直列に接続される第２の入力スイッチ及び出力スイッチと、上記第１の接合ノードと第１の制御ラインとの間に接続される第１のチャージポンプコンデンサと、上記第２の接合ノードと第２の制御ラインとの間に接続される第２のチャージポンプコンデンサと、を有することができる。これは並列の２つのポンプ回路を提供し、このため全てのクロックサイクルの間、チャージポンピングを実行することができる。

この構成では、各チャージポンプ回路に１つのチャージポンプコンデンサのみが備えられ、他のコンデンサは適切なスイッチ制御信号を発生するためのものである。再び、相補信号が第１及び第２の制御ラインに印加される。しかし、両方の構成とも、代わりに、オーバーラップしない信号を使用することができる。

本発明は、例えば低温ポリシリコン処理を用いて形成することができ且つ本発明のチャージポンプ回路を含む集積回路装置又は他の電子装置も提供する。この装置は、チャージポンプ回路及びＴＦＴスイッチングアレイが基板上に備えられたアクティブマトリックス液晶表示装置を有することができる。

本発明の実施例は、添付図面を基準にして例として記載される。

同じ参照数字及び記号は、図を通じて、同じ又は同様の特徴を示すために使用されている。

本発明は、２つ（又はおそらく、それより多い数の）ブースト電圧を発生させることができる回路を提供する。それらブースト電圧の一つは、電源電圧に対して正の向きであり、もう一つは負の向きである。更に、その回路は、それら電圧が電源電圧の非整数倍に等しいことを可能にする。これは、スイッチが適切にオン及びオフになることを確実にするために電源レールよりも大きい及び小さい電圧を発生する必要があるであろう例えばアナログスイッチの電圧を発生させる有効な方法を提供する。この機能は、多数のアナログ回路アプリケーションで必要である。

図１は、本発明の背後にある基本概念を示すための、本発明によるチャージポンプ回路を概略形式で示す。

回路は、電圧ブーストステージ１及び電圧減少ステージ２を含む。各ステージは、そのステージの入力部と対応する電圧制御端子４，６との間に、直列接続された入力スイッチング装置Ｓ1A、Ｓ2A（以下、一般にＳnAと呼ぶ）とチャージポンプコンデンサＣP1、ＣP2（以下、一般にＣPnと呼ぶ）とを有する。各ステージ１、２の出力部は、スイッチング装置ＳnAとコンデンサＣPnとの間にノードを有する。このノードは、出力スイッチＳ1B、Ｓ2B（以下、一般にＳnBと呼ぶ）を通じて、ステージの出力部に接続されている。

入力スイッチ及び出力スイッチＳnA、ＳnBは、チャージポンプコンデンサが入力部８及びステージの出力部に交互に接続されるように相補信号（Φ’及び/Φ’）で切り替えられる。

電圧制御端子４、６上の電圧は、２つのレベルの間で切替可能である。これは、端子４，６に矩形歯状波形を供給することによって達成される。制御電圧端子４及び６に供給される電圧は、高電圧供給レール及び低電圧供給レールの電圧に対応する電圧レベルに交番する。例えば、低電圧供給レールは、グランド接続とすることができる。

１つの端子４上の電圧（/Φ）は他方の端子６上の電圧（Φ）の相補的なものであり、このため、１つの信号が他方の信号とは反対の極性を有するが、同時にクロック制御される。

制御ライン４，６に関して、入力スイッチ及び出力スイッチの制御に同じ制御信号波形タイミングが使用できる。言い換えると、ΦはΦ’と同じ遷移を有することができる。従って、ＣＰ１が低電圧に接続されＣＰ２が高電圧に接続されているとき、スイッチＳ１Ａ及びＳ２Ａは閉じており（ローインピーダンス）、Ｓ１Ｂ及びＳ２Ｂは開いている（即ち、ハイインピーダンス）。同様に、ＣＰ１が高電圧に接続されＣＰ２が低電圧に接続されているとき、スイッチＳ１Ａ及びＳ２Ａは開いており（ハイインピーダンス）、Ｓ１Ｂ及びＳ２Ｂは閉じている（ローインピーダンス）。制御信号Φ’及び/Φ’の実際の性質は、スイッチの性質に依存する。

各ステージの動作において、ＤＣ入力電圧Ｖｉｎは、チャージポンプ回路の入力部８に印加される。この電圧源は、出力部において得られる平均負荷電流の差、即ち、Ｉ（Ｖin）＝ＩL1−ＩL2に略等しい平均電流を供給する。ＩL2がＩL1より大きい場合、Ｖｉｎは電流を下げ、ＩL1がＩL2より大きい場合、それは電流を供給する。

例として電圧ブーストステージ１を取り上げると、入力スイッチＳ1Aが閉じているとき、電荷はコンデンサＣＰ１に流れ、それを入力電圧にまで充電する（スイッチにおける電圧降下を除く）。この電荷は、制御端子４が低制御電圧（例えば０Ｖ）に接続され且つ入力スイッチが閉じているとき、コンデンサに供給される。次のクロックサイクルにおいて、コンデンサが充電された後、スイッチＳ1Aが開き、制御端子上の電圧は反転される。コンデンサＣP1に印加される電圧は、制御端子４上に新しい高い電圧（例えば５Ｖ）が加わり、このため増加した電圧がステージの出力部に現れる。

この増加した出力電圧は、閉じた出力スイッチＳ1Bを通じて、出力部に供給される。

図１の電圧減少ステージ２は同じように動作するが、高電源レール及び低電源レール（図１に０Ｖ及びＶDDとして示されている）の電圧差の大きさに対応する電圧のステップ減少を提供する。

回路の動作は、安定状態レベルに到達するために出力電圧に必要な初期安定期間の後に、達成される。電荷が回路を伝って注入され電流が負荷に供給されるので、出力電圧はこの安定状態レベルのあたりで上下する。このリプルの大きさは、チャージポンプの出力部において接続されるコンデンサのサイズを大きくすることによって低減される。チャージポンプ動作は周知であり、更に詳細に記載はしない。

本発明によれば、電圧ブーストステージ及び電圧減少ステージ１，２は共通入力Ｖｉｎを共有する。入力電圧Ｖｉｎは、電源レール電圧間にある。通常の回路では、負のチャージポンプは低電圧供給レールに接続される入力部を有し、正のチャージポンプは高電圧供給レールＶDDに接続される入力部を有するだろう。２つの入力部を一緒に接続することによって、電圧減少チャージポンプによって注入される電荷を電圧増加チャージポンプに戻してリサイクルできるので、電源電圧の非整数倍の効率的な生成が提供される。これは、電圧源Ｖinによって供給されなければならない電流を最小にする。

デカップリングコンデンサＣＬ１及びＣＬ２が出力部に備えられ、グランドに接続されている。これらのコンデンサは、実際どんなローインピーダンスの定電圧源にも接続できるだろう。これらデカップリングコンデンサは、始動フェーズの間、出力電圧に充電（即ち、注入）される。これらデカップリングコンデンサは、動作中、出力電圧のリプルを最小にするのに役立つ（これらデカップリングコンデンサが大きければ大きいほど、リプルは小さい）。これは必要である。その理由は、ＣL1及びＣL2上の電荷は１サイクル毎に１回補給されるが、負荷は連続的に電流を引き込みそうだからである。デカップリングコンデンサは、ｏｆｆ−ｇｌａｓｓ外部の成分でありそうである。

低電力ライン電圧Ｖssが０Ｖであり、高電力ライン電圧がＶDDであるとして、回路の動作を以下に更に詳細に記載する。図１の回路は正の出力電圧Ｖout1＝Ｖin＋ＶDD及び負の出力電圧Ｖout2＝Ｖin−ＶDDを発生する。ここで、Ｖinは０とＶDDとの間の電圧である。

Ｖout1とＶout2との間の差は常に２ＶDDに等しいけれども、Ｖout1及びＶout2の絶対レベルは、Ｖinの値に依存して、それぞれ、上限が２ＶDD及び０Ｖから下限がＶDD及び−ＶDDに調整できる。この回路は、必要な出力電圧がこれらの２つの極値の間にあるとき、通常の方法よりも利点を提供する。これは、Ｖout2を発生する負のチャージポンプが入力電圧源Ｖinの方に電荷を注入するからである。同時に、Ｖout1を発生する正のチャージポンプは、電圧源Ｖinから電荷を引き込む。従って、正味の効果は、負のチャージポンプからの電荷を正のチャージポンプに戻してリサイクルすることができるということである。

図１は、２つの発生した電圧によって駆動される負荷を、ブーストされた電圧と低電源ライン電圧（この例ではグランド）との間に接続される第１の電流源ＩL1、及び低下した電圧と低電源ライン電圧との間に接続される第２の電流源ＩL2としても表す。これらの負荷電流は、回路により駆動される負荷に依存する。

負荷電流ＩL1及びＩL2が等しい場合、電圧源Ｖinへの又は電圧源Ｖinからの正味の電流の流れは無く、これは、電圧源が高抵抗に設計することができることを意味する。Ｖinが１００％の効率の電圧源であり、チャージポンプスイッチが理想的なものであり、ポンプコンデンサが無限大である場合、ＩL1がＩL2以上であれば、理論効率は１００％に等しい。ＩL1がＩL2より小さく、電圧源Ｖinに注入される電荷をリサイクルできない場合、それに応じて効率は減少する。

図１の回路はスイッチを使用することによって形成されたチャージポンプを示しているが、代わりにダイオードを使用することができるだろう。また、図１に示される正及び負のチャージポンプは、単一のステージのみを有している。

この原理は、正の出力電圧がＶoutp＝Ｖin＋ｎＶDD（ここで、ｎは正のチャージポンプのステージの数）になり、負の出力電圧がＶoutn＝Ｖin−ｍＶDD（ここで、ｍは負のチャージポンプのステージの数）になる複数のステージを伴なうチャージポンプに容易に拡張することができる。

複数のステージ構成では、電荷はあるステージのコンデンサから次のステージのコンデンサに流れる（又は注入される）。次のステージのコンデンサは、このとき反対の制御電圧が印加され、このため当該次のステージのコンデンサは前のステージのコンデンサに印加される電圧よりも高い電圧を有する。従って、コンデンサ電圧は、直列のステージを伝って増加する。

１つのコンデンサに印加された電圧は、前のコンデンサに印加される電圧よりも、制御電圧の間の差だけ大きい（スイッチの電圧降下は無視する）。これは、いわゆるブースト電圧である。

チャージポンプのチェーンでは、隣接するポンプは相補制御信号によって制御され、このため、２つの電圧制御端子が存在し、この２つの電圧制御端子の各々は、異なる電圧ブーストステージの集合に関連する。

同じ入力電圧源Ｖinに接続される多数の正のチャージポンプ（各々が多数のステージを伴なう）と多数の負のチャージポンプ（各々が多数のステージを伴なう）とすることもできる。電荷リサイクルにより最適効率を得るための条件は、負のチャージポンプにより入力電圧源Ｖinへと注入される電流は、正のチャージポンプによりその電圧源Ｖinから引き出される電流以下とすべきである。

電流がチャージポンプの負のアームから正のアームに適切にリサイクルされることを確実にするため、電圧源Ｖinの設計に幾つかの注意が必要な場合がある。具体的には、それを特定の抵抗を用いて設計し、出力部にデカップリングコンデンサを使用する必要がある場合がある。これは既知の技術である。また、正のアームの負荷電流は、電流が電圧源Ｖinから引き出されるように負のアームの負荷電流よりも小さい場合、Ｖinはできるだけ効率がよいものとすることが望ましい。電源電圧の間に電圧を効率的に発生させるための回路も周知である。例えば、容量デバイダー回路は、（理想スイッチを無限コンデンサと仮定して）１００％の理想効率でＶDD／２を発生することができる。

回路の具体化のより詳細な例が図２に示されており、簡単のため、チャージポンプの各々は単一のブーストステージから成る。出力負荷は、図２に抵抗ＲL1及びＲL2として表されている。図２では、ＮＭＯＳトランジスタは「Ｎ」で示され、ＰＭＯＳトランジスタ「Ｐ」で示されている。

電圧増加ステージ１及び電圧減少ステージ２はポリシリコンＴＦＴ（薄膜トランジスタ）を使って実現され、５Ｖ及び０Ｖの入力供給電圧を伴なうアクティブマトリックスＬＣＤディスプレイへの組込みに適している。回路は、これらの入力電圧から、＋７．５Ｖ及び−２．５Ｖを発生するために使用され、これはＣＭＯＳスイッチが適切にオン及びオフになることを確実にするために必要である。

各ステージ１、２は、２つのチャージポンプコンデンサＣp1a、Ｃp1b及びＣp2a、Ｃp2bに関連している。各コンデンサは、入力トランジスタスイッチＮ1a、Ｎ1b、Ｐ2a、Ｐ2bと出力トランジスタスイッチＰ1a、Ｐ1b、Ｎ2a、Ｎ2bとの間の接合部に接続する。従って、各ステージは、互いに並列に配された、図１に示されるチャージポンプ構成を２つ有する。この構造は、チャージポンプが全てのサイクルの間で実行されることを可能にする。

図２では、並列の２つのチャージポンプは、トランジスタとして実現される入力スイッチ及び出力スイッチのため、適切なゲート電圧を単に発生することを可能にする。これらのゲート電圧はクロック遷移に等しい大きさの遷移を有するが、両方のレベルはＶinに等しい量だけ上に（又は下に）シフトする。

あるいは、スイッチはダイオードで実現することができ、ダイオードはチャージポンプ回路機能の自然な結果としてオン及びオフになるので、制御信号が必要ではない。

各ステージの動作は、図３Ａ及び図３Ｂを基準にして詳細に記載される。

図３Ａは、電圧ブーストステージ１の構成部分を示す。低電力レールが０Ｖ且つ高電力レールが５Ｖであるとして、電圧が図に示されている。図３Ａは、上部制御端子が低電圧且つ下部制御端子が高電圧であるサイクルを示す。トランジスタ及びコンデンサは、図２のものに対応しているので、図３Ａ及び３Ｂにおいて符号は与えられていない。従って、図２の符号は、図３の対応する構成部分を識別するために使用される。図３Ａ及び図３Ｂの矢印は、電荷の流れを表す。

２．５Ｖの入力電圧は、オンのトランジスタＮ1bを通じて、上のコンデンサＣp1bを２．５Ｖにチャージする。出力部における平衡状態は７．５Ｖであり、示されているように、下のコンデンサＣp1aはその両端に２．５Ｖがチャージされ、これによって出力部に７．５Ｖが表れる。この電圧を出力部に維持するために、電荷がトランジスタＰ1aを通じて出力部に注入される。

図３Ｂは、上部制御端子が高電圧且つ下部制御端子が低電圧であるサイクルを示す。

２．５Ｖの入力電圧は、オンのトランジスタＮ1aを通じて、下のコンデンサＣp1aに２．５Ｖをチャージする。上のコンデンサＣp1bは、その両端に２．５Ｖがチャージされ、出力部に７．５Ｖが表れる。この電圧を出力部に維持するために、電荷がトランジスタＰ1bを通じて出力部に注入される。

従って、この構造は、全てのクロックサイクルの間、チャージポンピングを提供する。

電圧減少ステージ２は、電荷の流れは反対であるが、同じように動作する。

図２に示すように、電圧増加ステージ１のチャージポンプセクション、電圧減少ステージ２のチャージポンプセクションは、接合部において複数の制御ラインのうちの１つを伴ない、直列に接続されたチャージポンプコンデンサＣp1a及びＣp2aによって、接続される。

図２の回路は、各チャージポンプステージ用に、２つのチャージポンプコンデンサを有する。これらのコンデンサは、チャージポンプ動作を実行するために或る程度のサイズが必要であり、これは回路が必要とする領域を増加させる。

図４は、チャージポンプステージにつきちょうど１つのポンプコンデンサＣp1及びＣp2を伴なう別の実現例を示す。各チャージポンプステージは、また１つの出力スイッチＰ１及びＮ２のみを有する。従って、チャージポンピングは、各ステージによって、２つのサイクルのうちの１つのサイクルの間だけ実行される。

電圧増加ステージでは、１つの入力スイッチＮ1b及びコンデンサＣbs1は、他の入力スイッチＮ1a及び出力スイッチＰ１用のゲート信号を駆動するためのレベルがシフトしたクロックを発生するために使用されるだけである。同様に、電圧減少ステージでは、入力スイッチＰ2b及びコンデンサＣbs2は、入力スイッチＰ2a及び出力スイッチＮ２のゲート用のレベルがシフトしたクロックを発生するために使用されるだけである。

コンデンサＣbs1及びＣbs2は電荷を回路に注入するために使用されないので、それらの値はＣp1及びＣp2よりも非常に小さいものとすることができる。この回路は、特に、Ｃp1及びＣp2の値がガラス上に備えるには大きすぎる場合、好ましい。

図５は、ＴＦＴスイッチングアレイ３２を使用するアクティブマトリックス液晶表示装置を含む集積回路装置３０を示す。スイッチングアレイ及びチャージポンプ回路３４は共通基板３６上に備えられ、低電圧電源３８（例えば、３Ｖのバッテリ）は集積回路３６に電力を供給する。

図６は、図１と同じ基本チャーポンプ回路を示すが、スイッチＳ１Ａ、Ｓ１Ｂ、Ｓ２Ａ、Ｓ２Ｂ及び制御端子４及び６に印加される制御信号のタイミングが変更されている。この場合、Ｓ１Ｂ及びＳ２Ａに印加される制御信号のタイミングは、端子４及び６に印加される波形のタイミングと同じである。これは、端子４及び６が高電圧レベルＶＤＤに接続されるとき、スイッチＳ１Ｂ及びＳ２Ａは閉じ（即ち、ローインピーダンス）、スイッチＳ１Ａ及びＳ２Ｂは開く（即ち、ハイインピーダンス）ことを意味する。逆に、端子４及び６が低電圧レベル（図６において０Ｖ）に接続されるとき、スイッチＳ１Ｂ及びＳ２Ａは開き（即ち、ハイインピーダンス）、スイッチＳ１Ａ及びＳ２Ｂは閉じる（即ち、ローインピーダンス）。このタイミングの変更は、電圧減少ステージ２から電荷が注入された後、それが電圧増加ステージ１でリサイクルされる前に、半クロック期間の遅延が存在することを意味する。電荷が適切にリサイクルされることを確実に行うために、先に言及したように、電圧源Ｖinをデカップルすることが必要であり、ここでは、このことは、抵抗Ｒin及びコンデンサＣinを通じて達成されている。実際には、コンデンサＣinは、電圧減少ステージ２から注入される電荷が電圧増加ステージ１でリサイクルされる前の一時的な記憶ノードとして作用する。

図７は、図６に示される概略的な構成を実現するための可能な回路を示す。この回路は図４と同じであるが、Ｃp1、Ｃp2、Ｃbs1及びＣbs2に印加されるクロック信号が、図６に示されるようにタイミングが変更されている。図７も、電圧源Ｖinをデカップルするために使用される抵抗Ｒin及びコンデンサＣinを明確に示している。

これまでに記載された実施例では、チャージポンプのスイッチに印加される制御信号及びチャージポンプコンデンサに印加される電圧レベルは相補的であり、これは、特定の信号がローからハイに切り替わるとき、それを補完する信号がハイからローに切り替わるように、全ての遷移が同時に起きることを意味する。幾つかのケースでは、同時に切り替わらない制御信号を使用することによって、チャージポンプの効率を向上できることがわかる。これを、オーバーラップしない制御信号の使用と呼ぶ。オーバラップしない制御信号は、チャージポンプスイッチが切り替わる有限時間の間に、そのスイッチを通じて電荷が誤った方向にリークしないことを確実にするために使用することができる。残りの例は、オーバーラップしない制御信号が本発明とともにどのようにして使用できるかを示す。

図８は、オーバーラップしない制御信号Φａ及びΦｂがチャージポンプスイッチに印加され、相補波形Φ及び/Φが端子６及び４に印加されるチャージポンプの概略形状を示す。Φがハイレベルに切り替わると、端子６は高電源電圧に接続され、端子４は低電源電圧に接続される。この遷移の間、全てのスイッチＳ１Ａ、Ｓ１Ｂ、Ｓ２Ａ及びＳ２Ｂは、開いている（即ち、ハイインピーダンス）。遅延期間の後、Φａにおける遷移はＳ１Ａ及びＳ２Ａを閉じ、これはコンデンサＣＰ１及びＣＰ２をＶinに接続する。チャージング期間の後、Φａにおける他の遷移がＳ１Ａ及びＳ２Ａを開く。遅延期間の後、Φはローレベルに切り替わり、端子６は低電源に接続され、端子４が高電源に接続される。それから他の遅延期間の後、Φｂにおける遷移はＳ１Ｂ及びＳ２Ｂを閉じ、これはＣＰ１をＣＬ１に接続し、ＣＰ２をＣＬ２に接続する。他のチャージ時間の後、Φｂにおける遷移はＳ１Ｂ及びＳ２Ｂを開く。このサイクルは、図８に示すように、ＣＬ１及びＣＬ２がそれぞれの出力電圧になるように、連続的に繰り返される。

図９は、図８に示される概略的な構成を実現するための可能な回路を示す。制御信号Φａと協働してトランジスタＮ1b及びコンデンサＣbs1aはチャージポンプトランジスタＮ1aを切り替えるためのレベルがシフトした電圧信号を発生する。制御信号/Φｂと協働してトランジスタＮ1c及びコンデンサＣbs1bはチャージポンプトランジスタＰ１を切り替えるための電圧信号を発生する。制御信号/Φａと協働してトランジスタＰ2b及びコンデンサＣbs2aはチャージポンプトランジスタＰ2aを切り替えるための電圧信号を発生する。制御信号Φｂと協働してトランジスタＰ2c及びコンデンサＣbs2bはチャージポンプトランジスタＮ２を切り替えるための電圧信号を発生する。この回路は、６つの制御信号Φ、Φａ、Φｂ及びそれらの相補的な信号の発生を必要とする。

図１０は、オーバーラップしない制御信号Φａ及びΦｂがチャージポンプスイッチに印加され、波形Φが端子６及び４に印加されるチャージポンプの概略形式を示す。Φがローレベルに切り替わると、端子４及び６は低電源電圧に接続される。この遷移の間、全てのスイッチＳ１Ａ、Ｓ１Ｂ、Ｓ２Ａ及びＳ２Ｂは、開いている。遅延期間の後、Φａにおける遷移はＳ１Ａ及びＳ２Ｂを閉じる。これはＣＰ１をＶinに接続し、ＣＰ２をＣＬ２に接続する。チャージング期間の後、Φａにおける他の遷移がＳ１Ａ及びＳ２Ｂを開く。遅延期間の後、Φはハイレベルに切り替わり、端子４及び６は高電源に接続される。それから他の遅延期間の後、Φｂにおける遷移はＳ１Ｂ及びＳ２Ａを閉じ、これはＣＰ１をＣＬ１に接続し、ＣＰ２をＶinに接続する。他のチャージング時間の後、Φｂにおける遷移はＳ１Ｂ及びＳ２Ａを開く。このサイクルは、図８に示すように、ＣＬ１及びＣＬ２がそれぞれの出力電圧になるように、連続的に繰り返される。

図１１は、図１０に示される概略構成を実現するための可能な回路を示す。基本的な回路は図９と同じであるが、回路のスイッチングシーケンスが図１０に示すようなものになるように、制御信号が修正されている。この回路の利点は、それが、図９の回路に対する６個の制御信号と比較して、ちょうど３つの制御信号Φ、Φａ及びΦｂの発生を必要とする点である。図６の記載で示されているように、図１０及び図１１のＲin及びＣinによって提供されるＶinのデカップリングは、電荷が電圧減少チャージポンプから電圧増加チャージポンプに適切にリサイクルされることを確実にするために要求される。

先に言及したように、本発明のチャージポンプ回路は、大面積電子装置（例えばアクティブマトリックス表示装置、及び同等のもの）で使用することができる。

しかしながら、チャージポンプ回路は他のタイプの装置に使用することができる。確かに、チャージポンプは、他の多くの用途においても見つけられる非常に幅広く使われている回路エレメントである。例として、フラッシュメモリ用のプログラミング電圧及び消去電圧の発生、並びにアナログスイッチによりブーストされた電圧を必要とするであろう低電圧ＩＣを含む。チャージポンプは、半導体電源スイッチの集積制御回路にも使用することができる。電源スイッチは、例えば、ＭＯＳＦＥＴとすることができる。もちろん更に多くの用途があり、当業者には他の種々の修正が明らかである。

本発明によるチャージポンプ回路の概略回路図である。 図１の回路の１つの実現例を示す、より詳細な回路図である。 図２の回路の動作をより詳細に説明するために使われる図である。 図２の回路の動作をより詳細に説明するために使われる図である。 図１の回路の別の実現例を示す、より詳細な回路図である。 ディスプレイ及びチャージポンプ回路を組み込んだＬＡＥ装置の概略平面図である。 本発明によるチャージポンプ回路の更に他の実施例を概略的に示す。 本発明によるチャージポンプ回路の更に他の実施例を概略的に示す。 本発明によるチャージポンプ回路の更に他の実施例を概略的に示す。 本発明によるチャージポンプ回路の更に他の実施例を概略的に示す。 本発明によるチャージポンプ回路の更に他の実施例を概略的に示す。 本発明によるチャージポンプ回路の更に他の実施例を概略的に示す。

Claims (16)

1. 少なくとも１つのチャージポンプセクションを有する電圧増加ステージ、
   少なくとも１つのチャージポンプセクションを有する、前記電圧増加ステージと並列の電圧減少ステージ、及び
   前記電圧増加ステージと前記電圧減少ステージとへの共有入力部とを備え、
   前記電圧増加ステージ及び前記電圧減少ステージのそれぞれの少なくとも１つのチャージポンプセクションが、第１の接合ノードにおいて直列に接続される第１の入力スイッチ及び出力スイッチと、入力部と第２の接合ノードとの間に接続される第２の入力スイッチと、前記第１の接合ノードと第１の制御ラインとの間に接続される第１のチャージポンプコンデンサと、前記第２の接合ノードと第２の制御ラインとの間に接続される第２のコンデンサと、を有し、前記第２の接合ノードが前記第１の入力スイッチ及び出力スイッチに制御信号を供給する、チャージポンプ回路。
2. 前記電圧増加ステージは、低供給ライン電圧と高供給ライン電圧との間の差の整数倍だけ入力電圧を増加し、前記電圧減少ステージは、低供給ライン電圧と高供給ライン電圧との間の差の整数倍だけ入力電圧を減少する、請求項１に記載の回路。
3. 前記電圧増加ステージは、複数のチャージポンプセクションを有し、それらの各々が低供給ライン電圧と高供給ライン電圧との差だけ前記入力電圧を増加する、請求項１に記載の回路。
4. 前記電圧減少ステージは、複数のチャージポンプセクションを有し、それらの各々が低供給ライン電圧と高供給ライン電圧との差だけ前記入力電圧を減少する、請求項１に記載の回路。
5. 電圧増加ステージ及び電圧減少ステージのチャージポンプセクションが、接合ノードにおいて直列に接続される入力スイッチ及び出力スイッチと、接合ノードと制御ラインとの間に接続されるチャージポンプコンデンサと、を有する、請求項１に記載の回路。
6. 電圧増加ステージ及び電圧減少ステージのチャージポンプセクションが、第１の接合ノードにおいて直列に接続される第１の入力スイッチ及び出力スイッチと、第２の接合ノードにおいて直列に接続される第２の入力スイッチ及び出力スイッチと、前記第１の接合ノードと第１の制御ラインとの間に接続される第１のチャージポンプコンデンサと、前記第２の接合ノードと第２の制御ラインとの間に接続される第２のチャージポンプコンデンサと、を有する、請求項５に記載の回路。
7. 前記第１及び第２の制御ラインに相補信号が印加される、請求項６に記載の回路。
8. 前記第１及び第２の制御ラインにオーバーラップしない信号が印加される、請求項６に記載の回路。
9. 相補信号が第１及び第２の制御ラインに印加される、請求項１に記載の回路。
10. オーバーラップしない信号が第１及び第２の制御ラインに印加される、請求項１に記載の回路。
11. 第１の入力スイッチ及び出力スイッチは相補的なやり方で動作する、請求項１，６乃至９のうちのいずれか１項に記載の回路。
12. 電圧増加ステージの少なくとも１つのチャージポンプセクションのチャージポンプコンデンサと、電圧減少ステージの少なくとも１つのチャージポンプセクションのコンデンサとが、一緒に接続される、請求項１，６乃至１１のうちのいずれか１項に記載の回路。
13. 電圧増加ステージは、低供給ライン電圧と高供給ライン電圧との差の整数倍だけ入力電圧を増加し、電圧減少ステージは、低供給ライン電圧と高供給ライン電圧との差の整数倍だけ入力電圧を減少し、電圧が、低供給ライン電圧と高供給ライン電圧との間において、共有入力部に印加される、請求項１乃至１２のうちのいずれか１項に記載の回路。
14. 請求項１乃至１３のうちのいずれか１項に歪記載の回路を含む電子装置。
15. 前記電子装置が液晶ディスプレイを有する、請求項１４に記載の電子装置。
16. 前記液晶ディスプレイの前記回路及びＴＦＴスイッチングアレイが、共通基板上に備えられる、請求項１５に記載の装置。

Images