TWI520490B - 高電壓產生器及產生高電壓之方法 - Google Patents

Description

高電壓產生器及產生高電壓之方法 [相關申請案之相互參照]

就申請日期2010年12月3日之韓國專利申請案第10-2010-0122903號主張優先權，其整體揭露內容透過引用併入於本說明書中。

示範性具體實施例有關於一種高電壓產生器，尤其有關於一種使用一負偏壓之高電壓產生器。

諸如非揮發性記憶體之半導體記憶體需要5至20V的高電壓。為此，正在開發包含各種形式之電荷泵(charge pump)的高電壓產生器。

通常，用於高電壓產生器中之電荷泵會因電晶體之臨界電壓而具有受限的電壓位準。尤其，當電晶體之源極電壓增加時，其臨界電壓會因基體效應(body effect)而進一步提升。因此，供應電壓必須為高。為了克服基體效應，雖已開發出例如無基體電荷泵及交錯耦合電荷泵之改良型電荷泵，但此等泵需要大量級數來產生高電壓。此外，亦有先前已開發的電荷泵中因為使用例如一額外的電容器之額外電路而造成電荷泵之體積及電力消耗增加的擔憂。

根據本揭露內容之示範性具體實施例，可將電荷泵之級數最小化，同時使用一負偏壓來獲得一高電壓。

根據本揭露內容之一態樣的一示範性高電壓產生器包括：一負偏壓產生器，構造成產生一負偏壓；一時脈產生器，構造成產生在一正偏壓及負偏壓之間切換的一時脈信號；一時脈加倍電路，構造成提升時脈信號之正偏壓，並輸出具有已被提升之正偏壓之時脈信號作為一第二時脈信號；以及一電荷泵，構造成使用具有已被提升之正偏壓的第二時脈信號來產生一高電壓。

時脈加倍電路可包括：一電容器；一負偏壓轉移電路，構造成在時脈信號係在一第一邏輯位準時，將負偏壓轉移至一輸出端子；一電容器充電電路，構造成在時脈信號係在一第一邏輯位準時，將電容器充電至對應於正偏壓與負偏壓之差的一電壓位準；以及一正偏壓加倍電路，構造成在時脈信號係在一第二邏輯位準時，以被充電至電容器之正偏壓與負偏壓之差提升正偏壓，並將提升之正偏壓轉移至輸出端子。

負偏壓轉移電路可包括在輸出端與提供負偏壓之一負偏壓端子之間耦接之一第一切換元件。

電容器充電電路可包括：一第二切換元件，在供應正偏壓之一正偏壓端子與一第一節點之間耦接；以及一第三切換元件，在一第二節點與供應負偏壓之一負偏壓端子之間耦接。

正偏壓加倍電路可包括：一第四切換元件，在供應正偏壓之一正偏壓端子與一第二節點之間耦接；以及一第五切換元件，在一第一節點與輸出端子之間耦接。

此外，電容器可在第一節點與第二節點之間耦接。

根據本揭露內容之另一態樣的一示範性產生高電壓之方法包括：產生一負偏壓；產生在一正偏壓與負偏壓之間切換的一時脈信號；提升時脈信號的正偏壓；以及使用具有已被提升之正偏壓的時脈信號來產生高電壓。

提升正偏壓可包括：在時脈信號係在一第一邏輯位準時，輸出負偏壓；在時脈信號係在一第一邏輯位準時，將一電容器充電至對應於正偏壓與負偏壓之差的一電壓位準；以及在時脈信號係在一第二邏輯位準時，以被充電至電容器之正偏壓與負偏壓之差提升正偏壓，並輸出已被提升之正偏壓。

以下，參照所附圖式詳細說明本揭露內容之一些示範性具體實施例。提供圖式以使所屬技術領域中具有通常知識者可了解揭露內容之具體實施例的範圍。

圖1係根據本揭露內容一示範性具體實施例之一高電壓產生器的方塊圖。

參照圖1，高電壓產生器包含一負偏壓產生器110、一時脈產生器120、一時脈加倍電路130以及一電荷泵140。

負偏壓產生器110係構造成產生一負偏壓-Vcc。此負偏壓-Vcc可為由負偏壓產生器110之設計者在其製造時或之後進行設定之一預定電壓。如圖1所示，所產生之負偏壓-Vcc係被供應至時脈產生器120。

時脈產生器120係構造成產生一時脈信號CLK，時脈信號CLK具有等同於被供應至時脈產生器120之正偏壓的高位準以及等同於負偏壓產生器110所供應之負偏壓-Vcc的低位準。例如，時脈產生器120可產生在一正偏壓Vcc及負偏壓-Vcc之間振盪的時脈信號CLK。此時脈信號CLK可藉由將負偏壓-Vcc供應至一般與接地電壓連接之一時脈產生器的一端子而獲得。換句話說，除了向一般被連接至其他時脈產生器中的接地端的端子係以圖1之時脈產生器120的負偏壓-Vcc供應以外，時脈產生器120可被構成如本技術領域中已知的其它時脈產生器。

時脈加倍電路130係構造成提升自時脈產生器120所接收之時脈信號CLK的高位準，以便產生一第二時脈信號。例如，當時脈信號CLK具有Vcc的高位準時，則時脈加倍電路130可產生具有三倍Vcc之高位準(即，3Vcc)。換句話說，時脈加倍電路130可產生在等於3Vcc之高位準與等於負偏壓-Vcc之低位準之間振盪的一第二時脈信號。因此，在這種情況下，第二時脈信號CLK2之高位準電位與第二時脈信號CLK2之低位準電位之間的差為4Vcc。此外，如圖1所示，圖1中之時脈加倍電路130使用正偏壓Vcc及負偏壓-Vcc來將時脈信號CLK之高位準提升至正偏壓Vcc之上。

電荷泵140係構造成使用具有已被提升之高位準的第二時脈信號CLK2來產生一高電壓Vpp。即，電荷泵140自時脈加倍電路130輸入第二時脈信號CLK2，並輸出高電壓Vpp。

圖2係表示圖1中之時脈加倍電路130的電路圖。

參照圖2，時脈加倍電路130包括一電容器C131、一負偏壓轉移電路131、電容器充電電路132及133以及正偏壓加倍電路134及135。

電容器C131係使用來提升時脈信號CLK的高位準。電容器C131係在一第一節點1與一第二節點2之間耦接。

負偏壓轉移電路131響應從時脈產生器120接收之時脈信號CLK將一負偏壓(例如，負偏壓-Vcc)轉移至一輸出端子。更具體而言，在時脈信號CLK為一高位準時，負偏壓轉移電路131可轉移負偏壓-Vcc。

為此，負偏壓轉移電路131包括在輸出端子與一負偏壓端子之間耦接的一第一切換元件。

可使用一第一NMOS電晶體N131來實現第一切換元件。在時脈信號CLK係在一高位準時，第一NMOS電晶體N131導通，藉以將負偏壓端子與輸出端子耦接。

電容器充電電路132及133係構造成響應時脈信號CLK將電容器C131充電至等於正偏壓與負偏壓之電位差的一電壓(即，電容器係被充電至對應於正偏壓Vcc與負偏壓-Vcc之間的一電壓差的2Vcc)。更具體而言，在時脈信號CLK係在一高位準時，電容器充電電路132及133可對電容器C131充電。

為此，電容器充電電路132及133分別包括一第二切換元件132及一第三切換元件133。第二切換元件132在一正偏壓端子與第一節點1之間耦接，而第三切換元件133則在第二節點2與負偏壓端子之間耦接。

可使用一第二NMOS電晶體N132來實現第二切換元件132。在時脈信號CLK係在一高位準時，第二NMOS電晶體N132導通，藉以將正偏壓端子與第一節點1耦接。因此，正偏壓Vcc被供應至電容器C131之一端子。

同樣地，可使用一第三NMOS電晶體N133來實現第三切換元件133。在時脈信號CLK係在一高位準時，第三NMOS電晶體N133導通，藉以將負偏壓端子與第二節點2耦接。因此，負偏壓-Vcc被供應至電容器C131之另一端子。

因此，正偏壓Vcc與負偏壓-Vcc被供應至電容器C131的相對端子，所以電容器C131被充電至2Vcc，即為正偏壓Vcc與負偏壓-Vcc之電壓差。

正偏壓加倍電路134及135係構造成在時脈信號CLK係在一低位準時，以等於被充電至電容器C131的電壓之一電壓提升正偏壓Vcc。此外，正偏壓加倍電路134及135係構造成將已被提升之正偏壓轉移至輸出子。例如，正偏壓加倍電路134及135能以被充電至電容器C131的2Vcc之一電壓提升正偏壓Vcc，並可將3Vcc的已被提升之電壓轉移至輸出端子。如圖2所示，時脈信號CLK可被反轉以產生反轉時脈信號/CLK，然後可被輸入至正偏壓加倍電路134及135。藉由使用反轉時脈信號/CLK，可在時脈信號CLK一低位準時啟動正偏壓加倍電路134及135。

為此，正偏壓加倍電路134及135包括一第四切換元件134與一第五切換元件135。第四切換元件134在正偏壓端子與第二節點2之間耦接，而第五切換元件135則在第一節點1與輸出端子之間耦接。

可使用一第四NMOS電晶體N134來實現一第四切換元件134。在反轉時脈信號/CLK係在一高位準時(即，在時脈信號CLK係在一低位準時)，第四NMOS電晶體N134導通，藉以將正偏壓端子與第二節點耦接。因此，正偏壓Vcc被供應至電容器C131的另一端子。

同樣地，可使用一第五切換元件135來實現一第五NMOS電晶體N135。在反轉時脈信號/CLK係在一高位準(即，在時脈信號CLK係在一低位準時)，第五NMOS電晶體N135導通，藉以將第一節點1與輸出端子耦接。在第五切換元件135將第一節點1耦接至輸出端子時，在第一節點1之3Vcc的電壓被傳遞至輸出端子。因為被電容器C131事先充電至2Vcc之第一節點1在第四切換元件134將正偏壓Vcc供應至電容器C131之另一端子時，被進一步提升至3Vcc，所以在第一節點1之電壓等於3Vcc。因此，時脈加倍電路130可提升一正偏壓Vcc至3Vcc的電壓，並透過輸出端子輸出具有等於3Vcc之電壓的一高位準之一第二時脈信號CLK2。

在圖2之示範性具體實施例中，說明使用NMOS電晶體來實現第一至第五切換元件的一實例，但本揭露內容並非限定如此。例如，所有可響應時脈信號來轉移電壓之切換元件可被使用以實現第一至第五切換元件。請注意的是，如在本揭露內容之示範性具體實施例中使用NMOS電晶體來實現第一至第五切換元件的情況，並未將NMOS電晶體之臨界電壓納入考量。

圖3係表示圖1中之電荷泵140的電路圖。

參照圖3，電荷泵140包括第一至第k電晶體N1~Nk與電容器C1~Ck-1。第一至第k電晶體N1~Nk皆為二極體耦接，使得它們操作成二極體。此外，第一至第k電晶體N1~Nk串耦接，使得一電晶體之一端子被耦接至其他電晶體的一端子。同時，電容器C1~Ck-1各自在第二至第k電晶體N2~Nk中之閘極與兩個時脈輸入端子之一之間耦接。兩個時脈輸入端子用於輸入第二時脈信號CLK2與其反轉信號/CLK2。另外，如圖3所示，第一至第k電晶體中之各電晶體可為一NMOS電晶體。

於此，假設由一個電晶體(例如，N2)及一個電容器(例如，C1)構成之一電荷泵係一單元電荷泵。因此，圖3之電荷泵可稱為一第(k-1)級電荷泵。如圖3所示，第二時脈信號CLK2可被供應至奇數電容器，諸如第一、第三以及第五電容器C1、C3及C5，而反轉第二時脈信號/CLK2則可被供應至偶數電容器，諸如第二以及第四電容器C2及C4。

電荷泵140係構造成產生具有大於正偏壓Vcc之高電壓位準的高電壓Vpp。以下進一步說明電荷泵140之操作。

反轉第二時脈信號/CLK2係第二時脈信號CLK之一反轉版本。因此，反轉第二時脈信號/CLK2不與第二時脈信號CLK2重疊。即，在第二時脈信號CLK2係在一高位準時，反轉第二時脈信號/CLK2係在一低位準，且在第二時脈信號CLK2係在一低位準時，反轉第二時脈信號/CLK2係在一高位準。此外，在第二時脈信號CLK2係在一高位準時，以電荷對第一電容器C1充電。然後，在反轉第二時脈信號/CLK2隨後轉變至一高位準時，諸存在第一電容器C1中之電荷被放電至第二電容器C2。通常，無論第二時脈信號CLK2之電壓位準何時改變，諸存在一級之電容器的電荷皆被轉移至下一級之電容器。因此，每一級的輸出電壓的電壓位準皆被提升。

即，在第二時脈信號CLK2與反轉第二時脈信號/CLK2周期性切換時，電容器C1~Ck-1中之每一個電容器的兩端之電壓差皆被提升，因而輸出電壓被提升。在此電荷激升方法中，當第一電容器C1被激升以預先對第二電容器C2充電時，藉由在第一與第二電容器C1及C2之間的一電荷共享操作來提升第二電容器C2之兩端間的電壓差。

在本揭露內容之一示範性具體實施例中，在第二時脈信號CLK2為一高位準時，一節點V1之一電壓位準成為五倍Vcc(即，5Vcc)，且在第二時脈信號/CLK2為一高位準時，一節點V2之一電壓位準成為9倍Vcc(即，9Vcc)。

假設根據圖1之示範性具體實施例的高電壓產生器使用2.3V之正偏壓Vcc，則理論上具有9.2V(即，4Vcc之一振盪寬度)之振盪寬度的一第二時脈信號CLK2被供應至一電荷泵140。因此，可減少泵的級數，且可產生一高電壓Vpp。

在一已知的高電壓產生器中，假設忽略耦合電容器所造成之基體效應與一分立效應(division effect)且每一個電晶體之臨界電壓為0.5V，則在使用2.3V之正偏壓電壓與三級電荷泵時，可獲得大約7.7V之高電壓Vpp。此判定係根據以下等式1而達成。

[等式1]

Vpp=(N+1)Vcc-N*Vth(N：泵之級數，Vcc為一偏壓，而Vth=0.5V)

相反地，在根據圖1之一高電壓產生器中，假設每一個電晶體之臨界電壓為0.5V，則在使用2.3V之正偏壓與三級電荷泵140時，可獲得約28.4V之高電壓Vpp。此乃因第二時脈信號CLK2具有9.2V之一振盪寬度(=4Vcc=4*2.3V)。

圖4係一流程圖，其說明根據本揭露內容一示範性具體實施例之一產生高電壓之方法。

在產生一高電壓之方法中，首先，在步驟410係產生一負偏壓。負偏壓，如上所述，可藉負偏壓產生器110產生，且可被預先決定。

其次，在步驟420係產生具有等於一正偏壓之高位準與等於負偏壓之一低位準的一時脈信號。例如，在步驟420，可產生在一正偏壓Vcc與負偏壓-Vcc之間周期性振盪的一時脈信號。

接著，在步驟430，時脈信號之一正偏壓被提升，且所得之時脈信號被輸出作為一第二時脈信號。在步驟430中使用在步驟410中所產生之負偏壓，以產生具有已被提升之正偏壓的第二時脈信號。

更具體而言，步驟430包括在步驟420中所產生的時脈信號係在一高位準時，則輸出如第二時脈信號之電壓位準的負偏壓。步驟430進一步包括在步驟420中所產生的時脈信號係在一高位準時，將一電容器充電至一正偏壓與一負偏壓之間的差。

步驟430進一步包括在步驟420中所產生的時脈信號係為一低位準時，隨後以被充電至電容器的正偏壓與負偏壓之間的差提升在步驟420所產生之時脈信號的正偏壓，並輸出具有已被提升之正偏壓的時脈信號作為一第二時脈信號。

以此方式，例如，可將正偏壓Vcc提升至三倍的正偏壓(3Vcc)，且可產生具有對應於已被提升之正偏壓(例如，3Vcc)的電壓之一第二時脈信號。即，可產生在已被提升之正偏壓(例如，3Vcc)與負偏壓-Vcc之間振盪的一第二時脈信號。

最後，在步驟440，使用具有已被提升之正偏壓的第二時脈信號來產生一高電壓。可藉由將具有已被提升之正偏壓的第二時脈信號提供至具有一級以上之電荷泵並從最終級輸出高電壓來產生高電壓。

本揭露內容之示範性具體實施例未必只可實現設備與方法，亦可實現儲存在記錄媒體之程式。根據示範性實施例之說明，所屬技術領域中具有通常知識者將容易地達成這種實施。

本揭露內容之示範性具體實施例之優點在於其等可獲得一較高的電壓，或者可將一高電壓產生器之一電荷泵的級數最小化。

即，在本揭露內容之示範性具體實施例中，產生一負偏壓，且應用了一時脈加倍與時脈差概念。因此，透過電荷泵之每一級而提升之電壓的程度可被提升。因此，即使減少電荷泵之級數，亦可獲得一所期望的高電壓。此外，當電荷泵的級數減少時，可減少電力消耗與電荷泵所佔面積。

本揭露內容之示範性具體實施例可應用至所有使用半導體記憶裝置之電路來產生高電壓。

110．．．負偏壓產生器

120．．．時脈產生器

130．．．時脈加倍電路

131．．．負偏壓轉移電路

132,133．．．電容器充電電路

134,135．．．正偏壓加倍電路

140．．．電荷泵

圖1係根據本揭露內容一示範性具體實施例之一高電壓產生器的方塊圖。

圖2係表示圖1中之時脈加倍電路的電路圖。

圖3係表示圖1中之電荷泵的電路圖。

圖4係一流程圖，其說明根據本揭露內容一示範性具體實施例之一產生高電壓之方法。

110．．．負偏壓產生器電荷泵

120．．．時脈產生器

130．．．時脈加倍電路

140．．．電荷泵

Claims (22)

1. 一種高電壓產生器，包括：一負偏壓產生器，構造成產生一負偏壓；一時脈產生器，構造成產生在一正偏壓及該負偏壓之間切換的一時脈信號；一時脈加倍電路，構造成提升該時脈信號之該正偏壓，並輸出具有該已被提升之正偏壓之時脈信號作為一第二時脈信號；以及一電荷泵，構造成使用具有該已被提升之正偏壓的該第二時脈信號來產生一高電壓。
2. 如申請專利範圍第1項之高電壓產生器，其中，該時脈加倍電路包括：一電容器；一負偏壓轉移電路，構造成在該時脈信號係在一第一邏輯位準時，將該負偏壓轉移至一輸出端子；一電容器充電電路，構造成在該時脈信號係在一第一邏輯位準時，將該電容器充電至對應於該正偏壓與該負偏壓之差的一電壓位準；以及一正偏壓加倍電路，構造成在該時脈信號係在一第二邏輯位準時，以被充電至該電容器之該正偏壓與該負偏壓之該差提升該正偏壓，並將該已被提升之正偏壓轉移至該輸出端子。
3. 如申請專利範圍第2項之高電壓產生器，其中，該負偏壓轉移電路包括在該輸出端子與供應該負偏壓之一負偏壓端子之間耦接之一第一切換元件。
4. 如申請專利範圍第2項之高電壓產生器，其中，該電容器充電電路包括：一第二切換元件，在供應該正偏壓之一正偏壓端子與一第一節點之間耦接；以及一第三切換元件，在一第二節點與供應該負偏壓之一負偏壓端子之間耦接。
5. 如申請專利範圍第2項之高電壓產生器，其中，該正偏壓加倍電路包括：一第四切換元件，在供應該正偏壓之一正偏壓端與一第二節點之間耦接；以及一第五切換元件，在一第一節點與該輸出端子之間耦接。
6. 如申請專利範圍第5項之高電壓產生器，其中，該電容器係在該第一節點與該第二節點之間耦接。
7. 如申請專利範圍第2項之高電壓產生器，其中，該第一邏輯位準係該時脈信號之一高邏輯位準，而該第二邏輯位準係該時脈信號之一低邏輯位準。
8. 如申請專利範圍第2項之高電壓產生器，其中，該第一邏輯位準係該時脈信號之一低邏輯位準，而該第二邏輯位準係該時脈信號之一高邏輯位準。
9. 如申請專利範圍第1項之高電壓產生器，其中，該負偏壓係根據該負偏壓產生器之設計而預先決定的。
10. 如申請專利範圍第1項之高電壓產生器，其中，該負偏壓之絕對值等於該正偏壓。
11. 如申請專利範圍第1項之高電壓產生器，其中，該高電壓具有高於該正偏壓之電壓位準的電壓位準。
12. 如申請專利範圍第1項之高電壓產生器，其中，該第二時脈信號在該負偏壓與等於該正偏壓之三倍的一電壓之間切換。
13. 如申請專利範圍第1項之高電壓產生器，其中，該電荷泵包括：一第一電容器，構造成在一端子接收該第二時脈信號；以及一第一二極體耦接電晶體，具有與該電容器之另一端子耦接之一閘極。
14. 如申請專利範圍第13項之高電壓產生器，其中，該電荷泵更包括：一第二電容器，構造成在一端子接收該第二時脈信號之一反轉版本；以及一第二二極體耦接電晶體，具有與該第二電容器之另一端子耦接的一閘極，且具有與該第一二極體耦接電晶體之一汲極/源極耦接的一源極/汲極。
15. 一種產生高電壓之方法，包括：產生一負偏壓；產生在一正偏壓與該負偏壓之間切換的一時脈信號；提升該時脈信號的該正偏壓；以及使用具有該已被提升之正偏壓的該時脈信號來產生該高電壓。
16. 如申請專利範圍第15項之方法，其中，提升該正偏壓包括：在該時脈信號係在為一第一邏輯位準時，輸出該負偏壓；在該時脈信號係在一第一邏輯位準時，將一電容器充電至對應於該正偏壓與該負偏壓之差的一電壓位準；以及在該時脈信號係在一第二邏輯位準時，以被充電至該電容器之該正偏壓與該負偏壓之該差提升該正偏壓，並輸出該已被提升之正偏壓。
17. 如申請專利範圍第16項之方法，其中，該第一邏輯位準係該時脈信號之一高邏輯位準，而該第二邏輯位準係該時脈信號之一低邏輯位準。
18. 如申請專利範圍第16項之方法，其中，該第一邏輯位準係該時脈信號之一低邏輯位準，而該第二邏輯位準係該時脈信號之一高邏輯位準。
19. 如申請專利範圍第15項之方法，其中，該負偏壓係根據該負偏壓產生器之設計而預先決定的。
20. 如申請專利範圍第15項之方法，其中，該負偏壓之絕對值等於該正偏壓。
21. 如申請專利範圍第15項之方法，其中，該高電壓具有高於該正偏壓之電壓位準的電壓位準。
22. 如申請專利範圍第15項之方法，其中，該時脈信號之提升包括輸出在該負偏壓與等於該正偏壓之三倍的一電壓之間切換的一第二時脈信號。