JP4413130B2 - プローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置 - Google Patents

プローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置 Download PDF

Info

Publication number
JP4413130B2
JP4413130B2 JP2004343675A JP2004343675A JP4413130B2 JP 4413130 B2 JP4413130 B2 JP 4413130B2 JP 2004343675 A JP2004343675 A JP 2004343675A JP 2004343675 A JP2004343675 A JP 2004343675A JP 4413130 B2 JP4413130 B2 JP 4413130B2
Authority
JP
Japan
Prior art keywords
probe
semiconductor wafer
probe card
dummy
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004343675A
Other languages
English (en)
Other versions
JP2006153620A (ja
Inventor
大輔 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2004343675A priority Critical patent/JP4413130B2/ja
Priority to KR1020050063646A priority patent/KR20060059786A/ko
Priority to CNA2005100881058A priority patent/CN1782716A/zh
Priority to US11/212,762 priority patent/US20060114008A1/en
Publication of JP2006153620A publication Critical patent/JP2006153620A/ja
Application granted granted Critical
Publication of JP4413130B2 publication Critical patent/JP4413130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、半導体ウェハに形成した半導体素子の端子に接触させて半導体素子の電気的な検査に用いるプローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置に関する。
従来のプローブカードは、半導体素子の高集積化に伴うプローブカードの多ピン化、挟ピッチ化の要求に応えるためにプローブカードの基板にメッキ処理により測定プローブを形成して測定プローブの先端の接触点を揃え、適正なオーバドライブ量を与えてほぼ一様な接触圧を確保している(例えば、特許文献1参照。)。
このような測定位置の針先位置を検出する方法としては、斜めに設置した基板に取付けた測定プローブの先端を撮影した画像の輪郭から、測定プローブの先端の針先位置を検出することが行われており、検出した針先位置に基づいて測定プローブの先端と半導体素子の端子とを合わせて接触させ、半導体素子の電気的な検査を行っている(例えば、特許文献2参照。)。
特公平7−82027号公報(第2頁段落0003−段落0007、第1図) 特開2000−249745号公報(第3頁段落0017−第4頁段落0023、第1図)
しかしながら、上述した特許文献2の技術においては、測定プローブの先端を撮影した画像の輪郭から、測定プローブの先端の針先位置を検出して水平方向の位置合せを行っているため、プローブカードの昇降装置や半導体ウェハを設置するステージのガタや経時変化等により垂直方向の位置ずれが生じた場合には測定プローブを接触させるときのオーバドライブ量が不適切となって接触圧が過少となり、接触抵抗が増加して電気的な検査を正確に行うことが困難になるという問題がある。
このことは、製品である半導体装置の正常品の不良率を増加させる結果になる。
本発明は、上記の問題点を解決するためになされたもので、測定プローブのオーバドライブ量を適切にして接触圧を安定させ、もって接触抵抗の減少を図る手段を提供することを目的とする。
本発明は、上記課題を解決するために、ステージに設置された半導体ウェハに形成された半導体素子の端子に接触させる測定プローブと、前記測定プローブを取付けた基板と、 前記測定プローブを取付ける四角形のプローブ設置領域の少なくとも2辺の外側の前記基板上に取付けられた、前記測定プローブより短い少なくとも3本のダミープローブと、前記ダミープローブの先端に形成された、前記半導体ウェハと測定プローブとの間隔を設定する基準となる基準面とを備え、前記半導体ウェハに形成された半導体素子を複数回に分けて検査するプローブカードを用いた半導体素子の検査方法であって、全ての前記ダミープローブの基準面の高さを測定するステップと、測定した前記各基準面の高さを基に、前記プローブカードの面としての傾きを求め、前記プローブカードを回転させて、その傾きを前記半導体ウェハの面と平行になるように補正するステップと、測定した前記各基準面の高さを基に、前記プローブカードを、予め設定された前記半導体ウェハの端子と前記測定プローブの先端との間隔の設定値に合わせて昇降させ、プローブカードの高さを補正するステップと、前記ステージの所定の位置に検査対象の半導体ウェハを設置するステップと、前記半導体ウェハの半導体素子の端子に前記測定プローブの先端を押圧させて、前記半導体素子を電気的に検査するステップとを備えることを特徴とする。
これにより、本発明は、プローブカードの高さを容易に測定することができ、検査装置に垂直方向の位置ずれが生じた場合においてもオーバドライブ量を適切にして測定プローブを端子に押圧することが可能になり、接触抵抗を減少させて半導体ウェハの電気的な検査を正確に行うことができると共に、製品である半導体装置の正常品の不良率を低減することができるという効果が得られる。
以下に、図面を参照して本発明によるプローブカードの実施例について説明する。
図1は実施例のプローブカードを示す側面図、図2は図1のA方向矢視図、図3は実施例の半導体ウェハの検査装置を示す説明図、図4は実施例の半導体ウェハに対するダミープローブの設置場所を示す説明図である。
図3において、1は検査装置である。
2は半導体ウェハであり、LSI等の複数の半導体素子3a、3b(図4参照、位置を区別する必要がない場合は半導体素子3という)が形成されている。本実施例の半導体ウェハ2は形成されている半導体素子3を分割して個片とし、ウェハレベルチップサイズパッケージ型の半導体装置を製造するための半導体ウェハである。
4は端子としての半田ボールであり、半導体素子3の外部接続端子5に半田を付着させて略半球形状の突起として形成される。
6は検査装置1のステージであり、図示しないX−Y移動機構を備えており、半導体ウェハ2が設置される。
7は距離測定装置としてのカメラであり、ステージ6の半導体ウェハ2の検査開始時の原位置の近傍に設置されたズーム機能を有するカメラであって、撮影した対象物の画像によりその対象物を認識する機能および音波の反射等により焦点距離を検出して認識した対象物までの距離を測定する機能を有している。
このカメラ7の視野は最小の撮影倍率としたときに1つの半導体素子3の全体を撮影することができる広さであり、最大の撮影倍率としたときに後述するダミープローブ16の基準面18の全体とその近傍のみを撮影することができる広さになるように設定されている。
8はプローブカード取付台であり、半導体ウェハ2の半導体素子3の電気的な検査を行うためのリレーや抵抗、電源供給経路等およびこれらを接続する配線が設置されており、プローブカード11が取付けられる。
プローブカード取付台8には、図示しない昇降機構および水平軸回りの回転機構が設けられており、プローブカード11の上下方向の位置および傾きの補正が可能なように構成されている。
9は検査装置1の制御装置の制御部であり、ステージ6のX−Y方向の移動やプローブカード取付台8の昇降や回転等の移動制御を実行する機能を有している。
10は記憶部であり、制御部9が実行する移動制御プログラムやその処理結果等を格納する機能を有している。
また、記憶部10にはダミープローブ16の基準面18の高さをカメラ7が検出する焦点距離に対応する距離とした設定基準距離や、ステージ6に設置された半導体ウェハ2の半導体素子3の半田ボール4と設定基準距離に位置したプローブカード11の測定プローブ13の先端(本実施例では針状突起15の先端)との距離に適切なオーバドライブ量δ(半田ボール4等の端子に測定プローブ13の先端が当接した後の押込み量をいう。)を加えた半導体ウェハ2に形成した半田ボール4と測定プローブ13の先端との適切な間隔である間隔基準値等が予め設定されて格納されている。
図1、図2において、12はプローブカード11の基板であり、略四角形状に形成され、プローブカード取付台8に位置決めして取付けられる。
13は測定プローブであり、金属等の導電性材料で形成された接触させる半田ボール4の直径より小さい直径を有する円柱部材であって、検査対象となる一つの半導体素子3の複数の半田ボール4に対応させたプローブ群14(図2に示す2点鎖線で囲った複数の測定プローブ13をいう。)に分けて基板12に取付けられており、プローブカード取付台8に取付けられたときにその所定の配線に接続可能に構成されている。本実施例では8つの半導体素子3を同時に検査するために測定プローブ13は8つのプローブ群14に分けて基板12に取付けられている。
15は針状突起であり、測定プローブ13の基板12の反対側の端部、つまり先端部に針状部材を冠状に配置して形成される。
16はダミープローブ(位置を区別する必要がある場合のみ添字a〜d(図2参照)を付す。)であり、金属材料等で形成された測定プローブ13の直径と略同等の直径を有する円柱部材であって、基板12の略中央部に設けられたプローブ群14が設置されるプローブ設置領域17(図2に示す破線で囲った領域をいう。)の外側に設置され、その基板12の反対側の端部の端面を平面に成形して検査開始時の間隔基準値の設定の基準面18として機能させる。
ダミープローブ16の長さは、測定プローブ13の長さより短く設定、つまり検査時に測定プローブ13が半導体ウェハ2に形成された半田ボール4に接触したときにダミープローブ16が半導体ウェハ2に当接しない長さに設定される。
本実施例の測定プローブ13の長さは約0.75mm、ダミープローブ16の長さは約0.3mmに設定され、ダミープローブ16はプローブ設置領域17の4隅の外側にそれぞれ1本、合計4本設置されている。
なお、ダミープローブ16の本数は1本でもよく、複数であってもよい。ダミープローブ16を複数設置する場合の設置場所は、略四角形のプローブ設置領域17の少なくとも2辺の外側に少なくとも3本、つまり3つの測定点により平面を構成することができる位置に設定されていれば足り、図4に示すように検査対象となる半導体素子3aの外側を囲む半導体素子3bの略半分の領域(図4に示す太い実線で囲った領域)に属する半田ボール4の設置位置に設置するのが望ましい。
以下に、図5を用いてSで示すステップに従って本実施例の半導体ウェハの検査方法について説明する。
S1(基準面高測定ステップ)、半導体ウェハ2の検査を開始する前に、検査装置1の制御装置の制御部9は、ステージ6を移動させてプローブカード10を半導体ウェハ2の検査開始時の原位置に位置させ、ステージ6に設置したカメラ7の撮影倍率を最小にして図2に示すダミープローブ16aをステージ6をX−Y方向に移動させて探し、画像認識によりダミープローブ16aを認識すると撮影倍率を最大にしてその基準面18にピントを合わせて焦点距離を検出する。
次いで、前記と同様にしてカメラ7を移動させてダミープローブ16bを認識し、その基準面18の焦点距離を検出する。同様にしてダミープローブ16c、16dの基準面18の焦点距離を検出してダミープローブ16a〜16dの基準面18の高さを測定する。
S2(プローブカード高補正ステップ)、制御部9は測定した各基準面18の高さを基に、プローブカードの位置の補正値を求める。
すなわち、測定した各基準面18の高さを平均して現在の基準面18までの距離を求め、記憶部10から読出した設定基準距離との差を算出して図5に矢印Bで示す昇降方向の補正値を求める。
また、測定した各基準面18の高さの中から最も低い位置にあるダミープローブ16の基準面18の高さを抽出し、その高さと他のダミープローブ16の基準面18の高さとの差とそのダミープローブ16までの距離により他のダミープローブ16に対する傾き角とその方向を算出し、測定プローブ13の先端を半導体ウェハ2のおもて面と平行(本実施例では水平)にするための面としての傾き方向とその傾きの補正値を求める。
そして、求めた昇降方向の補正値および面としての傾き方向とその傾きの補正値に基づいて、プローブカード取付台8の図示しない昇降機構を作動させ、プローブカード11を昇降させて予め設定された設定基準距離に合わせて補正する共に、図示しない回転機構を作動させ、プローブカード11を図5に矢印θで示す方向に回転させ、その面としての傾きを半導体ウェハ2のおもて面と平行となるように補正する。
S3(半導体ウェハ設置ステップ)、検査対象となる半導体ウェハ2をステージ6に搬送しての真空吸引等により所定の位置に設置する。
本実施例では、最初に検査する8つの半導体素子3の各半田ボール4がこれに対応する測定プローブ13の位置となる位置、つまり検査開始時の原位置に半導体ウェハ2が設置される。
S4(測定プローブ押圧ステップ)、制御部9は検査対象となる半導体ウェハ2を所定の位置に設置すると、記憶部10のプローブカード11の間隔基準値を読出し、これをプローブカード11の降下量としてプローブカード取付台8の図示しない昇降機構により降下させ、半導体ウェハ2の半導体素子3の半田ボール4に測定プローブ13の針状突起15の先端を押圧させて半導体素子3を電気的に検査する。
このとき、図6に示すオーバドライブ量δが予め間隔基準値に加えられているので、針状突起15の先端が半田ボール4に接触して押圧したときに、針状突起15の先端が半田ボール4にオーバドライブ量δに相当する長さ分食込み、接触抵抗が減少して電気的な検査を正確に行うことが可能になる。
その後、制御部9はプローブカード11を設定基準距離まで上昇させ、ステージ6を移動させて次に検査する8つの半導体素子3の各半田ボール4がプローブカード11の測定プローブ13の位置となる位置に半導体ウェハ2を移動させ、上記ステップS4と同様にして半田ボール4に測定プローブ13の先端を押圧させて半導体素子3を電気的に検査する。この作動を順次に繰返して半導体ウェハ2に形成された半導体素子3の電気的な検査が終了する。
このようにして半導体ウェハ2に形成された半導体素子3の電気的な検査が行われ、検査が終了した半導体ウェハ2はそこに形成されている半導体素子3毎に分割されて個片とされ、本実施例のウェハレベルチップサイズパッケージ型の半導体装置が製造される。
この場合に、複数の半導体素子3を半導体ウェハ2に形成したまま、短冊状に分割または分割せずに半導体装置として機能させるようにしてもよい。
なお、上記のステップS1、S2の作動は、1枚の半導体ウェハ2を設置する毎に作動させるようにしてもよく、定期的(例えば半導体ウェハ2の製造ロット毎)または必要に応じて実施するようにしてもよい。
また、ダミープローブ16を1本とした場合には、その1本の基準面18の高さを現在の基準面18までの距離とし、これと設定基準距離との差を昇降方向の補正値として求めるようにすればよい。
以上説明したように、本実施例では、プローブカードの測定プローブの外側の領域に設けたダミープローブの端部に、半導体ウェハの半田ボールと測定プローブの先端との間隔を設定する基準面を形成したことによって、プローブカードの高さを容易に測定することができ、プローブカードの昇降装置や半導体ウェハを設置するステージのガタや経時変化等により垂直方向の位置ずれが生じた場合においてもオーバドライブ量を適切にして測定プローブを半田ボールに押圧することが可能になり、針状突起の食込み量を適切にして接触抵抗を減少させることができ、半導体ウェハの電気的な検査を正確に行うことができると共に、製品である半導体装置の正常品の不良率を低減することができる。
また、測定プローブの先端部に針状突起を設けた場合には針状突起の先端にカメラのピントを合わせることは困難であるので、このような場合においてもダミープローブの基準面を利用すればプローブカードの高さを容易に測定することができる。
更に、測定プローブを取付ける略四角形のプローブ設置領域の少なくとも2辺の外側にダミープローブを少なくとも3本配置したことによって、それぞれの基準面の高さの測定値から容易にプローブカードの面としての傾きを求めることができ、測定プローブの先端を半導体ウェハのおもて面に平行とすることが可能となり、1つのプローブ群に対応する半導体素子の各半田ボールや複数のプローブ群に対応する半導体素子の各半田ボールへの測定プローブの先端の食込み量の均一化を図ることができ、半導体素子の電気的な検査のバラツキを低減することができる。このことは複数の半導体素子を同時に検査するプローブカードに特に有効である。
更に、半導体ウェハに形成した半導体素子の検査工程で、半導体ウェハの検査の開始前に予めダミープローブの基準面高さの測定値を用いてプローブカードの高さを設定された間隔基準値となるように補正する検査ステップを設けたことによって、半導体素子の電気的な検査を常に適切なオーバドライブ量で検査することができ、半導体ウェハの電気的な検査を常に正確に行うことができる。
なお、本発明は測定プローブの先端が接触する端子が電極パッドや外部接続端子等の平坦な端子である場合にも適用することができる。この場合においても上記と同様に適切なオーバドライブ量の設定が容易となるので、測定プローブの先端が測定プローブ自身の弾性(例えば特許文献2の場合は斜めに設置された測定プローブの反りによる弾性)や測定プローブ自身もしくはプローブカード取付台に設けられたバネ要素による弾性によりオーバドライブ量δに相当する力で端子を適切な接触圧となるように押圧することができ、接触抵抗を減少させて電気的な検査を正確に行うことができる。
上記実施例においては、距離測定装置としてズーム機能を有するカメラを用いてダミープローブの位置を認識し、その基準面までの焦点距離を音波の反射により検出してプローブカードの高さを測定するとして説明したが、CCD(Charge Coupled Device)等により撮影した対象物の画像の鮮明度により焦点距離を検出して対象物までの距離を測定する機能をするカメラや顕微鏡を用いるようにしてもよく、超音波や赤外線、電磁波等により距離を測定する機器とダミープローブの位置を認識するカメラ等とを組合せて用いるようにしてもよい。
実施例のプローブカードを示す側面図 図1のA方向矢視図 実施例の半導体ウェハの検査装置を示す説明図 実施例の半導体ウェハに対するダミープローブの設置場所を示す説明図 実施例の半導体ウェハの検査ステップを示す説明図 実施例の針状突起先端のオーバドライブ量を示す説明図
符号の説明
1 検査装置
2 半導体ウェハ
3 半導体素子
4 半田ボール
5 外部接続端子
6 ステージ
7 カメラ
8 プローブカード取付台
9 制御部
10 記憶部
11 プローブカード
12 基板
13 測定プローブ
14 プローブ群
15 針状突起
16 ダミープローブ
17 プローブ設置領域
18 基準面

Claims (5)

  1. ステージに設置された半導体ウェハに形成された半導体素子の端子に接触させる測定プローブと、
    前記測定プローブを取付けた基板と、
    前記測定プローブを取付ける四角形のプローブ設置領域の少なくとも2辺の外側の前記基板上に取付けられた、前記測定プローブより短い少なくとも3本のダミープローブと、
    前記ダミープローブの先端に形成された、前記半導体ウェハと測定プローブとの間隔を設定する基準となる基準面を備え、前記半導体ウェハに形成された半導体素子を複数回に分けて検査するプローブカードを用いた半導体素子の検査方法であって、
    全ての前記ダミープローブの基準面の高さを測定するステップと、
    測定した前記各基準面の高さを基に、前記プローブカードの面としての傾きを求め、前記プローブカードを回転させて、その傾きを前記半導体ウェハの面と平行になるように補正するステップと、
    定した前記各基準面の高さを基に、前記プローブカードを予め設定された前記半導体ウェハの端子と前記測定プローブの先端との間隔の設定値に合わせて昇降させ、プローブカードの高さを補正するステップと、
    前記ステージの所定の位置に検査対象の半導体ウェハを設置するステップと、
    前記半導体ウェハの半導体素子の端子に前記測定プローブの先端を押圧させて、前記半導体素子を電気的に検査するステップとを備えることを特徴とするプローブカードを用いた半導体素子の検査方法。
  2. 請求項1において、
    前記ダミープローブは、前記測定プローブと同等の直径を有する円柱部材であることを特徴とするプローブカードを用いた半導体素子の検査方法。
  3. 請求項1において、
    前記ダミープローブの長さを、前記測定プローブの先端が前記端子に接触したときに、前記ダミープローブの先端が前記端子に接触しない長さとし、
    前記ダミープローブを、前記プローブ設置領域の外側に存在する半導体素子の端子の設置位置に取付けたことを特徴とするプローブカードを用いた半導体素子の検査方法。
  4. 請求項1ないし請求項3のいずれか一項において、
    前記ステージに、前記ダミープローブの基準面の高さを測定するカメラを設けておき、
    前記カメラによって、前記基準面の高さを測定することを特徴とするプローブカードを用いた半導体素子の検査方法。
  5. 請求項1ないし請求項4のいずれか一項に記載のプローブカードを用いた半導体素子の検査方法を用いて検査した半導体ウェハを個片に分割して形成したことを特徴とする半導体装置。
JP2004343675A 2004-11-29 2004-11-29 プローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置 Active JP4413130B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004343675A JP4413130B2 (ja) 2004-11-29 2004-11-29 プローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置
KR1020050063646A KR20060059786A (ko) 2004-11-29 2005-07-14 프로브 카드 및 그것을 이용한 반도체 소자의 검사 방법 및그 검사 방법에 의해 검사된 반도체 장치
CNA2005100881058A CN1782716A (zh) 2004-11-29 2005-07-29 探针板、使用其的检查方法及由该方法检查的半导体装置
US11/212,762 US20060114008A1 (en) 2004-11-29 2005-08-29 Probe card for testing semiconductor element, and semiconductor device tested by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004343675A JP4413130B2 (ja) 2004-11-29 2004-11-29 プローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置

Publications (2)

Publication Number Publication Date
JP2006153620A JP2006153620A (ja) 2006-06-15
JP4413130B2 true JP4413130B2 (ja) 2010-02-10

Family

ID=36566784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004343675A Active JP4413130B2 (ja) 2004-11-29 2004-11-29 プローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置

Country Status (4)

Country Link
US (1) US20060114008A1 (ja)
JP (1) JP4413130B2 (ja)
KR (1) KR20060059786A (ja)
CN (1) CN1782716A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4996119B2 (ja) 2006-03-30 2012-08-08 東京エレクトロン株式会社 プローブの先端位置の検出方法、この方法を記録した記憶媒体、及びプローブ装置
JP4451416B2 (ja) * 2006-05-31 2010-04-14 東京エレクトロン株式会社 プローブ先端の検出方法、アライメント方法及びこれらの方法を記録した記憶媒体、並びにプローブ装置
JP2008243861A (ja) * 2007-03-23 2008-10-09 Tokyo Electron Ltd 検査装置及び検査方法
JP5101152B2 (ja) * 2007-04-11 2012-12-19 日置電機株式会社 回路基板検査装置
KR100964744B1 (ko) * 2008-01-04 2010-06-21 주식회사 에스디에이 프로브 카드 평탄도 검사장치
JP2010175507A (ja) * 2009-02-02 2010-08-12 Micronics Japan Co Ltd 電気的接続装置
CN102077103B (zh) * 2009-04-14 2013-06-05 日本先锋公司 半导体测定装置以及方法
TWI402932B (zh) * 2009-05-27 2013-07-21 Star Techn Inc 具有多軸載台之半導體元件測試裝置
DE102011113430A1 (de) * 2011-09-14 2013-03-14 Osram Opto Semiconductors Gmbh Verfahren zur temporären elektrischen Kontaktierung einer Bauelementanordnung und Vorrichtung hierfür
US8917105B2 (en) * 2012-05-25 2014-12-23 International Business Machines Corporation Solder bump testing apparatus and methods of use
US8994393B2 (en) 2012-09-06 2015-03-31 International Business Machines Corporation High-frequency cobra probe
CN103855045B (zh) * 2012-11-29 2017-06-06 上海华虹宏力半导体制造有限公司 晶圆上芯片参数的修调方法
CN103760487A (zh) * 2013-12-31 2014-04-30 安徽鑫龙电器股份有限公司 一种用于svg驱动板的测试装置
CN104459230A (zh) * 2014-11-26 2015-03-25 上海华力微电子有限公司 一种探针保护装置
CN104538327B (zh) * 2014-12-29 2017-08-08 上海华虹宏力半导体制造有限公司 一种修调方法
DE102015203680A1 (de) * 2015-03-02 2016-09-08 Siemens Aktiengesellschaft Verfahren zum Herstellen einer elektronischen Schaltung, Baugruppe mit einer elektronischen Schaltung sowie Fertigungsanlage zur Herstellung einer elektronischen Schaltung
TWI641839B (zh) * 2017-08-18 2018-11-21 中華精測科技股份有限公司 偵測裝置
CN107422217B (zh) * 2017-09-15 2023-06-30 苏州迈为科技股份有限公司 一种电池片测试机构
DE102018121911A1 (de) * 2018-09-07 2020-03-12 Formfactor Gmbh Verfahren zur Positionierung von Testsubstrat, Sonden und Inspektionseinheit relativ zueinander und Prober zu dessen Ausführung
JP2020092140A (ja) * 2018-12-04 2020-06-11 東京エレクトロン株式会社 位置測定装置、及び、位置測定方法
KR102059870B1 (ko) * 2019-01-09 2019-12-27 금동식 카메라 모듈 검사용 컨텍터
CN112540324B (zh) * 2019-09-19 2024-05-14 神讯电脑(昆山)有限公司 一种对接口功能测试***及其方法
JP7402652B2 (ja) * 2019-10-04 2023-12-21 株式会社日本マイクロニクス 光プローブ、光プローブアレイ、検査システムおよび検査方法
JP7421990B2 (ja) * 2020-04-08 2024-01-25 株式会社日本マイクロニクス 電気的接続装置および検査方法
JP7422642B2 (ja) * 2020-10-27 2024-01-26 三菱電機株式会社 半導体テスト装置および半導体テスト方法
TWI790515B (zh) * 2020-12-21 2023-01-21 矽品精密工業股份有限公司 測試裝置及測試方法
CN113109610B (zh) * 2021-04-06 2021-10-26 北京中微普业科技有限公司 一种rf裸芯片扁平探针测试工装

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357575A (en) * 1980-06-17 1982-11-02 Dit-Mco International Corporation Apparatus for use in testing printed circuit process boards having means for positioning such boards in proper juxtaposition with electrical contacting assemblies
JP3219844B2 (ja) * 1992-06-01 2001-10-15 東京エレクトロン株式会社 プローブ装置
KR970010656B1 (ko) * 1992-09-01 1997-06-30 마쯔시다 덴기 산교 가부시끼가이샤 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드
JPH06151532A (ja) * 1992-11-13 1994-05-31 Tokyo Electron Yamanashi Kk プローブ装置
US5742173A (en) * 1995-03-18 1998-04-21 Tokyo Electron Limited Method and apparatus for probe testing substrate
US5656942A (en) * 1995-07-21 1997-08-12 Electroglas, Inc. Prober and tester with contact interface for integrated circuits-containing wafer held docked in a vertical plane
US6048750A (en) * 1997-11-24 2000-04-11 Micron Technology, Inc. Method for aligning and connecting semiconductor components to substrates
US6111419A (en) * 1998-05-19 2000-08-29 Motorola Inc. Method of processing a substrate including measuring for planarity and probing the substrate
US6239590B1 (en) * 1998-05-26 2001-05-29 Micron Technology, Inc. Calibration target for calibrating semiconductor wafer test systems
US6404212B1 (en) * 1999-02-18 2002-06-11 St Assembly Test Services Pte Ltd Testing of BGA and other CSP packages using probing techniques
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6441629B1 (en) * 2000-05-31 2002-08-27 Advantest Corp Probe contact system having planarity adjustment mechanism
DE10039336C2 (de) * 2000-08-04 2003-12-11 Infineon Technologies Ag Verfahren zum Testen von Halbleiterschaltungen und Testvorrichtung zur Durchführung des Verfahrens
JP2003215161A (ja) * 2002-01-22 2003-07-30 Tokyo Electron Ltd プローブ、プローブの製造方法、プローブの取付方法、プローブの取付装置及びプローブカード
US6794889B2 (en) * 2002-04-26 2004-09-21 Agilent Technologies, Inc. Unified apparatus and method to assure probe card-to-wafer parallelism in semiconductor automatic wafer test, probe card measurement systems, and probe card manufacturing
US7285968B2 (en) * 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly

Also Published As

Publication number Publication date
US20060114008A1 (en) 2006-06-01
KR20060059786A (ko) 2006-06-02
CN1782716A (zh) 2006-06-07
JP2006153620A (ja) 2006-06-15

Similar Documents

Publication Publication Date Title
JP4413130B2 (ja) プローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置
KR100910668B1 (ko) 프로브선단의 검출 방법, 얼라인먼트 방법 및 이들방법들을 기록한 기억 매체, 및 프로브 장치
KR20060050691A (ko) 반도체 장치, 이를 테스트하는 방법과 장치, 및 반도체장치를 제조하는 방법
TWI718773B (zh) 探測設備的操作方法
CN114485450B (zh) 一种pcb板翘曲检测装置、方法和***
CN111386595A (zh) 探针的针头位置调节方法和检查装置
KR100585142B1 (ko) 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법
CN111486787A (zh) 一种测试定位方法以及测试定位***
JP5529605B2 (ja) ウエハチャックの傾き補正方法及びプローブ装置
JP3028095B2 (ja) プロービング装置および方法
JP2008028103A (ja) ウエハプローバ
JP2007103860A (ja) プローブ接触痕検出方法、及び、プローバ
CN106558513B (zh) 检测设备及其检测方法
KR100626243B1 (ko) 표면 장착 칩 패키지
US8436633B2 (en) Method to determine needle mark and program therefor
JP4817830B2 (ja) プローバ、プローブ接触方法及びそのためのプログラム
KR102462567B1 (ko) 와이어 상호 접속부의 높이를 측정하는 방법
US8149276B2 (en) Pressure-bonded ball diameter detecting apparatus and pressure-bonded ball diameter detecting method
JP6653996B2 (ja) プローブカード
KR102170610B1 (ko) 위치 보정 방법, 검사 장치 및 프로브 카드
JP2006023229A (ja) プローブカードの品質評価方法及びその装置、プローブ検査方法
KR20090030429A (ko) 프로브 정렬방법 및 프로브 정렬장치
KR100552328B1 (ko) 반도체 칩 검사 방법 및 반도체 칩의 토탈하이트와스탠드오프 측정방법
KR100798958B1 (ko) 클린시트 높이 검출방법 및 그에 따른 웨이퍼 프로버
CN115032430B (zh) 探针结构及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070613

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4413130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350