JP5529605B2 - ウエハチャックの傾き補正方法及びプローブ装置 - Google Patents

ウエハチャックの傾き補正方法及びプローブ装置 Download PDF

Info

Publication number
JP5529605B2
JP5529605B2 JP2010073039A JP2010073039A JP5529605B2 JP 5529605 B2 JP5529605 B2 JP 5529605B2 JP 2010073039 A JP2010073039 A JP 2010073039A JP 2010073039 A JP2010073039 A JP 2010073039A JP 5529605 B2 JP5529605 B2 JP 5529605B2
Authority
JP
Japan
Prior art keywords
wafer chuck
semiconductor
wafer
tilt
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010073039A
Other languages
English (en)
Other versions
JP2011205019A (ja
Inventor
一成 石井
俊彦 飯島
収司 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2010073039A priority Critical patent/JP5529605B2/ja
Priority to KR1020110026488A priority patent/KR101230810B1/ko
Priority to US13/071,881 priority patent/US8866503B2/en
Priority to TW100110242A priority patent/TWI514494B/zh
Publication of JP2011205019A publication Critical patent/JP2011205019A/ja
Application granted granted Critical
Publication of JP5529605B2 publication Critical patent/JP5529605B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、ウエハチャックの傾き補正方法及びプローブ装置に関し、更に詳しくは、例えば最大で半導体ウエハに形成された複数の半導体チップの全領域を覆うプローブカードを用いても半導体チップの電気的特性検査を行う際に発生するウエハチャックの傾きを補正することができるウウエハチャックの傾き補正方法及びプローブ装置に関する。
プローブ装置は、複数の半導体チップが形成された半導体ウエハをウエハ状態のまま全ての半導体チップの電気的特性検査を行う検査装置である。プローブ装置は、通常、半導体ウエハを搬送するローダ室と、ローダ室から搬送される半導体ウエハの電気的特性検査を行うプローバ室と、を備えている。
プローバ室は、半導体ウエハを保持する移動可能なウエハチャックと、ウエハチャックの上方に配置されたプローブカードと、プローブカードの複数のプローブと上記ウエハチャックで保持された半導体ウエハに形成された複数の半導体チップそれぞれの複数の電極パッドとのアライメントを行うアライメント機構と、を備えている。プローブ室の上面にはヘッドプレートが設けられ、このヘッドプレート上にはテスタに接続されたテストヘッドが配置されている。テスタは、テストヘッド及びプローブカードと電気的に接触された半導体チップの電気的特性検査を行う。
近年、半導体装置の進展により、半導体チップの配線構造が急激に密度化すると共に小型化している。更に、半導体チップの歩留まりを高めるために、半導体ウエハが大口径化している。そのため、プローブカードも大型化すると共にプローブが高密度化し、更に複数の半導体チップを同時に検査するマルチ化が促進されている。
プローブ装置を用いて半導体チップの電気的特性を行う場合には、図９の（ａ）に示すように、ウエハチャック１で保持された半導体ウエハＷとプローブカードのプローブ２をアライメントした後、ウエハチャック１が上昇し、プローブ２と半導体チップの電極パッドＰとが接触し、更に、ウエハチャック１がオーバードライブしてプローブ２が電極パッドＰに食い込んで酸化膜を削り取って電気的に接触させて電気的特性検査を行う。
ところが、半導体ウエハＷの大口径化と高密度化により、半導体ウエハＷの外周縁部にある半導体チップの電極パッドＰとプローブ２が電気的に接触する時、プローブ２から半導体チップへの偏荷重により、ウエハチャック１が図９の（ａ）に示すように傾いて左右のプローブ２、２が破線の位置までｂμｍだけ余分に位置ずれする。これにより図９の（ｂ）、（ｃ）に示すように、右側のプローブ２は実線位置から破線位置まで適正な位置ずれ量ａμｍよりもｂμｍだけ余分に位置ずれして針跡が深くなり、左側のプローブ２は実線位置から破線位置まで適正な位置ずれ量ａμｍよりｂμｍだけ少なく位置ずれして針跡が浅くなる。半導体ウエハＷの大口径化が進むほどこの現象が顕著になって、一方のプローブ２では電極パッドＰが破損し、他方のプローブ２では電極パッドＰの針跡が小さく電気的な接続ができないという不都合を生じる。
そこで、本出願人は、上述のように不都合を解消するプローブ方法を特許文献１において提案した。このプローブ方法では予めウエハチャック１の傾き量を計算しておき、図１０の（ａ）に示すように電極パッドＰとプローブ２が電気的に接触する時にウエハチャック１の傾き方向とは逆向きになるようにＸ、Ｙ及びＺ方向に移動させ、結果として図１０の（ａ）に白抜き矢印で示す方向に移動させることにより、余分な位置ずれを抑制している。このプローブ方法によりウエハチャック１の傾きを補正すると、左右いずれのプローブ２、２も図１０の（ｂ）、（ｃ）に示すように適正な位置ずれ量ａμｍに調整して信頼性の高い電気的特性検査を行うことができる。尚、特許文献２にもウエハチャックの傾きを補正する方法が記載されている。
特開平１１−３０６５１号公報 特開平１０−１５００８１号公報
しかしながら、特許文献１、２に記載された従来のウエハチャックの傾き補正方法は、ウエハチャック１で保持された半導体ウエハＷの外周縁部にある半導体チップの検査を行う時には効果的であるが、最近のように半導体ウエハの全ての半導体チップと一括接触するほどの大きさのプローブカードを用いると、従来の傾き補正方法ではウエハチャック１の傾きに対応することができない。
本発明は、上記課題を解決するためになされたもので、最大で半導体ウエハに形成された複数の半導体チップの全領域に見合った領域を覆う大きさのプローブカードを用いてもウエハチャックの傾きを確実に補正することができるウエハチャックの傾き補正方法及びプローブ装置を提供することを目的としている。
本発明の請求項１に記載のウエハチャックの傾き補正方法は、ウエハチャックで保持された複数の半導体チップを有する半導体ウエハと最大で上記複数の半導体チップの全領域に見合った領域を覆うプローブカードの複数のプローブとを少なくとも一回電気的に接触させて上記複数の半導体チップの電気的特性検査を行う時に発生する上記ウエハチャックの傾きを補正する方法であって、上記複数の半導体チップに、少なくとも上記半導体チップ一つ分の接触荷重を付与した時の上記ウエハチャックの傾きを補正する補正量を上記半導体チップ毎に予め算出し、上記各補正量をデータ記憶部に記憶させる第１の工程と、上記複数のプロープと上記半導体ウエハが電気的に接触した時に、上記複数のプローブが接触する複数の上記半導体チップ毎にそれぞれの補正量を上記データ記憶部から読み出し、これらの補正量を加算して上記ウエハチャックの傾きの補正量を全補正量として算出する第２の工程と、上記全補正量に基づいて上記ウエハチャックの傾きを補正する第３の工程と、を備えたことを特徴とするものである。
また、本発明の請求項２に記載のウエハチャックの傾き補正方法は、請求項１に記載の発明において、上記第１の工程では、上記半導体チップに、半導体チップ単位で荷重を付与する時の垂直方向の位置ずれ量に基づいて上記補正量を計算することを特徴とするものである。
また、本発明の請求項３に記載のウエハチャックの傾き補正方法は、請求項２に記載の発明において、上記位置ずれ量を光学的手段によって求めることを特徴とするものである。
また、本発明の請求項４に記載のウエハチャックの傾き補正方法は、請求項３に記載の発明において、上記光学的手段としてカメラを用いることを特徴とするものである。
また、本発明の請求項５に記載のウエハチャックの傾き補正方法は、請求項１〜請求項４のいずれか１項に記載の発明において、上記第２の工程と上記第３の工程を繰り返すことを特徴とするものである。
また、本発明の請求項６に記載のプローブ装置は、複数の半導体チップを有する半導体ウエハを保持するウエハチャックと、上記ウエハチャックの上方に配置され且つ最大で上記複数の半導体チップの全領域に見合った領域を覆うプローブカードと、上記ウエハチャックの移動量を制御すると共に上記半導体ウエハと上記プローブカードが電気的に接触した時の上記ウエハチャックの傾きを補正する制御装置と、を備え、上記制御装置の制御下で上記プローブカードと上記半導体ウエハを少なくとも一回電気的に接触させて上記複数の半導体チップの電気的特性検査を行うプローブ装置であって、上記制御装置は、上記複数の半導体チップに、上記半導体チップ一つ分の接触荷重を付与した時の上記ウエハチャックの傾きを補正する補正量を上記半導体チップ毎に予め算出し、上記各補正量を記憶するデータ記憶部と、を有し、上記複数のプローブが電気的に接触した複数の上記半導体チップそれぞれの上記補正量を加算して、上記複数のプローブと上記半導体ウエハが電気的に接触した時の上記ウエハチャックの傾きを補正する補正量を全補正量として算出し、上記全補正量に基づいて上記ウエハチャックの傾きを補正することを特徴とするものである。
本発明によれば、最大で半導体ウエハに形成された複数の半導体チップの全領域に見合った領域を覆う大きさのプローブカードを用いてもウエハチャックの傾きを確実に補正することができるウエハチャックの傾き補正方法及びプローブ装置を提供することができる。
本発明のプローブ装置の一実施形態を示す概念図である。 図１に示すプローブ装置の用いられるプローブカードのプローブ側の平面図である。 図２に示すプローブカードの全プローブから半導体ウエハの各チップに掛かる接触荷重の分布状態を示す荷重分布図である。 図２に示す接触荷重の大きさをウエハチャック側から見た荷重分布図である。 （ａ）は半導体ウエハ全面に形成された複数のチップそれぞれの接触荷重を測定する時に用いられるカメラメジャリングシステムを示す側面図、（ｂ）は半導体ウエハの各半導体チップの接触荷重を測定する順序を説明するための説明図である。 本発明のウエハチャックの傾斜補正方法の一実施形態を示すフローチャートである。 （ａ）〜（ｃ）はそれぞれ図２に示すプローブカードを用いて半導体ウエハの半導体チップの電気的特性検査を行う時のインデックス送りされた半導体ウエハとプローブカードの接触状態を示す工程図である。 図７に示す工程に続いてインデックス送りされた半導体ウエハとプローブカードの接触状態を示す説明図である。 （ａ）〜（ｃ）はそれぞれ半導体ウエハの外周縁部にある半導体チップの電気的特性検査をする時のウエハチャックの傾斜を説明するための説明図で、（ａ）はウエハチャックとプローブの関係を示す側面図、（ｂ）はプローブと電極パッドとの関係を示す断面図、（ｃ）は（ｂ）に示す電極パッドを示す平面図である。 図１０に示す電気的特性検査を行う時に、従来のウエハチャックの傾斜補正方法を示す図で、（ａ）〜（ｃ）は図９の（ａ）〜（ｃ）に対応する説明図である。
以下、図１〜図８に示す実施形態に基づいて本発明について説明する。本発明のウエハチャックの傾き補正方法を説明する前に、本実施形態のプローブ装置について説明する。
本実施形態のプローブ装置１０は、例えば図１に示すように、半導体ウエハＷを搬送するウエハ搬送機構を有するローダ室（図示せず）と、半導体ウエハＷの電気的特性検査を行うプローバ室１１と、ローダ室及びプローバ室１１内の各種の機器を制御する制御装置１２と、を備え、制御装置１２の制御下で、ローダ室からウエハ搬送機構を介して搬送される半導体ウエハＷをプローバ室１１内で受け取り、半導体ウエハＷの電気的特性検査を行うように構成されている。
プローバ室１１は、図１に示すように、複数の半導体チップが形成された半導体ウエハＷを保持し、駆動機構１３Ａを介してＸ方向、Ｙ方向、Ｚ方向及びθ方向に移動可能に設けられたウエハチャック１３と、ウエハチャック１３の上方に配置されたプローブカード１４と、プローブカード１４の複数のプローブ１４Ａとウエハチャック１３で保持された半導体ウエハＷの複数の電極パッドとのアライメントを行うアライメント機構１５と、を備えている。
プローブカード１４は、図１に示すように、プローバ室１１の上面を形成するヘッドプレート１６の開口部に固定されている。アライメント機構１５は、プローバ室１１内でその奥とプローブセンタとの間を移動するアライメントブリッジ１５Ａと、アライメントブリッジ１５Ａに設けられてウエハチャック１３で保持された半導体ウエハＷを撮像する第１のＣＣＤカメラ１５Ｂと、ウエハチャック１３に付設されてプローブカード１４のプローブ１４Ａを撮像する第２のＣＣＤカメラ１５Ｃと、を備えている。
而して、プローブカード１４は、図２に示すように、回路基板１４Ｂに半導体ウエハＷの半導体チップＴの配列に合わせて円弧状に配列された複数行のプローブ列１４Ｃを有している。円弧状のプローブ行１４Ｃは、一つの半導体チップＴの大きさ合わせて区画された複数のチップ領域１４Ｄが円弧状に配列されている。チップ領域１４Ｄには半導体チップＴに形成された複数の電極パッドの数に合わせた本数だけプローブ１４Ａが設けられている。また、複数のプローブ行１４Ｃは、図２に示すように例えば三行置きにＹ方向に配列されており、４回のインデックス送りで半導体ウエハＷの全ての半導体チップＴの電気的特性検査を行えるようになっている（図７、図８参照）。プローブ行１４Ｃを三行置きに形成することで、Ｙ方向に隣接する半導体チップ行と干渉しないようにしてある。
ところで、プローブカード１４は、設計通りには製作することが難しく、プローブ１４Ａの長さ、材質、配列等が微妙に異なり、プローブカード毎の特性がある。また、ウエハチャック１３もプローブカード１４と同様に設計通り製作することが難しく、載置面の僅かな凹凸や機械的強度、更には回転軸の機械的強度等の機械的特性が異なり、ウエハチャック毎の特性がある。このようなことから、プローブカード１４の複数のプローブ１４Ａとウエハチャック１３とが全領域で均一な接触荷重で電気的に接触させることは不可能である。例えば、図２に示すプローブカード１４と半導体ウエハＷを電気的に接触させると、図３に示すように様々な大きさと方向の針圧による接触荷重が分布する。図３において、矢印は接触荷重の大きさと方向を示している。図３に示すように、半導体ウエハＷでの接触荷重は、概ね半導体ウエハＷの外周縁部で大きく、半導体ウエハの中央部で小さくなる。尚、図４は、図３に対応する図で、ウエハチャック１３における接触荷重の分布を示している。
そこで、このような荷重分布を極力均一にする必要がある。本実施形態では、制御装置１２で用いられるウエハチャックの傾き補正用プログラム（以下、単に「傾き補正用プログラム」と称す。）を含む検査用プログラムを開発し、ウエハチャック１３、プローブカード１４それぞれの機械的特性を予め把握して、複数のプローブ１４Ａとウエハチャック１３で保持された半導体ウエハＷとの接触荷重を極力均一になるように補正することができると共に、半導体ウエハＷのチップ領域の殆ど全領域を覆うプローブカード１４を用いてもウエハチャック１３の傾きを補正することができ、複数のプローブ１４Ａが極力均一な接触荷重で電気的に接触して信頼性の高い検査を行えるようにしてある。そこで、本実施形態の傾き補正用プログラムが格納された制御装置１２について説明する。
即ち、本実施形態に用いられる制御装置１２は、図１に示すように、中央演算処理部１２Ａ、プログラム記憶部１２Ｂ、データ記憶部１２Ｃ及び画像処理部１２Ｄを備えている。中央演算処理部１２Ａは、プログラム記憶部１２Ｂから傾き補正用プログラムを含む検査用プログラムを読み出してアライメント機構を駆動させて半導体ウエハＷとプローブカード１４のアライメントを行った後、ウエハチャック１３を介して半導体ウエハＷをインデックス送りを行って半導体チップの電気的特性検査を行う。
プログラム記憶部１２Ｂには傾き補正用プログラムが格納されており、このプログラムが作動すると、図６に示すフローチャートに従ってウエハチャック１３の傾きを補正する。また、図１に示すように、データ記憶部１２Ｃにはカード情報、ウエハ情報、チャック情報、一つの半導体チップに対するウエハチャック１３の補正量、ウエハチャック１３の全補正量を含む種々のデータが格納されている。
カード情報としては、例えばプローブカード１４のプローブ１４Ａの本数、材質、プローブ行１４Ｃの配列、チップ領域１４Ｄに設けられたプローブ１４Ａの本数等のパラメータが含まれる。ウエハ情報としては、例えば半導体チップＴの個数、半導体チップＴのサイズ及び面積、半導体チップＴの電極パッドＰの個数、電極パッド間のピッチ等のパラメータが含まれる。チャック情報としては、例えばウエハチャック１３の外径、回転軸の機械的強度等が含まれる。半導体チップに対する補正量は、半導体ウエハＷの検査を行う前に予め求められる。チャック補正量は、図２に示すプローブカード１４がウエハチャック１３と電気的に接触した時に複数のプローブ１４Ａが電気的に接触している半導体チップＴの数に即して算出される。
補正量は、ウエハチャック１３の特性を示すため、プローブ装置１０を使用する前に予め求められる。そこで、図５の（ａ）に示すカメラメジャリングシステムを用いて半導体チップ毎の補正量を求める方法について説明する。制御装置１２の制御下でウエハチャック１３によって保持された半導体ウエハＷを、ウエハチャック１３を介してインデックス送りして、例えば最初の検査すべき半導体チップＴからｉ番目の半導体チップ（ｘｉ，ｙｉ）をエアアシスト機構Ｌとの接触位置へ移動させた後、ウエハチャック１３を上昇させてｉ番目の半導体チップ（ｘｉ，ｙｉ）にエアアシスト機構Ｌを用いて荷重ｗ[ｋｇｆ]を掛ける。このようにして接触荷重を掛けた時に、カメラ２０を用いて測定点での垂直方向の位置ずれ量（変位量）の実測値Ｖ（θｘ）[μｍ]、Ｖ（θｙ）[μｍ]を測定すると共に、この時に半導体ウエハＷの中心で実測された垂直方向の変位量Ｖ（中心）[μｍ]を他のカメラを用いて測定する。また、カメラ２０を用いて半導体チップ（ｘｉ，ｙｉ）のＸ、Ｙ方向の変位量Ｈ（θｘ）[μｍ]、Ｈ（θｙ）[μｍ]を測定する。ここで、中央演算処理部１２Ａでは、変位量Ｖ（中心）[μｍ]と所定のオーバードライブ量ＯＤ[μｍ]との差によって測定時のオーバードライブ量Ｚ[μｍ]を得ることができる。これらのデータは制御装置１２のデータ記憶部１２Ｃに格納されている。
実際に複数のプローブ１４Ａに接触させた時の半導体チップ（ｘｉ，ｙｉ）の接触荷重を算出する。半導体ウエハＷを予め設定されているオーバードライブ量ＯＤ[μｍ]だけウエハチャック１３をオーバードライブさせてプローブｎ本分のピン圧Ｐ[ｇｆ]が掛かるとする。この時の半導体チップＴの接触面積の半導体ウエハＷの面積に対する割合をＡ（％）とする。ここで半導体チップの座標値（ｘｉ，ｙｉ）は、半導体チップＴの重心座標を示している。次いで、中央演算処理部１２Ａでは、これら実測値をデータ記憶部１２Ｃから読み出した式１に代入することにより、ｉ番目の半導体チップ（ｘｉ，ｙｉ）へのピン圧Ｐ[ｇｆ]に基づく半導体チップ（ｘｉ，ｙｉ）の接触荷重を算出することができる。
ｆ［ｋｇｆ］＝（ｎ×Ｐ×ＯＤ×Ａ）／（１００×Ｚ）・・・式１
引き続き、中央演算処理部１２Ａでは以下の演算を上述した要領で順次行う。即ち、半導体チップ（ｘｉ，ｙｉ）におけるＸ方向の垂直方向の変位量Ｖｘｉ[μｍ]、Ｙ方向の垂直方向の変位量Ｖｙｉ[μｍ]は、上記接触荷重ｆ[ｋｇｆ]、半導体ウエハ中心から測定点までの距離Ｒ[μｍ]、測定時の荷重ｗ[ｋｇｆ] 、垂直方向の変位量Ｖ（θ）[μｍ]及び半導体ウエハ中心の垂直方向の変位量Ｖ（中心） [μｍ]を式２、式３に代入することでそれぞれ算出することができる。
Ｖｘｉ[μｍ]＝[（ｘｉ×ｆ）×（Ｖ（θｘ）−Ｖ（中心））] ／（Ｒ×ｗ）
・・・式２
Ｖｙｉ[μｍ]＝[（ｙｉ×ｆ）×（（Ｖ（θｙ）−Ｖ（中心））]／（Ｒ×ｗ）
・・・式３
また、式２、３で算出されたＸ、Ｙ方向の垂直方向の変位量を合成したｉ番目の半導体チップ（ｘｉ，ｙｉ）の垂直方向の変位量Ｖｉ[μｍ]は、式４から算出することができる。
Ｖｉ[μｍ]＝√（Ｖｘｉ ２＋Ｖｙｉ ２）＋[ｆ×Ｖ（中心）]／ｗ・・・式４
一方、ｉ番目の半導体チップ（ｘｉ，ｙｉ）の水平方向（Ｘ，Ｙ方向）の変位量Ｈｘｉ[μｍ]、Ｈｙｉ[μｍ]は、式５、式６によって算出することができる。
Ｈｘｉ＝[ｘｉ×ｆ×Ｈ（θｘ）]／（Ｒ×ｗ）・・・式５
Ｈｙｉ＝[ｙｉ×ｆ×Ｈ（θｙ）]／（Ｒ×ｗ）・・・式６
式４、５、６で得られたデータが半導体チップ毎のウエハチャック１３の傾き補正をする際に、補正量として用いられる。これらの補正量は、いずれも上述したようにデータ記憶部１２Ｃに格納される。
また、図２に示す複数の半導体チップ分の垂直変位量Ｖ、及びＸ、Ｙ方向の水平変位量Ｈｘ、Ｈｙは、上記の各式で得られたデータに基づいて半導体チップ毎に求めた後、これらのデータを式７、８、９に代入することによって算出することができる。
Ｖ＝ΣＶｉ・・・・式７
Ｈｘ＝ΣＨｘｉ・・・・式８
Ｈｙ＝ΣＨｙｉ・・・・式９
ここで得られた補正量及び全補正量は、当該ウエハチャック１３及び当該プローブカード１４の特性としてデータ記憶部１２Ｃに格納する。
次いで、本発明のウエハチャックの傾き補正方法の一実施形態について図６〜図８を参照しながら説明する。本実施形態のプローブ装置１０の制御装置１２には本実施形態の傾き補正用プログラムがプログラム記憶部１２Ｂに格納されていると共に、データ記憶部１２Ｃには上述のように算出された半導体チップ毎の補正量がデータ記憶部１２Ｃにウエハチャック１３の特性として格納されている。半導体ウエハの電気的特性検査を行う際に、中央演算処理部１２Ａでは傾き補正方用プログラムをプログラム記憶部１２Ｂから読み出し、半導体チップ毎の補正量をデータ記憶部１２Ｃから読み出して、プローブカード１４の複数のプローブ１４Ａと接触している半導体チップ毎の補正量をチップ数分だけ読み出し、これらの補正量を加算して全補正量を求め、この全補正量を用いてウエハチャック１３の傾きを補正する。
即ち、制御装置１２の制御下で半導体ウエハＷの検査を開始すると、半導体ウエハＷとプローブカード１４のアライメントを行った後、半導体ウエハＷの電気的特性検査を行う。検査を行う時にウエハチャックの傾き補正方法を実行すると、まず既に実行済みの全体の補正量（全補正量）及びプローブカード１４のチャンネルＮｏ．をクリアする（ステップＳ１）。引き続き、ウエハチャック１３が半導体ウエハＷをインデックス送りして、最初に検査すべき複数の半導体チップＴがプローブカード１４の真下へ移動し、この位置からウエハチャック１３が上昇してプローブカード１４の複数のプローブ１４Ａと接触し、更に、ウエハチャック１３が所定のオーバードライブ量だけ上昇して複数のプローブ１４Ａが図７の（ａ）に示すように電気的に接触した後、予め算出されているウエハチャックの全補正量に基づいてウエハチャック１３の傾きを補正する。
この時、中央演算処理部１２Ａではカード情報及びウエハ情報に基づいて最初に接触すべき複数のプローブ１４ＡのチャンネルＮｏ．に対応する半導体チップＴを確認する（ステップＳ２）。次いで、複数のプローブ１４ＡのチャンネルＮｏ．に対応する半導体チップＴが半導体ウエハＷに存在するか否かを確認し（ステップＳ３）、対応する半導体チップＴが存在しなければ、ステップＳ２へ戻り、ステップＳ２において次のチャンネルＮｏ．に変更して、ステップＳ３において対応する半導体チップＴの存在を確認し、対応する半導体チップＴが存在すれば、この時に複数のプローブ１４Ａと接触している半導体チップ毎にそれぞれの補正量を上記データ記憶部１２Ｃから読み出した後（ステップＳ４）、これらの半導体チップＴの補正量を全補正量として加算していく（ステップＳ５）。次のチャンネルＮｏ．があればステップＳ２に戻り、なければ終了する。このようにして、全てのチャンネルＮｏ．の補正量を加算して、全補正量を求める。この全補正量に基づいてウエハチャック１３をＸ、Ｙ方向へ移動させてウエハチャック１３の傾きを補正する。傾きを補正した後、各半導体チップＴの電気的特性検査を行う。
一回目の検査を終了した後、次の半導体チップＴがあるか否かをカード情報及びウエハ情報に基づいて判断する。本実施形態では図７の（ｂ）に示すように２回目に検査すべき半導体チップＴがあるため、ステップＳ１へ戻り、ステップＳ１からステップＳ６の操作を繰り返す。同様にして２回目の検査を終了した後、図７の（ｃ）〜図８に示すように４回目の検査まで必要なため、ステップＳ１からステップＳ６までの操作を繰り返す。
以上説明したように本実施形態によれば、本実施形態のプローブ装置１０を用いることにより、複数の半導体チップＴに、半導体チップＴ一つ分の接触荷重を付与した時のウエハチャック１３の傾きを補正する補正量を予め算出し、上記各補正量をデータ記憶部１２Ｃに記憶させる第１の工程と、複数のプロープ１４Ａと半導体ウエハＷが電気的に接触した時に、複数のプローブ１４Ａが接触する複数の半導体チップＴそれぞれの補正量をデータ記憶部１２Ｃから読み出し、これらの補正量を加算してウエハチャックの傾きの補正量としての全補正量を算出する第２の工程と、全補正量に基づいてウエハチャック１３の傾きを補正する第３の工程と、を実行することができるため、半導体ウエハＷの半導体チップ領域の全領域を覆うプローブカード１４を用いても確実にウエハチャック１３の傾きを補正することができ、延いては信頼性の高い検査を行うことができる。また、複数のプローブ１４Ａの配列状態に制限されることなく確実にウエハチャック１３の傾きを補正することができる。
また、本実施形態によれば、半導体チップＴに、半導体チップ単位で荷重を付与する時の垂直方向の位置ずれ量に基づいて半導体チップ毎の補正量を計算するため、半導体ウエハＷとウエハチャック１３が電気的に接触した時の最初の全補正量を計算してウエハチャック１３の傾きを補正して半導体ウエハＷとプローブカード１４とを適正値に近い接触荷重で電気的に接触させることができる。また、カメラメジャリングシステムのカメラ２０を用いたため、予め半導体チップ毎のウエハチャックの補正量を確実に求めることができる。
尚、本発明は上記実施形態に何ら制限されるものではない。例えば、本実施形態で用いたプローブカード１４は、半導体ウエハＷの略全領域に亘って形成されたプローブ１４Ａを備え、複数回で全半導体チップＴの電気的特性検査を行っているＴが、全ての半導体チップと一括して接触するプローブカードに対しても本発明を適用することができる。また、半導体ウエハの全領域を覆うプローブカードでなく、半導体ウエハの比較的広い領域を覆って検査を行うプローブカードにも本発明を適用することができる。また、補正量を求める時にエアアシスト機構を用いて荷重を付与するカメラメジャリングシステムについて説明したが、エアアシスト機構以外の手段によって荷重を付与しても良い。また、カメラ以外のレーザ光を用いたメジャリングシステムを適用することができる。更に、補正量を求める時に少なくとも半導体チップ一個と接触するプローブを有するプローブカードを用いて半導体ウエハに接触荷重を付与することもできる。
１０ プローブ装置
１２ 制御装置
１３ ウエハチャック
１４ プローブカード
１４Ａ プローブ
２０ カメラ
Ｗ 半導体ウエハ
Ｔ 半導体チップ

Claims (6)

  1. ウエハチャックで保持された複数の半導体チップを有する半導体ウエハと最大で上記複数の半導体チップの全領域に見合った領域を覆うプローブカードの複数のプローブとを少なくとも一回電気的に接触させて上記複数の半導体チップの電気的特性検査を行う時に発生する上記ウエハチャックの傾きを補正する方法であって、
    上記複数の半導体チップに、少なくとも上記半導体チップ一つ分の接触荷重を付与した時の上記ウエハチャックの傾きを補正する補正量を上記半導体チップ毎に予め算出し、上記各補正量をデータ記憶部に記憶させる第１の工程と、
    上記複数のプロープと上記半導体ウエハが電気的に接触した時に、上記複数のプローブが接触する複数の上記半導体チップ毎にそれぞれの補正量を上記データ記憶部から読み出し、これらの補正量を加算して上記ウエハチャックの傾きの補正量を全補正量として算出する第２の工程と、
    上記全補正量に基づいて上記ウエハチャックの傾きを補正する第３の工程と、を備えた
    ことを特徴とするウエハチャックの傾き補正方法。
  2. 上記第１の工程では、上記半導体チップに、半導体チップ単位で荷重を付与する時の垂直方向の位置ずれ量に基づいて上記補正量を計算することを特徴とする請求項１に記載のウエハチャック傾斜の補正方法。
  3. 上記位置ずれ量を光学的手段によって求めることを特徴とする請求項２に記載のウエハチャックの傾き補正方法。
  4. 上記光学的手段としてカメラを用いることを特徴とする請求項３に記載のウエハチャックの傾き補正方法。
  5. 上記第２の工程と上記第３の工程を繰り返すことを特徴とする請求項１〜請求項４のいずれか１項に記載のウエハチャックの傾き補正方法。
  6. 複数の半導体チップを有する半導体ウエハを保持するウエハチャックと、上記ウエハチャックの上方に配置され且つ最大で上記複数の半導体チップの全領域に見合った領域を覆うプローブカードと、上記ウエハチャックの移動量を制御すると共に上記半導体ウエハと上記プローブカードが電気的に接触した時の上記ウエハチャックの傾きを補正する制御装置と、を備え、上記制御装置の制御下で上記プローブカードと上記半導体ウエハを少なくとも一回電気的に接触させて上記複数の半導体チップの電気的特性検査を行うプローブ装置であって、
    上記制御装置は、
    上記複数の半導体チップに、上記半導体チップ一つ分の接触荷重を付与した時の上記ウエハチャックの傾きを補正する補正量を上記半導体チップ毎に予め算出し、上記各補正量を記憶するデータ記憶部と、を有し、
    上記複数のプローブが電気的に接触した複数の上記半導体チップそれぞれの上記補正量を加算して、上記複数のプローブと上記半導体ウエハが電気的に接触した時の上記ウエハチャックの傾きを補正する補正量を全補正量として算出し、上記全補正量に基づいて上記ウエハチャックの傾きを補正する
    ことを特徴とするプローブ装置。
JP2010073039A 2010-03-26 2010-03-26 ウエハチャックの傾き補正方法及びプローブ装置 Active JP5529605B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010073039A JP5529605B2 (ja) 2010-03-26 2010-03-26 ウエハチャックの傾き補正方法及びプローブ装置
KR1020110026488A KR101230810B1 (ko) 2010-03-26 2011-03-24 웨이퍼 척의 기울기 보정 방법 및 프로브 장치
US13/071,881 US8866503B2 (en) 2010-03-26 2011-03-25 Wafer chuck inclination correcting method and probe apparatus
TW100110242A TWI514494B (zh) 2010-03-26 2011-03-25 Tilt correction method and probe device for wafer fixture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010073039A JP5529605B2 (ja) 2010-03-26 2010-03-26 ウエハチャックの傾き補正方法及びプローブ装置

Publications (2)

Publication Number Publication Date
JP2011205019A JP2011205019A (ja) 2011-10-13
JP5529605B2 true JP5529605B2 (ja) 2014-06-25

Family

ID=44655669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010073039A Active JP5529605B2 (ja) 2010-03-26 2010-03-26 ウエハチャックの傾き補正方法及びプローブ装置

Country Status (4)

Country Link
US (1) US8866503B2 (ja)
JP (1) JP5529605B2 (ja)
KR (1) KR101230810B1 (ja)
TW (1) TWI514494B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9765511B2 (en) 2008-12-25 2017-09-19 Taikisha Ltd. Factory building assembly structure and method for assembling factory building using the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130136794A (ko) * 2012-06-05 2013-12-13 삼성전자주식회사 반도체 테스트 장비 및 이를 이용한 반도체 소자 테스트 방법
US10204416B2 (en) 2016-02-04 2019-02-12 Kla-Tencor Corporation Automatic deskew using design files or inspection images
KR102142881B1 (ko) 2018-01-19 2020-08-10 주식회사 쎄믹스 웨이퍼 프로버
TWI743730B (zh) * 2020-04-06 2021-10-21 旺矽科技股份有限公司 探針卡
CN117706316B (zh) * 2024-02-06 2024-04-09 合肥晶合集成电路股份有限公司 一种探针台的晶圆测试方法、装置、设备及介质

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6465848A (en) * 1987-09-04 1989-03-13 Canon Kk Alignment
US5828225A (en) * 1995-07-05 1998-10-27 Tokyo Electron Limited Semiconductor wafer probing apparatus
JP3328148B2 (ja) * 1996-11-15 2002-09-24 株式会社東京精密 プロービング方法およびプローバ
US6140828A (en) * 1997-05-08 2000-10-31 Tokyo Electron Limited Prober and probe method
JP3423979B2 (ja) * 1997-07-11 2003-07-07 東京エレクトロン株式会社 プローブ方法及びプローブ装置
JPH11251379A (ja) * 1998-02-27 1999-09-17 Toshiba Microelectronics Corp ウエハプロービング装置
JP2000340620A (ja) * 1999-05-26 2000-12-08 Nikon Corp プローブ装置
JP2001110857A (ja) * 1999-10-06 2001-04-20 Tokyo Electron Ltd プローブ方法及びプローブ装置
JP4339631B2 (ja) * 2003-06-20 2009-10-07 東京エレクトロン株式会社 検査方法及び検査装置
US7598725B2 (en) * 2005-12-30 2009-10-06 Teradyne, Inc. Alignment receptacle of a sensor adapted to interact with a pin to generate position data along at least two transverse axes for docking a test head
US7368929B2 (en) * 2006-01-18 2008-05-06 Electroglas, Inc. Methods and apparatuses for improved positioning in a probing system
US7583098B2 (en) * 2006-02-08 2009-09-01 Sv Probe Pte. Ltd. Automated probe card planarization and alignment methods and tools
KR100936631B1 (ko) * 2007-11-22 2010-01-14 주식회사 쎄믹스 웨이퍼 프로버의 ｚ축 위치 제어 장치 및 방법
JP2009130114A (ja) * 2007-11-22 2009-06-11 Tokyo Electron Ltd 検査装置
JP4997127B2 (ja) * 2008-01-23 2012-08-08 東京エレクトロン株式会社 検査方法及びこの検査方法を記録したプログラム記録媒体
JP5071131B2 (ja) * 2008-01-31 2012-11-14 東京エレクトロン株式会社 プローブ装置
JP5295588B2 (ja) * 2008-02-28 2013-09-18 東京エレクトロン株式会社 プローブカードの傾き調整方法、プローブカードの傾き検出方法及びプローブカードの傾き検出方法を記録したプログラム記録媒体
KR101007871B1 (ko) * 2008-08-20 2011-01-14 주식회사 쎄믹스 웨이퍼 프로버의 프로브 카드와 척 플레이트 사이의 평탄도보정장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9765511B2 (en) 2008-12-25 2017-09-19 Taikisha Ltd. Factory building assembly structure and method for assembling factory building using the same

Also Published As

Publication number Publication date
KR101230810B1 (ko) 2013-02-06
TW201205702A (en) 2012-02-01
JP2011205019A (ja) 2011-10-13
KR20110108291A (ko) 2011-10-05
US8866503B2 (en) 2014-10-21
TWI514494B (zh) 2015-12-21
US20110234247A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
KR101071013B1 (ko) 검사 방법 및 이 검사 방법을 기록한 프로그램 기록 매체
JP5529605B2 (ja) ウエハチャックの傾き補正方法及びプローブ装置
US9664733B2 (en) Probe device for testing electrical characteristics of semiconductor element
US11346861B2 (en) Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus
US8947114B2 (en) Inspecting method and program for object to be inspected
TW200845261A (en) Method for detecting tip position of probe, alignment method, apparatus for detecting tip position of probe and probe apparatus
US7969172B2 (en) Probing method and probing program
JP4519571B2 (ja) 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法
KR20100101451A (ko) 반도체 디바이스 테스트 장치 및 방법
US9442156B2 (en) Alignment support device and alignment support method for probe device
JP2008028103A (ja) ウエハプローバ
JP2007103860A (ja) プローブ接触痕検出方法、及び、プローバ
JP2004063877A (ja) ウェハの位置決め修正方法
KR102170610B1 (ko) 위치 보정 방법, 검사 장치 및 프로브 카드
JP2006318965A (ja) 半導体デバイスの検査方法および半導体デバイス検査装置
KR20080108641A (ko) 웨이퍼 프로버의 스테이지 오차 측정 및 보정 장치
JP2008177231A (ja) オートプローブ検査方法及びオートプローブ検査装置
JP2018146526A (ja) 基板検査装置および基板検査方法
JP2007157955A (ja) プローブカードおよびこれを用いた測定方法および検査装置
JPH04307953A (ja) 位置合せ方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140417

R150 Certificate of patent or registration of utility model

Ref document number: 5529605

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250