JP2006154835A - 最小限の伝送線を備えるディスプレイ装置及びディスプレイ装置の信号伝送方法。 - Google Patents

Abstract

【課題】最小限の伝送線を備えるディスプレイ装置及びディスプレイ装置の信号伝送方法を提供する。
【解決手段】タイミングコントローラと第１ラインドライバとを連結する第１群のデータバスと、第１ラインドライバと第２ラインドライバとを連結する少なくとも一つのデータバスを含む第２群のデータバスと、を備えるディスプレイ装置である。第２群のデータバスは、第１群のデータバスより少なくとも一つのデータバスを引いて備える。それにより、本発明によるディスプレイ装置及び信号伝送方法は、電力消耗及びＥＭＩを減少させる。
【選択図】図３

Description

本発明は、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）パネルのようなディスプレイ装置に係り、特に、ＥＭＩ（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）及び電力消費を減らしうる最小限の伝送線を備えるディスプレイ装置及びディスプレイ装置の信号伝送方法に関する。

図１は、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ−ＬＣＤ）のようなディスプレイ装置１０を示すブロック図である。ディスプレイ装置１０は、ディスプレイパネル１２、ソースドライバブロック１４、ゲートドライバ１６、タイミングコントローラ１８及び電源２０を備える。

ディスプレイパネル１２は、複数のソースライン（例えば、データライン）Ｓ１，Ｓ２，・・・，ＳＮを備える。また、ディスプレイパネル１２は、複数のゲートライン（例えば、スキャンライン）Ｇ１，Ｇ２，・・・，ＧＭを備える。また、ディスプレイパネル１２は、Ｎ＊Ｍ個のピクセル電極を備える。それぞれのピクセル電極と前記ピクセル電極に対応するＴＦＴは、それぞれのソースラインとそれぞれのゲートラインとの交差点に位置する。それぞれのＴＦＴのゲートは対応するゲートラインに接続され、ソースは対応するソースラインに接続され、ドレインは対応するピクセル電極に接続される。

ソースドライバブロック１４は、複数のソースドライバを備える。前記ソースドライバは、タイミングコントローラ１８から受信されたディスプレイデータＤＡＴＡに基づいて、ソースラインＳ１，Ｓ２，・・・，ＳＮを駆動する。タイミングコントローラ１８は、クロック信号ＣＬＫ、データ初期化信号ＤＩＯ、ロード信号ＬＯＡＤ及び極性信号ＰＯＬを発生させて、制御信号としてソースドライバブロック１４に出力する。クロック信号ＣＬＫは、タイミングコントローラ１８とソースドライバブロック１４との間の信号を同期化するのに利用される。データ初期化信号ＤＩＯは、ディスプレイデータ信号ＤＡＴＡが有効なＲＧＢ色相データを含んでいているかどうかを示すのに利用される。ロード信号ＬＯＡＤは、ソースラインＳ１，Ｓ２，・・・，ＳＮがＲＧＢ色相データで駆動されていているかどうかを示す。極性信号ＰＯＬは、ソースドライバブロック１４がＲＧＢ色相データを反転させる動作を行わねばならないかを示す。

電源２０は、タイミングコントローラ１８から出力される制御信号に応答して、バイアス電圧を発生させる。前記バイアス電圧はソースドライバブロック１４、ゲートドライバ１６及びディスプレイパネルで使われる。ゲートドライバ１６は、タイミングコントローラ１８から出力される制御信号に応答して、順次にゲートラインＧ１，Ｇ２，・・・，ＧＭを駆動する。このように、ディスプレイパネル１２のピクセル電極は、ＲＧＢ色相データに基づいて駆動される。

ディスプレイ技術の発展につれて、ディスプレイパネル１２のサイズは益々大きくなりつつある。それにより、ソースドライバブロック１４は、大きくなるディスプレイパネル１２の多くのソースラインを駆動するために、多くのソースドライバを備えねばならない。タイミングコントローラ１８から出力される信号は、多くの信号線を通じて前記多くのソースドライバに伝送される。その多くの信号線を通じた信号伝送は電力消費を増加させ、ＥＭＩを大きくする。

図２は、タイミングコントローラ１８から複数個のソースドライバに伝送される信号の動作を示す図面である。前記複数個のソースドライバは、第１ソースドライバ５２、第２ソースドライバ５４及び第３ソースドライバ５６を備える。第１ないし第３ソースドライバ５２、５４、５６は、それぞれのフィルム６２、６４、６６上に位置する。それぞれのフィルム６２、６４、６６は、溶加材を備える。このような溶加材は当業者に公知のものであるので、それについての詳細な説明は省略される。フィルム６２、６４、６６は、ディスプレイパネル１２とＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）基板７２との間に位置する。ＰＣＢ基板７２上にはタイミングコントローラ１８が配置されている。

図２を参照すれば、タイミングコントローラ１８は、３ビットのＲ色相データＲ［２：０］、３ビットのＧ色相データＧ［２：０］及び３ビットのＢ色相データＢ［２：０］を発生させて、９本の伝送線を通じて出力する。タイミングコントローラ１８は、クロック信号ＣＬＫ及びデータ初期化信号ＤＩＯ１のような制御信号を発生させる。タイミングコントローラ１８は、基準信号ＩＲＥＦを発生させる。基準信号ＩＲＥＦは、データ信号Ｒ［２：０］、Ｇ［２：０］、Ｂ［２：０］がシングルエンド（ｓｉｎｇｌｅ−ｅｎｄｅｄ）信号である場合、ソースドライバ５２、５４、５６によって使われる。

また図２を参照すれば、ガンマ電圧ＧＡＭＭＡは、ソースドライバ５２、５４、５６に印加される。ガンマ電圧ＧＡＭＭＡは、それぞれのソースドライバ５２、５４、５６のデジタル−アナログコンバータ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ；ＤＡＣ）が使用する基準電圧である。また、少なくとも一つ以上の電源ＰＯＷＥＲがそれぞれのソースドライバ５２、５４、５６に印加される。

図２を参照すれば、それぞれの信号Ｒ［２：０］、Ｇ［２：０］、Ｂ［２：０］、ＣＬＫ、ＤＩＯ１、ＩＲＥＦは、それぞれのソースドライバ５２、５４、５６に伝送される。特に、ＲＧＢデータＲ［２：０］、Ｇ［２：０］、Ｂ［２：０］のそれぞれのビットは、ソースドライバ５２、５４、５６を通じてカスケード方式で順次に伝送される。それにより、９ビットの色相データＲ［２：０］、Ｇ［２：０］、Ｂ［２：０］は、９本の伝送線を通じて、タイミングコントローラ１８から第１ソースドライバ５２に伝送される。また、９ビットの色相データＲ［２：０］、Ｇ［２：０］、Ｂ［２：０］は、他の９本の伝送線を通じて、第１ソースドライバ５２から第２ソースドライバ５４に伝送される。また、９ビットの色相データＲ［２：０］、Ｇ［２：０］、Ｂ［２：０］はさらに他の９本の伝送線を通じて、第２ソースドライバ５４から第３ソースドライバ５６に伝送される。

従来技術で、ＲＧＢデータは、タイミングコントローラ１８と第１ソースドライバ５２との間の９本の伝送線、及び隣接したソースドライバ対５２、５４、５６間の９本の伝送線を通じて、ソースドライバ５２、５４、５６に伝送される。したがって、ディスプレイパネル１２が複数のソースドライバを備えることによって、ＲＧＢ色相データの配線は増加する。それにより、ＲＧＢ色相データを伝送する過程で電力消費が増え、ＥＭＩが増加するという問題がある。
したがって、ＲＧＢ色相データを伝送する配線の数を減らす必要がある。

本発明が解決しようとする技術的課題は、タイミングコントローラからソースドライバまで色相データを伝送するに当って、伝送線の数を最小化するディスプレイ装置を提供するところにある。

前記技術的課題を達成するための本発明の一実施形態によるディスプレイ装置は、タイミングコントローラと第１ラインドライバとを連結する第１群のデータバスと、前記第１ラインドライバと第２ラインドライバとを連結する少なくとも一つのデータバスを含む第２群のデータバスと、を備える。前記第２群のデータバスは、前記第１群のデータバスより少なくとも一つのデータバスを引いて備える。
本発明の一実施形態で、前記第１及び第２ラインドライバは、直列カスケードに互いに連結されるソースドライバである。

本発明の他の実施形態では、前記第１群のデータバスは、前記第１及び第２ラインドライバで利用されるデータを伝送する。前記第２群のデータバスは、前記第２ラインドライバで利用されるデータを伝送する。例えば、前記第２群のデータバスは、前記第１ラインドライバで利用されるデータを伝送しない。本発明の他の実施形態では、前記第２群のデータバスは、前記第２ラインドライバに接続される第３ラインドライバで利用されるデータを伝送する。

本発明のさらに他の実施形態では、前記第１群及び第２群のデータバスが備えるそれぞれのデータバスは、既定の時間区間の間に少なくとも一つの制御信号を伝送する。例えば、前記少なくとも一つの制御信号は、前記第１及び第２ラインドライバのラッチ状態、ロード状態及び極性状態のうち少なくとも一つの状態を表す。

本発明の他の面によるディスプレイ装置でデータ信号を伝送する方法で、第１群のデータ信号は、タイミングコントローラから第１ラインドライバまで伝送される。そして、第２群の少なくとも一つのデータ信号は、前記第１ラインドライバから第２ラインドライバまで伝送される。前記第２群のデータ信号の数は、前記第１群のデータ信号の数より少ない。

このような方式で、データ信号は、タイミングコントローラからディスプレイパネルのラインドライバまで最小限の伝送線を通じて伝送される。最小限の伝送線を通じてデータ信号を伝送する場合、電力消耗及びＥＭＩを減らす効果がある。特に、複数のラインドライバを備える大型ディスプレイパネルでさらに大きな効果がある。

本発明によるディスプレイ装置及び信号伝送方法は、電力消耗及びＥＭＩを減少させる。

本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。

図３は、本発明の一実施形態による最小限の信号線を備えるディスプレイ装置１００のブロック図である。本発明によるディスプレイ装置１００は、ディスプレイパネル１０２及びＰＣＢ基板１０６に設置されるタイミングコントローラ１０４を備える。ディスプレイ装置１００は、複数個のソースドライバを備えるが、前記ソースドライバは、第１ソースドライバ１１２、第２ソースドライバ１１４及び第３ソースドライバ１１６を備える。
それぞれのソースドライバ１１２、１１４、１１６は、それぞれのフィルム１２２、１２４、１２６上に配置される。フィルム１２２、１２４、１２６は、溶加材を備える。溶加材は、ＰＣＢ基板１０６とディスプレイパネル１０２との間にソースドライバ１１２、１１４、１１６を連結する。このような溶加材は、当業者に公知のものであるので、それについての詳細な説明は省略される。

図３を参照すれば、ガンマ電圧ＧＡＭＭＡは、ソースドライバ１１２、１１４、１１６に印加される。ガンマ電圧ＧＡＭＭＡは、それぞれのソースドライバ１１２、１１４、１１６のそれぞれのＤＡＣが使用する基準電圧である。また、少なくとも一つ以上の電源ＰＯＷＥＲが、それぞれのソースドライバ１１２、１１４、１１６に印加される。
タイミングコントローラ１０４は、第１ＲＧＢ色相データＤ１［２：０］、第２ＲＧＢ色相データＤ２［２：０］及び第３ＲＧＢ色相データＤ３［２：０］を発生させる。第１ソースドライバ１１２は、第１ＲＧＢ色相データＤ１［２：０］を利用して、ディスプレイパネル１０２の第１群のソースラインを駆動する。第２ソースドライバ１１４は、第２ＲＧＢ色相データＤ２［２：０］を利用して、ディスプレイパネル１０２の第２群のソースラインを駆動する。第３ソースドライバ１１６は、第３ＲＧＢ色相データＤ３［２：０］を利用して、ディスプレイパネル１０２の第３群のソースラインを駆動する。また、タイミングコントローラ１０４は、クロック信号ＣＬＫ、第１データ初期化信号ＤＩＯ１及び基準電圧信号ＩＲＥＦを含む制御信号を発生させる。

また図３を参照すれば、第１ないし第３ＲＧＢ色相データＤ１［２：０］、Ｄ２［２：０］、Ｄ３［２：０］は、タイミングコントローラ１０４から第１ソースドライバ１１２まで伝送される。本発明の一実施形態で、それぞれのＲＧＢ色相データＤ１［２：０］、Ｄ２［２：０］、Ｄ３［２：０］は、３本の伝送線を通じてそれぞれ伝送される。すなわち、図３で第１群のデータバスは９本の伝送線を備える。前記９本の伝送線を通じて、第１ないし第３ＲＧＢ色相データＤ１［２：０］、Ｄ２［２：０］、Ｄ３［２：０］は、タイミングコントローラ１０４から第１ソースドライバ１１２まで伝送される。

第１ソースドライバ１１２は、第１ＲＧＢ色相データＤ１［２：０］に基づいて、ディスプレイパネル１０２のソースラインを駆動する。そして、第１ソースドライバ１１２は、第２及び第３ソースドライバ１１４、１１６で使われる第２及び第３ＲＧＢ色相データＤ２［２：０］、Ｄ３［２：０］を伝送する。例えば、第２群のデータバスは、６本の伝送線を備える。前記６本の伝送線を通じて、第２及び第３ＲＧＢ色相データＤ２［２：０］、Ｄ３［２：０］は、第１ソースドライバ１１２から第２ソースドライバ１１４まで伝送される。

第２ソースドライバ１１４は、第２ＲＧＢ色相データＤ２［２：０］に基づいて、ディスプレイパネル１０２のソースラインを駆動する。そして、第２ソースドライバ１１４は、第３ソースドライバ１１６で使われる第３ＲＧＢ色相データＤ３［２：０］を伝送する。例えば、第３群のデータバスは３本の伝送線を備える。前記３本の伝送線を通じて、第３ＲＧＢ色相データＤ３［２：０］は、第２ソースドライバ１１４から第３ソースドライバ１１６まで伝送される。

クロック信号ＣＬＫ及び基準電圧ＩＲＥＦは、タイミングコントローラ１０４から第１ソースドライバ１１２まで伝送される。その後、第２ソースドライバ１１４及び第３ソースドライバ１１６に順次に伝送される。また、第１データ初期化信号ＤＩＯ１は、タイミングコントローラ１０４から第１ソースドライバ１１２まで伝送される。第２データ初期化信号ＤＩＯ２は、第１ソースドライバ１１２から第２ソースドライバ１１４まで伝送される。そして、第３データ初期化信号ＤＩＯ３は、第２ソースドライバ１１４から第３ソースドライバ１１６まで伝送される。

基準電圧ＩＲＥＦは、タイミングコントローラ１０４から第１ないし第３ソースドライバ１１２、１１４、１１６まで伝送される。基準電圧ＩＲＥＦは、データ信号Ｄ１［２：０］、Ｄ２［２：０］、Ｄ３［２：０］がシングルエンド信号である場合、ソースドライバ１１２、１１４、１１６によって使われる電圧である。

図４は、図３のディスプレイ装置で伝送される信号のタイミング図である。
図４を参照すれば、タイミングコントローラ１０４で発生するクロック信号ＣＬＫは、図３の構成要素の動作タイミングを同期化するのに利用される。クロック信号ＣＬＫのＡ時間区間Ａの間、タイミングコントローラ１０４は、第１データ初期化信号ＤＩＯ１及び第１Ｒデータ信号Ｄ１０をそれぞれ論理ロー状態“Ｌ”に非活性化させる。そして、Ａ時間区間Ａの間、タイミングコントローラ１０４は、Ｃ時間区間Ｃの間に出力される第１データ信号Ｄ１［２：０］の極性に対応する論理状態に、第１Ｇデータ信号Ｄ１１をセットする。

また、Ａ時間区間Ａの間、第１ソースドライバ１１２は、第１データ初期化信号ＤＩＯ１、第１Ｒデータ信号Ｄ１０及び第１Ｇデータ信号Ｄ１１を第２データ初期化信号ＤＩＯ２、第２Ｒデータ信号Ｄ２０及び第２Ｇデータ信号Ｄ２１にそれぞれコピーして、第２ソースドライバ１１４に伝送する。Ａ時間区間Ａの間、第２ソースドライバ１１４は、第２データ初期化信号ＤＩＯ２、第２Ｒデータ信号Ｄ２０及び第２Ｇデータ信号Ｄ２１を第３データ初期化信号ＤＩＯ３、第３Ｒデータ信号Ｄ３０及び第３Ｇデータ信号Ｄ３１にそれぞれコピーして、第３ソースドライバ１１６に伝送する。それにより、Ａ時間区間Ａの間、第１ないし第３データ初期化信号ＤＩＯ１、ＤＩＯ２、ＤＩＯ３はいずれも論理ロー状態“Ｌ”になり、第１ないし第３Ｒデータ信号Ｄ１０、Ｄ２０、Ｄ３０はいずれも論理ロー状態“Ｌ”になり、第１ないし第３Ｇデータ信号Ｄ１１、Ｄ２１、Ｄ３１はいずれも極性状態“ＰＯＬ”になる。

データ初期化信号ＤＩＯ及びそれぞれのＲデータ信号がいずれも論理ロー状態“Ｌ”であれば、それぞれのソースドライバ１１２、１１４、１１６のラッチ状態ＬＡＴＣＨが初期化される。ラッチ状態ＬＡＴＣＨが初期化された後、Ｃ時間区間Ｃの間、それぞれのソースドライバ１１２、１１４、１１６はＲＧＢデータをラッチする。
例えば、Ｃ時間区間Ｃの間、ＲデータビットＲ０，Ｒ１，・・・，Ｒ１２７は、第１Ｒデータ信号Ｄ１０によって、第１ソースドライバ１１２にラッチされる。ＧデータビットＧ０，Ｇ１，・・・，Ｇ１２７は、第１Ｇデータ信号Ｄ１１によって、第１ソースドライバ１１２にラッチされる。ＢデータビットＢ０，Ｂ１，・・・，Ｂ１２７は、第１Ｂデータ信号Ｄ１２によって、第１ソースドライバ１１２にラッチされる。

また、Ｃ時間区間Ｃの間、ＲデータビットＲ１２８，Ｒ１２９，・・・，Ｒ２５５は、第２Ｒデータ信号Ｄ２０によって第２ソースドライバ１１４にラッチされる。ＧデータビットＧ１２８，Ｇ１２９，・・・，Ｇ２５５は、第２Ｇデータ信号Ｄ２１によって第２ソースドライバ１１４にラッチされる。ＢデータビットＢ１２８，Ｂ１２９，・・・，Ｂ２５５は、第２Ｂデータ信号Ｄ２２によって第２ソースドライバ１１４にラッチされる。
また、Ｃ時間区間Ｃの間、ＲデータビットＲ２５６，Ｒ２５７，・・・，Ｒ３８３は、第３Ｒデータ信号Ｄ３０によって第３ソースドライバ１１６にラッチされる。ＧデータビットＧ２５６，Ｇ２５７，・・・，Ｇ３８３は、第３Ｇデータ信号Ｄ３１によって第３ソースドライバ１１６にラッチされる。ＢデータビットＢ２５６，Ｂ２５７，・・・，Ｂ３８３は、第３Ｂデータ信号Ｄ３２によって第３ソースドライバ１１６にラッチされる。

Ｃ時間区間Ｃの間、第１ないし第３データ初期化信号ＤＩＯ１、ＤＩＯ２、ＤＩＯ３は、論理ハイ状態“Ｈ”にセットされる。その後、Ｄ時間区間Ｄの間、タイミングコントローラ１０４は、第１データ初期化信号ＤＩＯ１を論理ロー状態“Ｌ”にセットする。また、Ｄ時間区間Ｄの間、第１ソースドライバ１１２は、第１データ初期化信号ＤＩＯ１の論理状態をコピーして、第２データ初期化信号ＤＩＯ２を論理ロー状態“Ｌ”にセットする。また、第２ソースドライバ１１４は、第２データ初期化信号ＤＩＯ２の論理状態をコピーして、第３データ初期化信号ＤＩＯ３を論理ロー状態“Ｌ”にセットする。

Ｄ時間区間Ｄの間、タイミングコントローラ１０４は、第１Ｒデータ信号Ｄ１０を論理ハイ状態“Ｈ”にセットする。また、Ｄ時間区間Ｄの間、第１ソースドライバ１１２は、第１Ｒデータ信号Ｄ１０の論理状態をコピーして、第２Ｒデータ信号Ｄ２０を論理ハイ状態“Ｈ”にセットする。また、第２ソースドライバ１１４は、第２Ｒデータ信号Ｄ２０の論理状態をコピーして、第３Ｒデータ信号Ｄ３０を論理ハイ状態“Ｈ”にセットする。
Ｄ時間区間Ｄのように、データ初期化信号ＤＩＯが論理ローレベル“Ｌ”であり、Ｒデータ信号が論理ハイレベル“Ｈ”であれば、Ｄ時間区間Ｄでソースドライバ１１２、１１４、１１６はロード状態ＬＯＡＤになる。ロード状態ＬＯＡＤで、それぞれのソースドライバ１１２、１１４、１１６は、Ｃ時間区間ＣでラッチされたそれぞれのＲＧＢデータを利用して、それぞれのソースラインを駆動する。

図５は、本発明の他の実施形態による図３の動作を示すタイミング図である。図４及び図５は類似している。ただし、図５は、データ初期化信号とＲＧＢデータ信号との間に遅延（ｄｅｌａｙ）が存在する。前記遅延は、前記信号が直列カスケードに連結されるソースドライバ１１２、１１４、１１６を通じてコピーされ、かつ伝送される過程で発生する。すなわち、ソースドライバが前記信号をコピーする時間のために、前記遅延が発生する。

例えば、図５で、第２ソースドライバ１１４の第２データ初期化信号ＤＩＯ２及び第２ＲＧＢデータ信号Ｄ２０、Ｄ２１、Ｄ２２は、第１ソースドライバ１１２の第１データ初期化信号ＤＩＯ１及び第１ＲＧＢデータ信号Ｄ１０、Ｄ１１、Ｄ１２よりＴ１ほど遅延される。また、第３ソースドライバ１１６の第３データ初期化信号ＤＩＯ３及び第３ＲＧＢデータ信号Ｄ３０、Ｄ３１、Ｄ３２は、第２ソースドライバ１１４の第２データ初期化信号ＤＩＯ２及び第２ＲＧＢデータ信号Ｄ２０、Ｄ２１、Ｄ２２よりＴ２ほど遅延される。
説明の便宜のために、図５には、前述した遅延時間Ｔ１、Ｔ２がクロック信号ＣＬＫの半周期であると図示された。しかし、前述した遅延時間Ｔ１、Ｔ２は、クロック信号ＣＬＫの半周期に限定されるものではない。第２及び第３ソースドライバ１１４、１１６は、それぞれ対応する遅延時間に基づいて、前述したラッチ動作及びロード動作を行う。

図３ないし図５を参照すれば、本発明によるディスプレイ装置は、ＲＧＢデータ信号の伝送において、最小限の信号伝送線を備える。
前述したように、ディスプレイ装置が備える信号伝送線の数が最小化されれば、ディスプレイ装置の電力消耗も減る。例えば、データバスを通じてタイミングコントローラ１０４から第１ソースドライバ１１２までＲＧＢデータ信号Ｄ１［２：０］、Ｄ２［２：０］、Ｄ３［２：０］を伝送する過程で、Ｉほどの電流が消耗されると仮定する。それにより、データバスを通じて第１ソースドライバ１１２から第２ソースドライバ１１４までＲＧＢデータ信号Ｄ２［２：０］、Ｄ３［２：０］を伝送する過程では、（２／３）＊Ｉほどの電流が消耗される。また、データバスを通じて第２ソースドライバ１１４から第３ソースドライバ１１６までＲＧＢデータ信号Ｄ３［２：０］を伝送する過程では、（１／３）＊Ｉほどの電流が消耗される。

したがって、図３の第１ないし第３ソースドライバ１１２、１１４、１１６を通じてＲＧＢデータ信号を伝送する過程では、２＊Ｉほどの電流が消耗される。一方、図２の第１ないし第３ソースドライバ５２、５４、５６を通じてＲＧＢデータ信号を伝送する過程では、３＊Ｉほどの電流が消耗される。さらに、図３のように、順次に連結されるソースドライバ１１４、１１６を連結する信号伝送線の数が減少すれば、ＥＭＩも減る。
そして、既定の時間区間で、図３のディスプレイ装置のデータバスは、ラッチ状態、ロード状態及び極性状態を示す制御信号を伝送する。例えば、図４または図５を参照すれば、既定の時間区間は、Ａ時間区間Ａ、Ｂ時間区間Ｂ及びＤ時間区間Ｄでありうる。
また図３を参照すれば、第１及び第２ソースドライバ１１２、１１４の間で第１ＲＧＢデータ信号Ｄ１［２：０］を伝送する物理的な伝送線（データバス）は存在しない。また、第２及び第３ソースドライバ１１４、１１６間で第１及び第２ＲＧＢデータ信号Ｄ１［２：０］、Ｄ２［２：０］を伝送する物理的な伝送線（データバス）は存在しない。

図６は、本発明の他の実施形態によるディスプレイ装置２００を示す図面である。本発明の他の実施形態によるディスプレイ装置２００は、図３の本発明の一実施形態によるディスプレイ装置１００と類似している。但し、図６では、図２のように、物理的な伝送線（データバス）が存在する。しかし、前記伝送線は実際信号伝送に利用されない。例えば、第２ソースドライバ１１４と第３ソースドライバ１１６との間に点線で表示されたラインは、第１及び第２ＲＧＢデータ信号Ｄ１［２：０］、Ｄ２［２：０］を伝送できる伝送線である。しかし、図６の点線で表示された伝送線はＰＣＢ基板１０６に位置するだけで、いかなる信号も伝送しない。したがって、図６のディスプレイ装置２００も電力消耗及びＥＭＩを減らすことができる。

図７は、本発明の他の実施形態によるＴ型構造を持つディスプレイ装置３００を示す図面である。図７を参照すれば、直列カスケードに接続される３個のソースドライバ１１２Ａ、１１４Ａ、１１６Ａを備える第１カスケードは、タイミングコントローラ１０４の右側に位置する。そして、直列カスケードに接続される３個のソースドライバ１１２Ｂ、１１４Ｂ、１１６Ｂを備える第２カスケードは、タイミングコントローラ１０４の左側に位置する。それぞれのソースドライバ１１２Ａ、１１４Ａ、１１６Ａ、１１２Ｂ、１１４Ｂ、１１６Ｂは、それぞれのフィルム１２２Ａ、１２４Ａ、１２６Ａ、１２２Ｂ、１２４Ｂ、１２６Ｂ上に位置する。

図７のＴ型構造で、タイミングコントローラ１０４から３個のソースドライバ１１２Ａ、１１４Ａ、１１６Ａを経て右側方向へ行くほど、信号伝送線の数は順次に減少する。また、タイミングコントローラ１０４から３個のソースドライバ１１２Ｂ、１１４Ｂ、１１６Ｂを経て左側方向へ行くほど、信号伝送線の数は順次に減少する。それにより、図７のディスプレイ装置３００は、電力消耗及びＥＭＩを減らすことができる。

本願明細書に記載された説明はただの例示にすぎない。例えば、図３、図６及び図７で、本発明によるディスプレイ装置１００、２００、３００は、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）パッケージであると説明された。ＣＯＦパッケージは、それぞれのソースドライバがそれぞれのフィルム上に位置するパッケージ形態である。しかし、本発明によるディスプレイ装置１００、２００、３００は、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）またはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのパッケージであってもよい。
そして、本願明細書で説明された構成要素等の数字はいずれも例示にすぎない。また、本願明細書では、ディスプレイ装置でソースドライバの伝送線の数を最小化する構成が説明された。しかし、本発明は、ディスプレイ装置のいろいろな形態のラインドライバの伝送線の数を最小化するのに利用できる。さらに、伝送線という用語は、データバスという用語に一般化できる。

以上のように図面及び明細書で最適の実施形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により定められねばならない。

本発明は、ＬＣＤパネルのようなディスプレイ装置の関連技術分野に好適に用いられる。

ＴＦＴ−ＬＣＤのようなディスプレイ装置を示すブロック図である。 タイミングコントローラから複数個のソースドライバに伝送される信号の動作を示す図面である。 本発明の一実施形態による最小限の信号線を備えるディスプレイ装置のブロック図である。 図３のディスプレイ装置で伝送される信号のタイミング図である。 本発明の他の実施形態による図３のディスプレイ装置で遅延されて伝送される信号のタイミング図である。 タイミングコントローラからソースドライバまで信号伝送を最小化する本発明の他の実施形態によるディスプレイ装置を示す図面である。 Ｔ型構造を持ち、タイミングコントローラからソースドライバまで最小化された信号伝送線を備える本発明の他の実施形態によるディスプレイ装置を示す図面である。

符号の説明

１００ ディスプレイ装置
１０２ ディスプレイパネル
１０４ タイミングコントローラ
１０６ ＰＣＢ基板
１１２ 第１ソースドライバ
１１４ 第２ソースドライバ
１１６ 第３ソースドライバ
１２２、１２４、１２６ フィルム
ＧＡＭＭＡ ガンマ電圧
Ｄ１［２：０］ 第１ＲＧＢ色相データ
Ｄ２［２：０］ 第２ＲＧＢ色相データ
Ｄ３［２：０］ 第３ＲＧＢ色相データ
ＣＬＫ クロック信号
ＤＩＯ１ 第１データ初期化信号
ＤＩＯ２ 第２データ初期化信号
ＤＩＯ３ 第３データ初期化信号
ＩＲＥＦ 基準電圧信号
ＰＯＷＥＲ 電源

Claims (23)

1. タイミングコントローラと第１ラインドライバとを連結する第１群のデータバスと、
   前記第１ラインドライバと第２ラインドライバとを連結する少なくとも一つのデータバスを含む第２群のデータバスと、を備え、
   前記第２群のデータバスは、前記第１群のデータバスより少なくとも一つのデータバスを引いて備えることを特徴とするディスプレイ装置。
2. 前記第１及び第２ラインドライバは、
   ソースドライバであることを特徴とする請求項１に記載のディスプレイ装置。
3. 前記第１及び第２ラインドライバは、
   直列カスケードに互いに連結されることを特徴とする請求項１に記載のディスプレイ装置。
4. 前記第１群のデータバスは、
   前記第１及び第２ラインドライバで利用されるデータを伝送することを特徴とする請求項１に記載のディスプレイ装置。
5. 前記第２群のデータバスは、
   前記第２ラインドライバで利用されるデータを伝送することを特徴とする請求項４に記載のディスプレイ装置。
6. 前記第２群のデータバスは、
   前記第１ラインドライバで利用されるデータを伝送しないことを特徴とする請求項５に記載のディスプレイ装置。
7. 前記第２群のデータバスは、
   前記第２ラインドライバに接続される第３ラインドライバで利用されるデータを伝送することを特徴とする請求項６に記載のディスプレイ装置。
8. 前記第１群及び第２群のデータバスが備えるそれぞれのデータバスは、
   既定の時間区間の間に少なくとも一つの制御信号を伝送することを特徴とする請求項１に記載のディスプレイ装置。
9. 前記少なくとも一つの制御信号は、
   前記第１及び第２ラインドライバのラッチ状態、ロード状態及び極性状態のうち少なくとも一つの状態を表すことを特徴とする請求項８に記載のディスプレイ装置。
10. 前記タイミングコントローラと前記第１ラインドライバとの間に接続される第１群の少なくとも一つの制御バスと、
    前記第１ラインドライバと前記第２ラインドライバとの間に接続される第２群の少なくとも一つの制御バスと、をさらに備え、
    前記第１群及び第２群の制御バスは、前記タイミングコントローラから前記第１及び前記第２ラインドライバまで少なくとも一つの制御信号を伝送することを特徴とする請求項１に記載のディスプレイ装置。
11. 前記タイミングコントローラ、前記第１ラインドライバ及び前記第２ラインドライバは、
    Ｔ型の直列カスケード構造を持つ前記ディスプレイ装置の一部分であることを特徴とする請求項１に記載のディスプレイ装置。
12. 前記ディスプレイ装置はＬＣＤであり、
    前記第１群及び第２群のデータバスは、ＰＣＢ基板上に形成され、
    前記第１及び第２ラインドライバは、溶加材に位置することを特徴とする請求項１に記載のディスプレイ装置。
13. タイミングコントローラから第１ラインドライバまで第１群のデータ信号を伝送するステップと、
    前記第１ラインドライバから第２ラインドライバまで第２群の少なくとも一つのデータ信号を伝送するステップを備え、
    前記第２群のデータ信号の数は、前記第１群のデータ信号の数より小さなことを特徴とするディスプレイ装置でデータ信号を伝送する方法。
14. 前記第１群のデータ信号は、
    前記第１及び第２ラインドライバのうち少なくとも一つで利用されるデータを含むことを特徴とする請求項１３に記載のディスプレイ装置でデータ信号を伝送する方法。
15. 前記第２群のデータ信号のうち少なくとも一つのデータ信号は、
    前記第２ラインドライバで利用されるデータを含み、前記第１ラインドライバで利用されるデータを含んでいないことを特徴とする請求項１４に記載のディスプレイ装置でデータ信号を伝送する方法。
16. 前記第１及び第２ラインドライバは、
    ソースドライバであることを特徴とする請求項１３に記載のディスプレイ装置でデータ信号を伝送する方法。
17. 第１群のデータバスは、前記タイミングコントローラから前記第１ラインドライバまでデータ信号を伝送し、
    第２群の少なくとも一つのデータバスは、前記第１ラインドライバと前記第２ラインドライバとの間でデータ信号を伝送し、
    前記第２群のデータバスは、前記第１群のデータバスより少なくとも一つのデータバスを引いて備えることを特徴とする請求項１３に記載のディスプレイ装置でデータ信号を伝送する方法。
18. 既定の時間区間の間、前記第１群及び第２群のデータバスが備えるそれぞれのデータバスを通じて、前記タイミングコントローラから前記第１及び第２ラインドライバまで少なくとも一つの制御信号を伝送するステップをさらに含むことを特徴とする請求項１７に記載のディスプレイ装置でデータ信号を伝送する方法。
19. 前記第１及び第２ラインドライバの少なくとも一つの制御信号からラッチ状態、ロード状態及び極性状態のうち少なくとも一つの状態を示すステップをさらに含むことを特徴とする請求項１８に記載のディスプレイ装置でデータ信号を伝送する方法。
20. 前記タイミングコントローラと前記第１ラインドライバとの間に連結される第１群の少なくとも一つの制御バスを通じて、少なくとも一つの制御信号を伝送するステップと、
    前記第１ラインドライバと前記第２ラインドライバとの間に連結される第２群の少なくとも一つの制御バスを通じて、少なくとも一つの制御信号を伝送するステップと、をさらに含むことを特徴とする請求項１７に記載のディスプレイ装置でデータ信号を伝送する方法。
21. 前記第１及び第２ラインドライバは、
    直列カスケードに互いに連結されることを特徴とする請求項１３に記載のディスプレイ装置でデータ信号を伝送する方法。
22. 前記タイミングコントローラ、前記第１ラインドライバ及び前記第２ラインドライバは、
    Ｔ型の直列カスケード構造を持つ前記ディスプレイ装置の一部分であることを特徴とする請求項１３に記載のディスプレイ装置でデータ信号を伝送する方法。
23. 前記ディスプレイ装置はＬＣＤであり、
    前記第１群及び第２群のデータバスはＰＣＢ基板上に形成され、
    前記第１及び第２ラインドライバは、溶加材に位置することを特徴とする請求項１３に記載のディスプレイ装置でデータ信号を伝送する方法。

Images