JP2008176093A - 電気光学装置、電気光学装置の制御方法、および電子機器 - Google Patents

Abstract

【課題】複数の電気光学素子を駆動する駆動回路の電力の消費や発熱を抑制する。
【解決手段】発光装置１０は、Ｎ個の電気光学素子Ｅを階調データＤ1〜ＤNに基づいて駆動する駆動回路２０を具備する。判定部３２２は、ひとつのラインの階調データＤ1〜ＤNの全部がゼロ（電気光学素子Ｅの消灯を指示する）か否かを判定する。タイミング制御回路３２４は、クロック信号ＣＬＫを含む制御信号ＳCの供給によって駆動回路２０を制御する。停止制御部５０は、階調データＤ1〜ＤNがゼロであると判定部３２２が判定した場合に、当該階調データＤ1〜ＤNが駆動回路２０に供給される期間にてクロック信号ＣＬＫの供給を停止することで駆動回路２０を停止させる。
【選択図】図１

Description

本発明は、有機発光ダイオード素子など各種の電気光学素子を駆動する技術に関する。

多数の電気光学素子を配列した電気光学装置は、画像を表示する表示装置や電子写真方式の画像形成用の露光装置（ラインヘッド）として各種の電子機器に採用される。例えば特許文献１に開示されるように、電気光学装置は、画像を構成する各画素の階調を指定する階調データに基づいて各電気光学素子を駆動する駆動回路（データ線駆動回路）を具備する。
特開２００１−１９４６４５号公報

しかし、従来の技術における駆動回路は、基本的に電気光学装置の電源の投入から遮断まで継続的に動作し続ける。したがって、駆動回路における消費電力や発熱量の低減が困難であるという問題があった。以上の事情に鑑みて、本発明は、複数の電気光学素子を駆動する駆動回路の電力の消費や発熱を抑制するという課題の解決を目的としている。

以上の課題を解決するために、本発明に係る電気光学装置は、複数の電気光学素子と、複数の電気光学素子を各々の階調データに基づいて駆動する駆動回路と、所定個の階調データが電気光学素子の消灯を指示するか否かを判定する判定手段と、所定個の階調データが消灯を指示すると判定手段が判定した場合に、所定個の階調データに関して駆動回路が実行する動作を停止させる停止制御手段とを具備する。以上の構成においては、所定個の階調データが消灯を指示する場合に駆動回路の動作が停止するから、階調データの内容に拘わらず駆動回路が動作を継続する構成と比較して、駆動回路における電力の消費や発熱が抑制される。

駆動回路がクロック信号に同期して動作する構成においては、所定個の階調データが消灯を指示すると判定手段が判定した場合に、駆動回路に対するクロック信号の供給を停止制御手段が停止する態様が好適である。本態様によれば、駆動回路における電力の消費や発熱が抑制されるという効果が顕著となる。例えば、ひとつの系統の階調データを複数の系統に展開するタイミングを規定する複数のサンプリング信号を、第１クロック信号（例えば図２のクロック信号ＣＬＫ）に同期して開始パルスをシフトすることで生成するシフトレジスタを駆動回路が含む構成において、停止制御手段は、所定個の階調データが消灯を指示すると判定手段が判定した場合に、シフトレジスタに対する第１クロック信号または開始パルスの供給を停止する。また、第２クロック信号（例えば図２のクロック信号ＰＣＫ）によって規定される刻み幅で階調データに応じたパルス幅に調整された駆動信号を各電気光学素子に出力する出力回路を駆動回路が含む構成において、停止制御手段は、所定個の階調データが消灯を指示すると判定手段が判定した場合に、出力回路に対する第２クロック信号の供給を停止する。

判定手段による判定の対象となる所定個の階調データは任意であるが、本発明の好適な態様における判定手段は、複数の電気光学素子に対応する複数の画素の配列であるラインのひとつまたは複数について、階調データが電気光学素子の消灯を指示するか否かを判定する。

本発明の好適な態様に係る電気光学装置は、複数の電気光学素子と駆動回路とを各々が含む複数の単位部を具備し、判定手段は、複数の単位部の各々について、当該単位部に対応した所定個の階調データが電気光学素子の消灯を指示するか否かを判定し、停止制御手段は、複数の単位部のうち所定個の階調データが消灯を指示すると判定手段が判定した単位部における駆動回路が所定個の階調データに関して実行する動作を選択的に停止させる。以上の態様によれば、複数の駆動回路の各々が選択的に停止されるから、総ての駆動回路の動作の可否が一括的に制御される構成と比較して、各駆動回路における電力の消費や発熱を効率的に抑制することが可能である。

本発明の好適な態様に係る電気光学装置は、各電気光学素子の階調データを記憶する記憶回路を具備し、判定手段は、記憶回路に対する所定個の階調データの格納時に判定を実行する。以上の態様によれば、階調データの読出時に判定手段による判定は不要であるから、記憶回路から読み出した階調データに基づいて速やかに各電気光学素子を駆動することが可能である。なお、「階調データの格納時に判定を実行する」とは、階調データの格納に並行して判定を実行する場合と階調データの格納に先立って判定を実行する場合とを含む。

さらに具体的な態様において、判定手段は、各階調データが電気光学素子の消灯を指示することを順次に検出する検出回路と、検出回路による検出の回数を計数する計数回路と、計数回路による計数値と所定値とを比較する比較回路とを含み、停止制御手段は、所定個の階調データに関して駆動回路が実行する動作の停止の可否を、比較の結果に基づいて決定する。本態様によれば、判定手段を簡易な構成によって実現することが可能である。

本発明に係る電気光学装置は各種の電子機器に利用される。本発明に係る電子機器の典型例は、以上の各態様に係る電気光学装置を感光体ドラムなどの像担持体の露光に利用した電子写真方式の画像形成装置である。画像形成装置は、露光によって潜像が形成される像担持体（例えば感光体ドラム）と、像担持体を露光する本発明の電気光学装置と、像担持体の潜像に対する現像剤（例えばトナー）の付加によって顕像を形成する現像器とを含む。

本発明は、以上の各態様に係る電気光学装置を制御する方法としても特定される。すなわち、本発明のひとつの態様に係る制御方法は、複数の電気光学素子と、複数の電気光学素子を各々の階調データに基づいて駆動する駆動回路とを具備する電気光学装置を駆動する方法であって、所定個の階調データが電気光学素子の消灯を指示するか否かを判定し、所定個の階調データが消灯を指示すると判定した場合に、所定個の階調データに関して駆動回路が実行する動作を停止させる。以上の方法によっても、本発明に係る電気光学装置と同様の作用および効果が奏される。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の電気的な構成を示すブロック図である。電気光学装置１００は、感光体ドラムを露光する露光装置（ラインヘッド）として電子写真方式の画像形成装置に採用される。本形態においては、横Ｎ列×縦Ｍ行に画素を配列した画像（潜像）が感光体ドラムの感光面に形成される場合を想定する（ＭおよびＮは自然数）。ひとつの画像のうち主走査方向に配列するＮ個の画素の集合を以下では「ライン」と表記する。

図１に示すように、電気光学装置１００は、発光装置１０と制御基板３０とを具備する。発光装置１０は、所望の画像に応じた光線を感光体ドラムの表面に放射する手段である。発光装置１０は、素子アレイ部１５と駆動回路２０とを含む。

素子アレイ部１５は、ひとつのラインに属する画素の個数に相当するＮ個の電気光学素子Ｅが主走査方向に沿って配列された部分である。電気光学素子Ｅは、有機ＥＬ材料で形成された発光層が陽極と陰極との間に介在する発光素子（有機発光ダイオード素子）である。電気光学素子Ｅは、発光層に供給される電流量に応じた階調（発光量）に制御される。なお、Ｎ個の電気光学素子Ｅを複数列（例えば２列かつ千鳥状）に配列した構成も採用される。

駆動回路２０は、素子アレイ部１５に対する駆動信号Ｘ1〜ＸNの出力によってＮ個の電気光学素子Ｅの各々を駆動する。第ｊ番目（ｊ＝１〜Ｎ）の電気光学素子Ｅに供給される駆動信号Ｘjは階調データＤjに基づいて生成される。階調データＤjは、ひとつのラインに属する第ｊ番目の画素の階調（第ｊ番目の電気光学素子Ｅの階調）を指定するデータである。階調データＤjがゼロである場合には第ｊ番目の電気光学素子Ｅの消灯が指示され、階調データＤjがゼロ以外である場合には当該数値に応じた発光量での電気光学素子Ｅの点灯が指示される。

駆動回路２０は、駆動信号Ｘjのパルス幅を階調データＤjに応じて変化させることで各電気光学素子Ｅの発光量を制御する（パルス幅変調方式による階調制御）。以上のように各電気光学素子Ｅの発光量を制御しながら感光体ドラムを副走査方向に回転させることで、横Ｎ列×縦Ｍ行の１ページ分の画像が感光体ドラムの表面に形成される。なお、駆動回路２０は、ＩＣチップの形態で実装されてもよいし、各電気光学素子Ｅとともに基板に形成された薄膜トランジスタで構成されてもよい。

制御基板３０には、制御回路３２と２個の記憶回路３４および３６とが実装される。制御回路３２は、階調データＤ（Ｄ1〜ＤN）や制御信号ＳC（ＣＬＫ，ＳＰ，ＬＥ，ＰＣＫ）の出力によって駆動回路２０を制御する回路である。制御回路３２には、水平同期信号や垂直同期信号など各種の制御信号とともに階調データＤが上位装置６０から供給される。上位装置６０は、例えば、発光装置１０が搭載される画像形成装置のＣＰＵ（Central Processing Unit）である。なお、制御回路３２を構成する各部はＤＳＰ（Digital Signal Processor）などのハードウェアによって実現されてもよいし、ＣＰＵなどのコンピュータがプログラムを実行することによって実現されてもよい。また、制御回路３２と記憶回路３４および３６と駆動回路２０との一部または全部がひとつのＩＣチップに搭載された構成も採用される。

記憶回路３４および３６の各々は、ひとつのラインに属するＮ個の画素の階調データＤ1〜ＤNを記憶する手段（ラインメモリ）である。制御回路３２は、上位装置６０から順次に供給される階調データＤをラインごとに交互に記憶回路３４および３６に書き込むとともに、各ラインの階調データＤを記憶回路３４および３６から交互に読み出す。すなわち、制御回路３２は、奇数番目のラインの階調データＤ1〜ＤNを記憶回路３４に格納する動作および偶数番目のラインの階調データＤ1〜ＤNを記憶回路３６から取得する動作と、奇数番目のラインの階調データＤ1〜ＤNを記憶回路３４から取得する動作および偶数番目のラインの階調データＤ1〜ＤNを記憶回路３６に格納する動作とを、水平同期信号の周期で交互に実行する。制御回路３２は、記憶回路３４または３６から取得した階調データＤ1〜ＤNを順番に駆動回路２０に出力する。

次に、図２は、駆動回路２０の具体的な構成を示すブロック図である。図３は、駆動回路２０の動作を説明するためのタイミングチャートである。図２に示すように、駆動回路２０は、シフトレジスタ２２とラッチ回路２４および２５と出力回路２７とを具備する。シフトレジスタ２２とラッチ回路２４および２５とは、制御回路３２からシリアルに供給される階調データＤ1〜ＤNを、電気光学素子Ｅの総数に相当するＮ系統に展開する。シフトレジスタ２２は、図３に示すように水平走査期間ごとに供給される開始パルスＳＰをクロック信号ＣＬＫに同期して順次にシフトすることでＮ系統のサンプリング信号Ｓ1〜ＳNを出力する。サンプリング信号Ｓ1〜ＳNはクロック信号ＣＬＫの周期ごとに順番にアクティブレベルとなる。

図２に示すように、制御回路３２から出力された階調データＤ1〜ＤNはラッチ回路２４に供給される。ラッチ回路２４は、サンプリング信号Ｓjがアクティブレベルに遷移する時点で階調データＤjをサンプリングする。すなわち、サンプリング信号Ｓ1〜ＳNは、ひとつの系統の階調データＤをＮ系統に展開するタイミングを規定する信号である。ひとつのラインの最後の階調データＤNまでラッチ回路２４が保持すると、図３に示すようにラッチパルスＬＥが供給されることで階調データＤ1〜ＤNが一斉にラッチ回路２５から出力される。

出力回路２７はＮ個の単位回路２８で構成される。第ｊ段目の単位回路２８は、ラッチ回路２５から供給される階調データＤjに応じたパルス幅の駆動信号Ｘjを生成および出力する手段である。各単位回路２８にはクロック信号ＰＣＫが共通に供給される。クロック信号ＰＣＫは、駆動信号Ｘjの電流値が変動するタイミング（すなわち駆動信号Ｘjの前縁および後縁のタイミング）を規定する信号である。すなわち、駆動信号Ｘjのパルス幅が階調データＤjに応じて変動する最小の単位（刻み幅）は、クロック信号ＰＣＫが規定する時間長（例えばクロック信号ＰＣＫの１周期）となる。

図１に示すように、制御回路３２は、判定部３２２とタイミング制御部３２４とを具備する。判定部３２２は、ひとつのラインに属するＮ個の画素の階調データＤ1〜ＤNの全部がゼロ（消灯）であるか否かを画像の各ラインについて判定する手段である。図４は、判定部３２２による処理の内容を示すフローチャートである。図４の処理は、水平同期信号が規定する水平走査期間ごとに実行される。さらに詳述すると、判定部３２２は、上位装置６０から供給される階調データＤ1〜ＤNを順次に記憶回路３４または３６に格納する動作に並行して図４の処理を実行する。

判定部３２２は、上位装置６０から順次に供給される階調データＤ1〜ＤNからひとつの階調データＤjを選択する（ステップＳ1）。次いで、判定部３２２は、ステップＳ1で選択した階調データＤjがゼロであるか否かを判定する（ステップＳ2）。ステップＳ2の判定の結果が否定である場合（すなわち、ひとつのラインの少なくともひとつの階調データＤjがゼロ以外の数値である場合）、判定部３２２は、今回のラインについて生成される停止フラグＦを“０”に設定する（ステップＳ4）。

一方、ステップＳ2の判定の結果が肯定である場合、判定部３２２は、ひとつのラインに属するＮ個の画素の全部についてステップＳ2の判定を実行したか否かを判定する（ステップＳ3）。ステップＳ3の結果が否定である場合、判定部３２２は、次の画素の階調データＤをステップＳ1で新たに選択したうえでステップＳ2の判定を実行する。ステップＳ3の結果が肯定である場合（すなわち階調データＤ1〜ＤNの全部がゼロである場合）、判定部３２２は、今回のラインについて生成される停止フラグＦを“１”に設定する（ステップＳ5）。

図１のタイミング制御部３２４は、制御信号ＳC（クロック信号ＣＬＫ，開始パルスＳＰ，ラッチパルスＬＥ，クロック信号ＰＣＫ）を生成して駆動回路２０に出力する。図１に示すように、タイミング制御部３２４は停止制御部５０を含む。停止制御部５０は、停止フラグＦが“１”に設定されたライン（すなわち階調データＤ1〜ＤNの全部がゼロであるライン）の階調データＤ1〜ＤNについて駆動回路２０が実行する処理を停止する手段である。さらに詳述すると、停止フラグＦが“１”であるラインの階調データＤ1〜ＤNがＮ系統に展開される期間内に、停止制御部５０は、シフトレジスタ２２に対するクロック信号ＣＬＫの供給を停止する。

図３においては、第（m+1）番目のラインの階調データＤ1〜ＤNがゼロである場合が例示されている。第（m+1）番目のラインの停止フラグＦは図４の処理によって“１”に設定されるから、停止制御部５０は、当該ラインの階調データＤ1〜ＤNが駆動回路２０に供給される期間Ｔm+1にてクロック信号ＣＬＫをローレベルに固定する。したがって、期間Ｔm+1内においては、シフトレジスタ２２による開始パルスＳＰのシフト（さらにはサンプリング信号Ｓ1〜ＳNの出力）が停止する。一方、第ｍ番目のラインや第（m+2）番目のラインについては、少なくともひとつの階調データＤがゼロ以外の数値であるから各々の停止フラグＦは“０”に設定される。したがって、第ｍ番目のラインの階調データＤ1〜ＤNが供給される期間Ｔmや第（m+2）番目のラインの階調データＤ1〜ＤNが供給される期間Ｔm+2においては、シフトレジスタ２２にクロック信号ＣＬＫが供給されることで階調データＤ1〜ＤNがＮ系統に展開される（すなわち通常の動作が実行される）。

以上に説明したように、本形態においては、階調データＤ1〜ＤNの全部がゼロである場合に駆動回路２０の動作が停止するから、階調データＤの内容に拘わらず駆動回路２０の動作が継続される従来の構成と比較して、駆動回路２０における電力の消費や発熱が抑制される。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本形態において作用や機能が第１実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。

図５は、電気光学装置１００の構成を示すブロック図である。同図に示すように、本形態における停止制御部５０は発光装置１０に設置される。停止制御部５０は、駆動回路２０とともにひとつのＩＣチップに搭載されてもよいし、駆動回路２０とは別体の回路であってもよい。

図５の判定部３２２は、ひとつのラインの階調データＤ1〜ＤNの全部がゼロ（消灯）であるか否かに応じて停止制御信号ＳENBのレベルを制御する。さらに詳述すると、ひとつのラインの階調データＤ1〜ＤNの全部がゼロである場合（図４のステップＳ3：ＹＥＳ）、判定部３２２は、当該階調データＤ1〜ＤNが駆動回路２０に出力される期間に停止制御信号ＳENBをハイレベル（アクティブレベル）に設定する（ステップＳ5）。一方、階調データＤ1〜ＤNの少なくともひとつがゼロ以外である場合（図４のステップＳ2：ＮＯ）、判定部３２２は、当該階調データＤ1〜ＤNが駆動回路２０に出力される期間に停止制御信号ＳENBをローレベル（非アクティブレベル）に設定する（ステップＳ4）。停止制御信号ＳENBは停止制御部５０に供給される。タイミング制御部３２４は、判定部３２２による判定の結果に拘わらず、制御信号ＳC（クロック信号ＣＬＫ，開始パルスＳＰ，ラッチパルスＬＥ，クロック信号ＰＣＫ）を停止制御部５０に供給し続ける。

図６は、本形態の動作を説明するためのタイミングチャートである。同図においては、図３と同様に、第（m+1）番目のラインの階調データＤ1〜ＤNがゼロである場合が図示されている。したがって、停止制御信号ＳENBは、期間Ｔm+1にてハイレベルに設定され、階調データＤ1〜ＤNがゼロ以外の数値を含む期間Ｔmおよび期間Ｔm+2においてはローレベルに設定される。

停止制御部５０は、停止制御信号ＳENBがローレベルである期間（図６の期間Ｔmや期間Ｔm+2）においては制御信号ＳCを通過させて駆動回路２０に供給する。一方、停止制御信号ＳENBがハイレベルとなる期間Ｔm+1において、停止制御部５０は、図６に示すように駆動回路２０に対するクロック信号ＣＬＫの供給を遮断する。したがって、期間Ｔm+1においては駆動回路２０（シフトレジスタ２２）の動作が停止する。

以上に説明したように、本形態においても、ひとつのラインの階調データＤ1〜ＤNがゼロである場合に駆動回路２０の動作が停止するから、第１実施形態と同様の作用および効果が奏される。なお、本形態においては、制御回路３２から発光装置１０に停止制御信号ＳENBを供給する配線が必要となる。これに対し、第１実施形態によれば、駆動回路２０に対する制御信号ＳCの供給の可否が制御回路３２内で制御されるから、停止制御信号ＳENBを発光装置１０に供給するための配線が不要であるという利点がある。

＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。

（１）変形例１
駆動回路２０を停止させるための方法は適宜に変更される。例えば、クロック信号ＣＬＫが停止される構成に代えて、またはこの構成とともに、ひとつのラインの階調データＤ1〜ＤNがゼロである場合にシフトレジスタ２２に対する開始パルスＳＰの供給が停止される構成を採用してもよい。同様に、ラッチ回路２５に対するラッチパルスＬＥの供給や出力回路２７に対するクロック信号ＰＣＫの供給を停止することで駆動回路２０の動作を停止させる構成としてもよい。また、駆動回路２０に対する複数の信号の供給が停止される構成も採用される。例えば、シフトレジスタ２２に対するクロック信号ＣＬＫの供給と出力回路２７に対するクロック信号ＰＣＫの供給とが停止される構成も採用される。なお、駆動回路２０における電力の消費や発熱の抑制という所期の効果は、開始パルスＳＰやラッチパルスＬＥの供給を停止する構成よりも、クロック信号ＣＬＫやクロック信号ＰＣＫの供給を停止する構成において特に顕著となる。したがって、本発明の具体的な態様においては、駆動回路２０の動作を規定するクロック信号（ＣＬＫ，ＰＣＫ）の供給を停止する構成が好適である。

（２）変形例２
判定部３２２の構成は任意である。例えば、図７に示すように、検出回路４１と計数回路４３と比較回路４５とで判定部３２２を構成してもよい。検出回路４１は、階調データＤ1〜ＤNの各々がゼロであることを順次に検出する回路である。図７に例示するように、検出回路４１は、ひとつの階調データＤjの総てのビットについて論理和を演算するＯＲ回路によって実現される。すなわち、階調データＤjがゼロである場合に検出回路４１の出力は“０”となり、階調データＤjがゼロ以外の数値である場合（何れかのビットが“１”である場合）に検出回路４１の出力は“１”となる。計数回路４３は、階調データＤjがゼロであることを検出回路４１が検出した回数（すなわち検出回路４１の出力が“０”となった回数）Ｃを計数する。比較回路４５は、計数回路４３による計数値Ｃとひとつのライン内の画素の個数Ｎとを比較する手段である。

階調データＤ1〜ＤNの全部がゼロであれば、計数回路４３の計数値Ｃは水平走査期間の終点で画素数Ｎに到達する。したがって、水平走査期間の終点にて計数値Ｃが画素数Ｎに等しい場合、比較回路４５は、駆動回路２０の動作が停止するように停止制御部５０を制御する。一方、水平走査期間の終点にて計数値Ｃが画素数Ｎに満たない場合（すなわち、階調データＤ1〜ＤNの何れかがゼロ以外の数値である場合）、比較回路４５は、駆動回路２０の動作の停止を停止制御部５０に指示しない。以上の構成によっても、第１実施形態や第２実施形態と同様の作用および効果が奏される。

（３）変形例３
発光装置１０が複数の駆動回路２０を具備する構成も採用される。図８の電気光学装置１００は、素子アレイ部１５（Ｎ個の電気光学素子Ｅ）と駆動回路２０とを各々が含むＫ個（Ｋは２以上の整数）の単位部Ｕ（Ｕ1〜ＵK）を具備する。画像のひとつのラインは（Ｎ×Ｋ）個の画素で構成される。すなわち、Ｋ個の単位部Ｕの各々に対応した階調データＤ1〜ＤNがひとつのラインの形成のために上位装置６０から供給される。

判定部３２２は、単位部Ｕ1〜ＵKの各々について、当該単位部Ｕに対応するＮ個の階調データＤ1〜ＤNがゼロであるか否かの判定（図４の判定）を実行する。停止制御部５０は、単位部Ｕ1〜ＵKのうち、階調データＤ1〜ＤNがゼロであると判定されたひとつまたは複数の単位部Ｕの駆動回路２０を選択的に停止させる（例えばクロック信号ＣＬＫの供給を停止する）。すなわち、ひとつの水平走査期間においては、階調データＤ1〜ＤNの少なくともひとつがゼロ以外の数値である単位部Ｕの駆動回路２０が動作する一方で、階調データＤ1〜ＤNの全部がゼロである単位部Ｕの駆動回路２０は停止する。以上に説明したように、図８の構成においては複数の駆動回路２０が部分的に停止するから、各駆動回路２０における電力の消費や発熱を効率的に抑制することが可能である。

（４）変形例４
以上の各形態においては、ひとつのラインの階調データＤ1〜ＤNがゼロであるか否かを判定する構成を例示したが、複数のラインにわたって階調データＤ1〜ＤNがゼロであるか否かに応じて駆動回路２０の動作の停止の可否を決定する構成も採用される。例えば、判定部３２２は、相隣接する２ライン分の階調データＤ1〜ＤNの全部がゼロであるか否かを判定し、判定の結果が肯定である場合には当該２ライン分の階調データＤ1〜ＤNについて駆動回路２０が実行する動作を停止させる。例えば、２個の水平走査期間にわたってクロック信号ＣＬＫの供給を停止する。

（５）変形例５
有機発光ダイオード素子は電気光学素子の例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機ＥＬ素子、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子、液晶素子、電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を本発明に利用することができる。

＜Ｄ：応用例＞
以上の各形態に係る電気光学装置１００を利用した電子機器（画像形成装置）の形態を説明する。
図９は、電気光学装置１００を採用した画像形成装置の構成を示す断面図である。画像形成装置は、タンデム型のフルカラー画像形成装置であり、以上の形態に係る４個の電気光学装置１００（１００K，１００C，１００M，１００Y）と、各電気光学装置１００に対応する４個の感光体ドラム７０（７０K，７０C，７０M，７０Y）とを具備する。ひとつの電気光学装置１００は、これに対応した感光体ドラム７０の像形成面（外周面）と対向するように配置される。なお、各符号の添字「K」「C」「M」「Y」は、黒（Ｋ）、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）の各顕像の形成に利用されることを意味している。

図９に示すように、駆動ローラ７１１と従動ローラ７１２とには無端の中間転写ベルト７２が巻回される。４個の感光体ドラム７０は、相互に所定の間隔をあけて中間転写ベルト７２の周囲に配置される。各感光体ドラム７０は、中間転写ベルト７２の駆動に同期して回転する。

各感光体ドラム７０の周囲には、電気光学装置１００のほかにコロナ帯電器７３１（７３１K，７３１C，７３１M，７３１Y）と現像器７３２（７３２K，７３２C，７３２M，７３２Y）とが配置される。コロナ帯電器７３１は、これに対応する感光体ドラム７０の像形成面を一様に帯電させる。この帯電した像形成面を各電気光学装置１００が露光することで静電潜像が形成される。各現像器７３２は、静電潜像に現像剤（トナー）を付着させることで感光体ドラム７０に顕像（可視像）を形成する。

以上のように感光体ドラム７０に形成された各色（黒・シアン・マゼンタ・イエロー）の顕像が中間転写ベルト７２の表面に順次に転写（一次転写）されることでフルカラーの顕像が形成される。中間転写ベルト７２の内側には４個の一次転写コロトロン（転写器）７４（７４K，７４C，７４M，７４Y）が配置される。各一次転写コロトロン７４は、これに対応する感光体ドラム７０から顕像を静電的に吸引することによって、感光体ドラム７０と一次転写コロトロン７４との間隙を通過する中間転写ベルト７２に顕像を転写する。

シート（記録材）７５は、ピックアップローラ７６１によって給紙カセット７６２から１枚ずつ給送され、中間転写ベルト７２と二次転写ローラ７７との間のニップに搬送される。中間転写ベルト７２の表面に形成されたフルカラーの顕像は、二次転写ローラ７７によってシート７５の片面に転写（二次転写）され、定着ローラ対７８を通過することでシート７５に定着される。排紙ローラ対７９は、以上の工程を経て顕像が定着されたシート７５を排出する。

以上に例示した画像形成装置は有機発光ダイオード素子を光源（電気光学素子Ｅ）として利用しているので、レーザ走査光学系を利用した構成よりも装置が小型化される。なお、以上に例示した以外の構成の画像形成装置にも電気光学装置１００を適用することができる。例えば、ロータリ現像式の画像形成装置や、中間転写ベルトを使用せずに感光体ドラムからシートに対して直接的に顕像を転写するタイプの画像形成装置、あるいはモノクロの画像を形成する画像形成装置にも電気光学装置１００を利用することが可能である。

第１実施形態に係る電気光学装置の構成を示すブロック図である。 駆動回路の構成を示すブロック図である。 駆動回路の動作を説明するためのタイミングチャートである。 判定部の動作を説明するためのフローチャートである。 第２実施形態に係る電気光学装置の構成を示すブロック図である。 駆動回路の動作を説明するためのタイミングチャートである。 変形例に係る判定部の構成を示すブロック図である。 変形例に係る電気光学装置の構成を示すブロック図である。 本発明に係る電子機器の具体的な形態（画像形成装置）を示す断面図である。

符号の説明

１００……電気光学装置、１０……発光装置、１５……素子アレイ部、２０……駆動回路、２２……シフトレジスタ、２４，２５……ラッチ回路、２７……出力回路、３０……制御基板、３２……制御回路、３２２……判定部、３２４……タイミング制御部、３４，３６……記憶回路、５０……停止制御部、Ｄ（Ｄ1〜ＤN）……階調データ、Ｕ……単位部、ＣＬＫ，ＰＣＫ……クロック信号、ＳＰ……開始パルス、ＬＥ……ラッチパルス、Ｘ1〜ＸN……駆動信号。

Claims (10)

1. 複数の電気光学素子と、
   前記複数の電気光学素子を各々の階調データに基づいて駆動する駆動回路と、
   所定個の階調データが電気光学素子の消灯を指示するか否かを判定する判定手段と、
   前記所定個の階調データが消灯を指示すると前記判定手段が判定した場合に、前記所定個の階調データに関して前記駆動回路が実行する動作を停止させる停止制御手段と
   を具備する電気光学装置。
2. 前記駆動回路は、クロック信号に同期して動作し、
   前記停止制御手段は、前記所定個の階調データが消灯を指示すると前記判定手段が判定した場合に、前記駆動回路に対する前記クロック信号の供給を停止する
   請求項１に記載の電気光学装置。
3. 前記駆動回路は、ひとつの系統の階調データを複数の系統に展開するタイミングを規定する複数のサンプリング信号を、第１クロック信号に同期して開始パルスをシフトすることで生成するシフトレジスタを含み、
   前記停止制御手段は、前記所定個の階調データが消灯を指示すると前記判定手段が判定した場合に、前記シフトレジスタに対する前記第１クロック信号または前記開始パルスの供給を停止する
   請求項１に記載の電気光学装置。
4. 前記駆動回路は、第２クロック信号によって規定される刻み幅で階調データに応じたパルス幅に調整された駆動信号を前記各電気光学素子に出力する出力回路を含み、
   前記停止制御手段は、前記所定個の階調データが消灯を指示すると前記判定手段が判定した場合に、前記出力回路に対する前記第２クロック信号の供給を停止する
   請求項１に記載の電気光学装置。
5. 前記判定手段は、前記複数の電気光学素子に対応する複数の画素の配列であるラインのひとつまたは複数について階調データが電気光学素子の消灯を指示するか否かを判定する
   請求項１から請求項４の何れかに記載の電気光学装置。
6. 前記複数の電気光学素子と前記駆動回路とを各々が含む複数の単位部を具備し、
   前記判定手段は、前記複数の単位部の各々について、当該単位部に対応した前記所定個の階調データが電気光学素子の消灯を指示するか否かを判定し、
   前記停止制御手段は、前記複数の単位部のうち前記所定個の階調データが消灯を指示すると前記判定手段が判定した単位部における前記駆動回路が前記所定個の階調データに関して実行する動作を選択的に停止させる
   請求項１から請求項５の何れかに記載の電気光学装置。
7. 前記各電気光学素子の階調データを記憶する記憶回路を具備し、
   前記判定手段は、前記記憶回路に対する前記所定個の階調データの格納時に前記判定を実行する
   請求項１から請求項６の何れかに記載の電気光学装置。
8. 前記判定手段は、
   各階調データが電気光学素子の消灯を指示することを順次に検出する検出回路と、
   前記検出回路による検出の回数を計数する計数回路と、
   前記計数回路による計数値と所定値とを比較する比較回路とを含み、
   前記停止制御手段は、前記所定個の階調データに関して前記駆動回路が実行する動作の停止の可否を、前記比較の結果に基づいて決定する
   請求項１から請求項７の何れかに記載の電気光学装置。
9. 請求項１から請求項８の何れかに記載の電気光学装置を具備する電子機器。
10. 複数の電気光学素子と、前記複数の電気光学素子を各々の階調データに基づいて駆動する駆動回路とを具備する電気光学装置を駆動する方法であって、
    所定個の階調データが電気光学素子の消灯を指示するか否かを判定し、
    前記所定個の階調データが消灯を指示すると判定した場合に、前記所定個の階調データに関して前記駆動回路が実行する動作を停止させる
    電気光学装置の制御方法。
    

Images