JP4393312B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4393312B2
JP4393312B2 JP2004248221A JP2004248221A JP4393312B2 JP 4393312 B2 JP4393312 B2 JP 4393312B2 JP 2004248221 A JP2004248221 A JP 2004248221A JP 2004248221 A JP2004248221 A JP 2004248221A JP 4393312 B2 JP4393312 B2 JP 4393312B2
Authority
JP
Japan
Prior art keywords
substrate
stiffener
thermal expansion
adhesive
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004248221A
Other languages
English (en)
Other versions
JP2006066693A (ja
Inventor
隆 菅田
健治 福園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004248221A priority Critical patent/JP4393312B2/ja
Priority to US10/992,651 priority patent/US7053493B2/en
Publication of JP2006066693A publication Critical patent/JP2006066693A/ja
Application granted granted Critical
Publication of JP4393312B2 publication Critical patent/JP4393312B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明はスティフナを設けた半導体装置に関する。
半導体素子を基板に搭載してなる半導体装置においては、半導体素子の熱膨張率と基板の熱膨張率との差により、基板及び半導体素子に反りが発生する問題がある。そこで、基板の半導体素子とは反対側の面にスティフナ（補強板）を取付け、基板及び半導体素子の反りを防止する提案がある（例えば、特許文献１〜１１参照）。
基板に金属のスティフナを取り付けると、基板の剛性が強化されるので、基板は曲がりにくくなり、基板及び半導体素子の反りを小さくすることができる。この場合、スティフナの熱膨張率を基板の熱膨張率と同程度にすると、基板及び半導体素子の反りを小さくすることができる。それでも、基板及び半導体素子の反りは完全にゼロになる訳ではないので、基板及び半導体素子の反りをさらに小さくすることが求められている。
特開平３−２９５２６３号公報 特開平６−２０４６５６号公報 実公平６−４５７９号公報 特開平８−１５３９３８号公報 特開平９−８２８３９号公報 特開平１１−２６０９５３号公報 特開２０００−１７４１７６号公報 特開２００１−１０１３７５号公報 特開２００１−１５５６１号公報 特開２００２−２３１７６９号公報 特開２００２−２５２３０１号公報
本発明の目的は、基板及び半導体素子の反りをさらに小さくすることができるようにした半導体装置を提供することである。
１つの局面において、本発明による半導体装置は、基板と、該基板に搭載された半導体素子と、該基板の該半導体素子とは反対側の面に接着剤により取付けられたスティフナとを備え、該接着剤の熱膨張率は該基板の熱膨張率及び該スティフナの熱膨張率よりも小さく、かつ、該接着剤の縦弾性係数は１０GPa以上であることを特徴とするものである。
もう１つの局面において、本発明による半導体装置は、基板と、該基板に搭載された半導体素子と、該基板の該半導体素子とは反対側の面に接着剤により取付けられたスティフナとを備え、該接着剤の熱膨張率は該基板の熱膨張率及び該スティフナの熱膨張率よりも大きく、かつ、該接着剤の縦弾性係数は１０GPa以下であることを特徴とするものである。
もう１つの局面において、本発明による半導体装置は、基板と、該基板に搭載された半導体素子と、該基板の該半導体素子とは反対側の面に接着剤により取付けられたスティフナとを備え、該スティフナは該半導体素子の外形とほぼ同じ外形を有する枠形状のものであり、該基板の該スティフナのまわりに外部端子が設けられ、該スティフナの高さは該外部端子の高さよりも小さいことを特徴とするものである。
本発明の発明者はスティフナを設けた半導体装置において基板及び半導体素子の反りについて研究した結果、基板及び半導体素子の反りは、スティフナの特性ばかりでなく、スティフナを基板に固定する接着剤の特性を適切に設定することによって防止することができることを見出した。そこで、基板の熱膨張率及びスティフナの熱膨張率と接着剤の熱膨張率の関係、及び接着剤の縦弾性係数が上記した条件を満足するようにそれぞれの部材の材料の特性を選択すれば、基板及び半導体素子の反りをさらに小さくすることができる。
また、基板のスティフナのまわりに外部端子が設けられている半導体装置の場合には、スティフナの高さは外部端子の高さよりも小さくすることにより、該半導体装置がプリント基板に実装された場合には、例えばはんだボールとして形成された外部端子がプリント基板の端子に確実に接合されるとともに、スティフナがプリント基板の表面に接触し、スティフナがスタンドオフの機能を発揮して、基板がプリント基板によく結合され、基板及び半導体素子の反りをさらに小さくすることができる。
従って、本発明によれば、基板及び半導体素子の反りをさらに小さくすることができる半導体装置を得ることができる。
以下本発明の実施例について図面を参照して説明する。図１は本発明による半導体装置を示す断面図、図２は図１の半導体装置を示す底面図である。
図１及び図２において、半導体装置１０は、基板１２と、基板１２に搭載された半導体素子（ＬＳＩチップ）１４と、基板１２の半導体素子１４とは反対側の面に接着剤１８により取付けられたスティフナ１６とを備える。半導体素子１４の電極パッドにはバンプ（はんだボール）２０が設けられ、バンプ２０は基板１２の対応する電極パッドにフリップチップ接合される。アンダーフィル２２がバンプ２０のまわりで半導体素子１４と基板１２の間に充填される。
スティフナ１６は半導体素子１４の外形とほぼ同じ外形を有する枠形状のものである。スティフナ１６はスティフナ１６の中心が半導体素子１４の中心と一致するように基板１２に取付けられる。さらに、基板１２のスティフナ１６のまわりにはんだボールからなる外部端子２４が設けられ、基板１２のスティフナ１６の内部にはコンデンサ等の電気部品２６が設けられる。基板１２には回路が形成されており、外部端子２４は基板１２の回路によって基板１２のバンプ２０上の電極パッドに電気的に接続される。外部端子２４はＢＧＡで配置される。
スティフナ１６の高さは外部端子２４の高さよりも小さい。例えば、スティフナ１６の厚さは０．４mmであり、外部端子２４を構成するはんだボールの直径は０．６mmである。
スティフナ１６は、スティフナ１６の熱膨張率が基板１２の熱膨張率と同程度となる金属材料で作られる。例えば、スティフナ１６はステンレス鋼（ＳＵＳ３０４）で作られ、その熱膨張率は１７．３ppm／℃、縦弾性係数は５GPaである。スティフナ１６はその他の金属、例えば銅で作られることもできる。銅の熱膨張率は１７ppm／℃である。基板１２はＢＴレジンなどの有機樹脂で作られ、回路材料等を含む基板１２の熱膨張率は１７ppm／℃である。
接着剤１８は、接着剤１８の熱膨張率と基板１２の熱膨張率及びスティフナ１６の熱膨張率との関係に従って定められた縦弾性係数をもつ材料で作られる。すなわち、（ａ）接着剤１８の熱膨張率が基板１２の熱膨張率及びスティフナ１６の熱膨張率よりも小さい場合には、接着剤１８の縦弾性係数は１０GPa以上とする。（ｂ）接着剤１８の熱膨張率が基板１２の熱膨張率及びスティフナ１６の熱膨張率よりも大きい場合には、接着剤１８の縦弾性係数は１０GPa以下とする。
図３はスティフナ１６がステンレス鋼で作られた場合の接着剤１８の縦弾性係数に対する半導体素子（ＬＳＩチップ）１４の反りを示す図である。反り量は、半導体素子１４が縦横２０mmの正方形である場合のもので、単位mmで表されている（mm／□２０mm）。曲線Ａは接着剤１８の熱膨張率が３０ppm／℃のものを示し、曲線Ｂは接着剤１８の熱膨張率が２５ppm／℃のものを示し、曲線Ｃは接着剤１８の熱膨張率が２０ppm／℃のものを示す。これらの熱膨張率の値（３０、２５、２０）は基板１２の熱膨張率（１７）及びスティフナ１６の熱膨張率（１７．３）よりも大きい。この場合には、接着剤１８の縦弾性係数が１０GPa以下であると、基板１２の反り量は小さくなる。接着剤１８の縦弾性係数が１０GPa以上になると、基板１２の反り量は次第に大きくなる。例えば、接着剤１８の熱膨張率が４０ppm／℃のものの場合には、基板１２の反り量は、接着剤１８の縦弾性係数が１０GPa以上の場合には図３の曲線Ａの値よりも大きくなるが、接着剤１８の縦弾性係数が１０GPa以下の場合には図３の曲線Ａの値と同程度になる。従って、熱膨張率が４０ppm／℃の接着剤１８を用いることができる。
図４はスティフナ１６が銅で作られた場合の接着剤１８の縦弾性係数に対する半導体素子（ＬＳＩチップ）１４の反りを示す図である。曲線Ｄは接着剤１８の熱膨張率が３０ppm／℃のものを示し、曲線Ｅは接着剤１８の熱膨張率が２５ppm／℃のものを示し、曲線Ｆは接着剤１８の熱膨張率が２０ppm／℃のものを示す。これらの熱膨張率の値（３０、２５、２０）は基板１２の熱膨張率（１７）及びスティフナ１６の熱膨張率（１７）よりも大きい。この場合には、接着剤１８の縦弾性係数が１０GPa以下であると、基板１４の反り量は小さくなる。接着剤１８の縦弾性係数が１０GPa以上になると、基板１４の反り量は次第に大きくなる。
図５はスティフナ１６がステンレス鋼で作られた場合の接着剤１８の縦弾性係数に対する半導体素子（ＬＳＩチップ）１４の反りを示す図である。曲線Ｇは接着剤１８の熱膨張率が１５ppm／℃のものを示し、曲線Ｈは接着剤１８の熱膨張率が１０ppm／℃のものを示し、曲線Ｉは接着剤１８の熱膨張率が５ppm／℃のものを示す。これらの熱膨張率の値（１５、１０、５）は基板１２の熱膨張率（１７）及びスティフナ１６の熱膨張率（１７．３）よりも小さい。この場合には、接着剤１８の縦弾性係数が１０GPa以上であると、基板１４の反り量はかなり小さくなる。
図６はスティフナ１６が銅で作られた場合の接着剤１８の縦弾性係数に対する半導体素子（ＬＳＩチップ）１４の反りを示す図である。曲線Ｊは接着剤１８の熱膨張率が１５ppm／℃のものを示し、曲線Ｋは接着剤１８の熱膨張率が１０ppm／℃のものを示し、曲線Ｌは接着剤１８の熱膨張率が５ppm／℃のものを示す。これらの熱膨張率の値（１５、１０、５）は基板１２の熱膨張率（１７）及びスティフナ１６の熱膨張率（１７．３）よりも小さい。この場合には、接着剤１８の縦弾性係数が１０GPa以上であると、基板１４の反り量はかなり小さくなる。
接着剤１８は樹脂接着剤材料（例えば、エポキシ樹脂）にフィラーを挿入して作られた熱硬化型の接着剤であり、接着剤シートとして提供される。接着剤１８の熱膨張率及び縦弾性係数は接着剤シートを熱硬化した状態で測定されたものである。接着剤１８は５０〜１００μｍの厚さをもつが、接着剤１８の厚さは基板１４の反り量に影響しなかった。
上記の結果はスティフナ１６の熱膨張率が基板１６の熱膨張率と同程度の場合に得られる。スティフナ１６の熱膨張率が基板１６の熱膨張率とかなり相違する場合には、結果が異なる。例えば、スティフナ１６がアルミニウム（熱膨張率は約２３）で作られた場合には、基板１４の反り量は０．１４程度になり、これは図３から図６に示された値よりもかなり大きいので、好ましくない。
図７は図１の半導体装置１０をプリント基板（マザーボード）３０に取り付ける例を示す図である。図８は実装後の図７の半導体装置を示す図である。プリント基板３０は半導体装置１０の外部端子２４に対応する端子３２を有する。上記したように、半導体装置１０は、基板１２と、基板１２に搭載された半導体素子１４と、基板１２の半導体素子１４とは反対側の面に接着剤１８により取付けられたスティフナ１６とを備える。スティフナ１６は半導体素子１４の外形とほぼ同じ外形を有する枠形状のものであり、基板１２のスティフナ１６のまわりに外部端子２４が設けられ、スティフナ１６の高さは外部端子２４の高さよりも小さい。プリント基板３０への実装後には、スティフナ１６はプリント基板３０の表面に接触している。
このように、基板１２のスティフナ１６のまわりに外部端子２４が設けられている半導体装置１０の場合には、スティフナ１６の高さは外部端子２４の高さよりも小さくすることにより、半導体装置１０がプリント基板３０に実装された場合には、例えばはんだボールとして形成された外部端子２４がプリント基板３０の端子３２に確実に接合されるとともに、スティフナ１６がプリント基板３０の表面に接触し、スティフナ１６がスタンドオフの機能を発揮して、基板１２がプリント基板３０によく結合され、基板１２及び半導体素子１４の反りをさらによく防止することができる。
図９は図７の半導体装置１０にヒートシンク（冷却部材）３４を取り付けた例を示す図である。ヒートシンク３４はフィン３６を有し、熱伝導部材３８を介して半導体素子１４に結合される。熱伝導部材３８はサーマルコンパウンドやサーマルシート等の良伝導材料からなる。ヒートシンク３４は熱伝導部材３８を介して半導体素子１４に押圧されてプリント基板３０に固定される。図９の例においては、プリント基板３０は支持板４０に支持され、ねじ４２がヒートシンク３４に設けた穴及びプリント基板３０に設けた穴を通って支持板４０に螺合される。ねじ４２の頭部とヒートシンク３４の間にはスプリング４４が配置され、ヒートシンク３４はスプリング４４のばね力によって半導体素子１４に押圧される。
このように、ヒートシンク３４をスプリング４４のばね力によって半導体素子１４に押圧し、スティフナ１６がプリント基板３０の表面に接触することにより、熱伝導部材３８が一定の圧力の下で一定の厚さに維持され、熱伝導部材３８の熱抵抗が安定した状態で熱を半導体素子１４からヒートシンク３４に伝達することができる。よって、スティフナ１６は、上記した反り低減機能及びスタンドオフ機能とともに、スプリング４４のばね力により外部端子２４と端子３２との間に過度の力がかかるのを防止するスタンドオフの機能を発揮する。こうして、ＢＧＡとして配置された外部端子２４とプリント基板３０の端子３２との接合部及び半導体素子１４に対する応力緩和効果があり、信頼性の高い半導体装置を実現できる。
以上説明したように、本発明によれば、半導体素子の反りが小さく信頼性の高い半導体装置を得ることができる。
図１は本発明による半導体装置を示す断面図である。 図２は図１の半導体装置を示す底面図である。 図３はスティフナがステンレス鋼で作られた場合の接着剤の縦弾性係数に対する半導体素子の反りを示す図である。 図４はスティフナが銅で作られた場合の接着剤の縦弾性係数に対する半導体素子の反りを示す図である。 図５はスティフナがステンレス鋼で作られた場合の接着剤の縦弾性係数に対する半導体素子の反りを示す図である。 図６はスティフナが銅で作られた場合の接着剤の縦弾性係数に対する半導体素子の反りを示す図である。 図７は図１の半導体装置をプリント基板に実装する例を示す図である。 図８は実装後の図７の半導体装置を示す図である。 図９は図７の半導体装置にヒートシンクを取り付けた例を示す図である。
符号の説明
１０…半導体装置
１２…基板
１４…半導体素子
１６…スティフナ
１８…接着剤
２０…バンプ
２２…アンダーフィル
２４…外部端子
２６…電気部品
３０…プリント基板
３２…端子
３４…ヒートシンク
３６…フィン
３８…熱伝導部材
４０…支持板
４２…ねじ
４４…スプリング

Claims (6)

  1. 基板と、
    前記基板に搭載された半導体素子と、
    前記基板の前記半導体素子が搭載された面とは反対側の面に接着剤により取付けられたスティフナとを備え、
    前記スティフナは前記半導体素子の外形とほぼ同じ外形を有する枠形状のものであり、
    前記接着剤の熱膨張率は前記基板の熱膨張率及び前記スティフナの熱膨張率よりも小さく、かつ、前記接着剤の縦弾性係数は１０GPa以上であることを特徴とする半導体装置。
  2. 基板と、
    前記基板に搭載された半導体素子と、
    前記基板の前記半導体素子とは反対側の面に接着剤により取付けられたスティフナとを備え、
    前記スティフナは前記半導体素子の外形とほぼ同じ外形を有する枠形状のものであり、
    前記接着剤の熱膨張率は前記基板の熱膨張率及び前記スティフナの熱膨張率よりも大きく、かつ、前記接着剤の縦弾性係数は１０GPa以下であることを特徴とする半導体装置。
  3. 前記基板の熱膨張率と前記スティフナの熱膨張率とが、ほぼ同じであることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記基板の前記スティフナのまわりに外部端子が設けられ、前記スティフナの高さは前記外部端子の高さよりも小さいことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記外部端子に接続される端子を有するプリント基板をさらに備え、
    前記スティフナは前記プリント基板の表面に接触していることを特徴とする請求項４に記載の半導体装置。
  6. 冷却部材が熱伝導部材を介して前記半導体素子に結合され、前記冷却部材は前記プリント基板に固定されることを特徴とする請求項５に記載の半導体装置。
JP2004248221A 2004-08-27 2004-08-27 半導体装置 Expired - Fee Related JP4393312B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004248221A JP4393312B2 (ja) 2004-08-27 2004-08-27 半導体装置
US10/992,651 US7053493B2 (en) 2004-08-27 2004-11-22 Semiconductor device having stiffener

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004248221A JP4393312B2 (ja) 2004-08-27 2004-08-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2006066693A JP2006066693A (ja) 2006-03-09
JP4393312B2 true JP4393312B2 (ja) 2010-01-06

Family

ID=35941901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004248221A Expired - Fee Related JP4393312B2 (ja) 2004-08-27 2004-08-27 半導体装置

Country Status (2)

Country Link
US (1) US7053493B2 (ja)
JP (1) JP4393312B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020908A1 (en) * 2005-07-18 2007-01-25 Tessera, Inc. Multilayer structure having a warpage-compensating layer
WO2007139799A2 (en) * 2006-05-24 2007-12-06 Mayo Foundation For Medical Education And Research Devices and methods for crossing chronic total occlusions
JP4871676B2 (ja) * 2006-08-30 2012-02-08 日立オートモティブシステムズ株式会社 電子回路装置
US20080079129A1 (en) * 2006-09-29 2008-04-03 Shankar Ganapathysubramanian Shape memory based mechanical enabling mechanism
US8952511B2 (en) * 2007-12-18 2015-02-10 Intel Corporation Integrated circuit package having bottom-side stiffener
JP5445340B2 (ja) * 2010-06-10 2014-03-19 富士通株式会社 基板補強構造、基板組立体、及び電子機器
US8261618B2 (en) * 2010-11-22 2012-09-11 General Electric Company Device for measuring properties of working fluids
US8994192B2 (en) 2011-12-15 2015-03-31 Stats Chippac Ltd. Integrated circuit packaging system with perimeter antiwarpage structure and method of manufacture thereof
JP2014170819A (ja) * 2013-03-01 2014-09-18 Nikon Corp 撮像ユニットおよび撮像装置
US9385091B2 (en) 2013-03-08 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure and method for controlling warpage of chip mounted on substrate
JP6421491B2 (ja) * 2014-08-13 2018-11-14 富士通株式会社 電子機器
DE102016219423A1 (de) * 2016-10-06 2018-04-12 Robert Bosch Gmbh Anordnung
EP3340293A1 (de) * 2016-12-20 2018-06-27 Siemens Aktiengesellschaft Halbleitermodul mit stützstruktur auf der unterseite
JP2018121367A (ja) * 2018-04-23 2018-08-02 株式会社ニコン 撮像ユニットおよび撮像装置
US10403560B2 (en) * 2018-09-28 2019-09-03 Intel Corporation Thermal cooling system
US10756031B1 (en) 2019-05-10 2020-08-25 International Business Machines Corporation Decoupling capacitor stiffener
JP2020025332A (ja) * 2019-11-06 2020-02-13 株式会社ニコン 撮像ユニットおよび撮像装置
KR20210073904A (ko) 2019-12-11 2021-06-21 삼성전기주식회사 기판 온 기판 구조 및 이를 포함하는 전자기기

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066843A (ja) * 1983-09-22 1985-04-17 Hitachi Ltd 集積回路パツケ−ジ
JPH0676790B2 (ja) * 1987-07-30 1994-09-28 株式会社東芝 イグナイタ
JPH065699B2 (ja) * 1987-09-16 1994-01-19 日本電気株式会社 半導体装置
JPH03295263A (ja) 1990-04-13 1991-12-26 Ibiden Co Ltd フィルム基材を使用した半導体装置
JPH064579A (ja) 1992-06-18 1994-01-14 Casio Comput Co Ltd 情報管理装置
JPH06204654A (ja) 1993-01-06 1994-07-22 Nec Corp 高密度実装プリント基板
JP2974552B2 (ja) * 1993-06-14 1999-11-10 株式会社東芝 半導体装置
JPH08153938A (ja) 1994-11-29 1996-06-11 Toshiba Corp フレキシブル印刷基板
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
JPH11260953A (ja) * 1998-03-09 1999-09-24 Shinko Electric Ind Co Ltd 半導体チップの実装構造
US6194782B1 (en) * 1998-06-24 2001-02-27 Nortel Networks Limited Mechanically-stabilized area-array device package
JP2000174176A (ja) 1998-12-01 2000-06-23 Tokin Corp Ｉｃモジュール用のリードフレーム、及びそれを用いたｉｃモジュール、並びにｉｃカード
JP2001015561A (ja) 1999-06-28 2001-01-19 Hitachi Cable Ltd 放熱板兼補強板付きｔａｂテープ及び半導体装置
JP2001101375A (ja) 1999-10-01 2001-04-13 Denso Corp Ｉｃカード
JP2002231769A (ja) 2001-01-31 2002-08-16 Hitachi Cable Ltd テープキャリア及びその製造方法
JP2002252301A (ja) 2001-02-21 2002-09-06 Sony Corp 電子部品実装基板及びその製造方法
US7094975B2 (en) * 2003-11-20 2006-08-22 Delphi Technologies, Inc. Circuit board with localized stiffener for enhanced circuit component reliability

Also Published As

Publication number Publication date
US7053493B2 (en) 2006-05-30
US20060043548A1 (en) 2006-03-02
JP2006066693A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
JP4393312B2 (ja) 半導体装置
JP4715231B2 (ja) ヒートシンクの実装構造
JP4846019B2 (ja) プリント基板ユニットおよび半導体パッケージ
US6631078B2 (en) Electronic package with thermally conductive standoff
US7224048B1 (en) Flip chip ball grid array package
TWI431734B (zh) 積體電路晶片封裝體
US6566748B1 (en) Flip-chip semiconductor device having an improved reliability
JP5899768B2 (ja) 半導体パッケージ、配線基板ユニット、及び電子機器
US20060249852A1 (en) Flip-chip semiconductor device
US7582973B2 (en) Flip-chip type assembly
JP4768314B2 (ja) 半導体装置
JP2007158279A (ja) 半導体装置及びそれを用いた電子制御装置
JP6252000B2 (ja) 基板
JP3724954B2 (ja) 電子装置および半導体パッケージ
JP2007142097A (ja) 半導体装置
JP5169800B2 (ja) 電子装置
JP4935163B2 (ja) 半導体チップ搭載用基板
JP4449608B2 (ja) 半導体装置
JP2006210575A (ja) 半導体素子用パッケージ
JP5025481B2 (ja) 熱エネルギー放散を改善したプリント回路板組立体
JP2010040599A (ja) 半導体モジュールおよび半導体装置
JP2006278771A (ja) 半導体装置及びその製造方法
US20050167827A1 (en) Solder alloy and semiconductor device
JP5292836B2 (ja) プリント基板ユニットおよび半導体パッケージ並びに半導体パッケージ用コネクタ
JP4398223B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091013

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees