JP4768314B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4768314B2
JP4768314B2 JP2005142886A JP2005142886A JP4768314B2 JP 4768314 B2 JP4768314 B2 JP 4768314B2 JP 2005142886 A JP2005142886 A JP 2005142886A JP 2005142886 A JP2005142886 A JP 2005142886A JP 4768314 B2 JP4768314 B2 JP 4768314B2
Authority
JP
Japan
Prior art keywords
organic material
substrate
semiconductor chip
material substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005142886A
Other languages
English (en)
Other versions
JP2006319266A (ja
Inventor
有美子 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005142886A priority Critical patent/JP4768314B2/ja
Priority to US11/433,424 priority patent/US7521787B2/en
Publication of JP2006319266A publication Critical patent/JP2006319266A/ja
Application granted granted Critical
Publication of JP4768314B2 publication Critical patent/JP4768314B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップを有する半導体装置に係り、特に、フリップチップ接続された半導体チップを有する半導体装置に関する。
半導体装置（半導体パッケージ）における構造の複雑化および高性能化が進むにつれ、パッケージの反りや、パッケージの重みによる半田ボール接続部の接続時の変形などによって接続部の信頼性が低下する現象が見逃せなくなっている。フリップチップ接続された半導体チップを有する半導体装置には、半導体チップが接続された樹脂基板面と反対側の面に、別の配線基板に接続するための外部接続端子が設けられているタイプのものがある。外部接続端子には半田ボールが伴われ、この半田ボールを介して別の配線基板に半導体装置が実装・接続される。
このようなタイプの半導体装置では、一般に、パッケージとしてのコーナー部、または半導体チップの接続位置の真裏において、外部接続端子の半田ボールでの応力が大きくなる。パッケージとしてのコーナー部で大きくなるのは、中心からの距離が大きくその分ひずみ（一般に縦方向および横方向のひずみ）が大きくなるからである。半導体チップの真裏で大きくなるのは、樹脂基板と半導体チップとでは熱膨張係数の違いが大きく、パッケージ側の樹脂基板のみ半導体チップの小さな変形に規制され、別の配線基板は規制されないところ、これらの基板に挟まれて位置するためと考えられる。
パッケージの重みによる半田ボール接続部の接続時の変形は、例えばパッケージと一体に大型のヒートシンクが設けられた場合などに生じやすい。このような重みによる半田ボールの変形は、その縦方向の寸法が小さくなるように生じるので、せん断方向の応力が発生するとその分単位長さ当たりのひずみが大きくなり信頼性に影響する。なお、本願の内容と直接関係するものではないが、類似する半導体装置の構造として、下記特許文献１、２に開示のものがある。
特開２００１−３５９６０号公報（図４） 特開２００１−１５６２４６号公報（図１６）
本発明は、上記の事情を考慮してなされたもので、フリップチップ接続された半導体チップを有する半導体装置において、実装の信頼性を向上することができる半導体装置を提供することを目的とする。
本発明の一態様に係る半導体装置は、有機材料系基板と、前記有機材料系基板の一方の面のほぼ中央に、一方の面がフリップチップ接続された半導体チップと、前記半導体チップと前記有機材料系基板との隙間を充填して設けられた樹脂と、前記有機材料系基板を挟んで前記半導体チップに対向する前記有機材料系基板の他方の面に設けられた、該半導体チップとほぼ同じ主面面積を有する、キャパシタ素子が作り込まれているチップ部材と、前記有機材料系基板の前記一方の面の、前記半導体チップが位置する領域の外側周縁領域に固定され、かつ、前記半導体チップの前記一方の面とは反対の側の面に対しても固定されているリッド部材と、前記有機材料系基板の前記一方の面とは反対の側の面に突起して設けられた基板支持部材とを具備することを特徴とする。
また、本発明の別の態様に係る半導体装置は、有機材料系基板と、前記有機材料系基板の一方の面のほぼ中央に、一方の面がフリップチップ接続された半導体チップと、前記半導体チップと前記有機材料系基板との隙間を充填して設けられた樹脂と、前記有機材料系基板を挟んで前記半導体チップに対向する前記有機材料系基板の他方の面に設けられた、該半導体チップとほぼ同じ主面面積を有する、キャパシタ素子が作り込まれているチップ部材と、前記有機材料系基板の前記一方の面の、前記半導体チップが位置する領域の外側周縁領域に固定され、かつ、前記半導体チップの前記一方の面とは反対の側の面に対しても固定されているリッド部材と、前記リッド部材の前記有機材料系基板に固定される部位の付近から延設され、前記有機材料系基板の厚み方向にその厚みを超えるように突起して設けられた基板支持部材とを具備することを特徴とする。
本発明によれば、フリップチップ接続された半導体チップを有する半導体装置において、実装の信頼性を向上することができる。
本発明の一態様に係る半導体装置によれば、有機材料系基板の対向する両面それぞれにほぼ同面積の半導体チップとチップ部材とが設けられている。このような構造によれば、半導体チップと有機材料系基板の熱膨張係数が大きく異なることによる有機材料系基板の反りを、反対側に設けられたチップ部材が相殺する。よって、有機材料系基板の反りが低減され、有機材料系基板が実装される基板との接続部における応力発生を効果的に減ずることができる。よって、実装の信頼性を向上することができる。
ここで、前記有機材料系基板の前記一方の面の、前記半導体チップが位置する領域の外側周縁領域に固定され、かつ、前記半導体チップの前記一方の面とは反対の側の面に対しても固定されているリッド部材をさらに具備する。リッド部材により有機材料系基板の反りを一層低減できる。また、チップ部材がキャパシタ素子を有することによって、半導体パッケージとしてもともと必要なバイパスコンデンサなどとしてのキャパシタ素子を提供することができる。
ここで、前記リッド部材の前記有機材料系基板に固定される部位の付近から延設され、前記有機材料系基板の厚み方向にその厚みを超えるように突起して設けられた基板支持部材をさらに具備する。
または、前記有機材料系基板の前記一方の面とは反対の側の面に突起して設けられた基板支持部材をさらに具備する。これらの支持部材により、有機材料系基板を別の基板に接続するときにスタンドオフを確保することができる。よって、実装時に、接続部材である例えば半田ボールの縦方向の変形が低減され、実装の信頼性を向上することができる。
また、実施態様として、前記有機材料系基板の前記チップ部材が設けられた側の面の、該チップ部材が位置する領域の外側周縁領域に設けられた外部接続端子をさらに具備し、該外部接続端子が半田ボールを伴っている、とすることができる。外部接続端子がＢＧＡ（ball grid array）パッケージとしての端子の場合である。
また、実施態様として、前記チップ部材と前記有機材料系基板との隙間を充填して設けられた第２の樹脂をさらに具備する、としてもよい。有機材料系基板を挟んで反対側にフリップチップ接続された半導体チップと有機材料系基板の間には樹脂が設けられていることから、これと同様な構造を反対の面の側にも用意するものである。これにより有機材料系基板両面からの変形規制がより平衡し、さらに有機材料系基板の変形が低減する。
また、実施態様として、前記有機材料系基板が、前記基板支持部材からの逃げに切り欠きまたは貫通孔を有する形状である、とすることができる。このような逃げを有機材料系基板に設けることで半導体装置全体としての大きさが増大しない。実装の面積効率が問題となるアプリケーションでは有用である。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る半導体装置の構成を模式的に示す断面図（図１（ａ））および下平面図（図１（ｂ））である。図１に示すように、この半導体装置は、有機材料系基板としての樹脂基板１１、半導体チップ１２、接続バンプ１３、アンダーフィル樹脂１４、樹脂１５、スティフナー１６、樹脂１７、カバープレート１８、樹脂１９、チップ部材２０、接続バンプ２１、半田ボール２２を有する。図１（ａ）は、半導体装置として実装配線基板３０に半田ボール２２を介して実装・接続された状態を示す。なお、図１は、模式的な図示であり、半田ボール２２の数や接続バンプ１３の数などは現実には図示より大幅に多い。これは、順次述べる別の各実施形態でも同様である。
樹脂基板１１は、例えばガラスエポキシ樹脂のような有機系の材料からなる絶縁板を有する配線基板である。例えば６層（それ以上でもよい）の配線層（不図示）を有し、その最上層のものは接続バンプ１３と接続されるランド（不図示）をパターンとして含み、その最下層のものは接続バンプ２１および半田ボール２２と接続されるランド（不図示）をパターンとして含んでいる。各配線層のパターンは、必要な部位で縦方向の導電体（不図示）により縦方向に電気的導通している。樹脂基板１１として厚さは例えば１ｍｍ程度以上、一辺の長さは例えば２８ｍｍ程度以上、５０ｍｍ程度以下である。
半導体チップ１２は、樹脂基板１１の片面ほぼ中央に接続バンプ１３を介してフリップチップ接続されている。また、半導体チップ１２と樹脂基板１１との隙間には、信頼性向上のため例えば熱硬化性のアンダーフィル樹脂１４が充填されている。
また、樹脂基板１１の、半導体チップ１２の位置する領域の外側周縁領域には、例えば熱硬化性の樹脂１５を介してスティフナー１６が半導体チップ１２を取り囲むように設けられている。この取り囲みの態様は、全周とする場合、周の一部が欠ける場合の両者あり得る。スティフナー１６は、半導体装置として全体を補強する部材である。例えばアルミニウムや銅などの金属からなり、その厚さは例えば０．５ｍｍ程度である。
また、スティフナー１６および半導体チップ１２に、例えば熱硬化性の樹脂１７または同性質の樹脂１９を介して固定されるように、１枚構造のカバープレート１８が設けられている。カバープレート１８は、半導体装置としての機械的補強および放熱の目的で設けられるものである。その材質は例えばアルミニウムや銅などとすることができ、厚さは例えば１ｍｍ程度以上である。スティフナー１６、カバープレート１８、（および樹脂１７）は、半導体チップ１２を内部に封入するためのリッド部材としても機能する。
また、フリップチップ接続された半導体チップ１２の、樹脂基板１１を介した反対側の面には、半導体チップ１２とほぼ同じ主面面積を有するチップ部材２０がやはりフリップチップ接続されている。このフリップチップ接続は、接続バンプ２１を介してなされている。チップ部材２０は、その電気的特性として特に限定されるものではないが、ここでは、半導体基板を有しその基板上にキャパシタ素子が数多く作り込まれたものを用いる。このキャパシタ素子は、接続バンプ２１を介して樹脂基板１１側の配線パターンと導通することにより例えばバイパスコンデンサとして機能させることができる。
さらに、樹脂基板１１の、チップ部材１２の位置する領域の外側周縁領域には、半田ボール２２が取り付けられている（すなわちＢＧＡパッケージ）。この取り付けは、樹脂基板１１の最下の配線層（不図示）によるランド（＝外部接続端子）に対してなされている。半田ボール２２を介して実装配線基板３０に実装することで接続信頼性向上が意図されている。
以上のような構成の半導体装置では、樹脂基板１１と半導体チップ１２との接続は信頼性を確保するため一般的に強固である。ここで樹脂基板１１の材料と半導体チップ１２の材料とは熱膨張係数が大きく異なる（例えば１桁程度異なる）。このため、チップ部材２０が配設されない場合は、樹脂基板１１はその中央付近では片面からのみ変形が規制され外側周縁領域では規制されないなどの影響で樹脂基板１１に生じる変形が複雑である。この実施形態では、樹脂基板１１を挟んで半導体チップ１２と反対の面にチップ部材２０を有するので、樹脂基板１１は、その両側の面から変形が規制されることになりそれらの規制力はほぼ平衡する。このため、樹脂基板１１に発生する変形はより小さい。したがって、実装配線基板３０との接続の半田ボール２２に発生する応力もより小さく、接続の信頼性が向上している。
図２は、図１に示した実施形態の半導体装置に用いた樹脂基板１１の反り量を改善前のものと比較して示すグラフである。この結果は、中心からの距離を変数にシミュレーションを行って樹脂基板１１に発生する反りの量を求めたものである。図２に示すように、チップ部材２０のない場合に比較して、チップ部材２０を設けると中心に近い部分で反り量が大きく減少することがわかった。また、図２に示す各条件における半田ボール２２に発生する最大ひずみは、チップ部材２０なしのとき２．６５×１０−２であり、チップ部材２０ありのとき１．４５×１０−２（０．５５倍）となることも同様の解析からわかった。したがって、図１に示した半導体装置と実装配線基板３０との接続信頼性は従来に比較して向上している。
なお、上記の説明では、チップ部材２０として、半導体基板上にキャパシタ素子が作り込まれたものとしたが、理想性では劣るものの別のものに代えることが可能である。例えば、セラミックス基板上にキャパシタ素子が作り込まれたものとするなどである。セラミックス基板でも一般的に有機材料系の基板より熱膨張係数は非常に小さく同様な効果が期待できる。また、キャパシタ素子が作り込まれたものではなく、単なるダミーの電極を有するものでも、樹脂基板１１の反り量を低減させる効果は変わらない。キャパシタ素子が作り込まれていると、半導体装置としてもともと必要な場合が多いバイパスコンデンサとして機能させられる利点がある。これらは以下の実施形態でも同様である。
次に、本発明の別の実施形態に係る半導体装置について図３を参照して説明する。図３は、本発明の別の実施形態に係る半導体装置の構成を模式的に示す断面図である。図３において、図１中に示した構成要素と同一または同一相当のものには同一符号を付し、その説明は省略する。
この実施形態では、図１におけるスティフナー１６、樹脂１７、およびカバープレート１８に代えてリッド部材として、トレイ形状のリッド２３を設ける。リッド２３は、樹脂１５Ａを介して樹脂基板１１の、半導体チップ１２の位置する領域の外側周縁領域に固定される。リッド２３の機能は、図１におけるスティフナー１６、樹脂１７、およびカバープレート１８からなる部分と同様である。リッド２３の材質は例えばアルミニウムや銅などとすることができる。
この実施形態においても、樹脂基板１１を挟んで半導体チップ１２と反対の面にチップ部材２０を有するので、樹脂基板１１は、その両側の面から変形が規制されることになりそれらの規制力はほぼ平衡する。このため、樹脂基板１１に発生する変形はより小さい。したがって、実装配線基板３０との接続の半田ボール２２に発生する応力もより小さく接続の信頼性が向上している。また、半導体装置として組み上げるための工程数が図１に示したものより少ないという利点がある。
次に、本発明のさらに別の実施形態に係る半導体装置について図４を参照して説明する。図４は、本発明のさらに別の実施形態に係る半導体装置の構成を模式的に示す断面図およびその樹脂基板部分の下平面図である。図４において、すでに示した図中の構成要素と同一または同一相当のものには同一符号を付し、その説明を省略する。
この実施形態の半導体装置は、上記の各実施形態とは別の観点から実装配線基板３０への実装の信頼性を向上するものである。図４に示すように、この実施形態ではチップ部材２０がなく、その代わりに例えばチップコンデンサ４０が表面実装されている。リッド２３Ａは、樹脂基板１１Ａの四隅が切り欠けている部位（切り欠き１１ａ）で樹脂基板１１Ａの厚み方向にその厚みを超えて実装配線基板３０に達するまでの突起（基板支持部材２３ａ）を有している。リッド２３Ａの樹脂基板１１Ａへの固定には図３に示した実施形態と同様に樹脂１５Ａが用いられる。
このような基板支持部材２３ａを有するリッド２３Ａによれば、この半導体装置が実装配線基板３０に実装されるときに、この半導体装置の重みによって半田ボール２２が縦方向につぶれる変形を防止することができる。縦方向につぶれるとせん断方向の応力の発生が単位長さ当たりで増加し、接続信頼性を劣化させる。この実施態様では、基板支持部材２３ａにより、この半導体装置を実装配線基板３０に接続するときスタンドオフを確保することができる。これにより、半田ボール２２の縦方向の変形が低減され、信頼性が向上する。なお、この実施形態で、チップコンデンサ４０は接続信頼性向上に特に関係はなく、その実装領域は半田ボール２２による接続部に代えることも可能である。
次に、本発明のさらに別の実施形態に係る半導体装置について図５を参照して説明する。図５は、本発明のさらに別の実施形態に係る半導体装置の樹脂基板部分の構成を模式的に示す下平面図である。図５において、すでに示した図中の構成要素と同一または同一相当のものには同一符号を付し、その説明を省略する。
この実施形態の半導体装置は、断面図として図４に示したものと同じである。図４に示した実施形態との違いは、樹脂基板１１Ｂの四隅の切り欠き１１ｂが１辺ではなく２辺からなる切り欠きとなっていることである。樹脂基板１１Ｂのこのような形状でも図４に示した実施形態と同様な効果を得ることができる。
次に、本発明のさらに別の実施形態に係る半導体装置について図６を参照して説明する。図６は、本発明のさらに別の実施形態に係る半導体装置の構成を模式的に示す断面図およびその樹脂基板部分の下平面図である。図６において、すでに示した図中の構成要素と同一または同一相当のものには同一符号を付し、その説明を省略する。
この実施形態の半導体装置は、樹脂基板１１Ｃの四隅に切り欠きではなく貫通孔１１ｃを有する。これに伴い、貫通孔１１ｃを貫通できる基板支持部材２３ｂを有するリッド２３Ｂがリッド部材として設けられる。樹脂基板１１Ｃのこのような形状でも図４、図５に示した実施形態と同様な効果を得ることができる。
以上の図４ないし図６に示した実施形態では、樹脂基板１１Ａ、１１Ｂ、１１Ｃが切り欠き１１ａ、１１ｂ、または貫通孔１１ｃを有することで、基板支持部材２３ａ、２３ｂが、平面図形として樹脂基板１１Ａ、１１Ｂ、１１Ｃのもともとの４辺の外側にはみ出さない。したがって、実装の面積効率が問題となるアプリケーションでは特に有用である。面積効率が問題とならなければ、切り欠き１１ａ、１１ｂや貫通孔１１ｃのない樹脂基板１１の外側にはみ出すように、リッド部材に基板支持部材を設けてもよい。
次に、本発明のさらに別の実施形態に係る半導体装置について図７を参照して説明する。図７は、本発明のさらに別の実施形態に係る半導体装置の構成を模式的に示す断面図およびその樹脂基板部分の下平面図である。図７において、すでに示した図中の構成要素と同一または同一相当のものには同一符号を付し、その説明を省略する。
この実施形態の半導体装置は、基板支持部材１１ｄがリッド部材２３に設けられるのではなく、樹脂基板１１Ｄの半田ボール２２が存在する面の四隅近辺に直接突起して設けられている。このような基板支持部材１１ｄを有する樹脂基板１１Ｄによっても、この半導体装置が実装配線基板３０に実装されるときに、この半導体装置の重みによって半田ボール２２が縦方向につぶれる変形を防止することができる。すなわち、基板支持部材１１ｄにより、この半導体装置を実装配線基板３０に接続するときスタンドオフを確保することができる。これにより、半田ボール２２の縦方向の変形が低減され、信頼性が向上する。
次に、本発明のさらに別の実施形態に係る半導体装置について図８を参照して説明する。図８は、本発明のさらに別の実施形態に係る半導体装置の構成を模式的に示す断面図およびその樹脂基板部分の下平面図である。図８において、すでに示した図中の構成要素と同一または同一相当のものには同一符号を付し、その説明を省略する。
この実施形態は、図３に示したようなチップ部材２０を設けることによる信頼性の向上と、図６に示したような基板支持部材２３ｂを設けることによる信頼性の向上とを両者とも採用した形態である。この場合、図６に示した形態に代えて図４、図５、図７に示した形態を採用することも可能である。また、実装の面積効率が問題とならなければ、切り欠き１１ａ、１１ｂや貫通孔１１ｃのない樹脂基板１１の外側にはみ出すように、リッド部材に基板支持部材を設けてもよい。
次に、本発明のさらに別の実施形態に係る半導体装置について図９を参照して説明する。図９は、本発明のさらに別の実施形態に係る半導体装置の構成を模式的に示す断面図である。図９において、すでに示した図中の構成要素と同一または同一相当のものには同一符号を付し、その説明を省略する。
この実施形態は、チップ部材２０と樹脂基板１１Ａとの隙間を充填するように例えば熱硬化性のアンダーフィル樹脂７０を設けたものである。このようなアンダーフィル樹脂７０を設けることで、樹脂基板１１Ａを挟んだ反対側の半導体チップ１２の実装の態様とチップ部材２０の実装態様とが構造的に同じになる。これにより、樹脂基板１１Ａの変形を規制する作用などがより揃うことになるので、樹脂基板１１Ａに発生する変形をさらに小さくできる。よって、実装配線基板３０への接続信頼性がなお向上する。このようなアンダーフィル樹脂７０の付加による信頼性向上は、図１、図３、図８に示した実施形態でも同様に適用可能である。
本発明の一実施形態に係る半導体装置の構成を模式的に示す断面図および下平面図。 図１に示した実施形態の半導体装置に用いた樹脂基板の反り量を改善前のものと比較して示すグラフ。 本発明の別の実施形態に係る半導体装置の構成を模式的に示す断面図。 本発明のさらに別の実施形態に係る半導体装置の構成を模式的に示す断面図およびその樹脂基板部分の下平面図。 本発明のさらに別の実施形態に係る半導体装置の樹脂基板部分の構成を模式的に示す下平面図。 本発明のさらに別の実施形態に係る半導体装置の構成を模式的に示す断面図およびその樹脂基板部分の下平面図。 本発明のさらに別の実施形態に係る半導体装置の構成を模式的に示す断面図およびその樹脂基板部分の下平面図。 本発明のさらに別の実施形態に係る半導体装置の構成を模式的に示す断面図およびその樹脂基板部分の下平面図。 本発明のさらに別の実施形態に係る半導体装置の構成を模式的に示す断面図。
符号の説明
１１，１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ…樹脂基板（有機材料系基板）、１１ａ，１１ｂ…切り欠き、１１ｃ…貫通孔、１１ｄ…基板支持部材、１２…半導体チップ、１３…接続バンプ、１４…アンダーフィル樹脂、１５，１５Ａ…樹脂、１６…スティフナー、１７…樹脂、１８…カバープレート、１９…樹脂、２０…チップ部材（半導体基板）、２１…接続バンプ、２２…半田ボール、２３，２３Ａ，２３Ｂ…リッド、２３ａ，２３ｂ…基板支持部材、３０…実装配線基板、４０…チップコンデンサ、７０…アンダーフィル樹脂。

Claims (4)

  1. 有機材料系基板と、
    前記有機材料系基板の一方の面のほぼ中央に、一方の面がフリップチップ接続された半導体チップと、
    前記半導体チップと前記有機材料系基板との隙間を充填して設けられた樹脂と、
    前記有機材料系基板を挟んで前記半導体チップに対向する前記有機材料系基板の他方の面に設けられた、該半導体チップとほぼ同じ主面面積を有する、キャパシタ素子が作り込まれているチップ部材と、
    前記有機材料系基板の前記一方の面の、前記半導体チップが位置する領域の外側周縁領域に固定され、かつ、前記半導体チップの前記一方の面とは反対の側の面に対しても固定されているリッド部材と、
    前記有機材料系基板の前記一方の面とは反対の側の面に突起して設けられた基板支持部材と
    を具備することを特徴とする半導体装置。
  2. 有機材料系基板と、
    前記有機材料系基板の一方の面のほぼ中央に、一方の面がフリップチップ接続された半導体チップと、
    前記半導体チップと前記有機材料系基板との隙間を充填して設けられた樹脂と、
    前記有機材料系基板を挟んで前記半導体チップに対向する前記有機材料系基板の他方の面に設けられた、該半導体チップとほぼ同じ主面面積を有する、キャパシタ素子が作り込まれているチップ部材と、
    前記有機材料系基板の前記一方の面の、前記半導体チップが位置する領域の外側周縁領域に固定され、かつ、前記半導体チップの前記一方の面とは反対の側の面に対しても固定されているリッド部材と、
    前記リッド部材の前記有機材料系基板に固定される部位の付近から延設され、前記有機材料系基板の厚み方向にその厚みを超えるように突起して設けられた基板支持部材と
    を具備することを特徴とする半導体装置。
  3. 前記有機材料系基板が、前記基板支持部材からの逃げに切り欠きまたは貫通孔を有する形状であることを特徴とする請求項２記載の半導体装置。
  4. 前記リッド部材が、
    前記有機材料系基板の前記一方の面の、前記半導体チップが位置する領域の前記外側周縁領域に固定されたスティフナーと、
    前記半導体チップの前記一方の面とは反対の側の前記面に対して固定されており、かつ前記スティフナーに対しても固定されているカバープレートと
    を有することを特徴とする請求項１または２記載の半導体装置。
JP2005142886A 2005-05-16 2005-05-16 半導体装置 Expired - Fee Related JP4768314B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005142886A JP4768314B2 (ja) 2005-05-16 2005-05-16 半導体装置
US11/433,424 US7521787B2 (en) 2005-05-16 2006-05-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005142886A JP4768314B2 (ja) 2005-05-16 2005-05-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2006319266A JP2006319266A (ja) 2006-11-24
JP4768314B2 true JP4768314B2 (ja) 2011-09-07

Family

ID=37418360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005142886A Expired - Fee Related JP4768314B2 (ja) 2005-05-16 2005-05-16 半導体装置

Country Status (2)

Country Link
US (1) US7521787B2 (ja)
JP (1) JP4768314B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378733B1 (en) 2006-08-29 2008-05-27 Xilinx, Inc. Composite flip-chip package with encased components and method of fabricating same
KR20090056044A (ko) * 2007-11-29 2009-06-03 삼성전자주식회사 반도체 소자 패키지 및 이를 제조하는 방법
US7473618B1 (en) * 2008-04-22 2009-01-06 International Business Machines Corporation Temporary structure to reduce stress and warpage in a flip chip organic package
US7731079B2 (en) * 2008-06-20 2010-06-08 International Business Machines Corporation Cooling apparatus and method of fabrication thereof with a cold plate formed in situ on a surface to be cooled
KR20120132530A (ko) * 2010-03-31 2012-12-05 후지쯔 가부시끼가이샤 멀티칩 모듈, 프린트 배선 기판 유닛, 멀티칩 모듈의 제조 방법 및 프린트 배선 기판 유닛의 제조 방법
JP6199601B2 (ja) * 2013-05-01 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6157998B2 (ja) * 2013-09-03 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
JP1579162S (ja) * 2016-08-05 2020-06-15
US11569156B2 (en) 2019-10-27 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, electronic device including the same, and manufacturing method thereof
DE102020108575B4 (de) 2019-10-27 2023-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-bauelement, elektronische vorrichtung mit diesem und verfahren zu deren herstellung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035960A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP3367554B2 (ja) * 1999-10-13 2003-01-14 日本電気株式会社 フリップチップパッケージ
JP3414342B2 (ja) 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
JP2001210674A (ja) * 2000-01-28 2001-08-03 Hitachi Ltd ベアチップｉｃの実装方法
JP3300698B2 (ja) * 2000-05-17 2002-07-08 松下電器産業株式会社 半導体実装対象中間構造体及び半導体装置の製造方法
JP2001339037A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 半導体素子の実装構造体
US7323767B2 (en) * 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
JP2004063532A (ja) * 2002-07-25 2004-02-26 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
US20050077080A1 (en) * 2003-10-14 2005-04-14 Adesoji Dairo Ball grid array (BGA) package having corner or edge tab supports

Also Published As

Publication number Publication date
JP2006319266A (ja) 2006-11-24
US20060255472A1 (en) 2006-11-16
US7521787B2 (en) 2009-04-21

Similar Documents

Publication Publication Date Title
JP4768314B2 (ja) 半導体装置
US6756685B2 (en) Semiconductor device
KR101173924B1 (ko) 반도체 장치
JP4846019B2 (ja) プリント基板ユニットおよび半導体パッケージ
US7986038B2 (en) Electronic device and lid
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
US7439170B1 (en) Design structure for final via designs for chip stress reduction
TWI478298B (zh) 用於晶片封裝的環狀結構及積體電路結構
US20050199998A1 (en) Semiconductor package with heat sink and method for fabricating the same and stiffener
WO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
JP2008305838A (ja) 半導体装置及びその実装構造
JP5012612B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
US7649253B2 (en) Semiconductor device
US11676873B2 (en) Semiconductor package having sealant bridge
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
CN111341753A (zh) 一种埋入式封装器件
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
KR20180134990A (ko) 높은 신뢰성을 갖는 전자 패키지 구조체, 회로 보드 및 디바이스
US7397132B2 (en) Semiconductor device
JP2009252894A (ja) 半導体装置
JP2006278771A (ja) 半導体装置及びその製造方法
US20060180944A1 (en) Flip chip ball grid array package with constraint plate
JP3374812B2 (ja) 半導体装置
JP2015032697A (ja) 電子回路モジュール、及び電子回路モジュール用基板
US20230207487A1 (en) Semiconductor package including stiffener

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110616

R150 Certificate of patent or registration of utility model

Ref document number: 4768314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees