JP4356616B2 - 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 - Google Patents

電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 Download PDF

Info

Publication number
JP4356616B2
JP4356616B2 JP2005013215A JP2005013215A JP4356616B2 JP 4356616 B2 JP4356616 B2 JP 4356616B2 JP 2005013215 A JP2005013215 A JP 2005013215A JP 2005013215 A JP2005013215 A JP 2005013215A JP 4356616 B2 JP4356616 B2 JP 4356616B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
counter electrode
potential side
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005013215A
Other languages
English (en)
Other versions
JP2006201497A (ja
Inventor
晶 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005013215A priority Critical patent/JP4356616B2/ja
Priority to US11/334,529 priority patent/US7633478B2/en
Publication of JP2006201497A publication Critical patent/JP2006201497A/ja
Application granted granted Critical
Publication of JP4356616B2 publication Critical patent/JP4356616B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法に関する。
従来より、携帯電話機等の電子機器に用いられる液晶表示（Liquid Crystal Display：ＬＣＤ）パネル（広義には、表示パネル）として、単純マトリクス方式のＬＣＤパネルと、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す）等のスイッチ素子を用いたアクティブマトリクス方式のＬＣＤパネルとが知られている。
単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易である反面、多色化や動画表示が困難である。一方、アクティブマトリクス方式は、多色化や動画表示に適している反面、低消費電力化が困難である。
近年、携帯電話機等の携帯型電子機器では、高品質な画像の提供のために、多色化、動画表示への要望が強まっている。このため、これまで用いられてきた単純マトリクス方式のＬＣＤパネルに代えて、アクティブマトリクス方式のＬＣＤパネルが用いられるようになってきている。
単純マトリクス方式のＬＣＤパネルやアクティブマトリクス方式のＬＣＤパネルでは、画素を構成する液晶への印加電圧が交流となるように駆動される。このような交流駆動の手法として、ライン反転駆動やフィールド反転駆動（フレーム反転駆動）が知られている。ライン反転駆動では、１走査ライン毎に、液晶の印加電圧の極性が反転するように駆動される。またライン反転駆動を複数走査ライン毎に行うＮライン反転駆動というものも知られている。フィールド反転駆動では、フィールド毎（フレーム毎）に液晶の印加電圧の極性が反転するように駆動される。
その際、画素を構成する画素電極と対向する対向電極（コモン電極）に供給する対向電極電圧（コモン電圧）を、反転駆動タイミングに合わせて変化させることで、画素電極に印加する電圧レベルを低下させることができる。
特開２００４−１８４８４０号公報
しかしながら、データドライバがデータ線に供給したデータ電圧が印加される画素電極は、対向電極と容量結合されている。そのため、画素電極への供給電圧の変化が、対向電極の電圧レベルを変動させる。この変動は、画質の劣化を招く。そのため対向電極電圧を供給する電源回路の電源供給能力は、この変動を抑えるために充放電すべき電荷量の最大値を考慮して決められる。従って、電源回路は、電源供給能力が不要な場合でも無駄な電流をしている。
ところで、階調データに対応したデータ電圧をＬＣＤパネルのデータ線に供給するデータドライバでは、データ線にデータ電圧を供給するのに先立って、該データ線をプリチャージする場合がある。負荷の重いデータ線をプリチャージすることで、該データ線の電圧レベルを、目的とするデータ電圧にいち早く設定でき、画質の劣化を防止できる。
このようにデータ線をプリチャージすることで画質の劣化を防止できる一方で、データドライバによりデータ線に供給されたデータ電圧が、次の水平走査期間のデータ線のプリチャージ動作時の消費電流に大きな影響を及ぼす。即ち、前の水平走査期間のデータ電圧に応じて、次の水平走査期間のプリチャージ動作時の消費電流の量が大きくなったり小さくなったりする。このため、上記の影響を小さくすることで消費電力が削減できることが判明した。
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、データ線がプリチャージされる場合に低消費電力で画質に影響を及ぼすことなく対向電極に電圧を供給する電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法を提供することにある。
上記課題を解決するために本発明は、
各画素電極に各データ線の電圧が供給される複数の画素電極と電気光学物質を挟んで対向する１つの対向電極に、電圧を供給するための電源回路であって、
前記対向電極に供給するための高電位側電圧を生成する高電位側電圧生成回路と、
前記対向電極に供給するための低電位側電圧を生成する低電位側電圧生成回路とを含み、
前記高電位側電圧及び前記低電位側電圧の１つを対向電極電圧として、所与の電圧を基準とした前記対向電極電圧の極性が、連続する第１及び第２の水平走査期間において同一となるように、交互に前記対向電極に供給し、
前記第１の水平走査期間のプリチャージ期間における前記複数のデータ線のプリチャージ電圧が、該プリチャージ期間後に設定される前記複数のデータ線の平均電圧より高いとき、前記第２の水平走査期間における前記複数のデータ線のプリチャージ期間において、前記高電位側電圧生成回路の電流駆動能力、前記高電位側電圧生成回路の出力電圧レベル、前記低電位側電圧生成回路の電流駆動能力及び前記低電位側電圧生成回路の出力電圧レベルの少なくとも１つを変化させる前記対向電極電圧の供給能力制御を行う電源回路に関係する。
ここで複数のデータ線の平均電圧は、各画素電極への印加電圧が供給される各データ線に印加されるデータ電圧の平均値ということができる。
本発明において、画素電極への印加電圧が供給されるデータ線は、各水平走査期間に設けられたプリチャージ期間においてプリチャージ電圧に設定された後、該データ線に階調データに対応したデータ電圧が供給される。そして、本発明に係る対向電極は、画素電極と容量結合される。対向電極と画素電極の間の電圧に応じて透過率を変化させるため、画素電極の印加電圧の変動が、対向電極の電圧レベルの変動を招き、画質に影響を及ぼすようになっている。
本発明においては、所与の電圧を基準とした対向電極電圧の極性が、連続する第１及び第２の水平走査期間において同一となるように、交互に対向電極電圧が対向電極に供給される。そして、第１の水平走査期間のプリチャージ期間における複数のデータ線のプリチャージ電圧が、該プリチャージ期間後に設定される複数のデータ線の平均電圧より高いとき、第２の水平走査期間のプリチャージ期間において、対向電極電圧の供給能力制御を行うようにしている。
これにより、第１の水平走査期間にデータ線に供給されたデータ電圧に対応した電荷を充放電するために、第２の水平走査期間のプリチャージ時に消費される電流を削減できる。従って、対向電極が充放電すべき電荷量の最大値を考慮して、対向電極の電圧供給能力を決める必要がなくなる。そのため本発明によれば、電圧の供給能力がそれ程必要とされないにも関わらず、無駄な電力を消費することがなくなる。これにより、低消費電力で、データ線がプリチャージされる場合でも画質に影響を及ぼすことなく対向電極に電圧を供給する電源回路を提供できるようになる。
また本発明に係る電源回路では、
前記供給能力制御が、
前記対向電極から引き抜かれる正の電荷の量を増加させる制御であってもよい。
本発明によれば、第２の水平走査期間のプリチャージ期間における対向電極電圧の変動を抑えることができるようになるので、対向電極が充放電すべき電荷量の最大値を考慮して、対向電極の電圧供給能力を決める必要がなくなる。そのため本発明によれば、電圧の供給能力がそれ程必要とされないにも関わらず、無駄な電力を消費することがなくなる。
また本発明は、
各画素電極に各データ線の電圧が供給される複数の画素電極と電気光学物質を挟んで対向する１つの対向電極に、電圧を供給するための電源回路であって、
前記対向電極に供給するための高電位側電圧を生成する高電位側電圧生成回路と、
前記対向電極に供給するための低電位側電圧を生成する低電位側電圧生成回路とを含み、
前記高電位側電圧及び前記低電位側電圧の１つを対向電極電圧として、所与の電圧を基準とした前記対向電極電圧の極性が、連続する第１及び第２の水平走査期間において同一となるように、交互に前記対向電極に供給し、
前記第１の水平走査期間のプリチャージ期間における前記複数のデータ線のプリチャージ電圧が、該プリチャージ期間後に設定される前記複数のデータ線の平均電圧より低いとき、前記第２の水平走査期間における前記複数のデータ線のプリチャージ期間において、前記高電位側電圧生成回路の電流駆動能力、前記高電位側電圧生成回路の出力電圧レベル、前記低電位側電圧生成回路の電流駆動能力及び前記低電位側電圧生成回路の出力電圧レベルの少なくとも１つを変化させる前記対向電極電圧の供給能力制御を行う電源回路に関係する。
ここで複数のデータ線の平均電圧は、各データ線に印加されるデータ電圧の平均値ということができる。
本発明において、画素電極への印加電圧が供給されるデータ線は、各水平走査期間に設けられたプリチャージ期間においてプリチャージ電圧に設定された後、該データ線に階調データに対応したデータ電圧が供給される。そして、本発明に係る対向電極は、画素電極と容量結合される。対向電極と画素電極の間の電圧に応じて透過率を変化させるため、画素電極の印加電圧の変動が、対向電極の電圧レベルの変動を招き、画質に影響を及ぼすようになっている。
本発明においては、所与の電圧を基準とした対向電極電圧の極性が、連続する第１及び第２の水平走査期間において同一となるように、交互に対向電極電圧が対向電極に供給される。そして、第１の水平走査期間のプリチャージ期間における複数のデータ線のプリチャージ電圧が、該プリチャージ期間後に設定される複数のデータ線の平均電圧より低いとき、第２の水平走査期間のプリチャージ期間において、対向電極電圧の供給能力制御を行うようにしている。
これにより、第１の水平走査期間にデータ線に供給されたデータ電圧に対応した電荷を充放電するために、第２の水平走査期間のプリチャージ時に消費される電流を削減できる。従って、対向電極が充放電すべき電荷量の最大値を考慮して、対向電極の電圧供給能力を決める必要がなくなる。そのため本発明によれば、電圧の供給能力がそれ程必要とされないにも関わらず、無駄な電力を消費することがなくなる。これにより、低消費電力で、データ線がプリチャージされる場合でも画質に影響を及ぼすことなく対向電極に電圧を供給する電源回路を提供できるようになる。
また本発明に係る電源回路では、
前記供給能力制御が、
前記対向電極に供給される正の電荷の量を増加させる制御であってもよい。
本発明によれば、第２の水平走査期間のプリチャージ期間における対向電極電圧の変動を抑えることができるようになるので、対向電極が充放電すべき電荷量の最大値を考慮して、対向電極の電圧供給能力を決める必要がなくなる。そのため本発明によれば、電圧の供給能力がそれ程必要とされないにも関わらず、無駄な電力を消費することがなくなる。
また本発明に係る電源回路では、
前記第２の水平走査期間における前記プリチャージ期間後の階調出力期間において、
前記階調出力期間における前記平均電圧が前記プリチャージ電圧より高いとき、前記供給能力制御として、前記対向電極から引き抜かれる正の電荷の量を増加させる制御を行うことができる。
また本発明に係る電源回路では、
前記第２の水平走査期間における前記プリチャージ期間後の階調出力期間において、
前記階調出力期間における前記平均電圧が前記プリチャージ電圧より低いとき、前記供給能力制御として、前記対向電極に供給される正の電荷の量を増加させる制御を行うことができる。
上記いずれかの発明によれば、階調出力期間における対向電極電圧の変動を抑えることができるようになるので、対向電極が充放電すべき電荷量の最大値を考慮して、対向電極の電圧供給能力を決める必要がなくなる。そのため本発明によれば、電圧の供給能力がそれ程必要とされないにも関わらず、無駄な電力を消費することがなくなる。
また本発明に係る電源回路では、
１走査ラインのドット数分の階調データに基づいて、前記供給能力制御を行うことができる。
本発明によれば、１走査ラインのドット数分の階調データに基づいて複数のデータ線の平均電圧を予測できるようになる。そのためプリチャージ電圧が決められている場合には、平均電圧のみで、対向電極電圧の供給能力制御の内容を指定できる。従って、本発明によれば、非常に簡素な構成で、対向電極電圧の供給能力制御を実現できるようになる。
また本発明に係る電源回路では、
各ドットの階調データが前記画素電極の印加電圧に対応する１走査ラインのドット数分の階調データの各階調データを順次加算した総和値に基づいて、前記供給能力制御を行うことができる。
本発明においては、１走査ラインのドット数分の階調データを順次加算した総和値が、複数のデータ線の平均電圧又は画素電極の印加電圧に関連付けることができることに着目し、該総和値に応じて、対向電極電圧の供給能力を制御するようにした。これにより、対向電極が充放電すべき電荷量の最大値を考慮して、対向電極の電圧供給能力を決める必要がなくなる。そのため、電圧の供給能力がそれ程必要とされないにも関わらず、無駄な電力を消費することがなくなる。
また本発明に係る電源回路では、
そのソースに前記高電位側電圧生成回路の高電位側電源電圧が供給され、前記対向電極が電気的に接続される信号線にそのドレインが接続される第１導電型の第１の補助トランジスタを含み、
前記総和値に応じて前記第１の補助トランジスタのゲート電圧を制御することで前記供給能力制御を行うことができる。
本発明によれば、対向電極電圧の高電位側電圧に設定する能力を総和値に応じて高めることができ、無駄な消費電流を削減できるようになる。
また本発明に係る電源回路では、
そのソースに前記低電位側電圧生成回路の低電位側電源電圧が供給され、前記対向電極が電気的に接続される信号線にそのドレインが接続される第２導電型の第２の補助トランジスタを含み、
前記総和値に応じて前記第２の補助トランジスタのゲート電圧を制御することで前記供給能力制御を行うことができる。
本発明によれば、対向電極電圧の低電位側電圧に設定する能力を総和値に応じて高めることができ、無駄な消費電流を削減できるようになる。
また本発明に係る電源回路では、
前記高電位側電圧生成回路が、
高電位側入力電圧に基づいて前記高電位側電圧を出力する第１の演算増幅器を含むことができる。
また本発明に係る電源回路では、
前記総和値に応じて前記第１の演算増幅器の電流駆動能力及びスルーレートの少なくとも１つを変化させることで前記供給能力制御を行うことができる。
また本発明に係る電源回路では、
前記総和値に応じて前記高電位側入力電圧を変化させることで前記供給能力制御を行うことができる。
また本発明に係る電源回路では、
前記総和値に応じて、前記第１の演算増幅器の動作電流を停止又は制限すると共に、前記第１の演算増幅器の入力及び出力を電気的に接続することで前記供給能力制御を行うことができる。
上記のいずれかの発明によれば、対向電極電圧の高電位側電圧を生成する能力を総和値に応じて変化させることができ、無駄な消費電流を削減できるようになる。
また本発明に係る電源回路では、
第１のチャージクロックに同期したチャージポンプ動作により前記高電位側電圧生成回路の高電位側電源電圧を生成する第１のチャージポンプ回路を含み、
前記総和値に応じて、前記第１のチャージクロックを停止又はその周波数を低減させることで前記供給能力制御を行うことができる。
本発明によれば、高電位側電源電圧の電圧レベルの精度が必要なときにのみ電力を消費させて精度の高い高電位側電源電圧を生成できるので、無駄な消費電流を削減できる。
また本発明に係る電源回路では、
前記低電位側電圧生成回路が、
低電位側入力電圧に基づいて前記低電位側電圧を出力する第２の演算増幅器を含むことができる。
また本発明に係る電源回路では、
前記総和値に応じて、前記第２の演算増幅器の電流駆動能力及びスルーレートの少なくとも１つを変化させることで前記供給能力制御を行うことができる。
また本発明に係る電源回路では、
前記総和値に応じて、前記低電位側入力電圧を変化させることで前記供給能力制御を行うことができる。
また本発明に係る電源回路では、
前記総和値に応じて、前記第２の演算増幅器の動作電流を停止又は制限すると共に、前記第２の演算増幅器の入力及び出力を電気的に接続することで前記供給能力制御を行うことができる。
上記のいずれかの発明によれば、対向電極電圧の低電位側電圧を生成する能力を総和値に応じて変化させることができ、無駄な消費電流を削減できるようになる。
また本発明に係る電源回路では、
第２のチャージクロックに同期したチャージポンプ動作により前記低電位側電圧生成回路の低電位側電源電圧を生成する第２のチャージポンプ回路を含み、
前記総和値に応じて、前記第２のチャージクロックを停止又はその周波数を低減させることで前記供給能力制御を行うことができる。
本発明によれば、低電位側電源電圧の電圧レベルの精度が必要なときにのみ電力を消費させて精度の高い低電位側電源電圧を生成できるので、無駄な消費電流を削減できる。
また本発明に係る電源回路では、
前記総和値に基づいて求められる期間だけ、前記供給能力制御を行うことができる。
また本発明に係る電源回路では、
前記総和値が、
前記１走査ラインのドット数分の階調データの一部のドット数分の階調データを順次加算した値であってもよい。
また本発明に係る電源回路では、
各ドットの階調データがｊ（ｊは２以上の整数）ビットの場合、
前記総和値が、
各階調データの上位ｋ（ｋ＜ｊ、ｋは自然数）ビットのデータを順次加算した値であってもよい。
また本発明に係る電源回路では、ｋが１であってもよい。
上記の発明によれば、対向電極の負荷を、より簡素な構成で求められる総和値で評価できるようになる。そのため、規模の増大を抑えつつ、低消費電力化を図る電源回路を提供できる。
また本発明は、
前記画素電極と電気的に接続されるデータ線に、前記階調データに対応した駆動電圧を供給する駆動回路と、
前記階調データに対応した総和値を用いて前記供給能力制御を行う上記のいずれか記載の電源回路とを含む表示ドライバに関係する。
本発明によれば、データ線がプリチャージされる場合であっても、低消費電力で画質に影響を及ぼすことなく対向電極に電圧を供給する電源回路を含む表示ドライバを提供できる。
また本発明は、
複数の走査線と、
複数のデータ線と、
各画素電極が前記複数の走査線の１つ及び前記複数のデータ線の１つにより特定される複数の画素電極と、
前記複数の画素電極と電気光学物質を挟んで対向する対向電極と、
前記複数のデータ線を駆動する表示ドライバと、
前記高電位側電圧及び前記低電位側電圧を交互に前記対向電極に供給する上記のいずれか記載の電源回路とを含む電気光学装置に関係する。
本発明によれば、データ線がプリチャージされる場合であっても、低消費電力で画質に影響を及ぼすことなく対向電極に電圧を供給する電源回路を含む電気光学装置を提供できる。
また本発明は、
上記のいずれか記載の電源回路を含む電子機器に関係する。
本発明によれば、データ線がプリチャージされる場合であっても、低消費電力で画質に影響を及ぼすことなく対向電極に電圧を供給する電源回路を含む電子機器を提供できる。
また本発明は、
各画素電極に各データ線の電圧が供給される複数の画素電極と電気光学物質を挟んで対向する１つの対向電極に供給するための高電位側電圧を生成する高電位側電圧生成回路と、
前記対向電極に供給するための低電位側電圧を生成する低電位側電圧生成回路とを含む電源回路の制御方法であって、
前記高電位側電圧及び前記低電位側電圧の１つを対向電極電圧として、所与の電圧を基準とした前記対向電極電圧の極性が、連続する第１及び第２の水平走査期間において同一となるように、交互に前記対向電極に供給し、
前記第１の水平走査期間のプリチャージ期間における前記複数のデータ線のプリチャージ電圧が、該プリチャージ期間後に設定される前記複数のデータ線の平均電圧より高いとき、前記第２の水平走査期間における前記複数のデータ線のプリチャージ期間において、前記高電位側電圧生成回路の電流駆動能力、前記高電位側電圧生成回路の出力電圧レベル、前記低電位側電圧生成回路の電流駆動能力及び前記低電位側電圧生成回路の出力電圧レベルの少なくとも１つを変化させる前記対向電極電圧の供給能力制御を行って、前記対向電極から引き抜かれる正の電荷の量を増加させる電源回路の制御方法に関係する。
また本発明は、
各画素電極に各データ線の電圧が供給される複数の画素電極と電気光学物質を挟んで対向する１つの対向電極に供給するための高電位側電圧を生成する高電位側電圧生成回路と、
前記対向電極に供給するための低電位側電圧を生成する低電位側電圧生成回路とを含む電源回路の制御方法であって、
前記高電位側電圧及び前記低電位側電圧の１つを対向電極電圧として、所与の電圧を基準とした前記対向電極電圧の極性が、連続する第１及び第２の水平走査期間において同一となるように、交互に前記対向電極に供給し、
前記第１の水平走査期間の終了時点における複数のデータ線の平均電圧が該複数のデータ線のプリチャージ電圧より低いとき、前記高電位側電圧生成回路の電流駆動能力、前記高電位側電圧生成回路の出力電圧レベル、前記低電位側電圧生成回路の電流駆動能力及び前記低電位側電圧生成回路の出力電圧レベルの少なくとも１つを変化させる前記対向電極電圧の供給能力制御を行って、前記対向電極に供給される正の電荷の量を増加させる電源回路の制御方法に関係する。
また本発明に係る電源回路の制御方法では、
前記プリチャージ期間後の階調出力期間において、
前記プリチャージ電圧と前記第２の水平走査期間の１走査ラインのドット数分の階調データとに基づいて、前記供給能力制御を行うことができる。
また本発明に係る電源回路の制御方法では、
各ドットの階調データが前記画素電極の印加電圧に対応する１走査ラインのドット数分の階調データの各階調データを順次加算した総和値に基づいて、前記供給能力制御を行うことができる。
また本発明に係る電源回路の制御方法では、
前記総和値に基づいて求められる期間だけ、前記供給能力制御を行うことができる。
また本発明に係る電源回路の制御方法では、
前記総和値が、
前記１走査ラインのドット数分の階調データの一部のドット数分の階調データを順次加算した値であってもよい。
また本発明に係る電源回路の制御方法では、
各ドットの階調データがｊ（ｊは２以上の整数）ビットの場合、
前記総和値が、
各階調データの上位ｋ（ｋ＜ｊ、ｋは自然数）ビットのデータを順次加算した値であってもよい。
また本発明に係る電源回路の制御方法では、ｋが１であってもよい。
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
１． 液晶表示装置
図１に、本実施形態における電源回路が適用されたアクティブマトリックス方式の液晶表示装置の構成の概要を示す。
液晶表示装置１０は、ＬＣＤパネル（広義には表示パネル、更に広義には電気光学装置）２０を含む。ＬＣＤパネル２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査線（ゲートライン）ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線（ソースライン）ＤＬ１〜ＤＬＮ（Ｎは２以上の整数）とが配置されている。また、走査線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数、以下同様。）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数、以下同様。）との交差位置に対応して、画素領域（画素）が設けられ、該画素領域に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）２２ｍｎが配置されている。
ＴＦＴ２２ｍｎのゲートは、走査線ＧＬｍに接続されている。ＴＦＴ２２ｍｎのソースは、データ線ＤＬｎに接続されている。ＴＦＴ２２ｍｎのドレインは、画素電極２６ｍｎに接続されている。画素電極２６ｍｎと、これに対向する対向電極２８ｍｎ（対向電極ＣＯＭ）との間に液晶（広義には電気光学物質）が封入され、液晶容量（広義には液晶素子）２４ｍｎが形成される。画素電極２６ｍｎと対向電極２８ｍｎとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極２８ｍｎには、対向電極電圧ＶＣＯＭが供給される。
このようなＬＣＤパネル２０は、例えば画素電極及びＴＦＴが形成された第１の基板と、対向電極が形成された第２の基板とを貼り合わせ、両基板の間に電気光学物質としての液晶を封入させることで形成される。
液晶表示装置１０は、データドライバ（広義には表示ドライバ）３０を含む。データドライバ３０は、階調データに基づいて、ＬＣＤパネル２０のデータ線ＤＬ１〜ＤＬＮを駆動する。
液晶表示装置１０は、ゲートドライバ（広義には表示ドライバ）３２を含むことができる。ゲートドライバ３２は、一垂直走査期間内に、ＬＣＤパネル２０の走査線ＧＬ１〜ＧＬＭを順次駆動（走査）する。
液晶表示装置１０は、電源回路１００を含む。電源回路１００は、データ線の駆動に必要な電圧を生成し、これらをデータドライバ３０に対して供給する。電源回路１００は、例えばデータドライバ３０のデータ線の駆動に必要な電源電圧ＶＤＤ、ＶＳＳや、データドライバ３０のロジック部の電圧を生成する。また電源回路１００は、走査線の走査に必要な電圧を生成し、これをゲートドライバ３２に対して供給する。
更に電源回路１００は、対向電極電圧ＶＣＯＭを生成する。即ち電源回路１００は、データドライバ３０によって生成された極性反転信号ＰＯＬのタイミングに合わせて、高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬとが交互に切り替えられる対向電極電圧ＶＣＯＭを、ＬＣＤパネル２０の対向電極（コモン電極）に出力する。各画素の対向電極は例えば同電位であり、図１では対向電極ＣＯＭとして示している。
液晶表示装置１０は、表示コントローラ３８を含むことができる。表示コントローラ３８は、図示しない中央演算処理装置（Central Processing Unit：以下、ＣＰＵと略す）等のホストにより設定された内容に従って、データドライバ３０、ゲートドライバ３２、電源回路１００を制御する。例えば、表示コントローラ３８は、データドライバ３０及びゲートドライバ３２に対し、動作モードの設定、極性反転駆動の設定、極性反転タイミングの設定、内部で生成した垂直同期信号や水平同期信号の供給を行う。
なお図１では、液晶表示装置１０に電源回路１００又は表示コントローラ３８を含めて構成するようにしているが、これらのうち少なくとも１つを液晶表示装置１０の外部に設けて構成するようにしてもよい。或いは、液晶表示装置１０に、ホストを含めるように構成することも可能である。
また、データドライバ３０は、ゲートドライバ３２及び電源回路１００のうち少なくとも１つを内蔵してもよい。
更にまた、データドライバ３０、ゲートドライバ３２、表示コントローラ３８及び電源回路１００の一部又は全部をＬＣＤパネル２０が形成されたガラス基板上に形成してもよい。例えば図２では、ＬＣＤパネル２０上に、データドライバ３０、ゲートドライバ３２及び電源回路１００が形成されている。このようにＬＣＤパネル２０は、複数の走査線と、複数のデータ線と、複数の走査線の１つと複数のデータ線の１つとにより特定される画素電極と、電気光学物質を挟んで画素電極と対向する対向電極と、複数の走査線を走査する走査ドライバと、複数のデータ線を駆動するデータドライバと、対向電極に対向電極電圧を供給する電源回路とを含むように構成することができる。ＬＣＤパネル２０の画素形成領域８０に、複数の画素が形成されている。
１．１ 極性反転駆動方式
ところで、液晶を表示駆動する場合、液晶の耐久性やコントラストの観点から、周期的に液晶容量に蓄積される電荷を放電する必要がある。そのため、液晶表示装置１０では、極性反転駆動によって、所与の周期で液晶に印加される電圧の極性を反転させることが行われる。極性反転駆動方式は、極性の反転周期の種類に応じて、例えばフィールド反転駆動や、ライン反転駆動がある。
フィールド反転駆動は、フィールド毎に（１垂直走査期間毎に）液晶に印加される電圧の極性を反転させる方式である。一方、ライン反転駆動は、ライン毎に（１水平走査期間毎に）液晶に印加される電圧の極性を反転させる方式である。なお、ライン反転駆動の場合も、各ラインに着目すれば、フレーム周期で液晶に印加される電圧の極性も反転される。
図３（Ａ）、図３（Ｂ）に、フィールド反転駆動の動作を説明するための図を示す。図３（Ａ）は、フィールド反転駆動によるデータ線の供給電圧及び対向電極電圧ＶＣＯＭの波形を模式的に示したものである。図３（Ｂ）は、フィールド反転駆動を行った場合に、１垂直走査期間毎に、各画素に対応した液晶に印加される電圧の極性を模式的に示したものである。
フィールド反転駆動では、図３（Ａ）に示すようにデータ線に供給される電圧の極性が１垂直走査期間毎に反転されている。即ち、データ線に接続されるＴＦＴのソースに供給される電圧Ｖｓは、フレームｆ１では「＋Ｖ」、後続のフレームｆ２では「−Ｖ」となる。一方、ＴＦＴのドレイン電極に接続される画素電極に対向する対向電極に供給される対向電極電圧ＶＣＯＭも、データ線の供給電圧の極性反転タイミングに同期して反転される。
液晶には、画素電極と対向電極との電圧の差が印加されるため、図３（Ｂ）に示すようにフレームｆ１とフレームｆ２では該電圧の極性が反転している。
図４（Ａ）、図４（Ｂ）に、ライン反転駆動の動作を説明するための図を示す。図４（Ａ）は、ライン反転駆動によるデータ線の供給電圧及び対向電極電圧ＶＣＯＭの波形を模式的に示したものである。図４（Ｂ）は、ライン反転駆動を行った場合に、１垂直走査期間毎に、各画素に対応した液晶に印加される電圧の極性を模式的に示したものである。
ライン反転駆動では、図４（Ａ）に示すようにデータ線に供給される電圧の極性が、各水平走査周期（１Ｈ）毎に、且つ１垂直走査期間毎に反転される。即ち、データ線に接続されるＴＦＴのソースに供給される電圧Ｖｓは、フレームｆ１の１Ｈ（１水平走査期間）では「＋Ｖ」、次の１Ｈでは「−Ｖ」となる。
図４（Ａ）、図４（Ｂ）ではライン反転駆動について示しているが、Ｎライン反転駆動の場合、複数の水平走査期間毎に対向電極電圧ＶＣＯＭの極性を異ならせる点が異なる。
図３（Ａ）、図４（Ａ）では、液晶の印加電圧の反転を、対向電極電圧ＶＣＯＭの電圧レベルを変化させるコモン反転駆動によって実現している。
図５に、ライン反転駆動とコモン反転駆動を併用した場合の詳細な説明図を示す。
図５では、例えば、第ｍの走査期間（走査線ＧＬｍの選択期間）では正極性の電圧が液晶素子に印加され、第（ｍ＋１）の走査期間では負極性の電圧が印加され、第（ｍ＋２）の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第ｍの走査期間では負極性の電圧が液晶素子に印加され、第（ｍ＋１）の走査期間では正極性の電圧が印加され、第（ｍ＋２）の走査期間では負極性の電圧が印加されるようになる。そして、このライン反転駆動では、対向電極ＣＯＭの電圧（コモン電圧）ＶＣＯＭが走査期間毎に極性反転される。
より具体的には、正極の期間Ｔ１（第１の期間）では対向電極電圧ＶＣＯＭは高電位側電圧ＶＣＯＭＨになり、負極の期間Ｔ２（第２の期間）では低電位側電圧ＶＣＯＭＬになる。
ここで、正極の期間Ｔ１は、データ線（画素電極）の電圧Ｖｓが対向電極電圧ＶＣＯＭよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、データ線の電圧Ｖｓが対向電極電圧ＶＣＯＭよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。高電位側電圧ＶＣＯＭＨは、所与の電圧を基準として低電位側電圧ＶＣＯＭＬを極性反転した電圧ということができる。
このように対向電極電圧ＶＣＯＭを極性反転することで、ＬＣＤパネルの駆動に必要な電圧を低くすることができる。これにより、ＬＣＤパネルの駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。
２． 供給能力制御
電源回路が対向電極電圧ＶＣＯＭを供給する能力は、対向電極ＣＯＭの負荷によって決められる。電源回路の電源供給能力不足は画質の劣化を招くため、一般的には、この能力は、対向電極ＣＯＭが充放電すべき電荷量の最大値を考慮して決められている。
ところが、データ線の電圧Ｖｓは、階調データによって表される階調値によって変化する。階調値は１走査ライン毎に異なるため、データ線の電圧Ｖｓも１走査ライン毎に異なる。上述のように対向電極と画素電極とが容量結合されているため、画素電極の印加電圧に応じて、対向電極電圧ＶＣＯＭの供給能力が必要な場合と不必要な場合とが存在する。
液晶を挟んで対向電極と対向する画素電極には、データドライバ３０によってデータ線に供給されたデータ電圧が印加される。本実施形態におけるデータドライバ３０は、階調データに対応したデータ電圧をデータ線に供給するのに先立って、該データ線をプリチャージすることができるようになっている。データ線をプリチャージすることで、目的とする電圧にいち早くデータ線を設定でき、画質の劣化を防止できる。
ところが、上述のように対向電極は画素電極と容量結合されるため、画素電極に印加される電圧に応じて対向電極の電圧レベルが変動する。また極性反転駆動により、対向電極自体に供給される対向電極電圧が変化する場合も、対向電極の電圧レベルはその変化に追従できない。このような対向電極電圧の電圧レベルの変動は画質の劣化を招く。
図６（Ａ）、図６（Ｂ）に、対向電極電圧の変動を説明するための図を示す。
図６（Ａ）、図６（Ｂ）では、一般的なノーマリホワイトのアクティブマトリックス方式のＬＣＤパネルにおいて、ライン反転駆動で、連続する２つの水平走査期間における対向電極電圧のずれ量を示している。また図６（Ａ）、図６（Ｂ）では、対向電極電圧ＶＣＯＭの理想コモン波形を示している。
図６（Ａ）は、２つの水平走査期間で、連続して黒表示を行う場合を示し、図６（Ｂ）は、２つの水平走査期間で、連続してグレー表示を行う場合を示している。ノーマリホワイトのＬＣＤパネルの場合、データ電圧が最も高いときに黒表示となり、該データ電圧を低くすることでグレー表示となる。
理想コモン波形がＨレベルからＬレベルに変化するタイミングＴＭ１では、容量性の対向電極の電圧レベルは追従できず、当初、対向電極電圧のずれ量は正側に大きくなり、徐々にずれ量が０に戻る。
タイミングＴＭ１の後、しばらくしてデータ線のプリチャージ期間が開始される（ＴＭ２）。プリチャージ期間では、データ線が所定のプリチャージ電圧に設定される。このプリチャージ電圧は画素電極に印加され、対向電極の電圧レベルもプリチャージ方向に変動する。図６（Ａ）では、このプリチャージ期間において、ずれ量が正側に変動している。
プリチャージ期間後には階調出力期間が開始される（ＴＭ３）。階調出力期間では、データドライバ３０が、階調データに対応したデータ電圧をデータ線に供給する。従って階調出力期間では、該データ電圧が画素電極に印加されるため、図６（Ａ）では対向電極電圧のずれ量が正側に大きくなった後に、徐々に０に戻る。
次の水平走査期間が開始されると、理想コモン波形がＬレベルからＨレベルに変化する（ＴＭ４）。容量性の対向電極の電圧レベルは追従できず、当初、対向電極電圧のずれ量は負側に大きくなり、徐々にずれ量が０に戻る。
タイミングＴＭ４の後、しばらくしてデータ線のプリチャージ期間が開始される（ＴＭ５）。このプリチャージ期間のプリチャージ電圧は画素電極に印加され、対向電極の電圧レベルもプリチャージ方向に変動する。タイミングＴＭ５で開始されるプリチャージ期間では、前の水平走査期間（前の走査ライン）における階調出力期間のデータ電圧とプリチャージ電圧との差に応じて、対向電極電圧のずれ量が定まる。
このプリチャージ期間後に開始される階調出力期間では（ＴＭ６）、再びデータドライバ３０が、当該水平走査期間（当該走査ライン）における階調データに対応したデータ電圧をデータ線に供給する。従って階調出力期間では、該データ電圧が画素電極に印加されるため、図６（Ａ）では対向電極電圧のずれ量が負側に大きくなった後に、徐々に０に戻る。
図６（Ｂ）は、図６（Ａ）と異なり、２つの水平走査期間で、連続してグレー表示を行うため、各プリチャージ期間における対向電極電圧のずれ量が図６（Ａ）の場合より小さくなる（ＰＥＡＫ２＜ＰＥＡＫ１）。
ライン反転駆動のように、所与の電圧を基準とした対向電極電圧の極性が、連続する２つの水平走査期間において異なる場合に、前の水平走査期間の階調出力期間のデータ電圧（書き込み電圧）が、次の水平走査期間のデータ線のプリチャージ期間の対向電極電圧のずれ量に大きな影響を及ぼす。この対向電極電圧のずれ量を抑えるために、対向電極電圧の供給能力が固定的に設定されているため、ずれ量が小さい場合にも無駄な電力を消費していた。そのため、上述の対向電極のずれ量に応じて、対向電極電圧の供給能力を制御することで、画質を劣化させることなく低消費電力化を図ることが可能となる。
一方、フィールド反転駆動の場合には、ほとんどの期間で理想コモン波形が変動しない。
図７に、フィールド反転駆動の場合の対向電極電圧の変動を説明するための図を示す。
図７では、ノーマリホワイトのＬＣＤパネルにおいて、理想コモン波形がＬレベルである２つの水平走査期間で、黒表示及び白表示を行う場合を示している。
このようにフィールド反転駆動の場合も、各水平走査期間のプリチャージ期間においてデータ線がプリチャージ電圧に設定されたとき、対向電極電圧の電圧レベルが変動する。そして、フィールド反転駆動のように、所与の電圧を基準とした対向電極電圧の極性が、連続する２つの水平走査期間において同一の場合に、前の水平走査期間の階調出力期間のデータ電圧（書き込み電圧）が、次の水平走査期間のデータ線のプリチャージ期間の対向電極電圧のずれ量に大きな影響を及ぼす。従って、上述の対向電極のずれ量に応じて、対向電極電圧の供給能力を制御することで、画質を劣化させることなく低消費電力化を図ることが可能となる。
ところがフィールド反転駆動の場合、前の水平走査期間の階調出力期間のデータ電圧とプリチャージ電圧との大小関係に応じて、対向電極電圧の供給能力制御の補正方向が異なる。
図８に、フィールド反転駆動の場合の対向電極の補正方向の説明図を示す。
例えば前の水平走査期間の階調出力期間のデータ電圧がプリチャージ電圧より高いとき、次の水平走査期間のプリチャージ期間では、データ線の電位が下降することになる。そのため対向電極電圧のずれ量も負側にずれてしまう（Ｄ２）。一方、前の水平走査期間の階調出力期間のデータ電圧がプリチャージ電圧より低いとき、次の水平走査期間のプリチャージ期間では、データ線の電位が上昇することになる。そのため対向電極電圧のずれ量も正側にずれてしまう（Ｄ１）。
従って、フィールド反転駆動の場合、前の水平走査期間の階調出力期間のデータ電圧とプリチャージ電圧との大小関係に応じて、対向電極電圧の供給能力制御を異ならせる必要がある。
なお図７及び図８では、フィールド反転駆動について説明したが、複数の水平走査ライン毎に極性を反転させるＮライン反転駆動において、対向電極電圧の極性が、連続する２つの水平走査期間において同一の場合も同様である。
そこで、本実施形態における電源回路は、所与の電圧を基準とした対向電極電圧の極性が、連続する２つの水平走査期間において同一の場合に、前の水平走査期間の階調出力期間のデータ電圧とプリチャージ電圧との大小関係に応じて、対向電極電圧の供給能力制御を行う。
より具体的には、電源回路１００に、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを生成する高電位側電圧生成回路と、対向電極電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを生成する高電位側電圧生成回路とを具備させ、高電位側電圧生成回路の電流駆動能力、該高電位側電圧生成回路の出力電圧レベル、低電位側電圧生成回路の電流駆動能力及び該低電位側電圧生成回路の出力電圧レベルの少なくとも１つを変化させることで、対向電極電圧の供給能力制御を行う。更に具体的には、高電位側電圧生成回路の電流駆動能力、該高電位側電圧生成回路の出力電圧レベル、低電位側電圧生成回路の電流駆動能力及び該低電位側電圧生成回路の出力電圧レベルの少なくとも１つを変化させることで、対向電極から正の電荷を引き抜いたり（負の電荷を供給したり）、対向電極に正の電荷を供給したり（負の電荷を引き抜いたり）する量を変化させる。こうすることで、ＬＣＤパネルの画質の劣化を招くことなく、電源回路の回路規模を小さくし、低消費電力化を図ることができるようになる。
図９に、本実施形態における電源回路による対向電極電圧の供給能力制御の第１の説明図を示す。
ここでは、所与の電圧を基準とした前記対向電極電圧の極性が、連続する第１及び第２の水平走査期間（複数の水平走査期間）において同一の場合に、同一時間軸上に、データ線に供給されるデータ電圧と、対向電極電圧のずれ量と、理想コモン波形とを示している。
図９では、データ電圧として、ＬＣＤパネル２０のデータ線ＤＬ１〜ＤＬＮの各データ線に供給されるデータ電圧の平均値である平均電圧を採用し、該平均電圧とプリチャージ電圧との大小関係を考える。対向電極は、データ線ＤＬ１〜ＤＬＮと電気的に接続される複数の画素の画素電極と対向し、これらの画素電極と容量結合されるからである。
各水平走査期間には、データ線をプリチャージ電圧ｐＶに設定するためのプリチャージ期間ＰＲＴ１、ＰＲＴ２と、階調データに対応したデータ電圧を該データ線に供給するための階調出力期間ＧＯＴ１、ＧＯＴ２とが設けられる。階調出力期間ＧＯＴ１、ＧＴＯ２は、プリチャージ期間ＰＲＴ１、ＰＲＴ２後の期間ということができる。
データドライバ３０は、第１の水平走査期間のプリチャージ期間ＰＲＴ１においてデータ線ＤＬ１〜ＤＬＮをプリチャージ電圧ｐＶに設定した後、階調出力期間ＧＯＴ１において、データ線の平均電圧として電圧ＡＶ１（ＡＶ１＜ｐＶ）に設定するものとする。プリチャージ期間ＰＲＴ１ではデータ線と電気的に接続される画素電極の電圧が上昇するため、対向電極電圧のずれ量も正側の大きくなり、徐々に０に戻る。そしてプリチャージ電圧ｐＶがデータ線の平均電圧ＡＶ１より高いため、階調出力期間ＧＯＴ１では、データ線の電圧の下降と共に対向電極電圧のずれ量も負側に大きくなり、徐々に０に戻る。
なおデータドライバ３０は、第１の水平走査期間中の階調出力期間ＧＯＴ１後の期間において、データ線の駆動を停止し、データドライバ３０の出力とデータ線ＤＬ１〜ＤＬＮとを電気的に切断するようにしてもよい。
続く第２の水平走査期間のプリチャージ期間ＰＲＴ２において、データドライバ３０は、再びデータ線ＤＬ１〜ＤＬＮをプリチャージ電圧ｐＶに設定する。プリチャージ期間ＰＲＴ２では、データ線の平均電圧ＡＶ１からプリチャージ電圧ｐＶに電位が上昇するため、容量結合された対向電極電圧のずれ量は正側に大きくなった後に０に戻る。この対向電極電圧のずれ量を小さくする（ＰＣＯＮＴ１）ことで、固定的に高い供給能力で対向電極を駆動する必要がなくなるので、結果的に消費電力を低減させることができるようになる。そのため本実施形態の供給能力制御では、第２の水平走査期間のプリチャージ期間において、対向電極から引き抜かれる正の電荷の量を増加させる。
そして階調出力期間ＧＯＴ２では、データドライバ３０は、プリチャージ電圧ｐＶより高い電圧ＡＶ２をデータ線の平均電圧として設定する。このため、階調出力期間ＧＯＴ２では、データ線の電圧の上昇と共に対向電極電圧のずれ量も正側に大きくなり、徐々に０に戻る。この対向電極電圧のずれ量を小さくする（ＰＣＯＮＴ２）ことでも、同様に消費電力を低減させることができるようになる。そのため本実施形態の供給能力制御では、第２の水平走査期間の階調出力期間において、プリチャージ電圧がデータ線の平均電圧より低いとき、プリチャージ電圧と該平均電圧とに応じて、対向電極から引き抜かれる正の電荷の量を増加させる、対向電極電圧の供給能力制御を行うことが望ましい。
なおデータドライバ３０は、第２の水平走査期間中の階調出力期間ＧＯＴ２後の期間においても、データ線の駆動を停止し、データドライバ３０の出力とデータ線ＤＬ１〜ＤＬＮとを電気的に切断するようにしてもよい。
図１０に、本実施形態における電源回路による対向電極電圧の供給能力制御の第２の説明図を示す。
図１０が図９と異なる点は、第２の水平走査期間の階調出力期間ＧＴＯ２の状態である。即ち、図９では、第２の水平走査期間の階調出力期間ＧＴＯ２においてデータ線の平均電圧ＡＶ２がプリチャージ電圧ｐＶより高いのに対し、図１０では、第２の水平走査期間の階調出力期間ＧＴＯ２においてデータ線の平均電圧ＡＶ３がプリチャージ電圧ｐＶより低い。
第２の水平走査期間の階調出力期間ＧＯＴ２において、データドライバ３０は、プリチャージ電圧ｐＶより低い電圧ＡＶ３をデータ線の平均電圧として設定する。このため、階調出力期間ＧＯＴ２では、データ線の電圧の下降と共に対向電極電圧のずれ量も負側に大きくなり、徐々に０に戻る。この対向電極電圧のずれ量を小さくする（ＰＣＯＮＴ３）ことでも、同様に消費電力を低減させることができるようになる。そのため本実施形態の供給能力制御では、第２の水平走査期間の階調出力期間において、プリチャージ電圧がデータ線の平均電圧より高いとき、プリチャージ電圧と該平均電圧とに応じて、対向電極に供給される正の電荷の量を増加させる、対向電極電圧の供給能力制御を行うことが望ましい。
図１１に、本実施形態における電源回路による対向電極電圧の供給能力制御の第３の説明図を示す。
データドライバ３０は、第１の水平走査期間のプリチャージ期間ＰＲＴ１においてデータ線ＤＬ１〜ＤＬＮをプリチャージ電圧ｐＶに設定した後、階調出力期間ＧＯＴ１において、データ線の平均電圧として電圧ＡＶ４（ＡＶ４＞ｐＶ）に設定するものとする。プリチャージ期間ＰＲＴ１ではデータ線と電気的に接続される画素電極の電圧が上昇するため、対向電極電圧のずれ量も正側の大きくなり、徐々に０に戻る。そしてプリチャージ電圧ｐＶがデータ線の平均電圧ＡＶ４より低いため、階調出力期間ＧＯＴ１では、データ線の電圧の上昇と共に対向電極電圧のずれ量も正側に大きくなり、徐々に０に戻る。
なおデータドライバ３０は、第１の水平走査期間中の階調出力期間ＧＯＴ１後の期間において、データ線の駆動を停止し、データドライバ３０の出力とデータ線ＤＬ１〜ＤＬＮとを電気的に切断するようにしてもよい。
続く第２の水平走査期間のプリチャージ期間ＰＲＴ２において、データドライバ３０は、再びデータ線ＤＬ１〜ＤＬＮをプリチャージ電圧ｐＶに設定する。プリチャージ期間ＰＲＴ２では、データ線の平均電圧ＡＶ４からプリチャージ電圧ｐＶに電位が下降するため、容量結合された対向電極電圧のずれ量は負側に大きくなった後に０に戻る。この対向電極電圧のずれ量を小さくする（ＰＣＯＮＴ４）ことで、固定的に高い供給能力で対向電極を駆動する必要がなくなるので、結果的に消費電力を低減させることができるようになる。そのため本実施形態の供給能力制御では、第２の水平走査期間のプリチャージ期間において、対向電極に供給される正の電荷の量を増加させる。
そして階調出力期間ＧＯＴ２では、データドライバ３０は、プリチャージ電圧ｐＶより高い電圧ＡＶ５をデータ線の平均電圧として設定する。このため、階調出力期間ＧＯＴ２では、データ線の電圧の上昇と共に対向電極電圧のずれ量も正側に大きくなり、徐々に０に戻る。この対向電極電圧のずれ量を小さくする（ＰＣＯＮＴ５）ことでも、同様に消費電力を低減させることができるようになる。そのため本実施形態の供給能力制御では、第２の水平走査期間の階調出力期間において、プリチャージ電圧がデータ線の平均電圧より低いとき、プリチャージ電圧と該平均電圧とに応じて、対向電極から引き抜かれる正の電荷の量を増加させる、対向電極電圧の供給能力制御を行うことが望ましい。
なおデータドライバ３０は、第２の水平走査期間中の階調出力期間ＧＯＴ２後の期間においても、データ線の駆動を停止し、データドライバ３０の出力とデータ線ＤＬ１〜ＤＬＮとを電気的に切断するようにしてもよい。
図１２に、本実施形態における電源回路による対向電極電圧の供給能力制御の第４の説明図を示す。
図１２が図１１と異なる点は、第２の水平走査期間の階調出力期間ＧＴＯ２の状態である。即ち、図１１では、第２の水平走査期間の階調出力期間ＧＴＯ２においてデータ線の平均電圧ＡＶ５がプリチャージ電圧ｐＶより高いのに対し、図１２では、第２の水平走査期間の階調出力期間ＧＴＯ２においてデータ線の平均電圧ＡＶ６がプリチャージ電圧ｐＶより低い。
第２の水平走査期間の階調出力期間ＧＯＴ２において、データドライバ３０は、プリチャージ電圧ｐＶより低い電圧ＡＶ６をデータ線の平均電圧として設定する。このため、階調出力期間ＧＯＴ２では、データ線の電圧の下降と共に対向電極電圧のずれ量も負側に大きくなり、徐々に０に戻る。この対向電極電圧のずれ量を小さくする（ＰＣＯＮＴ６）ことでも、同様に消費電力を低減させることができるようになる。そのため本実施形態の供給能力制御では、第２の水平走査期間の階調出力期間において、プリチャージ電圧がデータ線の平均電圧より高いとき、プリチャージ電圧と該平均電圧とに応じて、対向電極に供給される正の電荷の量を増加させる、対向電極電圧の供給能力制御を行うことが望ましい。
本実施形態では、各水平走査期間の階調出力期間のデータ線ＤＬ１〜ＤＬＮの平均電圧を、各水平走査期間における１走査ラインのドット数分の階調データにより求められる評価値に関連付ける。この評価値に基づいてデータ線の平均電圧を予測できるので、プリチャージ電圧ｐＶの電圧レベルが既知であれば、上述のように対向電極電圧の供給能力制御を行うことができる。従って、本実施形態では、該評価値に基づいて、上述のように対向電極電圧の供給能力制御を行うことができる。
図１３に、本実施形態における電源回路を含む電源供給能力制御システムの構成例を示す。
図１３において、図１又は図２と同一部分には同一符号を付し、適宜説明を省略する。この電源供給能力制御システムでは、電源回路１００が、例えばデータドライバ３０の電源電圧ＶＤＤ、ＶＳＳを供給する。電源回路１００は、データドライバ３０からの極性反転信号ＰＯＬに同期して対向電極電圧ＶＣＯＭの極性を反転させる。更に電源回路１００は、データドライバ３０からの評価値を受け付け、該評価値に基づいて対向電極電圧ＶＣＯＭの供給能力を変化させる。
この評価値としては、１走査ライン分の階調データ（ラインデータ）に基づいて求められる値（ライン値）を採用できる。例えばデータ線ＤＬ１〜ＤＬＮの平均電圧を、当該水平走査期間における１走査ライン分の階調データを基に予測し、対向電極電圧ＶＣＯＭの供給能力を変化させる。また、１走査ラインのドット数分の階調データではなく、１走査ラインの一部のドット数分の階調データを含むラインデータにより求められる値（ライン値）を、評価値として採用してもよい。
以下、このような制御を実現するデータドライバ３０及び電源回路１００について説明する。
２．１ データドライバ
図１４に、図１のデータドライバ３０の構成例のブロック図を示す。
データドライバ３０は、データラッチ２００、ラインラッチ２１０、レベルシフタ（Level Shifter：Ｌ／Ｓ）２２０、基準電圧発生回路２３０、ＤＡＣ（Digital/Analog Converter）（広義には、電圧選択回路）２４０、駆動回路２５０を含む。
データラッチ２００は、各フリップフロップがデータドライバ３０の各出力線に対応して設けられ、各フリップフロップが直列に接続された複数のフリップフロップを含む。各フリップフロップには階調データが取り込まれ、該階調データに対応した電圧が各出力線に供給される。このような階調データは、表示コントローラ３８から画素単位（又は１ドット単位）でシリアルに、ドットクロックＤＣＫに同期して入力される。そしてデータラッチ２００は、この階調データを、ドットクロックＤＣＫに同期してシフトすることで、例えば一水平走査分の階調データを取り込むことができる。この際、ドットクロックＤＣＫは、表示コントローラ３８から供給される。１画素が、それぞれ６ビットのＲ信号、Ｇ信号及びＢ信号により構成される場合、１画素（＝３ドット）は１８ビットで構成される。
ラインラッチ２１０もまた、各フリップフロップが各出力線に対応して設けられた複数のフリップフロップを含む。そして、データラッチ２００に取り込まれた階調データが、水平同期信号ＨＳＹＮＣの変化タイミングでラインラッチ２１０にラッチされる。
Ｌ／Ｓ２２０は、それぞれが各出力線に対応して設けられた複数のレベル変換回路を含む。各レベル変換回路は、例えば１．８ボルトのロジック電圧で振幅する階調データの信号を、例えば５ボルトの電圧で振幅するように電圧レベルを変換する。
基準電圧発生回路２３０は、各基準電圧が階調データにより表される各階調値に対応する複数の基準電圧を生成する。より具体的には、基準電圧発生回路２３０は、高電位側の電源電圧ＶＤＤと低電位側の電源電圧ＶＳＳとに基づいて、各基準電圧が、例えば６ビット構成の各階調データに対応する複数の基準電圧Ｖ０〜Ｖ６３を生成できる。高電位側の電源電圧ＶＤＤと低電位側の電源電圧ＶＳＳは、例えば電源回路１００によって生成される。
ＤＡＣ２４０は、それぞれが各出力線に対応して設けられた複数のＲＯＭデコーダ回路を含む。各ＲＯＭデコーダ回路は、基準電圧発生回路２３０からの基準電圧Ｖ０〜Ｖ６３の１つを、Ｌ／Ｓ２２０のレベル変換回路によって電圧レベルが変換された階調データの信号に基づいて選択する。これにより、ＤＡＣ２４０は、階調データに対応したデータ電圧を、出力線毎に生成できる。
駆動回路２５０は、各出力線がＬＣＤパネル２０の各データ線に接続される複数の出力線を駆動する。より具体的には、駆動回路２５０は、それぞれが各出力線に対応して設けられた複数のインピーダンス変換回路を含む。複数のインピーダンス変換回路は、ＤＡＣ２４０によって出力線毎に生成されたデータ電圧に基づいて、複数の出力線を駆動する。各インピーダンス変換回路は、ボルテージフォロワ接続された演算増幅器により構成される。
このような構成のデータドライバ３０は、データラッチ２００で取り込まれた例えば一水平走査分の階調データが、ラインラッチ２１０でラッチされる。ラインラッチ２１０でラッチされた階調データを用いて、１出力線毎に、データ電圧が生成される。そして、駆動回路２５０が、ＤＡＣ２４０によって生成されたデータ電圧に基づいて各出力線を駆動する。
図１５に、基準電圧発生回路２３０、ＤＡＣ２４０、駆動回路２５０の構成の概要を示す。ここでは、駆動回路２５０の１出力線についての構成のみを示すが、他の出力線についても同様である。図１５では、駆動回路２５０のうちデータ線ＤＬ１を駆動する駆動回路２５０−１の構成のみを示している。
基準電圧発生回路２３０では、高電位側の電源電圧ＶＤＤと低電位側の電源電圧ＶＳＳとの間に、抵抗回路が接続される。そして、基準電圧発生回路２３０は、電源電圧ＶＤＤ、ＶＳＳの間の電圧を抵抗回路により分割した複数の分割電圧を、基準電圧Ｖ０〜Ｖ６３として生成する。なお、極性反転駆動の場合、実際には正極性の場合と負極性の場合とで電圧が対称とならないため、正極性用の基準電圧と負極性用の基準電圧とが生成される。図１５では、その一方を示している。
ＤＡＣ２４０−１は、ＲＯＭデコーダ回路により実現できる。ＤＡＣ２４０−１は、６ビットの階調データに基づいて、基準電圧Ｖ０〜Ｖ６３のうちいずれか１つを選択して選択電圧Ｖｓｅｌとしてインピーダンス変換回路ＤＲＶ−１に出力する。なお、他のインピーダンス変換回路ＤＲＶ−２〜ＤＲＶ−Ｎに対しても、同様に、対応する６ビットの階調データに基づいて選択された電圧が出力される。
ＤＡＣ２４０−１は、反転回路２４２−１を含む。反転回路２４２−１は、極性反転信号ＰＯＬに基づいて階調データの各ビットのデータを反転する。そして、ＲＯＭデコーダ回路には、６ビットの階調データＤ０〜Ｄ５と、６ビットの駆動用反転階調データＸＤ０〜ＸＤ５とが入力される。駆動用反転階調データＸＤ０〜ＸＤ５は、階調データＤ０〜Ｄ５の各ビットのデータを論理反転したものである。そして、ＲＯＭデコーダ回路において、基準電圧発生回路２３０により生成された多値の基準電圧Ｖ０〜Ｖ６３のうちのいずれか１つが階調データＤ０〜Ｄ５及び駆動用反転階調データＸＤ０〜ＸＤ５に基づいて選択される。
例えば極性反転信号ＰＯＬがＨレベルのとき、６ビットの階調データＤ０〜Ｄ５「００００１０」（＝２）に対応して、基準電圧Ｖ２が選択される。また例えば極性反転信号ＰＯＬがＬレベルのとき、階調データＤ０〜Ｄ５を反転した駆動用反転階調データＸＤ０〜ＸＤ５を用いて基準電圧を選択する。即ち、駆動用反転階調データＸＤ０〜ＸＤ５が「１１１１０１」（＝６１）となり、基準電圧Ｖ６１が選択される。
このようにしてＤＡＣ２４０−１により選択された選択電圧Ｖｓｅｌは、インピーダンス変換回路ＤＲＶ−１に供給される。そして、インピーダンス変換回路ＤＲＶ−１は、選択電圧Ｖｓｅｌに基づいて出力線ＯＬ−１を駆動する。このとき電源回路１００は、上述したように、極性反転信号ＰＯＬに同期して対向電極電圧ＶＣＯＭを変化させる。こうして、液晶に印加される電圧の極性を反転させて駆動する。
なお駆動回路２５０−１は、プリチャージ回路を含む。プリチャージ回路は、一端にプリチャージ電圧が供給され、他端がインピーダンス変換回路ＤＲＶ−１の出力に接続されたスイッチ回路を含む。図１５では、プリチャージ電圧ｐＶ１又はプリチャージ電圧ｐＶ２のいずれかに設定できるようになっているが、いずれか１つでもよい。或いは、スイッチ回路の一端に供給されるプリチャージ電圧を変更できるようにしても良い。
そして、プリチャージ回路のスイッチ回路は、図示しないプリチャージ制御信号によりオンオフ制御され、プリチャージ期間においていずれかのスイッチ回路がオンに設定される。このときインピーダンス変換回路ＤＲＶ−１の出力は、イネーブル信号ｅｎ３によりハイインピーダンス状態に設定される。階調出力期間では、プリチャージ回路のスイッチ回路がオフに設定され、インピーダンス変換回路ＤＲＶ−１が、イネーブル信号ｅｎ３により、出力線ＯＬ−１を駆動する。
また図１４に示すデータドライバ３０は、更にライン値演算回路２６０、ライン値出力部２７０を含むことができる。ライン値演算回路２６０は、電源回路１００に供給する評価値として、表示コントローラ３８からの階調データに基づいてライン値を生成する。ライン値出力部２７０は、バッファを有し、ライン値演算回路２６０によって生成されたライン値の出力タイミングを調整して、出力タイミングを調整した後のライン値を電源回路１００に供給する。この出力タイミングを調整することにより、画素電極の印加電圧に対応した１走査ライン分の階調データ（ラインデータ）に関連付けて、電源回路１００の対向電極電圧ＶＣＯＭを変化させることができる。
なお図１４ではデータドライバ３０と電源回路１００が独立して設けられているものとして説明したが、図１４のデータドライバ３０が電源回路１００を内蔵させてもよい。
２．２ 評価方法
本実施形態では、画素電極の印加電圧に対応した１走査ライン分の階調データ（ラインデータ）に関連付けて、電源回路１００の対向電極電圧ＶＣＯＭを変化させる。
以下に述べる実施形態では、図１４のライン値演算回路２６０が上記のラインデータを、評価値としてのライン値に変換する。そして電源回路１００は、該ライン値に基づいてデータ線ＤＬ１〜ＤＬＮの平均電圧を予測（評価）し、その予測結果（評価結果）に基づいて対向電極電圧ＶＣＯＭの供給能力を変化させる制御を行う。こうすることで、電源回路１００の無駄な消費電流の削減を図る。
図１６に、１ドット当たりの階調データの構成例を示す。
図１６では、データ線ＤＬ１（出力線ＯＬ−１）に供給される電圧に対応する階調データの構成例を示している。データ線ＤＬ１には、１画素を構成するＲ成分の階調データＲ１に対応した電圧が供給される。
階調データＲ１がｊ（ｊは２以上の整数）ビットで構成されるものとする。この場合、階調データＲ１の上位ｋ（ｋ＜ｊ、ｋは自然数）ビットのデータは、階調データＲ１のＭＳＢ（Most Significant Bit）を含み、ＭＳＢ側から上位ｋビット分のデータＵＲ１である。また階調データＲ１の最上位ビットはｋが１の場合であり、図１６のＭＳＢのデータＭＲ１である。
図１７に、図１４のライン値演算回路２６０の演算処理の一例を説明する図を示す。
図１７では、１画素が３ドットにより構成され、１走査ライン分の画素数２４０（＝７２０ドット）であるものとする。
本実施形態では、駆動回路２５０−１が、１画素を構成するＲ成分の階調データＲ１に基づいてデータ線ＤＬ１を駆動する。駆動回路２５０−２が、１画素を構成するＧ成分の階調データＧ１に基づいてデータ線ＤＬ２を駆動する。駆動回路２５０−３が、１画素を構成するＢ成分の階調データＢ１に基づいてデータ線ＤＬ３を駆動する。画素Ｐ１分の階調データは、階調データＲ１、Ｇ１、Ｂ１により構成される。
同様に駆動回路２５０−４が、１画素を構成するＲ成分の階調データＲ２に基づいてデータ線ＤＬ４を駆動する。駆動回路２５０−５が、１画素を構成するＧ成分の階調データＧ２に基づいてデータ線ＤＬ５を駆動する。駆動回路２５０−６が、１画素を構成するＢ成分の階調データＢ２に基づいてデータ線ＤＬ６を駆動する。画素Ｐ２分の階調データは、階調データＲ２、Ｇ２、Ｂ２により構成される。
更に、同様に、駆動回路２５０−７１８が、１画素を構成するＲ成分の階調データＲ２４０に基づいてデータ線ＤＬ７１８を駆動する。駆動回路２５０−７１９が、１画素を構成するＧ成分の階調データＧ２４０に基づいてデータ線ＤＬ７１９を駆動する。駆動回路２５０−７２０が、１画素を構成するＢ成分の階調データＢ２４０に基づいてデータ線ＤＬ７２０を駆動する。画素Ｐ２４０分の階調データは、階調データＲ２４０、Ｇ２４０、Ｂ２４０により構成される。
例えばライン値演算回路２６０は、１走査ラインのドット数（＝７２０）分の階調データの各階調データを順次加算した総和値ＴＯＴＡＬ１をライン値として求める。例えばライン値演算回路２６０が加算器とレジスタとを備え、シリアルに入力される階調データを順次加算してレジスタに格納し、該レジスタの値と次の階調データとを加算するという動作を繰り返す。この場合、総和値ＴＯＴＡＬ１は、次の式で表すことができる。
TOTAL1=R1+G1+B1+R2+G2+B2+・・・+R240+G240+B240 （１）
また、例えばライン値演算回路２６０は、１走査ラインのドット数（＝７２０）分の階調データの各階調データの上位ｋビットのデータを順次加算した総和値ＴＯＴＡＬ２をライン値として求めてもよい。この場合、総和値ＴＯＴＡＬ２は、次の式で表すことができる。
TOTAL2=UR1+UG1+UB1+UR2+UG2+UB2+・・・+UR240+UG240+UB240 （２）
或いはまた、例えばライン値演算回路２６０は、１走査ラインのドット数（＝７２０）分の階調データの各階調データの最上位ビット（ｋ＝１）のデータを順次加算した総和値ＴＯＴＡＬ３をライン値として求めてもよい。この場合、総和値ＴＯＴＡＬ３は、次の式で表すことができる。
TOTAL3=MR1+MG1+MB1+MR2+MG2+MB2+・・・+MR240+MG240+MB240 （３）
以上のような総和値ＴＯＴＡＬ１、ＴＯＴＡＬ２、ＴＯＴＡＬ３は、１走査ラインの画素電極に印加される電圧の平均値に対応付けることができ、対向電極電圧ＶＣＯＭを供給する能力を上げる必要があるか、下げても電圧レベルが変動しないかを判断する材料にできる。
なお総和値として、１走査ラインのドット数分の階調データのうち一部のドット数分の階調データ、該階調データの上位ビット或いは最上位ビットを順次加算することにより得られる値を採用することも可能である。
なお図１７では、ＬＣＤパネル２０がノーマリブラックの場合にライン値演算回路２６０がライン値を求める例について示している。ノーマリブラックの場合、各ドットの階調データの値が大きくなればなるほど、液晶の印加電圧が大きくなる。
これに対してＬＣＤパネル２０がノーマリホワイトの場合は、ライン値演算回路２６０は次のようにライン値を求めることができる。
図１８に、図１４のライン値演算回路２６０の演算処理の他の例を説明する図を示す。
図１７がノーマリブラックのＬＣＤパネル２０の場合のライン値の処理例を示しているのに対し、図１８ではノーマリホワイトのＬＣＤパネル２０の場合のライン値の処理例を示している。なお図１８では、例えば階調データＲ１の１の補数又は２の補数を反転階調データＸＲ１として示している。
ＬＣＤパネル２０がノーマリホワイトの場合、各ドットの階調データの値が大きくなればなるほど、液晶の印加電圧が小さくなる。そのため、ライン値が大きいほど対向電極電圧の供給能力が必要と考えるためには、ライン値演算回路２６０が各ドットの階調データの少なくとも一部を順次加算する場合、階調データの１の補数又は２の補数を順次加算すればよい。この場合も、ライン値は、各ドットの階調データを順次加算して求められる値ということができる。
例えばライン値演算回路２６０は、１走査ラインのドット数（＝７２０）分の階調データの各階調データを順次加算した総和値ＴＯＴＡＬ４をライン値として求めてもよい。この場合、総和値ＴＯＴＡＬ４は、次の式で表すことができる。
TOTAL4=XR1+XG1+XB1+XR2+XG2+XB2+・・・+XR240+XG240+XB240 （４）
また、例えばライン値演算回路２６０は、１走査ラインのドット数（＝７２０）分の階調データの各階調データの上位ｋビットのデータを順次加算した総和値ＴＯＴＡＬ５をライン値として求めてもよい。この場合、例えば階調データＲ１の上位ｋビットのデータの１の補数又は２の補数を反転階調データＸＵＲ１として示し、総和値ＴＯＴＡＬ５は、次の式で表すことができる。
TOTAL5=XUR1+XUG1+XUB1+XUR2+XUG2+XUB2+・・・+XUR240+XUG240+XUB240 （５）
或いはまた、例えばライン値演算回路２６０は、１走査ラインのドット数（＝７２０）分の階調データの各階調データの最上位ビット（ｋ＝１）のデータを順次加算した総和値ＴＯＴＡＬ６をライン値として求めてもよい。この場合、例えば階調データＲ１の最上位ビットのデータの１の補数又は２の補数を反転階調データＸＭＲ１として示し、総和値ＴＯＴＡＬ６は、次の式で表すことができる。
TOTAL6=XMR1+XMG1+XMB1+XMR2+XMG2+XMB2+・・・+XMR240+XMG240+XMB240 （６）
以上のような総和値ＴＯＴＡＬ４、ＴＯＴＡＬ５、ＴＯＴＡＬ６は、１走査ラインの画素電極に印加される電圧の平均値に対応付けることができ、対向電極電圧ＶＣＯＭを供給する能力を上げる必要があるか、下げても電圧レベルが変動しないかを判断する材料にできる。
２．３ 電源回路
図１９に、図１の電源回路１００の構成例を示す。
電源回路１００は、電気光学物質を挟んで画素電極と対向する対向電極に対向電極電圧ＶＣＯＭを供給する。電源回路１００は、ＶＣＯＭＨ生成回路（高電位側電圧生成回路）１１０とＶＣＯＭＬ生成回路（低電位側電圧生成回路）１２０とを含む。ＶＣＯＭＨ生成回路１１０は、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを生成する。ＶＣＯＭＬ生成回路１２０は、対向電極電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを生成する。そして電源回路１００は、高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの１つを、対向電極電圧ＶＣＯＭとして交互に対向電極ＣＯＭに供給する。
また電源回路１００は、更に切替回路１３０を含むことができる。この場合、切替回路１３０が、高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの１つを対向電極電圧ＶＣＯＭとして、交互に対向電極ＣＯＭに供給する。切替回路１３０は、Ｐ型（第１導電型）の出力用金属酸化膜（Metal-Oxide-Semiconductor：ＭＯＳ）トランジスタ（以下、ＭＯＳトランジスタを単にトランジスタと略す）ＯＴｒｐ１とＮ型の出力用トランジスタＯＴｒｎ１とを含むことができる。出力用トランジスタＯＴｒｐ１のソースには高電位側電圧ＶＣＯＭＨが供給され、ドレインは出力用トランジスタＯＴｒｎ１のドレインが接続される。出力用トランジスタＯＴｒｐ１のゲートには、ゲート信号ＩＮＰが供給される。出力用トランジスタＯＴｒｎ１のソースには低電位側電圧ＶＣＯＭＬが供給される。出力用トランジスタＯＴｒｎ１のゲートには、ゲート信号ＩＮＮが供給される。出力用トランジスタＯＴｒｐ１のドレイン電圧（出力用トランジスタＯＴｒｎ１のドレイン電圧）が、対向電極電圧ＶＣＯＭとして出力される。
図２０に、図１９のゲート信号ＩＮＰ、ＩＮＮのタイミングの一例を示す。
出力用トランジスタＯＴｒｐ１は、ゲート信号ＩＮＰがＬレベルのとき導通状態に設定され、ゲート信号ＩＮＰがＨレベルのとき非導通状態に設定される。出力用トランジスタＯＴｒｎ１は、ゲート信号ＩＮＮがＬレベルのとき非導通状態に設定され、ゲート信号ＩＮＮがＨレベルのとき導通状態に設定される。
このとき出力用トランジスタＯＴｒｐ１、ＯＴｒｎ１が同時に導通状態に設定されないように（出力用トランジスタＯＴｒｐ１、ＯＴｒｎ１の一方又は両方が非導通状態に設定されるように）、ゲート信号ＩＮＰ、ＩＮＮが生成される。またゲート信号ＩＮＰがＨレベルからＬレベルに変化する期間が、ゲート信号ＩＮＮがＨレベルからＬレベルに変化する期間と重複しないように、ゲート信号ＩＮＰ、ＩＮＮが生成される。更に、ゲート信号ＩＮＰがＬレベルからＨレベルに変化する期間が、ゲート信号ＩＮＮがＬレベルからＨレベルに変化する期間と重複しないように、ゲート信号ＩＮＰ、ＩＮＮが生成される。
こうすることで、出力用トランジスタＯＴｒｐ１のソースと出力用トランジスタＯＴｒｎ１のソースとが電気的に接続される事態を回避し、消費電流を削減できる。
図１９に示す電源回路１００は、画素電極の印加電圧に対応する各ドットの階調データを１走査ラインのドット数分含むラインデータにより求められるライン値に応じて、ＶＣＯＭＨ生成回路（高電位側電圧生成回路）１１０の電流駆動能力及び出力電圧レベルの少なくとも１つを変化させることで、対向電極電圧ＶＣＯＭの供給能力制御を行う。或いはまた電源回路１００は、画素電極の印加電圧に対応する各ドットの階調データを１走査ラインのドット数分含むラインデータにより求められるライン値に応じて、ＶＣＯＭＬ生成回路（低電位側電圧生成回路）１２０の電流駆動能力及び出力電圧レベルの少なくとも１つを変化させることで、対向電極電圧ＶＣＯＭの供給能力制御を行う。即ち電源回路１００は、ライン値に応じて、ＶＣＯＭＨ生成回路（高電位側電圧生成回路）１１０の電流駆動能力、ＶＣＯＭＨ生成回路１１０の出力電圧レベル、ＶＣＯＭＬ生成回路（低電位側電圧生成回路）１２０の電流駆動能力、ＶＣＯＭＬ生成回路１２０の出力電圧レベルのうちの少なくとも１つを変化させることで、対向電極電圧ＶＣＯＭの供給能力制御を行うということができる。
これらの電流駆動能力を変化させることで、対向電極から引き抜かれる電荷量や、対向電極に供給される電荷量を変化させることができる。またこれらの出力電圧レベルを変化させることによっても、対向電極から引き抜かれる電荷量や、対向電極に供給される電荷量を変化させることができる。
電源回路１００は、電源供給制御回路１５０を含むことができる。電源供給制御回路１５０は、対向電極電圧ＶＣＯＭの供給能力制御を行う。電源供給制御回路１５０は、上記供給能力制御を行うための供給能力制御信号を生成することができる。より具体的には、電源供給制御回路１５０は、データドライバ３０からのライン値に応じて、上記の供給能力制御信号を生成することができる。電源供給制御回路１５０は、例えば電源供給能力設定レジスタ１６０の設定値に基づいて、供給能力制御信号を生成する。電源供給能力設定レジスタ１６０には、データドライバ３０からのライン値に対応して、出力すべき供給能力制御信号やその出力タイミング等の制御情報が記憶される。
対向電極電圧ＶＣＯＭの供給能力制御信号は、ゲート信号ＴＲＰ１、ＴＲＰ２、ＩＮＰ、ＩＮＮ、ＴＲＮ１、ＴＲＮ２、電圧生成制御信号ＣＮＴＨ、ＣＮＴＬを含む。電圧生成制御信号ＣＮＴＨは、高電位側電圧ＶＣＯＭＨを生成するための高電位側入力電圧ＬＥＶＩＮＰ、電流駆動能力制御信号ＢＯＯＳＴＰ、スルーレート制御信号ＶＲＥＦＮ１、ＶＲＥＦＮ２、駆動電流源制御信号ＲＥＦＮを含む。電圧生成制御信号ＣＮＴＬは、低電位側電圧ＶＣＯＭＬを生成するための低電位側入力電圧ＬＥＶＩＮＮ、電流駆動能力制御信号ＢＯＯＳＴＮ、スルーレート制御信号ＶＲＥＦＰ１、ＶＲＥＦＰ２、駆動電流源制御信号ＲＥＦＰを含む。
また電源回路１００は、ソースにＶＣＯＭ生成回路（高電位側電圧生成回路）１１０の高電位側電源電圧ＶＯＵＴが供給され、ドレインに切替回路１３０の出力（広義には、対向電極と電気的に接続される信号線）が電気的に接続されるＰ型（第１導電型）の第１の補助トランジスタを少なくとも１つ含んでもよい。そして、ライン値に応じて、第１の補助トランジスタのゲート電圧を制御することで、上記供給能力制御を行うようにしてもよい。こうすることで、電源回路１００の電流駆動能力を高めたり、該電流駆動能力を低くしたりすることができるようになる。なお図１９では、第１の補助トランジスタとして、Ｐ型のトランジスタＣＴｒｐ１、ＣＴｒｐ２が並列に設けられ、ゲート信号ＴＲＰ１、ＴＲＰ２により制御される。
更に電源回路１００は、ソースにＶＣＯＭＬ生成回路（低電位側電圧生成回路）１２０の低電位側電源電圧ＶＯＵＴＭが供給され、ドレインに切替回路１３０の出力（広義には、対向電極と電気的に接続される信号線）が電気的に接続されるＮ型（第２導電型）の第２の補助トランジスタを少なくとも１つ含んでもよい。そして、ライン値に応じて、第２の補助トランジスタのゲート電圧を制御することで、上記供給能力制御を行うようにしてもよい。こうすることで、電源回路１００の電流駆動能力を高めたり、該電流駆動能力を低くたりすることができるようになる。なお図１９では、第２の補助トランジスタとして、Ｎ型のトランジスタＣＴｒｎ１、ＣＴｒｎ２が並列に設けられ、ゲート信号ＴＲＮ１、ＴＲＮ２により制御される。
更に電源回路１００は、ＶＣＯＭＨ生成回路１１０（高電位側電圧生成回路）が、高電位側入力電圧に基づいて高電位側電圧ＶＣＯＭＨを出力する第１の演算増幅器を含むことができる。そして対向電極電圧ＶＣＯＭの供給能力制御を行う際に、ライン値に応じて、第１の演算増幅器の電流駆動能力及びスルーレートの少なくとも１つを変化させるようにしてもよい。また、ライン値に応じて、高電位側入力電圧を変化させることで高電位側電圧ＶＣＯＭＨを変化させるようにしてもよい。或いはまた、ライン値に応じて、第１の演算増幅器の動作電流を停止又は制限すると共に、第１の演算増幅器の入力及び出力を電気的に接続するようにしてもよい。
更にまた電源回路１００は、ＶＣＯＭＬ生成回路１２０（低電位側電圧生成回路）が、低電位側入力電圧に基づいて低電位側電圧ＶＣＯＭＬを出力する第２の演算増幅器を含むことができる。そして上記供給能力制御を行う際に、ライン値に応じて、第２の演算増幅器の電流駆動能力及びスルーレートの少なくとも１つを変化させるようにしてもよい。また、ライン値に応じて、低電位側入力電圧を変化させることで低電位側電圧ＶＣＯＭＬを変化させるようにしてもよい。或いはまた、ライン値に応じて、第２の演算増幅器の動作電流を停止又は制限すると共に、第２の演算増幅器の入力及び出力を電気的に接続するようにしてもよい。
図１９において、高電位側電源電圧ＶＯＵＴ及び低電位側電源電圧ＶＯＵＴＭは、電源回路１００の電源電圧生成回路１４０によって生成される。より具体的には、電源電圧生成回路１４０が、高電位側電源電圧生成回路（第１のチャージポンプ回路）１４２と低電位側電源電圧生成回路（第２のチャージポンプ回路）１４４とを含む。そして、高電位側電源電圧生成回路１４２が、電源電圧ＶＤＤ、ＶＳＳに基づいて高電位側電源電圧ＶＯＵＴを生成する。また低電位側電源電圧生成回路１４４が、電源電圧ＶＤＤ、ＶＳＳに基づいて低電位側電源電圧ＶＯＵＴＭを生成する。
高電位側電源電圧生成回路１４２は、第１のチャージクロックに同期したチャージポンプ動作により、電源電圧ＶＳＳを基準に、電源電圧ＶＤＤ、ＶＳＳの間の電圧を、高電位の方向（正方向）に昇圧した高電位側電源電圧ＶＯＵＴを生成する。この場合、ライン値に応じて第１のチャージクロックを停止又はその周波数を低減させることで、対向電極電圧ＶＣＯＭの供給能力制御を行うようにしてもよい。
低電位側電源電圧生成回路１４４は、第２のチャージクロックに同期したチャージポンプ動作により、電源電圧ＶＳＳを基準に、電源電圧ＶＤＤ、ＶＳＳの間の電圧を、低電位の方向（負方向）に昇圧（降圧）した低電位側電源電圧ＶＯＵＴＭを生成する。この場合、ライン値に応じて第２のチャージクロックを停止又はその周波数を低減させることで、上記供給能力制御を行うようにしてもよい。
図２１に、図１９の電源電圧生成回路１４０の動作例の模式的な説明図を示す。
高電位側電源電圧生成回路１４２は、第１のチャージクロックに同期したチャージポンプ動作により、０ボルトの電位（＝ＶＳＳ）を基準に、電源電圧ＶＤＤ、ＶＳＳの間の電圧である３ボルトを、高電位方向に２倍昇圧した６ボルトの高電位側電源電圧ＶＯＵＴを生成する。
低電位側電源電圧生成回路１４４は、第２のチャージクロックに同期したチャージポンプ動作により、０ボルトの電位（＝ＶＳＳ）を基準に、電源電圧ＶＤＤ、ＶＳＳの間の電圧である３ボルトを、低電位方向に１倍（＝−１倍）昇圧した−３ボルトの低電位側電圧ＶＯＵＴＭを生成する。
なお、図１９では、第１及び第２のチャージクロックを共通化して、高電位側電源電圧生成回路１４２及び低電位側電源電圧生成回路１４４は、１つのチャージクロックＣＫに同期したチャージポンプ動作を行うようにしている。
電源回路１００には、データドライバ３０から図１７又は図１８に示すライン値が供給される。この場合、電源回路１００は、各ドットの階調データが画素電極の印加電圧に対応する１走査ラインのドット数分の階調データの各階調データを順次加算した総和値に応じて、ＶＣＯＭＨ生成回路１１０の電流駆動能力及び出力電圧レベルの少なくとも１つ、又はＶＣＯＭＬ生成回路１２０の電流駆動能力及び出力電圧レベルの少なくとも１つを変化させるようにしてもよい。
また電源回路１００は、上記供給能力制御の少なくとも１つを、ライン値に基づいて求められる期間だけ行うようにすることも可能である。
各ドットの階調データがｊ（ｊは２以上の整数）ビットの場合、上述した総和値は、１走査ラインのドット数分の階調データの各階調データの上位ｋ（ｋ＜ｊ、ｋは自然数）ビットのデータを順次加算した値であってもよい。更には、このｋが１である総和値であってもよい。
以下、図１９の電源回路１００の構成要部について具体的に説明する。
図２２に、図１９の電源電圧生成回路１４０の構成例の回路図を示す。
高電位側電源電圧生成回路１４２は、レベルシフタＬＳＨ、インバータＩＮＶＨ１、ＩＮＶＨ２、スイッチングトランジスタｐＴｒ１、ｐＴｒ２を含む。図２２において、フライングキャパシタＦＣＨ及びストレージキャパシタＣｓＨは、電源回路１００の外部に接続されるが、これらキャパシタの少なくとも１つを電源回路１００（高電位側電源電圧生成回路１４２）に内蔵させてもよい。
図２３に、高電位側電源電圧生成回路１４２の動作を説明するタイミング図を示す。
レベルシフタＬＳＨには、電源電圧ＶＤＤ、ＶＳＳの間の電圧を振幅電圧とするチャージクロックＣＫが供給される。そして、レベルシフタＬＳＨを構成する２つのＮ型トランジスタのうち一方が導通状態になったとき、他方が非導通状態になる。例えばチャージクロックＣＫがゲートに供給されるＮ型トランジスタのドレイン電流が発生するように、Ｐ型トランジスタのドレイン電圧が定まる。レベルシフタＬＳＨの出力信号の論理レベルが、インバータＩＮＶＨ１で反転し、出力信号ＬＳＯとなる。出力信号ＬＳＯは、インバータＩＮＶＨ２により、その論理レベルが再度反転する。出力信号ＬＳＯは、Ｐ型トランジスタｐＴｒ１のゲートに供給される。出力信号ＬＳＯの反転信号は、Ｐ型トランジスタｐＴｒ２のゲートに供給される。
出力信号ＬＳＯの論理レベルがＨレベルの期間をＰＨ１、該論理レベルがＬレベルの期間をＰＨ２とする。期間ＰＨ１では、トランジスタｐＴｒ１が非導通状態、トランジスタｐＴｒ２が導通状態になる。そのため、フライングキャパシタＦＣＨの一端には反転チャージクロックＣＫＸの電圧ＶＳＳ、他端には電圧ＶＤＤが供給される。期間ＰＨ２では、トランジスタｐＴｒ１が導通状態、トランジスタｐＴｒ２が非導通状態になる。そのため、フライングキャパシタＦＣＨの一端には反転チャージクロックＣＫＸの電圧ＶＤＤが供給され、他端は高電位側出力電源線と電気的に接続される。フライングキャパシタＦＣＨには、期間ＰＨ１において電源電圧ＶＤＤ、ＶＳＳの間の電圧に対応する電荷が蓄積されているため、期間ＰＨ２において高電位側出力電源線の電圧が電圧ＶＤＤ×２となる。この高電位側出力電源線の電圧が、電圧ＶＯＵＴとして出力される。高電位側出力電源線の電圧レベルは、期間ＰＨ１においても、ストレージキャパシタＣｓＨによって保持される。
低電位側電源電圧生成回路１４４は、レベルシフタＬＳＬ、インバータＩＮＶＬ１、ＩＮＶＬ２、スイッチングトランジスタｎＴｒ１、ｎＴｒ２を含む。図２２において、フライングキャパシタＦＣＬ及びストレージキャパシタＣｓＬは、電源回路１００の外部に接続されるが、これらキャパシタの少なくとも１つを電源回路１００（低電位側電源電圧生成回路１４４）に内蔵させてもよい。
低電位側電源電圧生成回路１４４の動作は、高電位側電源電圧生成回路１４２と同様のチャージポンプ動作であるため、詳細な説明を省略する。低電位側電源電圧生成回路１４４は、フライングキャパシタＦＣＬには、電源電圧ＶＤＤ、ＶＳＳの間の電圧に対応する電荷が蓄積されているため、電圧ＶＳＳを基準に負方向の電圧ＶＯＵＴＭを低電位側出力電源線に供給する。低電位側出力電源線の電圧が、電圧ＶＯＵＴＭとなり、その電圧レベルは、ストレージキャパシタＣｓＬによって保持される。
このような構成の高電位側電源電圧生成回路１４２及び低電位側電源電圧生成回路１４４では、上記のライン値に応じてチャージクロックが停止又はその周波数を低減させる制御が行われる。こうすることで、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬの電圧供給能力を変化させて、対向電極電圧ＶＣＯＭの供給能力制御を実現させる。
図２４（Ａ）、図２４（Ｂ）に、図２２の電源電圧生成回路１４０のチャージクロックの制御を実現する構成例を示す。
図２４（Ａ）は、上記のライン値に基づいて生成されるマスク信号ＭＡＳＫによってオリジナルクロックＣＫＯのマスク制御を行う構成を示している。この場合、マスク信号ＭＡＳＫにより、チャージクロックＣＫの動作又はその停止が制御される。
図２４（Ｂ）は、上記のライン値に基づいて生成されるセレクト信号ＳＥＬＣによって、チャージクロックＣＫの周波数低減制御を行う構成を示している。分周器ＤＩＶは、オリジナルクロックＣＫＯの周波数をＳ（Ｓは２以上の数）分の１に分周する。そして、セレクト信号ＳＥＬＣに基づいて選択された、オリジナルクロックＣＫＯ及び分周器ＤＩＶの出力の１つが、チャージクロックＣＫとして出力される。
次に、ＶＣＯＭＨ生成回路１１０、ＶＣＯＭＬ生成回路１２０の構成例について説明する。
図２５に、図１９のＶＣＯＭＨ生成回路１１０の構成例の回路図を示す。
ＶＣＯＭＨ生成回路１１０は、第１の演算増幅器を構成する差動部ＯＰ１と出力部ＯＤ１とを含む。
差動部ＯＰ１は、カレントミラー回路ＣＭ１、差動トランジスタ対ＤＴ１、電流源ＣＳ１を含む。カレントミラー回路ＣＭ１は、ソースに電源電圧ＶＯＵＴが供給されたＰ型トランジスタＰＴ１、ＰＴ２を含む。トランジスタＰＴ１、ＰＴ２のゲートは互いに接続され、トランジスタＰＴ１のゲート及びドレインが接続される。
差動トランジスタ対ＤＴ１は、Ｎ型トランジスタＮＴ１、ＮＴ２を含む。トランジスタＮＴ１のゲートには、出力部ＯＤ１の出力電圧ＶＣＯＭＨが供給される。トランジスタＮＴ２のゲートには、高電位側入力電圧ＬＥＶＩＮＰが供給される。トランジスタＮＴ１のドレインは、トランジスタＰＴ１のドレインに接続される。トランジスタＮＴ２のドレインは、トランジスタＰＴ２のドレインに接続される。
電流源ＣＳ１は、Ｎ型トランジスタＮＴ１、ＮＴ２のソースと電源電圧ＶＳＳが供給される電源線との間に挿入される。このような電流源ＣＳ１では、２個のＮ型トランジスタＮＴ３、ＮＴ４のそれぞれが並列に接続される。そして、Ｎ型トランジスタＮＴ３、ＮＴ４のゲートには、スルーレート制御信号ＶＲＥＦＮ１、ＶＲＥＦＮ２が供給される。従って、スルーレート制御信号ＶＲＥＦＮ１、ＶＲＥＦＮ２に応じて、電流源ＣＳ１の電流値が制御される。
出力部ＯＤ１は、Ｐ型駆動トランジスタＰＤＴ１とＮ型電流源トランジスタＮＳ１とを含む。Ｐ型駆動トランジスタＰＤＴ１のソースには、高電位側電源電圧ＶＯＵＴが供給される。Ｎ型電流源トランジスタＮＳ１のソースには、低電位側電源電圧ＶＳＳが供給される。Ｐ型駆動トランジスタＰＤＴ１のゲートには、トランジスタＮＴ２とトランジスタＰＴ２の接続ノードの電圧が供給される。Ｎ型電流源トランジスタＮＳ１のゲートには、駆動電流源制御信号ＲＥＦＮが供給される。Ｐ型駆動トランジスタＰＤＴ１のドレインとＮ型電流源トランジスタＮＳ１のドレインとが接続され、このドレイン電圧が出力電圧ＶＣＯＭＨとなる。
また出力部ＯＤ１は、Ｐ型駆動トランジスタＰＤＴ１に並列に、直列接続されたブースト用Ｐ型駆動トランジスタＰＢＴ１、ＰＢＴ２が設けられる。より具体的には、ブースト用Ｐ型駆動トランジスタＰＢＴ１、ＰＢＴ２は、電流駆動能力制御信号ＢＯＯＳＴＰがＬレベルのときに、Ｐ型駆動トランジスタＰＤＴ１と並列に接続される。これにより、電流駆動能力制御信号ＢＯＯＳＴＰに応じて、出力に電流を流す能力を高めることができる。
更に、ＶＣＯＭＨ生成回路１１０は、差動部ＯＰ１の入力と出力とをバイパスするバイパススイッチＢＰＳＷ１を設けることも可能である。バイパススイッチＢＰＳＷ１のオンオフ制御を行うバイパス制御信号ＢＰＣ１によりバイパススイッチＢＰＳＷ１を導通状態にすることで、高電位側電圧ＶＣＯＭＨを高電位側入力電圧ＬＥＶＩＮＰに設定できる。このとき、スルーレート制御信号ＶＲＥＦＮ１、ＶＲＥＦＮ２、駆動電流源制御信号ＲＥＦＮにより、電流源ＣＳ１及びＮ型電流源トランジスタＮＳ１の電流を停止させることが望ましい。
以上のようなＶＣＯＭＨ生成回路１１０に入力される高電位側入力電圧ＬＥＶＩＮＰ、スルーレート制御信号ＶＲＥＦＮ１、ＶＲＥＦＮ２、電流駆動能力制御信号ＢＯＯＳＴＰ、駆動電流源制御信号ＲＥＦＮ、及びバイパス制御信号ＢＰＣ１は、図１９の電源供給制御回路１５０から供給される。
このような構成のＶＣＯＭＨ生成回路１１０について、バイパススイッチＢＰＳＷ１が非導通状態、ブースト用Ｐ型駆動トランジスタＰＢＴ１が非導通状態で、高電位側入力電圧ＬＥＶＩＮＰが出力電圧ＶＣＯＭＨより高い場合を考える。この場合、トランジスタＮＴ１のインピーダンスがトランジスタＮＴ２より大きくなるため、トランジスタＰＴ１、ＰＴ２のゲート電圧が上昇し、トランジスタＰＴ２のインピーダンスが大きくなる。そのため、Ｐ型駆動トランジスタＰＤＴ１のゲート電圧が下降し、Ｐ型駆動トランジスタＰＤＴ１はオンする方向に向かう。従って、出力電圧ＶＣＯＭＨが高くなる。
その逆に、高電位側入力電圧ＬＥＶＩＮＰが出力電圧ＶＣＯＭＨより低い場合を考える。この場合、トランジスタＮＴ１のインピーダンスがトランジスタＮＴ２より小さくなるため、トランジスタＰＴ１、ＰＴ２のゲート電圧が下降し、トランジスタＰＴ２のインピーダンスが小さくなる。そのため、Ｐ型駆動トランジスタＰＤＴ１のゲート電圧が上昇し、Ｐ型駆動トランジスタＰＤＴ１はオフする方向に向かう。従って、出力電圧ＶＣＯＭＨが低くなる。
以上のような動作の結果、ＶＣＯＭＨ生成回路１１０では、高電位側入力電圧ＬＥＶＩＮＰと出力電圧ＶＣＯＭＨとがほぼ等しくなる平衡状態に移行していく。
このとき、差動部ＯＰ１では、電流源ＣＳ１の電流値を大きくすればするほど、カレントミラー回路ＣＭ１及び差動トランジスタ対ＤＴ１を構成する各トランジスタの反応速度を速めることができるため、ＶＣＯＭＨ生成回路１１０のスルーレートを高めることができる。ここで、スルーレートは、単位時間当たりの出力電圧の最大勾配を示す値ということができる。
また、出力部ＯＤ１において、ブースト用Ｐ型駆動トランジスタＰＢＴ１を導通状態にすることにより、出力電圧ＶＣＯＭＨが供給されるノードに電流を流す能力を高めることができる。
図２６に、図１９のＶＣＯＭＬ生成回路１２０の構成例の回路図を示す。
ＶＣＯＭＬ生成回路１２０は、第２の演算増幅器を構成する差動部ＯＰ２と出力部ＯＤ２とを含む。
差動部ＯＰ２は、カレントミラー回路ＣＭ２、差動トランジスタ対ＤＴ２、電流源ＣＳ２を含む。カレントミラー回路ＣＭ２は、ソースに電源電圧ＶＯＵＴＭが供給されたＮ型トランジスタＮＴ１１、ＮＴ１２を含む。トランジスタＮＴ１１、ＮＴ１２のゲートは互いに接続され、トランジスタＮＴ１１のゲート及びドレインが接続される。
差動トランジスタ対ＤＴ２は、Ｐ型トランジスタＰＴ１１、ＰＴ１２を含む。トランジスタＰＴ１１のゲートには、出力部ＯＤ２の出力電圧ＶＣＯＭＬが供給される。トランジスタＰＴ１２のゲートには、低電位側入力電圧ＬＥＶＩＮＮが供給される。トランジスタＰＴ１１のドレインは、トランジスタＮＴ１１のドレインに接続される。トランジスタＰＴ１２のドレインは、トランジスタＮＴ１２のドレインに接続される。
電流源ＣＳ２は、Ｐ型トランジスタＰＴ１１、ＰＴ１２のソースと電源電圧ＶＳＳが供給される電源線との間に挿入される。このような電流源ＣＳ２では、２個のＰ型トランジスタＰＴ１３、ＰＴ１４のそれぞれが並列に接続される。そして、Ｐ型トランジスタＰＴ１３、ＰＴ１４のゲートには、スルーレート制御信号ＶＲＥＦＰ１、ＶＲＥＦＰ２が供給される。従って、スルーレート制御信号ＶＲＥＦＰ１、ＶＲＥＦＰ２に応じて、電流源ＣＳ２の電流値が制御される。
出力部ＯＤ２は、Ｎ型駆動トランジスタＮＤＴ１と、Ｐ型電流源トランジスタＰＳ１とを含む。Ｎ型駆動トランジスタＮＤＴ１のソースには、電源電圧ＶＯＵＴＭが供給される。Ｐ型電流源トランジスタＰＳ１のソースには、電源電圧ＶＳＳが供給される。Ｎ型駆動トランジスタＮＤＴ１のゲートには、トランジスタＰＴ１２とトランジスタＮＴ１２の接続ノードの電圧が供給される。Ｐ型電流源トランジスタＰＳ１のゲートには、駆動電流源制御信号ＲＥＦＰが供給される。Ｎ型駆動トランジスタＮＤＴ１のドレインとＰ型電流源トランジスタＰＳ１のドレインとが接続され、このドレイン電圧が出力電圧ＶＣＯＭＬとなる。
また出力部ＯＤ２は、Ｎ型駆動トランジスタＮＤＴ１に並列に、直列接続されたブースト用Ｎ型駆動トランジスタＮＢＴ１、ＮＢＴ２が設けられる。より具体的には、ブースト用Ｎ型駆動トランジスタＮＢＴ１、ＮＢＴ２は、電流駆動能力制御信号ＢＯＯＳＴＮがＨレベルのときに、Ｎ型駆動トランジスタＮＤＴ１と並列に接続される。これにより、電流駆動能力制御信号ＢＯＯＳＴＮに応じて、出力から電流を引き込む能力を高めることができる。
更に、ＶＣＯＭＬ生成回路１２０は、差動部ＯＰ２の入力と出力とをバイパスするバイパススイッチＢＰＳＷ２を設けることも可能である。バイパススイッチＢＰＳＷ２のオンオフ制御を行うバイパス制御信号ＢＰＣ２によりバイパススイッチＢＰＳＷ２を導通状態にすることで、低電位側電圧ＶＣＯＭＬを低電位側入力電圧ＬＥＶＩＮＮに設定できる。このとき、スルーレート制御信号ＶＲＥＦＰ１、ＶＲＥＦＰ２、駆動電流源制御信号ＲＥＦＰにより、電流源ＣＳ２及びＰ型電流源トランジスタＰＳ１の電流を停止させることが望ましい。
以上のようなＶＣＯＭＬ生成回路１２０に入力される低電位側入力電圧ＬＥＶＩＮＮ、スルーレート制御信号ＶＲＥＦＰ１、ＶＲＥＦＰ２、電流駆動能力制御信号ＢＯＯＳＴＮ、駆動電流源制御信号ＲＥＦＰ、及びバイパス制御信号ＢＰＣ２は、図１９の電源供給制御回路１５０から供給される。
このような構成のＶＣＯＭＬ生成回路１２０について、バイパススイッチＢＰＳＷ２が非導通状態、ブースト用Ｎ型駆動トランジスタＮＢＴ１が非導通状態で、低電位側入力電圧ＬＥＶＩＮＮが出力電圧ＶＣＯＭＬより高い場合を考える。この場合、トランジスタＰＴ１１のインピーダンスがトランジスタＰＴ１２より小さくなるため、トランジスタＮＴ１１、ＮＴ１２のゲート電圧が上昇し、トランジスタＮＴ１２のインピーダンスが小さくなる。そのため、Ｎ型駆動トランジスタＮＤＴ１のゲート電圧が下降し、Ｎ型駆動トランジスタＮＤＴ１はオフする方向に向かう。従って、出力電圧ＶＣＯＭＬが高くなる。
その逆に、低電位側入力電圧ＬＥＶＩＮＮが出力電圧ＶＣＯＭＬより低い場合を考える。この場合、トランジスタＰＴ１１のインピーダンスがトランジスタＰＴ１２より大きくなるため、トランジスタＮＴ１１、ＮＴ１２のゲート電圧が下降し、トランジスタＮＴ１２のインピーダンスが大きくなる。そのため、Ｎ型駆動トランジスタＮＤＴ１のゲート電圧が上昇し、Ｎ型駆動トランジスタＮＤＴ１はオンする方向に向かう。従って、出力電圧ＶＣＯＭＬが低くなる。
以上のような動作の結果、ＶＣＯＭＬ生成回路１２０では、低電位側入力電圧ＬＥＶＩＮＮと出力電圧ＶＣＯＭＬとがほぼ等しくなる平衡状態に移行していく。
このとき、差動部ＯＰ２では、電流源ＣＳ２の電流値を大きくすればするほど、カレントミラー回路ＣＭ２及び差動トランジスタ対ＤＴ２を構成する各トランジスタの反応速度を速めることができるため、ＶＣＯＭＬ生成回路１２０のスルーレートを高めることができる。
また、出力部ＯＤ２において、ブースト用Ｎ型駆動トランジスタＮＢＴ１を導通状態にすることにより、出力電圧ＶＣＯＭＬが供給されるノードから電流を引き込む能力を高めることができる。
２．３．１ 電源供給能力設定レジスタ
電源供給制御回路１５０は、電源供給能力設定レジスタ１６０の設定値に基づいて、上記したように対向電極電圧ＶＣＯＭの供給能力制御を行う。このような設定値により、対向電極電圧ＶＣＯＭの供給能力制御において、例えば図８で説明した供給能力制御時における対向電極電圧ＶＣＯＭの補正方向と図９〜図１２で説明した対向電極電圧ＶＣＯＭの補正すべき量とを指定できる
図２７に、図１９の電源供給能力設定レジスタ１６０の一例を示す。
図２７では、第１及び第２の補助トランジスタＣＴｒｐ１、ＣＴｒｐ２、ＣＴｒｎ１、ＣＴｒｎ２のゲート信号、スルーレート制御信号ＶＲＥＦＮ１、ＶＲＥＦＮ２、高電位側入力電圧ＬＥＶＩＮＰ及び低電位側入力電圧ＬＥＶＩＮＮの１つの電圧レベルを正側に補正する正側（＋側）オフセット、負側に補正する負側（−側）オフセット、チャージクロックＣＫの制御を行う例を示している。その他の制御信号等についても同様であり、すべての制御信号を設定するようにしてもよいし、その一部のみを設定するようにしてもよい。
なお図２７では、高電位側入力電圧ＬＥＶＩＮＰ及び低電位側入力電圧ＬＥＶＩＮＮの少なくとも１つの電圧レベルを正側に補正する正側オフセット、負側に補正する負側オフセットがそれぞれ予め決められており、各オフセットを有効（オン）にするか、無効（オフ）にするかの情報が、電源供給能力設定レジスタ１６０に設定されているものとしている。
ここでは、階調０〜階調６３の６４階調のうち、中間である階調３２に対応するデータ電圧がプリチャージである場合を示している。従って、ライン値が、階調３２に対応する値であるとき、対向電極電圧ＶＣＯＭの供給能力制御において、最も電力消費が少なくなるように制御している。
電源供給能力設定レジスタ１６０は、データドライバ３０からのライン値に関連付けて、対向電極電圧ＶＣＯＭの供給能力制御を行うための制御信号を生成する制御情報を保持する。このような制御情報は、ホスト又は表示コントローラによって設定される。
図２８に、電源供給能力設定レジスタ１６０の他の例を示す。
図２８では、電源供給能力設定レジスタ１６０に設定される制御情報が、対向電極電圧ＶＣＯＭの供給能力制御を行うための制御信号のオンタイミング及びオフタイミングを指定する情報である。
図２９に、図２８の電源供給能力設定レジスタの制御情報の説明図を示す。
例えば制御情報として、水平同期信号ＨＳＹＮＣの立ち下がりエッジを基準にドットクロックＤＣＫのクロック数で指定されたオンタイミングと、上記立ち下がりエッジを基準にドットクロックＤＣＫのクロック数で指定されたオフタイミングとを含むことができる。
こうすることで、ライン値に基づいて求められる期間だけ、対向電極電圧ＶＣＯＭの供給能力制御を行うことができる。
以上のような電源供給能力設定レジスタにおいて、制御すべき制御信号の種類及びその時間を含む制御情報は、ＬＣＤパネル２０の対向電極の負荷やデータドライバ３０の出力構成によって決められる。
２．４ 電源供給制御回路の構成例
次に、電源供給制御回路の構成例について説明する。以下では、フィールド反転駆動を行う場合の対向電極電圧ＶＣＯＭの供給能力制御の例について説明する。しかしながら、Ｎライン反転駆動において、対向電極電圧ＶＣＯＭの極性が、連続する第１及び第２の水平走査期間において同一の場合の対向電極電圧ＶＣＯＭの供給能力制御も同様に実現できる。
図３０に、図１９の電源供給制御回路の構成例のブロック図を示す。
本実施形態では、各水平走査期間において、プリチャージ期間と該プリチャージ期間後の階調出力期間とで、ライン値に応じた対向電極電圧ＶＣＯＭの供給能力制御を異ならせる。
そのため、電源供給能力設定レジスタは、正極性時のプリチャージ期間用及び階調出力期間用、負極性時のプリチャージ期間用及び階調出力期間用の制御情報を有する。そしてデータドライバ３０から、プリチャージ期間用のライン値、階調出力期間用のライン値をそれぞれ取得し、取得したライン値に基づいて対向電極電圧ＶＣＯＭの供給能力制御を行う。
図３０において、電源供給能力設定レジスタは、第１及び第２のプリチャージ期間用設定レジスタＲＥＧ１、ＲＥＧ２、第１及び第２の階調出力期間用設定レジスタＲＥＧ３、ＲＥＧ４、電流源設定レジスタＲＥＧ５、ＶＣＯＭ設定レジスタＲＥＧ６を含む。正極性時のプリチャージ期間用には、第１のプリチャージ期間用設定レジスタＲＥＧ１の設定情報が用いられる。正極性時の階調出力期間用には、第１の階調出力期間用設定レジスタＲＥＧ３の設定情報が用いられる。負極性時のプリチャージ期間用には、第２のプリチャージ期間用設定レジスタＲＥＧ２の設定情報が用いられる。負極性時の階調出力期間用には、第２の階調出力期間用設定レジスタＲＥＧ４の設定情報が用いられる。
電流源設定レジスタＲＥＧ５は、駆動電流源制御信号ＲＥＦＮ、ＲＥＦＰを生成するための制御情報を保持する。即ちＤＡＣ１が、電流源設定レジスタＲＥＧ５の制御情報に対応した電圧レベルの信号を生成し、駆動電流源制御信号ＲＥＦＮ、ＲＥＦＰとして出力する。
ＶＣＯＭ設定レジスタＲＥＧ６は、高電位側入力電圧ＬＥＶＩＮＰ、低電位側入力電圧ＬＥＶＩＮＮを生成するための制御情報を保持する。この制御情報にオフセット値が付加された後に、高電位側入力電圧ＬＥＶＩＮＰ、低電位側入力電圧ＬＥＶＩＮＮが生成される。このオフセット値もまた、図２７又は図２８に示すようにライン値に応じて生成される。
第１及び第２のプリチャージ期間用設定レジスタＲＥＧ１、ＲＥＧ２、第１及び第２の階調出力期間用設定レジスタＲＥＧ３、ＲＥＧ４、電流源設定レジスタＲＥＧ５、ＶＣＯＭ設定レジスタＲＥＧ６の制御情報は、ホスト又は表示コントローラによって設定される。ホスト又は表示コントローラは、上記レジスタの１つを特定するアドレスデータＡＤ及びチップセレクトＣＳを出力する。チップセレクトＣＳがアクティブのとき、アドレスデコーダＡＤＥＣはアドレスデータＡＤに基づいて特定した上記レジスタの１つに対し、ホスト又は表示コントローラからのアクセスデータＤを設定する。このアクセスデータＤが、制御情報である。
図３０では、データドライバ３０からは、プリチャージ期間用のライン値ＬＤ２と階調出力期間用のライン値ＬＤ１とが、それぞれ別個に供給される。
プリチャージ期間用のライン値ＬＤ２は、第１及び第２のプリチャージ期間用制御情報生成部ＧＥＮ１、ＧＥＮ２に供給される。第１のプリチャージ期間用制御情報生成部ＧＥＮ１は、第１のプリチャージ期間用設定レジスタＲＥＧ１の制御情報から、ライン値ＬＤ２に対応した制御情報を抽出する。第２のプリチャージ期間用制御情報生成部ＧＥＮ２は、第１のプリチャージ期間用設定レジスタＲＥＧ２の制御情報から、ライン値ＬＤ２に対応した制御情報を抽出する。
そしてデータドライバ３０からの極性反転信号ＰＯＬに基づいて、セレクタＳＥＬ１からは、正極性時には第１のプリチャージ期間用制御情報生成部ＧＥＮ１の出力が選択され、負極性時には第２のプリチャージ期間用制御情報生成部ＧＥＮ２の出力が選択される。
また階調出力期間用のライン値ＬＤ１は、第１及び第２の階調出力期間用制御情報生成部ＧＥＮ３、ＧＥＮ４に供給される。第１の階調出力期間用制御情報生成部ＧＥＮ３は、第１の階調出力期間用設定レジスタＲＥＧ３の制御情報から、ライン値ＬＤ１に対応した制御情報を抽出する。第２の階調出力期間用制御情報生成部ＧＥＮ４は、第２の階調出力期間用設定レジスタＲＥＧ４の制御情報から、ライン値ＬＤ１に対応した制御情報を抽出する。
そして極性反転信号ＰＯＬに基づいて、セレクタＳＥＬ２からは、正極性時には第１の階調出力期間用制御情報生成部ＧＥＮ３の出力が選択され、負極性時には第２の階調出力期間用制御情報生成部ＧＥＮ４の出力が選択される。
カウンタＣＯＵＴは、水平同期信号ＨＳＹＮＣのエッジ又はリセット信号ＸＲＥＳのエッジによって初期化されるカウンタ値を、ドットクロックＤＣＫに同期してインクリメントする。
比較器ＣＭＰ１は、セレクタＳＥＬ１が選択した制御情報とカウンタ値とを比較し、一致したときパルスを出力する。比較器ＣＭＰ２は、セレクタＳＥＬ２が選択した制御情報とカウンタ値とを比較し、一致したときパルスを出力する。そして両パルスの論理和演算結果で、セットリセットフリップフロップのセット又はリセットを行う。このセットリセットフリップフロップの出力は、レベルシフタで電圧レベル変換された後、対向電極電圧ＶＣＯＭの供給能力制御を実現する各種制御信号として出力される。
なお図３０では、１つの制御信号を生成する構成のみを示しているが、対向電極電圧ＶＣＯＭの供給能力制御を実現する制御信号毎に同様の構成が設けられる。
また図３０では、極性毎にプリチャージ期間及び階調出力期間を指定する期間指定情報が、例えば第１及び第２のプリチャージ期間用設定レジスタＲＥＧ１、ＲＥＧ２、第１及び第２の階調出力期間用設定レジスタＲＥＧ３、ＲＥＧ４のいずれかに保持される。そして、セットリセットフリップフロップの出力のうち期間指定情報が、セレクタＳＥＬ３に供給される。セレクタＳＥＬ３には、セレクタＳＥＬ１、ＳＥＬ２から高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬを変化させるオフセット値を変化させるための制御情報が供給される。そしてセレクタＳＥＬ３は、期間指定情報に基づいて、いずれかの制御情報を出力する。
この制御情報は、加算器ＡＤＤにおいてＶＣＯＭ設定レジスタＲＥＧ６の制御情報と加算される。ＤＡＣ２は、加算器ＡＤＤの加算結果に対応した電圧レベルの信号を生成し、高電位側入力電圧ＬＥＶＩＮＰ、低電位側入力電圧ＬＥＶＩＮＮとして出力される。こうすることで、ライン値に応じて、高電位側入力電圧ＬＥＶＩＮＰ又は低電位側入力電圧ＬＥＶＩＮＮを変化させることができ、その結果、対向電極電圧ＶＣＯＭの電圧レベルを変化させることができる。
また極性反転信号ＰＯＬは、切り替えタイミング生成回路ＳＷＣに供給される。切り替えタイミング生成回路ＳＷＣは、極性反転信号ＰＯＬに基づいて、図２０に示すタイミングで変化するゲート信号ＩＮＰ、ＩＮＮを生成し、電圧レベル変換後に切替回路１３０に出力する。
３． 電子機器
図３１に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。図３１において、図１又は図２と同一部分には同一符号を付し、適宜説明を省略する。
携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ３８に供給する。
携帯電話機９００は、ＬＣＤパネル２０を含む。ＬＣＤパネル２０は、データドライバ３０及びゲートドライバ３２によって駆動される。ＬＣＤパネル２０は、複数の走査線、複数のデータ線、複数の画素を含む。
表示コントローラ３８は、データドライバ３０及びゲートドライバ３２に接続され、データドライバ３０に対してＲＧＢフォーマットの階調データを供給する。
電源回路１００は、データドライバ３０及びゲートドライバ３２に接続され、各ドライバに対して、駆動用の電源電圧を供給する。またＬＣＤパネル２０の対向電極に、対向電極電圧ＶＣＯＭを供給する。
ホスト９４０は、表示コントローラ３８に接続される。ホスト９４０は、表示コントローラ３８を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、表示コントローラ３８に供給できる。表示コントローラ３８は、この階調データに基づき、データドライバ３０及びゲートドライバ３２によりＬＣＤパネル２０に表示させる。
ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。
ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、ＬＣＤパネル２０の表示処理を行う。
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。なお本実施形態では、対向電極に電圧を供給する電源回路について説明したが、本発明は、対向電極に電圧を供給するものに限定されるものではない。
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
本実施形態における電源回路が適用された液晶表示装置の構成例のブロック図。 図１の液晶表示装置の他の構成例のブロック図。 図３（Ａ）、図３（Ｂ）は、極性反転駆動の説明図。 図４（Ａ）、図４（Ｂ）は、極性反転駆動の説明図。 ライン反転駆動とコモン反転駆動を併用した場合の説明図。 図６（Ａ）、図６（Ｂ）は対向電極電圧の変動を説明するための図。 フィールド反転駆動の場合の対向電極電圧の変動を説明するための図。 フィールド反転駆動の場合の対向電極の補正方向の説明図。 本実施形態における電源回路による対向電極電圧の供給能力制御の第１の説明図。 本実施形態における電源回路による対向電極電圧の供給能力制御の第２の説明図。 本実施形態における電源回路による対向電極電圧の供給能力制御の第３の説明図。 本実施形態における電源回路による対向電極電圧の供給能力制御の第４の説明図。 本実施形態における電源回路を含む電源供給能力制御システムの構成例の図。 本実施形態におけるデータドライバの構成例のブロック図。 図１４のデータドライバの要部における動作説明図。 １ドット当たりの階調データの構成例を示す図。 図１４のライン値演算回路の演算処理の一例を説明する図。 図１４のライン値演算回路の演算処理の他の例を説明する図。 図１の電源回路の構成例を示すブロック図。 図１９のゲート信号のタイミングの一例を示す図。 図１９の電源電圧生成回路の動作例の模式的な説明図。 図１９の電源電圧生成回路の構成例の回路図。 高電位側電源電圧生成回路の動作を説明するタイミング図。 図２４（Ａ）、図２４（Ｂ）は図２２の電源電圧生成回路のチャージクロックの制御を実現する構成例を示す図。 図１９のＶＣＯＭＨ生成回路の構成例の回路図。 図１９のＶＣＯＭＬ生成回路の構成例の回路図。 電源供給能力設定レジスタの一例を示す図。 電源供給能力設定レジスタの他の例を示す図。 図２８の電源供給能力設定レジスタの制御情報の説明図。 図１９の電源供給制御回路の構成例のブロック図。 本実施形態における電子機器の構成例のブロック図。
符号の説明
１０ 液晶表示装置、 ２０ ＬＣＤパネル、 ３０ データドライバ、
３２ ゲートドライバ、 ３８ 表示コントローラ、 １００ 電源回路、
１１０ ＶＣＯＭＨ生成回路、 １２０ ＶＣＯＭＬ生成回路、 １３０ 切替回路、
１４０ 電源電圧生成回路、 １４２ 高電位側電源電圧生成回路、
１４４ 低電位側電源電圧生成回路、 １５０ 電源供給制御回路、
１６０ 電源供給能力設定レジスタ、 ２００ データラッチ、
２１０ ラインラッチ、 ２２０ Ｌ／Ｓ、 ２３０ 基準電圧発生回路、
２４０ ＤＡＣ、 ２５０ 駆動回路、 ２６０ ライン値演算回路、
２７０ ライン値出力部、 ＣＫ チャージクロック、
ＣＮＴＨ、ＣＮＴＬ 電圧生成制御信号、
ＣＴｒｐ１、ＣＴｒｐ２ 第１の補助トランジスタ、
ＣＴｒｎ１、ＣＴｒｎ２ 第２の補助トランジスタ ＩＮＰ、ＩＮＮ ゲート信号、
ＯＴｒｐ１ Ｐ型の出力用ＭＯＳトランジスタ、
ＯＴｒｎ１ Ｎ型の出力用ＭＯＳトランジスタ、 ＰＯＬ 極性反転信号、
ＴＲＰ１、ＴＲＰ２、ＴＲＮ１、ＴＲＮ２ ゲート信号、 ＶＣＯＭ 対向電極電圧、
ＶＣＯＭＨ 高電位側電圧、 ＶＣＯＭＬ 低電位側電圧、
ＶＤＤ、ＶＯＵＴ 高電位側電源電圧、 ＶＯＵＴＭ、ＶＳＳ 低電位側電源電圧

Claims (33)

  1. 各画素電極に各データ線の電圧が供給される複数の画素電極と電気光学物質を挟んで対向する１つの対向電極に、電圧を供給するための電源回路であって、
    前記対向電極に供給するための高電位側電圧を生成する高電位側電圧生成回路と、
    前記対向電極に供給するための低電位側電圧を生成する低電位側電圧生成回路とを含み、
    前記高電位側電圧及び前記低電位側電圧の１つを対向電極電圧として、所与の電圧を基準とした前記対向電極電圧の極性が、連続する第１及び第２の水平走査期間において同一となるように、交互に前記対向電極に供給し、
    前記第１の水平走査期間のプリチャージ期間における前記複数のデータ線のプリチャージ電圧が、該プリチャージ期間後に設定される前記複数のデータ線の平均電圧より高いとき、前記第２の水平走査期間における前記複数のデータ線のプリチャージ期間において、前記高電位側電圧生成回路の電流駆動能力、前記高電位側電圧生成回路の出力電圧レベル、前記低電位側電圧生成回路の電流駆動能力及び前記低電位側電圧生成回路の出力電圧レベルの少なくとも１つを変化させて、前記対向電極から引き抜かれる正の電荷の量を増加させる前記対向電極電圧の供給能力制御を行うことを特徴とする電源回路。
  2. 各画素電極に各データ線の電圧が供給される複数の画素電極と電気光学物質を挟んで対向する１つの対向電極に、電圧を供給するための電源回路であって、
    前記対向電極に供給するための高電位側電圧を生成する高電位側電圧生成回路と、
    前記対向電極に供給するための低電位側電圧を生成する低電位側電圧生成回路とを含み、
    前記高電位側電圧及び前記低電位側電圧の１つを対向電極電圧として、所与の電圧を基準とした前記対向電極電圧の極性が、連続する第１及び第２の水平走査期間において同一となるように、交互に前記対向電極に供給し、
    前記第１の水平走査期間のプリチャージ期間における前記複数のデータ線のプリチャージ電圧が、該プリチャージ期間後に設定される前記複数のデータ線の平均電圧より低いとき、前記第２の水平走査期間における前記複数のデータ線のプリチャージ期間において、前記高電位側電圧生成回路の電流駆動能力、前記高電位側電圧生成回路の出力電圧レベル、前記低電位側電圧生成回路の電流駆動能力及び前記低電位側電圧生成回路の出力電圧レベルの少なくとも１つを変化させて、前記対向電極に供給される正の電荷の量を増加させる前記対向電極電圧の供給能力制御を行うことを特徴とする電源回路。
  3. 請求項１又は２において、
    前記第２の水平走査期間における前記プリチャージ期間後の階調出力期間において、
    前記階調出力期間における前記平均電圧が前記プリチャージ電圧より高いとき、前記供給能力制御として、前記対向電極から引き抜かれる正の電荷の量を増加させる制御を行うことを特徴とする電源回路。
  4. 請求項１乃至３のいずれかにおいて、
    前記第２の水平走査期間における前記プリチャージ期間後の階調出力期間において、
    前記階調出力期間における前記平均電圧が前記プリチャージ電圧より低いとき、前記供給能力制御として、前記対向電極に供給される正の電荷の量を増加させる制御を行うことを特徴とする電源回路。
  5. 請求項３又は４において、
    １走査ラインのドット数分の階調データに基づいて、前記供給能力制御を行うことを特徴とする電源回路。
  6. 請求項１乃至５のいずれかにおいて、
    各ドットの階調データが前記画素電極の印加電圧に対応する１走査ラインのドット数分の階調データの各階調データを順次加算した総和値に基づいて、前記供給能力制御を行うことを特徴とする電源回路。
  7. 請求項６において、
    そのソースに前記高電位側電圧生成回路の高電位側電源電圧が供給され、前記対向電極が電気的に接続される信号線にそのドレインが接続される第１導電型の第１の補助トランジスタを含み、
    前記総和値に応じて前記第１の補助トランジスタのゲート電圧を制御することで前記供給能力制御を行うことを特徴とする電源回路。
  8. 請求項６又は７において、
    そのソースに前記低電位側電圧生成回路の低電位側電源電圧が供給され、前記対向電極が電気的に接続される信号線にそのドレインが接続される第２導電型の第２の補助トランジスタを含み、
    前記総和値に応じて前記第２の補助トランジスタのゲート電圧を制御することで前記供給能力制御を行うことを特徴とする電源回路。
  9. 請求項６乃至８のいずれかにおいて、
    前記高電位側電圧生成回路が、
    高電位側入力電圧に基づいて前記高電位側電圧を出力する第１の演算増幅器を含むことを特徴とする電源回路。
  10. 請求項９において、
    前記総和値に応じて前記第１の演算増幅器の電流駆動能力及びスルーレートの少なくとも１つを変化させることで前記供給能力制御を行うことを特徴とする電源回路。
  11. 請求項９又は１０において、
    前記総和値に応じて前記高電位側入力電圧を変化させることで前記供給能力制御を行うことを特徴とする電源回路。
  12. 請求項９乃至１１のいずれかにおいて、
    前記総和値に応じて、前記第１の演算増幅器の動作電流を停止又は制限すると共に、前記第１の演算増幅器の入力及び出力を電気的に接続することで前記供給能力制御を行うことを特徴とする電源回路。
  13. 請求項６乃至１２のいずれかにおいて、
    第１のチャージクロックに同期したチャージポンプ動作により前記高電位側電圧生成回路の高電位側電源電圧を生成する第１のチャージポンプ回路を含み、
    前記総和値に応じて、前記第１のチャージクロックを停止又はその周波数を低減させることで前記供給能力制御を行うことを特徴とする電源回路。
  14. 請求項６乃至１３のいずれかにおいて、
    前記低電位側電圧生成回路が、
    低電位側入力電圧に基づいて前記低電位側電圧を出力する第２の演算増幅器を含むことを特徴とする電源回路。
  15. 請求項１４において、
    前記総和値に応じて、前記第２の演算増幅器の電流駆動能力及びスルーレートの少なくとも１つを変化させることで前記供給能力制御を行うことを特徴とする電源回路。
  16. 請求項１４又は１５において、
    前記総和値に応じて、前記低電位側入力電圧を変化させることで前記供給能力制御を行うことを特徴とする電源回路。
  17. 請求項１４乃至１６のいずれかにおいて、
    前記総和値に応じて、前記第２の演算増幅器の動作電流を停止又は制限すると共に、前記第２の演算増幅器の入力及び出力を電気的に接続することで前記供給能力制御を行うことを特徴とする電源回路。
  18. 請求項６乃至１７のいずれかにおいて、
    第２のチャージクロックに同期したチャージポンプ動作により前記低電位側電圧生成回路の低電位側電源電圧を生成する第２のチャージポンプ回路を含み、
    前記総和値に応じて、前記第２のチャージクロックを停止又はその周波数を低減させることで前記供給能力制御を行うことを特徴とする電源回路。
  19. 請求項６乃至１８のいずれかにおいて、
    前記総和値に基づいて求められる期間だけ、前記供給能力制御を行うことを特徴とする電源回路。
  20. 請求項６乃至１９のいずれかにおいて、
    前記総和値が、
    前記１走査ラインのドット数分の階調データの一部のドット数分の階調データを順次加算した値であることを特徴とする電源回路。
  21. 請求項６乃至２０のいずれかにおいて、
    各ドットの階調データがｊ（ｊは２以上の整数）ビットの場合、
    前記総和値が、
    各階調データの上位ｋ（ｋ＜ｊ、ｋは自然数）ビットのデータを順次加算した値であることを特徴とする電源回路。
  22. 請求項２１において、
    ｋが１であること特徴とする電源回路。
  23. 前記画素電極と電気的に接続されるデータ線に、前記階調データに対応した駆動電圧を供給する駆動回路と、
    前記階調データに対応した総和値を用いて前記供給能力制御を行う請求項１乃至２２のいずれか記載の電源回路とを含むことを特徴とする表示ドライバ。
  24. 複数の走査線と、
    複数のデータ線と、
    各画素電極が前記複数の走査線の１つ及び前記複数のデータ線の１つにより特定される複数の画素電極と、
    前記複数の画素電極と電気光学物質を挟んで対向する対向電極と、
    前記複数のデータ線を駆動する表示ドライバと、
    前記高電位側電圧及び前記低電位側電圧を交互に前記対向電極に供給する請求項１乃至２２のいずれか記載の電源回路とを含むことを特徴とする電気光学装置。
  25. 請求項１乃至２２のいずれか記載の電源回路を含むことを特徴とする電子機器。
  26. 各画素電極に各データ線の電圧が供給される複数の画素電極と電気光学物質を挟んで対向する１つの対向電極に供給するための高電位側電圧を生成する高電位側電圧生成回路と、
    前記対向電極に供給するための低電位側電圧を生成する低電位側電圧生成回路とを含む電源回路の制御方法であって、
    前記高電位側電圧及び前記低電位側電圧の１つを対向電極電圧として、所与の電圧を基準とした前記対向電極電圧の極性が、連続する第１及び第２の水平走査期間において同一となるように、交互に前記対向電極に供給し、
    前記第１の水平走査期間のプリチャージ期間における前記複数のデータ線のプリチャージ電圧が、該プリチャージ期間後に設定される前記複数のデータ線の平均電圧より高いとき、前記第２の水平走査期間における前記複数のデータ線のプリチャージ期間において、前記高電位側電圧生成回路の電流駆動能力、前記高電位側電圧生成回路の出力電圧レベル、前記低電位側電圧生成回路の電流駆動能力及び前記低電位側電圧生成回路の出力電圧レベルの少なくとも１つを変化させる前記対向電極電圧の供給能力制御を行って、前記対向電極から引き抜かれる正の電荷の量を増加させることを特徴とする電源回路の制御方法。
  27. 各画素電極に各データ線の電圧が供給される複数の画素電極と電気光学物質を挟んで対向する１つの対向電極に供給するための高電位側電圧を生成する高電位側電圧生成回路と、
    前記対向電極に供給するための低電位側電圧を生成する低電位側電圧生成回路とを含む電源回路の制御方法であって、
    前記高電位側電圧及び前記低電位側電圧の１つを対向電極電圧として、所与の電圧を基準とした前記対向電極電圧の極性が、連続する第１及び第２の水平走査期間において同一となるように、交互に前記対向電極に供給し、
    前記第１の水平走査期間の終了時点における複数のデータ線の平均電圧が該複数のデータ線のプリチャージ電圧より低いとき、前記高電位側電圧生成回路の電流駆動能力、前記高電位側電圧生成回路の出力電圧レベル、前記低電位側電圧生成回路の電流駆動能力及び前記低電位側電圧生成回路の出力電圧レベルの少なくとも１つを変化させる前記対向電極電圧の供給能力制御を行って、前記対向電極に供給される正の電荷の量を増加させることを特徴とする電源回路の制御方法。
  28. 請求項２６又は２７において、
    前記プリチャージ期間後の階調出力期間において、
    前記プリチャージ電圧と前記第２の水平走査期間の１走査ラインのドット数分の階調データとに基づいて、前記供給能力制御を行うことを特徴とする電源回路の制御方法。
  29. 請求項２６乃至２８のいずれかにおいて、
    各ドットの階調データが前記画素電極の印加電圧に対応する１走査ラインのドット数分の階調データの各階調データを順次加算した総和値に基づいて、前記供給能力制御を行うことを特徴とする電源回路の制御方法。
  30. 請求項２９において、
    前記総和値に基づいて求められる期間だけ、前記供給能力制御を行うことを特徴とする電源回路の制御方法。
  31. 請求項２９又は３０において、
    前記総和値が、
    前記１走査ラインのドット数分の階調データの一部のドット数分の階調データを順次加算した値であることを特徴とする電源回路の制御方法。
  32. 請求項２９乃至３１のいずれかにおいて、
    各ドットの階調データがｊ（ｊは２以上の整数）ビットの場合、
    前記総和値が、
    各階調データの上位ｋ（ｋ＜ｊ、ｋは自然数）ビットのデータを順次加算した値であることを特徴とする電源回路の制御方法。
  33. 請求項３２において、
    ｋが１であること特徴とする電源回路の制御方法。
JP2005013215A 2005-01-20 2005-01-20 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 Expired - Fee Related JP4356616B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005013215A JP4356616B2 (ja) 2005-01-20 2005-01-20 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
US11/334,529 US7633478B2 (en) 2005-01-20 2006-01-18 Power supply circuit, display driver, electro-optical device, electronic instrument, and method of controlling power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005013215A JP4356616B2 (ja) 2005-01-20 2005-01-20 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法

Publications (2)

Publication Number Publication Date
JP2006201497A JP2006201497A (ja) 2006-08-03
JP4356616B2 true JP4356616B2 (ja) 2009-11-04

Family

ID=36683353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005013215A Expired - Fee Related JP4356616B2 (ja) 2005-01-20 2005-01-20 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法

Country Status (2)

Country Link
US (1) US7633478B2 (ja)
JP (1) JP4356616B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093231B2 (ja) * 2004-12-21 2008-06-04 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP4096943B2 (ja) * 2004-12-21 2008-06-04 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
KR100804631B1 (ko) * 2006-05-12 2008-02-20 삼성전자주식회사 공통 전압 생성방법, 공통전압 생성회로 및 액정 디스플레이 장치
KR101222978B1 (ko) * 2006-06-29 2013-01-17 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
JP2008191296A (ja) * 2007-02-02 2008-08-21 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2008249831A (ja) * 2007-03-29 2008-10-16 Seiko Epson Corp 液晶装置、液晶装置の駆動回路、液晶装置の駆動方法、および電子機器
CN101896960B (zh) * 2007-12-14 2013-03-13 夏普株式会社 对电极驱动电路以及对电极驱动方法
JP5324174B2 (ja) * 2008-09-26 2013-10-23 株式会社ジャパンディスプレイ 表示装置
JP2010164844A (ja) * 2009-01-16 2010-07-29 Nec Lcd Technologies Ltd 液晶表示装置、該液晶表示装置に用いられる駆動方法及び集積回路
EP2455932A4 (en) * 2009-07-17 2013-05-22 Sharp Kk DISPLAY DEVICE AND DISPLAY DEVICE CONTROL METHOD
KR101392336B1 (ko) * 2009-12-30 2014-05-07 엘지디스플레이 주식회사 표시장치
JP5286316B2 (ja) * 2010-03-26 2013-09-11 京セラドキュメントソリューションズ株式会社 画像形成装置
US8593491B2 (en) * 2011-05-24 2013-11-26 Apple Inc. Application of voltage to data lines during Vcom toggling
CN102654983A (zh) * 2011-09-20 2012-09-05 北京京东方光电科技有限公司 液晶显示装置驱动方法、驱动电路及显示装置
JP2013085080A (ja) * 2011-10-07 2013-05-09 Renesas Electronics Corp 出力回路及びデータドライバ及び表示装置
CN102654988A (zh) * 2012-03-23 2012-09-05 京东方科技集团股份有限公司 液晶显示器驱动电路、液晶显示区及其驱动方法
KR20140000458A (ko) * 2012-06-22 2014-01-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101987424B1 (ko) * 2012-11-29 2019-06-11 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법
TWI512715B (zh) * 2013-06-17 2015-12-11 Sitronix Technology Corp A driving circuit for a display panel, a driving module and a display device and a manufacturing method thereof
US10210828B2 (en) * 2013-07-26 2019-02-19 Giantplus Technology Co., Ltd. Temperature sensing circuit and driving circuit
JP2017085424A (ja) * 2015-10-29 2017-05-18 株式会社オートネットワーク技術研究所 信号発生回路、電圧変換装置及びコンピュータプログラム
KR102508446B1 (ko) * 2015-12-31 2023-03-10 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN109637475A (zh) * 2018-12-21 2019-04-16 惠科股份有限公司 显示面板的伽马调试方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3568615B2 (ja) * 1994-07-08 2004-09-22 富士通ディスプレイテクノロジーズ株式会社 液晶駆動装置，その制御方法及び液晶表示装置
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
JPH11288255A (ja) * 1998-04-06 1999-10-19 Hitachi Ltd 液晶表示装置
JP2000148101A (ja) * 1998-11-04 2000-05-26 Casio Comput Co Ltd アクティブマトリックス液晶駆動装置
JP2000276111A (ja) * 1999-03-19 2000-10-06 Casio Comput Co Ltd 液晶表示装置
JP2000330518A (ja) * 1999-05-17 2000-11-30 Matsushita Electric Ind Co Ltd アクティブマトリクス型液晶表示装置
JP3583356B2 (ja) * 1999-09-06 2004-11-04 シャープ株式会社 アクティブマトリクス型の液晶表示装置およびデータ信号線駆動回路、並びに、液晶表示装置の駆動方法
JP2001166280A (ja) * 1999-12-10 2001-06-22 Nec Corp 液晶表示装置の駆動方法
JP3800912B2 (ja) * 2000-03-13 2006-07-26 セイコーエプソン株式会社 電気光学装置および電子機器
JP3465886B2 (ja) * 2000-03-31 2003-11-10 シャープ株式会社 液晶表示装置およびその駆動回路
JP3813463B2 (ja) * 2000-07-24 2006-08-23 シャープ株式会社 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
JP3842030B2 (ja) * 2000-10-06 2006-11-08 シャープ株式会社 アクティブマトリクス型表示装置およびその駆動方法
JP3858590B2 (ja) * 2000-11-30 2006-12-13 株式会社日立製作所 液晶表示装置及び液晶表示装置の駆動方法
JP2002244622A (ja) * 2001-02-14 2002-08-30 Hitachi Ltd 液晶駆動回路および液晶表示装置
JP4743570B2 (ja) * 2001-04-10 2011-08-10 ルネサスエレクトロニクス株式会社 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器
JP2002333864A (ja) * 2001-05-08 2002-11-22 Sanyo Electric Co Ltd 表示装置
US7078864B2 (en) * 2001-06-07 2006-07-18 Hitachi, Ltd. Display apparatus and power supply device for displaying
US6762565B2 (en) * 2001-06-07 2004-07-13 Hitachi, Ltd. Display apparatus and power supply device for displaying
JP3948224B2 (ja) * 2001-06-07 2007-07-25 株式会社日立製作所 表示装置
KR100806906B1 (ko) * 2001-09-25 2008-02-22 삼성전자주식회사 액정 표시 장치와 이의 구동 장치 및 구동 방법
JP4225777B2 (ja) * 2002-02-08 2009-02-18 シャープ株式会社 表示装置ならびにその駆動回路および駆動方法
JP3820379B2 (ja) * 2002-03-13 2006-09-13 松下電器産業株式会社 液晶駆動装置
TW588300B (en) * 2002-05-15 2004-05-21 Au Optronics Corp Display device with pre-charging
JP3687648B2 (ja) 2002-12-05 2005-08-24 セイコーエプソン株式会社 電源供給方法及び電源回路
JP2004184877A (ja) * 2002-12-05 2004-07-02 Toshiba Matsushita Display Technology Co Ltd 液晶表示パネル、及び液晶表示パネルの駆動方法
KR100900548B1 (ko) * 2002-12-17 2009-06-02 삼성전자주식회사 크기가 다른 공통 전압을 생성하는 액정 표시 장치
JP2004212811A (ja) * 2003-01-07 2004-07-29 Toshiba Matsushita Display Technology Co Ltd マトリックス型表示装置、及びマトリックス型表示装置の駆動方法
US7505019B2 (en) * 2003-06-10 2009-03-17 Oki Semiconductor Co., Ltd. Drive circuit
US7050033B2 (en) * 2003-06-25 2006-05-23 Himax Technologies, Inc. Low power source driver for liquid crystal display
JP2005024583A (ja) * 2003-06-30 2005-01-27 Renesas Technology Corp 液晶駆動装置
JP4124092B2 (ja) * 2003-10-16 2008-07-23 沖電気工業株式会社 液晶表示装置の駆動回路
US7907108B2 (en) * 2003-10-28 2011-03-15 Samsung Electroniccs Co., Ltd. Source driver circuits and methods providing reduced power consumption for driving flat panel displays
KR101022581B1 (ko) * 2003-12-30 2011-03-16 엘지디스플레이 주식회사 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법
US7068092B2 (en) * 2003-12-30 2006-06-27 Lg.Philips Lcd Co., Ltd. Common voltage source integrated circuit for liquid crystal display device
KR100672643B1 (ko) * 2003-12-30 2007-01-24 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치의 공통 전압 구동회로

Also Published As

Publication number Publication date
JP2006201497A (ja) 2006-08-03
US7633478B2 (en) 2009-12-15
US20060158412A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
JP4356616B2 (ja) 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP4356617B2 (ja) 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP4193771B2 (ja) 階調電圧発生回路及び駆動回路
JP4093231B2 (ja) 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP5186913B2 (ja) ソースドライバ、電気光学装置及び電子機器
JP5332156B2 (ja) 電源回路、駆動回路、電気光学装置、電子機器及び対向電極駆動方法
KR100722910B1 (ko) 임피던스 변환 회로, 구동 회로 및 임피던스 변환 회로의제어 방법
KR100743307B1 (ko) 전원 회로, 표시 드라이버, 전기 광학 장치 및 전자 기기
US7609256B2 (en) Power supply circuit, display driver, electro-optical device, electronic instrument, and method of controlling power supply circuit
JP4229157B2 (ja) 駆動回路、電気光学装置及び電子機器
JP5633609B2 (ja) ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP2006053252A (ja) インピーダンス変換回路、駆動回路及び制御方法
US20060066552A1 (en) Voltage supply circuit, power supply circuit, display driver, electro-optic device, and electronic apparatus
JP2008083286A (ja) 負荷測定装置、駆動回路、電気光学装置及び電子機器
JP4492679B2 (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
JP2006178073A (ja) 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
JP4492678B2 (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
JP4229158B2 (ja) 駆動回路、電気光学装置及び電子機器
JP5092731B2 (ja) 対向電極電圧生成回路、電源回路、表示ドライバ、電気光学装置及び電子機器
JP2007219091A (ja) 駆動回路、電気光学装置及び電子機器
JP2007114682A (ja) 対向電極電圧生成回路、電源回路、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090617

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4356616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees