JP3858590B2 - 液晶表示装置及び液晶表示装置の駆動方法 - Google Patents
液晶表示装置及び液晶表示装置の駆動方法 Download PDFInfo
- Publication number
- JP3858590B2 JP3858590B2 JP2000369608A JP2000369608A JP3858590B2 JP 3858590 B2 JP3858590 B2 JP 3858590B2 JP 2000369608 A JP2000369608 A JP 2000369608A JP 2000369608 A JP2000369608 A JP 2000369608A JP 3858590 B2 JP3858590 B2 JP 3858590B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- liquid crystal
- crystal panel
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、TFT（Thin Film Transistor：薄膜トランジスタ）液晶表示パネルを交流化駆動方式で駆動する液晶表示装置に関する。
【０００２】
【従来の技術】
コモン電圧の到達電圧を考慮した従来の技術として、特開平8-76083号公報には、液晶表示に必要な正又は負の駆動電圧に正又は負のプリチャージ電圧を加える液晶駆動装置が開示されている。また、特開平9-21995号公報には、所定の時定数で生成された微分信号をコモン駆動信号に重畳する液晶表示装置が開示されている。また、特開平10-253942号公報には、コモン電圧の到達電圧が遅延を生じている画素について、TFTがオフするタイミングのソース駆動回路の出力抵抗が高抵抗となる準備期間内に設定することにより、TFTがオフする直前のコモン電圧回路の負荷を実効的に減少させて、ソース駆動回路の出力抵抗が高抵抗となる瞬間にコモン電圧に、意図的にオーバシュートを発生させる液晶表示装置が開示されている。
【０００３】
ゲートオフ電圧の交流化を考慮した従来の技術として、特開2000-28992号公報には、Low電位を共通電位Vcomの高電位及び低電位と同期させて変化させ、かつ、Low電位と共通電位との電位差を、共通電位の高電位における電位差が共通電位の低電位における電位差より大にし、又は、Low電位を、共通電位Vcomの高電位及び低電位と同期させて変化させ、かつ、Low電位と共通電位Vcomとの電位差を等しくする液晶表示装置が開示されている。
【０００４】
【発明が解決しようとする課題】
特開平8-76083号公報、特開平9-21995号公報及び特開平10-253942号公報に記載の技術では、横スメアと呼ばれる画質劣化まで考慮されていない。即ち、液晶パネルの負荷定数や表示内容によるコモン電圧歪みに応じて、液晶パネル内部のコモン電圧の最終到達電位が変化するため、表示領域毎に（例えば、中間輝度の背景のみの領域と白表示の短形が表示されている領域の左右の背景領域）電圧実効値が変化し、これにより表示領域毎に輝度が異なるといった、横スメアと呼ばれる画質劣化を生じる。
【０００５】
特開2000-28992号公報に記載の技術でも、横スメアと呼ばれる画質劣化まで考慮されていない。即ち、特開2000-28992号公報に記載の技術は、ゲートオフ電圧とコモン電圧とを同期させるため、表示内容に応じて交差容量や寄生容量に電流の流入出が発生し、これにより液晶パネルの入力部のドレイン電圧の電位レベルまでの収束性が鈍くなり、これにより液晶パネルに印加される表示領域毎に実効電圧値が低下し、これにより横スメアと呼ばれる画質劣化を生じる。
【０００６】
本発明の目的は、横スメアを抑制し、画質を向上した液晶表示装置を提供することである。
【０００７】
【課題を解決するための手段】
【０００８】
本発明は、液晶パネル内のスイッチング素子のゲートをオフするためのゲートオフ電圧を高インピーダンス化する。これにより、液晶パネル内部のドレイン電圧の収束性を改善することができ、横スメアを抑制し、画質を向上することができる。
【０００９】
【発明の実施の形態】
本発明の第１の実施例を、図１〜４を用いて、説明する。尚、本発明は、コモン反転駆動方式に好適であるが、ドット反転駆動方式にも適用できる。尚、以下の実施例における液晶表示装置の表示特性として、画素部の液晶に印加する電圧実効値が小さい場合に黒表示となり、電圧実効値が大きい場合に白表示となるノーマリブラック液晶で説明を進めることにする。
【００１０】
図１は、本発明の液晶表示装置のブロック図である。図２は、本発明の電源回路のうちコモン電圧とゲートオフ電圧を生成する回路図である。図３は、本発明のコモン電圧とゲートオフ電圧の電圧波形図である。図４は、本発明の液晶パネル内部のコモン電圧をフィードバックする箇所を更に詳細に説明するための図である。図５は、横スメアと呼ばれる画質劣化を説明するため図である。
【００１１】
図１の本液晶表示装置のブロック図において、１０１は外部装置から入力する表示データと同期信号を転送するデータバスであり、１０２は液晶表示装置の駆動回路を制御するインタフェース回路であり、１０３は表示データに対応した階調電圧（ドレイン電圧とも呼ぶ。）を生成するドレインドライバ回路であり、１０４は表示するラインを順次選択するゲートドライバ回路であり、１０５は液晶表示装置を駆動する各種電源電圧を生成する電源回路であり、１０６は複数の画素部から構成される液晶パネルであり、１０７はインタフェース回路１０２からドレインドライバ回路１０３に表示データと同期信号を転送するデータバスであり、１０８はゲートドライバ回路１０４に同期信号を転送する信号線バスであり、１０９は電源回路１０５に交流化信号を転送する信号線であり、１１０は電源回路１０５からドレインドライバ回路１０３に供給する基準階調電圧を伝送する電源バスであり、１１１はゲートドライバ回路１０４を駆動する電源電圧を伝送する電源バスであり、１１２は液晶パネル１０６に供給するコモン電圧を伝送するコモン電圧線であり、１１３は液晶パネル１０６内部のコモン電圧を電源回路１０５にフィードバックするコモン電圧線であり、１１４はドレインドライバ回路１０３が出力するドレイン電圧を転送するドレイン線群であり、１１５はゲートドライバ回路１０４が出力する走査電圧（ゲート電圧とも呼ぶ。）を伝送するゲート線群であり、１１６は液晶パネル１０６内部のコモン電極であり、１１７はスイッチング動作を行なうＴＦＴであり、１１８は画素電極であり、１１９は液晶であり、１２０は補償容量であり、１２１は画素部である。
【００１２】
そして、コモン電極１１６は、液晶パネル１０６内部の全ての画素部で共通になっている。ドレイン線群１１４は、カラー表示の場合、水平解像度ｘ３（赤（Ｒｅｄ：Ｒ）、緑（Ｇｒｅｅｎ：Ｇ）、青（Ｂｌｕｅ：Ｂ））の数だけ信号線数を有する。ゲート線群１１５は、垂直解像度の数だけ信号線数を有する。コモン電極１１６は、電源回路１０５で生成するコモン電圧を、コモン電圧線１１２を介して液晶パネル１０６内部に伝送する。画素毎にＲ、Ｇ、Ｂのカラーフィルタを設けたカラー液晶パネルとしている。液晶１１９は、容量で等価モデルとしている。画素部１２１は、ドレイン線群１１４とゲート線群１１５とが交差する個所に位置し、ＴＦＴ１１７、画素電極１１８、液晶１１９、補償容量１２０を有する。
【００１３】
図２の本発明のコモン電圧とゲートオフ電圧を生成する回路において、３０１はコモン電圧の振幅レベルを調整する可変抵抗であり、３０２は可変抵抗３０１で生成した直流電圧の基準コモン電圧を伝送する電源線であり、３０３は電圧線３０２で伝送する基準コモン電圧とグランドレベルの電圧を交流化信号１０９に応じて選択する電圧セレクタであり、３０４は電圧セレクタ３０２で生成された交流したコモン電圧の基準電圧であり、３０５はコモン電圧の電位レベルを調整する可変抵抗であり、３０６はゲートオフ電圧の電位レベルを調整する可変抵抗であり、３０７、３０８は各々前記可変抵抗３０５、３０６で生成した調整電圧を伝送する電圧線であり、３０９は電圧線３０４と３０７で伝送される基準コモン電圧と調整電圧を入力し、コモン電圧の電位レベルを調整する演算回路であり、８０１は増幅回路（例えば、オペアンプ）であり、８０２は電流増幅回路（例えば、トランジスタ）であり、３１２は電圧線３０４と３０８で伝送される基準コモン電圧と調整電圧を入力しゲートオフ電圧の電位レベルを調整する演算回路であり、３１３は増幅回路であり、３１４は電流増幅回路であり。８０３は電流増幅回路３１４の生成するゲートオフ電圧を伝送する電圧線である。ゲートオフ電圧とは、スイッチング素子であるTFTのゲートをオフするための電圧である。ゲートオフ電圧の印加により、TFTへの通電が停止される。ゲートオン電圧は、スイッチング素子であるTFTのゲートをオンするための電圧である。ゲートオン電圧の印加により、TFTへの通電が開始される。
【００１４】
増幅回路８０１のフィードバック電圧は、液晶パネル１０６内部のコモン電圧をフィードバックするコモン電圧線１１３で伝送されるコモン電圧を適用する（フィードバック方式）。このフィードバック方式に、増幅回路８０１のフィードバック電圧として電流増幅回路８０２の出力であるコモン電圧を使用するブースト回路方式とを組み合わせても良い。増幅回路３１２のフィードバック電圧は、電流増幅回路３１４の出力である電圧線８０３で伝送するゲートオフ電圧を使用する（ブースト回路方式）。また、ゲートオフ電圧を伝送する電圧線８０３は、図１記載の電圧線１１１に含まれるものとする。
【００１５】
図３において、図３（A）は、黒表示（電圧実効値：小）を行なう際の電圧波形ある。９０１はコモン電圧線１１２で伝送するパネル入力コモン電圧であり、９０２は液晶パネル１０６内部のコモン電極線１１６のパネル内部コモン電圧であり、９０３はドレインドライバ回路１０３で生成し、ドレイン線群１１４で転送されるドレイン電圧である。図３（b）は、白表示（電圧実効値：大）を行なう際の電圧波形であり、図３（a）と同様箇所の電圧波形を示している。
【００１６】
以下、本発明の液晶表示装置の詳細な動作を説明する。
【００１７】
本発明の液晶表示装置では、外部装置からデータバス１０１を介して表示データと同期信号を入力し、インタフェース回路１０２は、データバス１０７を介してドレインドライバ回路１０３に、信号バス１０８を介してゲートドライバ回路１０４に表示データと、制御信号を供給する。
【００１８】
ドレインドライバ回路１０３では、入力される表示データに応じたドレイン電圧を生成し、ドレイン線群１１４に出力する。ゲートドライバ回路１０４では、ドレインドライバ回路１０３の出力するドレイン電圧を印加するラインを選択する為に、選択電圧となるゲートオン電圧をゲート線群１１５の対応するゲート線に印加する。ゲート線にゲートオン電圧が印加されたライン上の画素１２１では、対応するＴＦＴ１１７がオン状態になり、ドレイン線群１１４を介して転送されるドレイン電圧が画素電極１１８、液晶１１９、補償容量１２０に印加される。そして、この電圧印加動作が終了するとゲート線に非選択電圧となるゲートオフ電圧が印加され、ＴＦＴ１１７がオフ状態になり、先の画素電極１１８、液晶１１９、補償容量１２０に印加されたドレイン電圧が保持される。これを全ライン繰り返すことで、表示データに対応した階調電圧が全画素に印加されることになる。
【００１９】
本実施例では、液晶に交流電圧を印加することで、焼き付き等の劣化を防止していると共に、画素毎に正極性の階調電圧と、負極性の階調電圧を交互に印加することで、フリッカと呼ばれるちらつきを防止する駆動方式を適用する。つまり、交流化信号１０９に応じて、コモン電圧を、１ライン毎に交流化し、コモン電圧が低電位レベルの場合、ドレイン電圧は、コモン電圧よりも高電位レベルにすることで、正極性のドレイン電圧を各画素１２１に印加する。また、コモン電圧が高電位レベルの場合、ドレイン電圧は、コモン電圧よりも低電位レベルにすることで、負極性の階調電圧を各画素１２１に印加する。これにより、ライン毎に正極性の階調電圧と、負極性の階調電圧を交互に印加することが可能になり、フリッカを防止することが可能になる。また、次フレームでは、各画素１２１に先に印加した極性の階調電圧と異なる極性の階調電圧を印加することで、焼き付き等の劣化を防止することが出来る。
【００２０】
尚、本発明の液晶表示装置において、特徴となるコモン電圧生成において、液晶パネル１０６に入力するコモン電圧を、液晶パネル１０６内部のコモン電圧をフィードバックして生成している。この動作に関して、図２、図３を用いて説明する。
【００２１】
図２において、コモン電圧は、一定の振幅で、交流化信号１０９に応じて交流化する必要があることから、可変抵抗３０１と、電圧セレクタ３０２で、上記交流した基準コモン電圧を生成し、電源線３０４で伝送する。演算回路３０９では、この基準コモン電圧と、可変抵抗３０５で生成された調整電圧を入力して、コモン電圧の電位レベルを調整する。これにより、正極性のドレイン電圧と、負極性のドレイン電圧を液晶１１９に印加する際の実効電圧値を等しくすることが可能になる。
【００２２】
そして、増幅回路３１０と、電流増幅回路３１１で駆動能力を向上させたコモン電圧はコモン電圧線２０３を介して、液晶パネル２０２に伝送される。ここで、増幅回路８０１と電流増幅回路３１１は、液晶パネル１０６内部のコモン電圧をコモン電圧線１１３を介してフィードバックする増幅回路構成を取っている。従って、増幅回路８０１、電流増幅回路８０２で生成するコモン電圧は、演算回路３０９の生成するコモン電圧と、コモン電圧線１１３を介してフィードバックされたコモン電圧の電位差が比較された結果の電圧値が出力される。増幅回路８０１と電流増幅回路８０２の生成するコモン電圧に対して、液晶パネル１０６内部からフィードバックされるコモン電圧は、液晶パネル１０６内部の負荷容量、抵抗等の影響で、ある時定数を持った鈍った電圧波形になる。そこで、増幅回路８０１と電流増幅回路８０２とでは、液晶パネル１０６内部からフィードバックされるコモン電圧を、演算回路３０９の生成するコモン電圧レベルに遷移させようと動作する。
【００２３】
その結果、図３に記載する様に、液晶パネル１０６に入力する、つまり、コモン電圧線１１２を介して出力されるパネル入力コモン電圧９０１は、交流化のタイミングで、コモン電圧が負極性から正極性に遷移する際には正極性側に、コモン電圧が正極性から負極性に遷移する際には負極性側に、オーバーシュートした電圧波形となる。このオーバーシュートしたパネル入力コモン電圧９０１の効果で、パネル内部コモン電圧９０２は、より高電位（もしくは低電位）に遷移するので、結果的にパネル内部コモン電圧９０２の充電速度は向上することになる。そして、パネル内部コモン電圧９０２が所望するコモン電圧レベルに遷移すると、パネル入力コモン電圧９０１も所望するコモン電圧レベルに遷移するので、前記演算回路３０９の生成するコモン電圧レベルと同一レベルで安定することになる。
【００２４】
図３（a）は、黒表示状態であり、液晶に電圧する電圧実効値が小さい状態であるから、パネル入力コモン電圧９０１とドレイン電圧９０３は、同位相で交流化されることになる。従って、パネル内部コモン電圧９０２は、液晶パネル１０６内部の容量や抵抗による負荷の影響を殆ど受けないことから、パネル入力コモン電圧９０１の電位レベルまで、高速に収束することになり、パネル入力コモン電圧９０１のオーバーシュート量もそれ程多くないことが判る。
【００２５】
これに対して、図３（b）は、白表示状態であり、液晶に電圧する電圧実効値が大きい状態であるから、パネル入力コモン電圧９０１とドレイン電圧９０３が逆位相で交流化されることになる。従って、パネル内部コモン電圧９０２は、液晶パネル１０６内部の容量や抵抗による負荷の影響を受けるとともに、ドレイン電圧９０３が、画素電極１１８、液晶１１９、付加容量１２０に充電される影響から、その収束性が悪化する。
【００２６】
この電圧実効値の低下による表示輝度の変化が画質劣化として顕著に見える現象が図５に記載する様に、中間調背景に白矩形を表示した場合である。この表示状態の場合、中間輝度の背景のみの領域（ライン）と、白表示の矩形が表示されている領域（ライン）とでは、白矩形を表示するドレイン線群のドレイン電圧の振幅値が大きく異なってくる。従って、各々表示領域において、パネル内部コモン電圧の最終到達電位が変化してくる。その結果、中間輝度の背景のみの領域（ライン）と、白表示の矩形が表示されている領域の左右の背景領域では、ドレインドライバ回路から出力される中間調のドレイン電圧レベルは同一レベルであるが、画素部の液晶に印加される電圧実効値が異なるので輝度が異なる表示が得られることになる。これが、横スメアと呼ばれる画質劣化である。
【００２７】
しかし、パネル入力コモン電圧は、パネル内部コモン電圧９０２が増幅回路８０１と電流増幅回路８０２にフィードバックされているため、パネル内部コモン電圧９０２が演算回路３０９の生成するコモン電圧レベルに到達するまで、オーバーシュート状態を保持し、パネル内部コモン電圧９０２の収束性を改善することが可能になる。
【００２８】
図４を用いて、本発明の液晶パネル内部のコモン電圧をフィードバックする箇所を更に詳細に説明する。
【００２９】
図４において、１３０１はインタフェース基板であり、１３０２はインタフェース回路であり（図１記載の１０２に相当）、１３０３は交流化信号であり（図１記載の１０９に相当）、１３０４は電源回路であり（図１記載の１０５に相当）、１３０５はコモン電圧線であり（図１記載の１１２に相当）、１３０６はコモン電圧線であり（図１記載の１１３に相当）、１３０７はコネクタであり、１３０８はケーブルであり、１３０９はケーブル１３０８で転送する信号線の内コモン電圧線であり、１３１０はコネクタであり、１３１１はコネクタであり、１３１２はケーブルであり、１３１３はケーブル１３１２で転送する信号線の内コモン電圧線であり、１３１４はコモン電圧線１３０５と接続するコモン電圧線であり、１３１５はコネクタであり、１３１６はドレインドライバＬＳＩを実装するドレイン基板であり、１３１７はドレイン基板１３１６上のコモン電圧線であり、１３１８はドレインドライバＬＳＩを実装するパッケージであり、１３１９はドレインドライバＬＳＩの本体であり、１３２０はゲートドライバＬＳＩを実装するゲート基板であり、１３２１はゲート基板１３２０上のコモン電圧線であり、１３２３はゲートドライバＬＳＩを実装するパッケージであり、１３２４はゲートドライバＬＳＩの本体であり、１３２５は液晶パネルであり、１３２６は液晶パネル１３２５上のコモンバスラインであり、１３２７は液晶パネル１３２５上のコモンバスラインであり、１３２８は液晶パネル上のライン毎に横方向に配線されたコモン電圧線である。
【００３０】
そして、コモン電圧線１３０９は、コネクタ１３０７を介してコモン電圧線１３０５と接続される。コモン電圧線１３１３は、コネクタ１３１１を介してコモン電圧線１３０６と接続される。コモン電圧線１３１７は、コネクタ１３１０を介してコモン電圧線１３０９と接続される。コモン電圧線１３２１は、コネクタ１３１５を介してコモン電圧線１３１３と接続される。本第１の実施例では、水平解像度１０２４ドットのカラー液晶を想定し、ドレインドライバＬＳＩの出力端子数が３８４本を想定しているので、ドレインドライバＬＳＩは合計８個搭載されている（１０２４＊３÷３８４）。また、本第１の実施例の垂直ライン数は７６８本、ゲートドライバＬＳＩの出力端子数が２５６本を想定しているので、ゲートドライバＬＳＩは合計３個搭載されている（７６８＊２５６）。
【００３１】
本第１の実施例では、インタフェース基板１３０１上の電源回路１３０４で生成するコモン電圧を液晶パネルに供給する経路として、ケーブル１３０８、ケーブル１３１２を用いて、各々ドレイン基板１３１６、ゲート基板１３２０に転送する。この各基板上に転送されるコモン電圧は各々コモン電圧線１３１７、１３２２を介して液晶パネル１３２５上のコモンバスライン１３２７、１３２６に転送されることになる。この各基板から液晶パネルへのコモン電圧線の接続点はドレイン基板において、ドレイン基板１３１６では、最も左側のドレインドライバＬＳＩ１３１９のパッケージ１３１８を経由したものと、最も右側のドレインドライバＬＳＩ１３１９のパッケージ１３１８を経由したものになる。また、ゲート基板１３２０では、各々のゲートドライバＬＳＩ１３２４のパッケージ１３２３を経由したものになる。尚、このゲート基板１３２０のコモン電圧線供給点において、上部と中央部に位置するゲートドライバＬＳＩ１３２４のパッケージ１３２３を経由したコモン電圧線は、上記液晶パネルに供給されるコモン電圧をインタフェース基板１３０１上の電源回路１３０４にフィードバックする為の経路として利用する。
【００３２】
これにより、液晶パネル１３２５内部のコモン電圧をコモン電圧生成回路（本実施例では図示せず）にフィードバックすることが可能となり、コモン電圧を液晶パネルに供給することが可能になる。
【００３３】
以上により、本発明の第１の実施例によれば、１ラインの書き込み動作が終了する時点で、パネル内部コモン電圧９０２は所望するコモン電圧レベルに収束するので、従来の技術で生じる様な液晶に印加される実効電圧値が低下するような現象が発生せず、高画質表示が可能になる。尚、パネル入力コモン電圧４０１のオーバーシュート電圧の高電位レベルと、低電位レベルは、前記増幅回路８０１と電流増幅回路８０２の電源電圧によって制約されるものである。従って、この電源電圧レベルを変更することで、パネル入力コモン電圧４０１のオーバーシュート電圧を印加している期間を変更することが可能になる。
【００３４】
また、本第１の実施例によれば、液晶パネル１０６内部の容量や抵抗による負荷の影響で、オーバーシュート電圧量が自動的に変化するので、液晶パネル１０６のバラツキ、表示内容による負荷変動等を吸収出来る効果があり、より高画質表示が可能になる。
【００３５】
また、ゲートオフ電圧の生成回路において、演算回路３１２では、電圧線３０４で伝送される基準コモン電圧と、可変抵抗３０６で生成された調整電圧を入力して、ゲートオフ電圧の電位レベルを調整し、増幅回路３１３と電流増幅回路３１４で、駆動能力を向上させたゲートオフ電圧を生成し、電圧線８０３を介してゲートドライバ回路１０４に伝送する。その結果、コモン電極１１６とゲート線群１１５の間に形成される容量の充放電電流を緩和することが可能になる。
【００３６】
次に、本発明の第２の実施例を、図６〜９を用いて説明する。
【００３７】
図６は、本発明の画素部の等価回路の詳細説明図である。図７は、本発明の液晶表示装置のブロック図である。図８は、本発明の電源回路のうちコモン電圧とゲートオフ電圧を生成する回路図である。図９は、本発明のコモン電圧とゲートオフ電圧の電圧波形図である。
【００３８】
図６において、６０１はドレイン群１１４とゲート線群１１５の交差部に形成される交差容量（Ｃｇｄ１）であり、６０２はドレイン線群１１４とコモン電極線２０４の交差部に形成される交差容量（Ｃｄｃ）であり、６０３は画素電極１１８と当該ドレイン線１１４−１間に形成される寄生容量（Ｃｄｓ１）であり、６０４は画素電極１１８と隣接するドレイン線１１４−２間に形成される寄生容量（Ｃｄｓ２）であり、６０５はＴＦＴ１１７においてドレイン線１１４−１とゲート線１１５−１がオーバーラップする際に形成される寄生容量（Ｃｇｄ２）であり、６０６はＴＦＴ１１７においてゲート線１１５−１と画素電極１１８がオーバーラップする際に形成される寄生容量（Ｃｇｓ）であり、６０７はゲート線１１５−１とコモン電極２０４が交差する際に形成される交差容量（Ｃｇｃ）である。
【００３９】
図７において、１００１は電源回路であり、１００２は電源回路１００１から、ゲートドライバ回路１０４を駆動する電源電圧を伝送する電源バスである。
【００４０】
図８において、１１０１、１１０２、１１０３は分割抵抗であり、１１０４と、１１０５の電源線に基準となるゲートオフ電圧を出力する。１１０６と１１０７は、電源線１１０４と１１０５で伝送されるゲートオフ電圧の電流増幅回路であり、各々１１０８と１１０９の電源線にゲートオフ電圧を出力する。１１１０と１１１１は分割抵抗であり、１１１２と１１１３はダイオードである。
【００４１】
図９において、図９（a）は黒表示（電圧実効値：小）を行なう際の電圧波形であり、１２０１はコモン電圧線１１２で伝送するパネル入力コモン電圧であり、１２０２は液晶パネル１０６内部のコモン電極線１１６上のパネル内部コモン電圧であり、１２０３はドレインドライバ回路１０３の出力するドレイン電圧のうち、ドレインドライバ回路１０３近端のパネル入力ドレイン電圧であり、１２０４は液晶パネル１０６内部のパネル内部ドレイン電圧であり、１２０５はゲートオフ電圧である。また、図９（b）は白表示（電圧実効値：大）を行なう際の電圧波形であり、図９（b）と同様箇所の電圧波形を示している。
【００４２】
液晶表示装置の画素部１２１は各電極間の各処に、図６に記載する様な交差容量や、寄生容量が形成されている。ここで、ドレイン線群１１４とゲート線群１１５の交差部に形成される交差容量（Ｃｇｄ１）６０１と、ＴＦＴ１１７におけるドレイン線１１４−１とゲート線１１５−１がオーバーラップする際に形成される寄生容量（Ｃｄｇ２）６０５が画質劣化を発生する要因になる。つまり、ゲートオフ電圧がコモン電圧と同位相で交流化すると、ドレイン電圧の電圧波形状態、つまり、表示内容によっては、前記交差容量６０１並びに寄生容量６０５に電流の流入出が発生することになる。
【００４３】
図７の液晶表示装置は、本発明の第１の実施例とほぼ同一であり、本発明の第１の実施例と異なる点は、電源回路１００１と、電源回路１００１が生成するゲートドライバ回路１０４に供給する電源電圧である。そこで、図８を用いて第１の実施例との違いを説明する。
【００４４】
図７記載の、分割抵抗１１０１、１１０２、１１０３は、ゲートオフ電圧の高電位レベル電圧と、低電位レベル電圧を生成し、その各々のゲートオフレベル電圧は、各々１１０６と１１０７の電流増幅回路で電流増幅される。この電流増幅された２種類のゲートオフ電圧を分圧抵抗１１１０と１１１１で分圧することで、液晶パネル１０６に供給するゲートオフ電圧を生成し、電源線１１１４を介して伝送する。尚、電源線１１１４は図１０記載の電源線１００２に含まれるものとする。ここで、電源線１１１４で伝送されるゲートオフ電圧は高インピーダンス状態にする為、分割抵抗１１１０、１１１１は高抵抗にする。また、ゲートオフ電圧が、電流増幅回路１１０６、１１０７で生成されるゲートオフ電圧の電位レベルよりも高電位又は、低電位に遷移しないようにダイオード１１１２と１１１３を設けておく。これにより、液晶パネル１０６内部でゲートオフ電圧が振られた時に、前記基準電圧レベルよりも大きな振幅にならにように制御することが可能になる。
【００４５】
次に、その動作に関して説明する。
【００４６】
図８において、各コモン電圧１２０１、１２０２の電圧波形は、本発明の第１の実施例と同様である。つまり、パネル入力コモン電圧１２０１は、液晶パネル内部の負荷状態や、表示内容に依存して、パネル内部コモン電圧１２０２の電圧が歪むことから、交流化タイミングでオーバーシュート電圧となる。この結果、液晶パネル１０６内部のコモン電圧の収束性は改善される。
【００４７】
更に、本発明の特徴であるゲートオフ電圧について説明する。先に記載した様に液晶パネル１０６に供給するゲートオフ電圧は高インピーダンス状態の駆動電圧になっている。従って、ゲートオフ電圧は、一方で、図６で記載したドレイン線１１４−１とゲート線１１５の交差容量６０１や、ＴＦＴ１１７の寄生容量６０５の影響で、ドレイン電圧に追従する様に動作する。また、ゲートオフ電圧は、もう一方で、図６に記載したゲート線１１５とコモン電極２０４（図７記載のコモン電極１１６に相当）の交差容量６０７の影響でコモン電圧に追従することになる。
【００４８】
その結果、図９（ａ）に記載する様にドレイン電圧がコモン電圧と同位相になる場合、ゲートオフ電圧も、前記寄生容量、交差容量の影響でコモン電圧やドレイン電圧と同位相の振幅になる。また、図９（ｂ）に記載する様にドレイン電圧がコモン電圧と逆位相になる場合、ゲートオフ電圧は、ドレイン電圧とコモン電圧の中間電位状態になる。
【００４９】
つまり、ゲートオフ電圧は高インピーダンス状態の駆動電圧にすると、ドレイン線１１４−１とゲート線１１５の負荷容量、すなわち交差容量６０１が結果的に小さくなるので、ドレイン電圧の収束性が改善され、従来例で記載した様な液晶に印加される実効電圧値が低下するような現象が発生せず、高画質表示が可能になる。
【００５０】
また、本発明の実施例によれば、ゲートオフ電圧を高インピーダンス状態にすることで、ドレイン線とゲート線の交差容量への充放電電流を削減することが可能になるので、消費電力を低減する効果もある。
【００５１】
更にまた、本発明の実施例によれば、特にドレインドライバ回路近端のドレイン電圧と、ドレインドライバ回路遠端のドレイン電圧との位相差を小さくすることが出来るので、液晶パネルの縦方向に発生する縦輝度傾斜を抑制する効果もある。
【００５２】
次に、本発明の第３の実施例を、図１０，１１を用いて説明する。
【００５３】
第３の実施例は、本発明のゲートオフ電圧の高インピーダンス駆動を、ゲートドライバＬＳＩで実現する為の実施例である。図１０は、本発明のゲートドライバのブロック図である。図１１は、本発明のゲートドライバの動作を説明するためのタイミングチャート図である。
【００５４】
図１０において、１４０１はシフトレジスタであり、１４０２はスタート信号であり、１４０３はシフトクロックであり、１４０４はシフトレジスタ１４０１の出力信号である。１４０５はゲート電圧選択回路であり、１４０６は本ゲートドライバＬＳＩの出力信号である。１４０７はゲートオン電圧を供給する電源線であり、１４０８はゲートオフ電圧を供給する電源線であり、１４０９は反転回路であり、１４１０は反転回路１４０９の出力信号であり、１４１１はＮＯＲ回路であり、１４１２はＮＯＲ回路１４１１の出力信号であり、１４１３はゲートオン電圧用のＰ−ＭＯＳであり、１４１４はゲートオフ電圧用のＮ−ＭＯＳであり、１４１５はゲートオフ電圧用のＮ−ＭＯＳである。
【００５５】
図１１は、図１０記載のゲートドライバＬＳＩの動作を説明するタイミングチャート図であり、各々の記号に対応した箇所の動作を示している。
【００５６】
そして、Ｎ−ＭＯＳ１４１４は、低インピーダンス化するため、ＭＯＳのゲート幅を大きい。Ｎ−ＭＯＳ１４１５は、高インピーダンス化するために、ＭＯＳのゲート幅を小さい。
【００５７】
次に、図１０、１１を用いて、その動作を説明する。
【００５８】
シフトレジスタ１４０１は、スタート信号１４０２と、シフトクロック１４０３に応じて出力信号１４０４を図１５記載の様に順次出力する。ゲート選択回路１４０５のＰ−ＭＯＳ１４１３では、反転回路１４０９の出力信号１４１０を受けて動作する。図１５に記載する用に出力信号１４１０が‘ロウ’レベルの時にゲートオン電圧を出力信号１４０５に反映する。ゲート選択回路１４０５のＮ−ＭＯＳ１４１４では、シフトレジスタ１４０１の出力１４０４−１の様に次ラインの動作信号を受けて動作する。図１１に記載する用に出力信号１４０４−１が‘ハイ’レベルの時にゲートオフ電圧を出力信号１４０５に反映する。この時、このゲートオフ電圧は低インピーダンスになる。これは、液晶パネルのゲート線に印加している電圧をオン電圧からオフ電圧に高速に遷移させる必要があるからである。ゲート選択回路１４０５のＮ−ＭＯＳ１４１５では、ＮＯＲ回路１４１１の出力信号１４１２を受けて動作する。図１１に記載する用に出力信号１４１２が‘ハイ’レベルの時にゲートオフ電圧を出力信号１４０５に反映する。この時、このゲートオフ電圧は高インピーダンスになる。
【００５９】
以上の様にゲートドライバＬＳＩを構成することでも、ゲートオフ電圧の高インピーダンス化が可能になる。
【００６０】
よって、本第３の実施例においても、上記第３の実施例と同様の効果を奏する。
【００６１】
以上のように、本発明の第１の実施例によれば、電源回路のうち、コモン電圧生成回路に、液晶パネル内部のコモン電圧をフィードバックすることから、液晶パネルに出力するコモン電圧は、交流化のタイミングで、コモン電圧が負極性から正極性に遷移する際には正極性側に、コモン電圧が正極性から負極性に遷移する際には負極性側に、オーバーシュートした電圧波形となる。この結果、液晶パネル内部のコモン電圧は、より高電位（もしくは低電位）に遷移するので、収束性を改善できる効果があり、横スメアと呼ばれる画質劣化を防止でき、高画質表示が実現出来る効果がある。
【００６２】
更に、本発明の第１の実施例によれば、コモン電圧生成回路に、液晶パネル内部のコモン電圧をフィードバックすることから、液晶パネルの負荷定数のバラツキや、表示内容によるコモン電圧歪みに応じた、コモン電圧を液晶パネルに供給することが可能になり、液晶パネル内部コモン電圧の収束性改善と、高画質表示が実現出来る効果がある。
【００６３】
また、本発明の第２の実施例及び第３の実施例によれば、ゲートオフ電圧を高インピーダンス状態にすることで、ドレイン線とゲート線の交差容量への充放電電流を削減することが可能になるので、液晶パネル内部のドレイン電圧の収束性を改善する効果があり、横スメアと呼ばれる画質劣化を防止でき、高画質表示が実現出来る効果がある。
【００６４】
更に、本発明の第２の実施例及び第３の実施例によれば、ゲートオフ電圧を高インピーダンス状態にすることで、ドレイン線とゲート線の交差容量への充放電電流を削減することが可能になるので、消費電力を低減する効果もある。
【００６５】
更にまた、本発明の第２の実施例及び第３の実施例によれば、特にドレインドライバ回路近端のドレイン電圧と、ドレインドライバ回路遠端のドレイン電圧との位相差を小さくすることが出来るので、液晶パネルの縦方向に発生する縦輝度傾斜を抑制する効果もある。
【００６６】
【発明の効果】
【００６７】
本発明によれば、液晶パネル内部のドレイン電圧の収束性を改善することができ、表示画像に生じる横スメアを抑制し、画質を向上するという効果を奏する。
【図面の簡単な説明】
【図１】本発明の液晶表示装置のブロック図。
【図２】本発明の電源回路のうちコモン電圧とゲートオフ電圧を生成する回路図。
【図３】本発明のコモン電圧とゲートオフ電圧の電圧波形図。
【図４】本発明の液晶パネル内部のコモン電圧をフィードバックする箇所を更に詳細に説明するための図。
【図５】横スメアと呼ぶ画質劣化を説明するための図。
【図６】本発明の画素部の等価回路の詳細説明図。
【図７】本発明の液晶表示装置のブロック図。
【図８】本発明の電源回路のうちコモン電圧とゲートオフ電圧を生成する回路図。
【図９】本発明のコモン電圧とゲートオフ電圧の電圧波形図。
【図１０】本発明のゲートドライバのブロック図。
【図１１】本発明のゲートドライバの動作を説明するためのタイミングチャート図。
【符号の説明】
１０１…データバス、１０２…インタフェース回路、１０３…ドレインドライバ回路、１０４…ゲートドライバ回路、１０５…電源回路、１０６…液晶パネル、１０７…データバス、１０８…信号線バス、１０９…信号線、１１０…電源バス、１１１…電源バス、１１２…コモン電圧線、１１３…コモン電圧線、１１４…ドレイン線群、１１５…ゲート線群、１１６…コモン電極、１１７…ＴＦＴ、１１８…画素電極、１１９…液晶、１２０…補償容量、１２１…画素部。
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、TFT（Thin Film Transistor：薄膜トランジスタ）液晶表示パネルを交流化駆動方式で駆動する液晶表示装置に関する。
【０００２】
【従来の技術】
コモン電圧の到達電圧を考慮した従来の技術として、特開平8-76083号公報には、液晶表示に必要な正又は負の駆動電圧に正又は負のプリチャージ電圧を加える液晶駆動装置が開示されている。また、特開平9-21995号公報には、所定の時定数で生成された微分信号をコモン駆動信号に重畳する液晶表示装置が開示されている。また、特開平10-253942号公報には、コモン電圧の到達電圧が遅延を生じている画素について、TFTがオフするタイミングのソース駆動回路の出力抵抗が高抵抗となる準備期間内に設定することにより、TFTがオフする直前のコモン電圧回路の負荷を実効的に減少させて、ソース駆動回路の出力抵抗が高抵抗となる瞬間にコモン電圧に、意図的にオーバシュートを発生させる液晶表示装置が開示されている。
【０００３】
ゲートオフ電圧の交流化を考慮した従来の技術として、特開2000-28992号公報には、Low電位を共通電位Vcomの高電位及び低電位と同期させて変化させ、かつ、Low電位と共通電位との電位差を、共通電位の高電位における電位差が共通電位の低電位における電位差より大にし、又は、Low電位を、共通電位Vcomの高電位及び低電位と同期させて変化させ、かつ、Low電位と共通電位Vcomとの電位差を等しくする液晶表示装置が開示されている。
【０００４】
【発明が解決しようとする課題】
特開平8-76083号公報、特開平9-21995号公報及び特開平10-253942号公報に記載の技術では、横スメアと呼ばれる画質劣化まで考慮されていない。即ち、液晶パネルの負荷定数や表示内容によるコモン電圧歪みに応じて、液晶パネル内部のコモン電圧の最終到達電位が変化するため、表示領域毎に（例えば、中間輝度の背景のみの領域と白表示の短形が表示されている領域の左右の背景領域）電圧実効値が変化し、これにより表示領域毎に輝度が異なるといった、横スメアと呼ばれる画質劣化を生じる。
【０００５】
特開2000-28992号公報に記載の技術でも、横スメアと呼ばれる画質劣化まで考慮されていない。即ち、特開2000-28992号公報に記載の技術は、ゲートオフ電圧とコモン電圧とを同期させるため、表示内容に応じて交差容量や寄生容量に電流の流入出が発生し、これにより液晶パネルの入力部のドレイン電圧の電位レベルまでの収束性が鈍くなり、これにより液晶パネルに印加される表示領域毎に実効電圧値が低下し、これにより横スメアと呼ばれる画質劣化を生じる。
【０００６】
本発明の目的は、横スメアを抑制し、画質を向上した液晶表示装置を提供することである。
【０００７】
【課題を解決するための手段】
【０００８】
本発明は、液晶パネル内のスイッチング素子のゲートをオフするためのゲートオフ電圧を高インピーダンス化する。これにより、液晶パネル内部のドレイン電圧の収束性を改善することができ、横スメアを抑制し、画質を向上することができる。
【０００９】
【発明の実施の形態】
本発明の第１の実施例を、図１〜４を用いて、説明する。尚、本発明は、コモン反転駆動方式に好適であるが、ドット反転駆動方式にも適用できる。尚、以下の実施例における液晶表示装置の表示特性として、画素部の液晶に印加する電圧実効値が小さい場合に黒表示となり、電圧実効値が大きい場合に白表示となるノーマリブラック液晶で説明を進めることにする。
【００１０】
図１は、本発明の液晶表示装置のブロック図である。図２は、本発明の電源回路のうちコモン電圧とゲートオフ電圧を生成する回路図である。図３は、本発明のコモン電圧とゲートオフ電圧の電圧波形図である。図４は、本発明の液晶パネル内部のコモン電圧をフィードバックする箇所を更に詳細に説明するための図である。図５は、横スメアと呼ばれる画質劣化を説明するため図である。
【００１１】
図１の本液晶表示装置のブロック図において、１０１は外部装置から入力する表示データと同期信号を転送するデータバスであり、１０２は液晶表示装置の駆動回路を制御するインタフェース回路であり、１０３は表示データに対応した階調電圧（ドレイン電圧とも呼ぶ。）を生成するドレインドライバ回路であり、１０４は表示するラインを順次選択するゲートドライバ回路であり、１０５は液晶表示装置を駆動する各種電源電圧を生成する電源回路であり、１０６は複数の画素部から構成される液晶パネルであり、１０７はインタフェース回路１０２からドレインドライバ回路１０３に表示データと同期信号を転送するデータバスであり、１０８はゲートドライバ回路１０４に同期信号を転送する信号線バスであり、１０９は電源回路１０５に交流化信号を転送する信号線であり、１１０は電源回路１０５からドレインドライバ回路１０３に供給する基準階調電圧を伝送する電源バスであり、１１１はゲートドライバ回路１０４を駆動する電源電圧を伝送する電源バスであり、１１２は液晶パネル１０６に供給するコモン電圧を伝送するコモン電圧線であり、１１３は液晶パネル１０６内部のコモン電圧を電源回路１０５にフィードバックするコモン電圧線であり、１１４はドレインドライバ回路１０３が出力するドレイン電圧を転送するドレイン線群であり、１１５はゲートドライバ回路１０４が出力する走査電圧（ゲート電圧とも呼ぶ。）を伝送するゲート線群であり、１１６は液晶パネル１０６内部のコモン電極であり、１１７はスイッチング動作を行なうＴＦＴであり、１１８は画素電極であり、１１９は液晶であり、１２０は補償容量であり、１２１は画素部である。
【００１２】
そして、コモン電極１１６は、液晶パネル１０６内部の全ての画素部で共通になっている。ドレイン線群１１４は、カラー表示の場合、水平解像度ｘ３（赤（Ｒｅｄ：Ｒ）、緑（Ｇｒｅｅｎ：Ｇ）、青（Ｂｌｕｅ：Ｂ））の数だけ信号線数を有する。ゲート線群１１５は、垂直解像度の数だけ信号線数を有する。コモン電極１１６は、電源回路１０５で生成するコモン電圧を、コモン電圧線１１２を介して液晶パネル１０６内部に伝送する。画素毎にＲ、Ｇ、Ｂのカラーフィルタを設けたカラー液晶パネルとしている。液晶１１９は、容量で等価モデルとしている。画素部１２１は、ドレイン線群１１４とゲート線群１１５とが交差する個所に位置し、ＴＦＴ１１７、画素電極１１８、液晶１１９、補償容量１２０を有する。
【００１３】
図２の本発明のコモン電圧とゲートオフ電圧を生成する回路において、３０１はコモン電圧の振幅レベルを調整する可変抵抗であり、３０２は可変抵抗３０１で生成した直流電圧の基準コモン電圧を伝送する電源線であり、３０３は電圧線３０２で伝送する基準コモン電圧とグランドレベルの電圧を交流化信号１０９に応じて選択する電圧セレクタであり、３０４は電圧セレクタ３０２で生成された交流したコモン電圧の基準電圧であり、３０５はコモン電圧の電位レベルを調整する可変抵抗であり、３０６はゲートオフ電圧の電位レベルを調整する可変抵抗であり、３０７、３０８は各々前記可変抵抗３０５、３０６で生成した調整電圧を伝送する電圧線であり、３０９は電圧線３０４と３０７で伝送される基準コモン電圧と調整電圧を入力し、コモン電圧の電位レベルを調整する演算回路であり、８０１は増幅回路（例えば、オペアンプ）であり、８０２は電流増幅回路（例えば、トランジスタ）であり、３１２は電圧線３０４と３０８で伝送される基準コモン電圧と調整電圧を入力しゲートオフ電圧の電位レベルを調整する演算回路であり、３１３は増幅回路であり、３１４は電流増幅回路であり。８０３は電流増幅回路３１４の生成するゲートオフ電圧を伝送する電圧線である。ゲートオフ電圧とは、スイッチング素子であるTFTのゲートをオフするための電圧である。ゲートオフ電圧の印加により、TFTへの通電が停止される。ゲートオン電圧は、スイッチング素子であるTFTのゲートをオンするための電圧である。ゲートオン電圧の印加により、TFTへの通電が開始される。
【００１４】
増幅回路８０１のフィードバック電圧は、液晶パネル１０６内部のコモン電圧をフィードバックするコモン電圧線１１３で伝送されるコモン電圧を適用する（フィードバック方式）。このフィードバック方式に、増幅回路８０１のフィードバック電圧として電流増幅回路８０２の出力であるコモン電圧を使用するブースト回路方式とを組み合わせても良い。増幅回路３１２のフィードバック電圧は、電流増幅回路３１４の出力である電圧線８０３で伝送するゲートオフ電圧を使用する（ブースト回路方式）。また、ゲートオフ電圧を伝送する電圧線８０３は、図１記載の電圧線１１１に含まれるものとする。
【００１５】
図３において、図３（A）は、黒表示（電圧実効値：小）を行なう際の電圧波形ある。９０１はコモン電圧線１１２で伝送するパネル入力コモン電圧であり、９０２は液晶パネル１０６内部のコモン電極線１１６のパネル内部コモン電圧であり、９０３はドレインドライバ回路１０３で生成し、ドレイン線群１１４で転送されるドレイン電圧である。図３（b）は、白表示（電圧実効値：大）を行なう際の電圧波形であり、図３（a）と同様箇所の電圧波形を示している。
【００１６】
以下、本発明の液晶表示装置の詳細な動作を説明する。
【００１７】
本発明の液晶表示装置では、外部装置からデータバス１０１を介して表示データと同期信号を入力し、インタフェース回路１０２は、データバス１０７を介してドレインドライバ回路１０３に、信号バス１０８を介してゲートドライバ回路１０４に表示データと、制御信号を供給する。
【００１８】
ドレインドライバ回路１０３では、入力される表示データに応じたドレイン電圧を生成し、ドレイン線群１１４に出力する。ゲートドライバ回路１０４では、ドレインドライバ回路１０３の出力するドレイン電圧を印加するラインを選択する為に、選択電圧となるゲートオン電圧をゲート線群１１５の対応するゲート線に印加する。ゲート線にゲートオン電圧が印加されたライン上の画素１２１では、対応するＴＦＴ１１７がオン状態になり、ドレイン線群１１４を介して転送されるドレイン電圧が画素電極１１８、液晶１１９、補償容量１２０に印加される。そして、この電圧印加動作が終了するとゲート線に非選択電圧となるゲートオフ電圧が印加され、ＴＦＴ１１７がオフ状態になり、先の画素電極１１８、液晶１１９、補償容量１２０に印加されたドレイン電圧が保持される。これを全ライン繰り返すことで、表示データに対応した階調電圧が全画素に印加されることになる。
【００１９】
本実施例では、液晶に交流電圧を印加することで、焼き付き等の劣化を防止していると共に、画素毎に正極性の階調電圧と、負極性の階調電圧を交互に印加することで、フリッカと呼ばれるちらつきを防止する駆動方式を適用する。つまり、交流化信号１０９に応じて、コモン電圧を、１ライン毎に交流化し、コモン電圧が低電位レベルの場合、ドレイン電圧は、コモン電圧よりも高電位レベルにすることで、正極性のドレイン電圧を各画素１２１に印加する。また、コモン電圧が高電位レベルの場合、ドレイン電圧は、コモン電圧よりも低電位レベルにすることで、負極性の階調電圧を各画素１２１に印加する。これにより、ライン毎に正極性の階調電圧と、負極性の階調電圧を交互に印加することが可能になり、フリッカを防止することが可能になる。また、次フレームでは、各画素１２１に先に印加した極性の階調電圧と異なる極性の階調電圧を印加することで、焼き付き等の劣化を防止することが出来る。
【００２０】
尚、本発明の液晶表示装置において、特徴となるコモン電圧生成において、液晶パネル１０６に入力するコモン電圧を、液晶パネル１０６内部のコモン電圧をフィードバックして生成している。この動作に関して、図２、図３を用いて説明する。
【００２１】
図２において、コモン電圧は、一定の振幅で、交流化信号１０９に応じて交流化する必要があることから、可変抵抗３０１と、電圧セレクタ３０２で、上記交流した基準コモン電圧を生成し、電源線３０４で伝送する。演算回路３０９では、この基準コモン電圧と、可変抵抗３０５で生成された調整電圧を入力して、コモン電圧の電位レベルを調整する。これにより、正極性のドレイン電圧と、負極性のドレイン電圧を液晶１１９に印加する際の実効電圧値を等しくすることが可能になる。
【００２２】
そして、増幅回路３１０と、電流増幅回路３１１で駆動能力を向上させたコモン電圧はコモン電圧線２０３を介して、液晶パネル２０２に伝送される。ここで、増幅回路８０１と電流増幅回路３１１は、液晶パネル１０６内部のコモン電圧をコモン電圧線１１３を介してフィードバックする増幅回路構成を取っている。従って、増幅回路８０１、電流増幅回路８０２で生成するコモン電圧は、演算回路３０９の生成するコモン電圧と、コモン電圧線１１３を介してフィードバックされたコモン電圧の電位差が比較された結果の電圧値が出力される。増幅回路８０１と電流増幅回路８０２の生成するコモン電圧に対して、液晶パネル１０６内部からフィードバックされるコモン電圧は、液晶パネル１０６内部の負荷容量、抵抗等の影響で、ある時定数を持った鈍った電圧波形になる。そこで、増幅回路８０１と電流増幅回路８０２とでは、液晶パネル１０６内部からフィードバックされるコモン電圧を、演算回路３０９の生成するコモン電圧レベルに遷移させようと動作する。
【００２３】
その結果、図３に記載する様に、液晶パネル１０６に入力する、つまり、コモン電圧線１１２を介して出力されるパネル入力コモン電圧９０１は、交流化のタイミングで、コモン電圧が負極性から正極性に遷移する際には正極性側に、コモン電圧が正極性から負極性に遷移する際には負極性側に、オーバーシュートした電圧波形となる。このオーバーシュートしたパネル入力コモン電圧９０１の効果で、パネル内部コモン電圧９０２は、より高電位（もしくは低電位）に遷移するので、結果的にパネル内部コモン電圧９０２の充電速度は向上することになる。そして、パネル内部コモン電圧９０２が所望するコモン電圧レベルに遷移すると、パネル入力コモン電圧９０１も所望するコモン電圧レベルに遷移するので、前記演算回路３０９の生成するコモン電圧レベルと同一レベルで安定することになる。
【００２４】
図３（a）は、黒表示状態であり、液晶に電圧する電圧実効値が小さい状態であるから、パネル入力コモン電圧９０１とドレイン電圧９０３は、同位相で交流化されることになる。従って、パネル内部コモン電圧９０２は、液晶パネル１０６内部の容量や抵抗による負荷の影響を殆ど受けないことから、パネル入力コモン電圧９０１の電位レベルまで、高速に収束することになり、パネル入力コモン電圧９０１のオーバーシュート量もそれ程多くないことが判る。
【００２５】
これに対して、図３（b）は、白表示状態であり、液晶に電圧する電圧実効値が大きい状態であるから、パネル入力コモン電圧９０１とドレイン電圧９０３が逆位相で交流化されることになる。従って、パネル内部コモン電圧９０２は、液晶パネル１０６内部の容量や抵抗による負荷の影響を受けるとともに、ドレイン電圧９０３が、画素電極１１８、液晶１１９、付加容量１２０に充電される影響から、その収束性が悪化する。
【００２６】
この電圧実効値の低下による表示輝度の変化が画質劣化として顕著に見える現象が図５に記載する様に、中間調背景に白矩形を表示した場合である。この表示状態の場合、中間輝度の背景のみの領域（ライン）と、白表示の矩形が表示されている領域（ライン）とでは、白矩形を表示するドレイン線群のドレイン電圧の振幅値が大きく異なってくる。従って、各々表示領域において、パネル内部コモン電圧の最終到達電位が変化してくる。その結果、中間輝度の背景のみの領域（ライン）と、白表示の矩形が表示されている領域の左右の背景領域では、ドレインドライバ回路から出力される中間調のドレイン電圧レベルは同一レベルであるが、画素部の液晶に印加される電圧実効値が異なるので輝度が異なる表示が得られることになる。これが、横スメアと呼ばれる画質劣化である。
【００２７】
しかし、パネル入力コモン電圧は、パネル内部コモン電圧９０２が増幅回路８０１と電流増幅回路８０２にフィードバックされているため、パネル内部コモン電圧９０２が演算回路３０９の生成するコモン電圧レベルに到達するまで、オーバーシュート状態を保持し、パネル内部コモン電圧９０２の収束性を改善することが可能になる。
【００２８】
図４を用いて、本発明の液晶パネル内部のコモン電圧をフィードバックする箇所を更に詳細に説明する。
【００２９】
図４において、１３０１はインタフェース基板であり、１３０２はインタフェース回路であり（図１記載の１０２に相当）、１３０３は交流化信号であり（図１記載の１０９に相当）、１３０４は電源回路であり（図１記載の１０５に相当）、１３０５はコモン電圧線であり（図１記載の１１２に相当）、１３０６はコモン電圧線であり（図１記載の１１３に相当）、１３０７はコネクタであり、１３０８はケーブルであり、１３０９はケーブル１３０８で転送する信号線の内コモン電圧線であり、１３１０はコネクタであり、１３１１はコネクタであり、１３１２はケーブルであり、１３１３はケーブル１３１２で転送する信号線の内コモン電圧線であり、１３１４はコモン電圧線１３０５と接続するコモン電圧線であり、１３１５はコネクタであり、１３１６はドレインドライバＬＳＩを実装するドレイン基板であり、１３１７はドレイン基板１３１６上のコモン電圧線であり、１３１８はドレインドライバＬＳＩを実装するパッケージであり、１３１９はドレインドライバＬＳＩの本体であり、１３２０はゲートドライバＬＳＩを実装するゲート基板であり、１３２１はゲート基板１３２０上のコモン電圧線であり、１３２３はゲートドライバＬＳＩを実装するパッケージであり、１３２４はゲートドライバＬＳＩの本体であり、１３２５は液晶パネルであり、１３２６は液晶パネル１３２５上のコモンバスラインであり、１３２７は液晶パネル１３２５上のコモンバスラインであり、１３２８は液晶パネル上のライン毎に横方向に配線されたコモン電圧線である。
【００３０】
そして、コモン電圧線１３０９は、コネクタ１３０７を介してコモン電圧線１３０５と接続される。コモン電圧線１３１３は、コネクタ１３１１を介してコモン電圧線１３０６と接続される。コモン電圧線１３１７は、コネクタ１３１０を介してコモン電圧線１３０９と接続される。コモン電圧線１３２１は、コネクタ１３１５を介してコモン電圧線１３１３と接続される。本第１の実施例では、水平解像度１０２４ドットのカラー液晶を想定し、ドレインドライバＬＳＩの出力端子数が３８４本を想定しているので、ドレインドライバＬＳＩは合計８個搭載されている（１０２４＊３÷３８４）。また、本第１の実施例の垂直ライン数は７６８本、ゲートドライバＬＳＩの出力端子数が２５６本を想定しているので、ゲートドライバＬＳＩは合計３個搭載されている（７６８＊２５６）。
【００３１】
本第１の実施例では、インタフェース基板１３０１上の電源回路１３０４で生成するコモン電圧を液晶パネルに供給する経路として、ケーブル１３０８、ケーブル１３１２を用いて、各々ドレイン基板１３１６、ゲート基板１３２０に転送する。この各基板上に転送されるコモン電圧は各々コモン電圧線１３１７、１３２２を介して液晶パネル１３２５上のコモンバスライン１３２７、１３２６に転送されることになる。この各基板から液晶パネルへのコモン電圧線の接続点はドレイン基板において、ドレイン基板１３１６では、最も左側のドレインドライバＬＳＩ１３１９のパッケージ１３１８を経由したものと、最も右側のドレインドライバＬＳＩ１３１９のパッケージ１３１８を経由したものになる。また、ゲート基板１３２０では、各々のゲートドライバＬＳＩ１３２４のパッケージ１３２３を経由したものになる。尚、このゲート基板１３２０のコモン電圧線供給点において、上部と中央部に位置するゲートドライバＬＳＩ１３２４のパッケージ１３２３を経由したコモン電圧線は、上記液晶パネルに供給されるコモン電圧をインタフェース基板１３０１上の電源回路１３０４にフィードバックする為の経路として利用する。
【００３２】
これにより、液晶パネル１３２５内部のコモン電圧をコモン電圧生成回路（本実施例では図示せず）にフィードバックすることが可能となり、コモン電圧を液晶パネルに供給することが可能になる。
【００３３】
以上により、本発明の第１の実施例によれば、１ラインの書き込み動作が終了する時点で、パネル内部コモン電圧９０２は所望するコモン電圧レベルに収束するので、従来の技術で生じる様な液晶に印加される実効電圧値が低下するような現象が発生せず、高画質表示が可能になる。尚、パネル入力コモン電圧４０１のオーバーシュート電圧の高電位レベルと、低電位レベルは、前記増幅回路８０１と電流増幅回路８０２の電源電圧によって制約されるものである。従って、この電源電圧レベルを変更することで、パネル入力コモン電圧４０１のオーバーシュート電圧を印加している期間を変更することが可能になる。
【００３４】
また、本第１の実施例によれば、液晶パネル１０６内部の容量や抵抗による負荷の影響で、オーバーシュート電圧量が自動的に変化するので、液晶パネル１０６のバラツキ、表示内容による負荷変動等を吸収出来る効果があり、より高画質表示が可能になる。
【００３５】
また、ゲートオフ電圧の生成回路において、演算回路３１２では、電圧線３０４で伝送される基準コモン電圧と、可変抵抗３０６で生成された調整電圧を入力して、ゲートオフ電圧の電位レベルを調整し、増幅回路３１３と電流増幅回路３１４で、駆動能力を向上させたゲートオフ電圧を生成し、電圧線８０３を介してゲートドライバ回路１０４に伝送する。その結果、コモン電極１１６とゲート線群１１５の間に形成される容量の充放電電流を緩和することが可能になる。
【００３６】
次に、本発明の第２の実施例を、図６〜９を用いて説明する。
【００３７】
図６は、本発明の画素部の等価回路の詳細説明図である。図７は、本発明の液晶表示装置のブロック図である。図８は、本発明の電源回路のうちコモン電圧とゲートオフ電圧を生成する回路図である。図９は、本発明のコモン電圧とゲートオフ電圧の電圧波形図である。
【００３８】
図６において、６０１はドレイン群１１４とゲート線群１１５の交差部に形成される交差容量（Ｃｇｄ１）であり、６０２はドレイン線群１１４とコモン電極線２０４の交差部に形成される交差容量（Ｃｄｃ）であり、６０３は画素電極１１８と当該ドレイン線１１４−１間に形成される寄生容量（Ｃｄｓ１）であり、６０４は画素電極１１８と隣接するドレイン線１１４−２間に形成される寄生容量（Ｃｄｓ２）であり、６０５はＴＦＴ１１７においてドレイン線１１４−１とゲート線１１５−１がオーバーラップする際に形成される寄生容量（Ｃｇｄ２）であり、６０６はＴＦＴ１１７においてゲート線１１５−１と画素電極１１８がオーバーラップする際に形成される寄生容量（Ｃｇｓ）であり、６０７はゲート線１１５−１とコモン電極２０４が交差する際に形成される交差容量（Ｃｇｃ）である。
【００３９】
図７において、１００１は電源回路であり、１００２は電源回路１００１から、ゲートドライバ回路１０４を駆動する電源電圧を伝送する電源バスである。
【００４０】
図８において、１１０１、１１０２、１１０３は分割抵抗であり、１１０４と、１１０５の電源線に基準となるゲートオフ電圧を出力する。１１０６と１１０７は、電源線１１０４と１１０５で伝送されるゲートオフ電圧の電流増幅回路であり、各々１１０８と１１０９の電源線にゲートオフ電圧を出力する。１１１０と１１１１は分割抵抗であり、１１１２と１１１３はダイオードである。
【００４１】
図９において、図９（a）は黒表示（電圧実効値：小）を行なう際の電圧波形であり、１２０１はコモン電圧線１１２で伝送するパネル入力コモン電圧であり、１２０２は液晶パネル１０６内部のコモン電極線１１６上のパネル内部コモン電圧であり、１２０３はドレインドライバ回路１０３の出力するドレイン電圧のうち、ドレインドライバ回路１０３近端のパネル入力ドレイン電圧であり、１２０４は液晶パネル１０６内部のパネル内部ドレイン電圧であり、１２０５はゲートオフ電圧である。また、図９（b）は白表示（電圧実効値：大）を行なう際の電圧波形であり、図９（b）と同様箇所の電圧波形を示している。
【００４２】
液晶表示装置の画素部１２１は各電極間の各処に、図６に記載する様な交差容量や、寄生容量が形成されている。ここで、ドレイン線群１１４とゲート線群１１５の交差部に形成される交差容量（Ｃｇｄ１）６０１と、ＴＦＴ１１７におけるドレイン線１１４−１とゲート線１１５−１がオーバーラップする際に形成される寄生容量（Ｃｄｇ２）６０５が画質劣化を発生する要因になる。つまり、ゲートオフ電圧がコモン電圧と同位相で交流化すると、ドレイン電圧の電圧波形状態、つまり、表示内容によっては、前記交差容量６０１並びに寄生容量６０５に電流の流入出が発生することになる。
【００４３】
図７の液晶表示装置は、本発明の第１の実施例とほぼ同一であり、本発明の第１の実施例と異なる点は、電源回路１００１と、電源回路１００１が生成するゲートドライバ回路１０４に供給する電源電圧である。そこで、図８を用いて第１の実施例との違いを説明する。
【００４４】
図７記載の、分割抵抗１１０１、１１０２、１１０３は、ゲートオフ電圧の高電位レベル電圧と、低電位レベル電圧を生成し、その各々のゲートオフレベル電圧は、各々１１０６と１１０７の電流増幅回路で電流増幅される。この電流増幅された２種類のゲートオフ電圧を分圧抵抗１１１０と１１１１で分圧することで、液晶パネル１０６に供給するゲートオフ電圧を生成し、電源線１１１４を介して伝送する。尚、電源線１１１４は図１０記載の電源線１００２に含まれるものとする。ここで、電源線１１１４で伝送されるゲートオフ電圧は高インピーダンス状態にする為、分割抵抗１１１０、１１１１は高抵抗にする。また、ゲートオフ電圧が、電流増幅回路１１０６、１１０７で生成されるゲートオフ電圧の電位レベルよりも高電位又は、低電位に遷移しないようにダイオード１１１２と１１１３を設けておく。これにより、液晶パネル１０６内部でゲートオフ電圧が振られた時に、前記基準電圧レベルよりも大きな振幅にならにように制御することが可能になる。
【００４５】
次に、その動作に関して説明する。
【００４６】
図８において、各コモン電圧１２０１、１２０２の電圧波形は、本発明の第１の実施例と同様である。つまり、パネル入力コモン電圧１２０１は、液晶パネル内部の負荷状態や、表示内容に依存して、パネル内部コモン電圧１２０２の電圧が歪むことから、交流化タイミングでオーバーシュート電圧となる。この結果、液晶パネル１０６内部のコモン電圧の収束性は改善される。
【００４７】
更に、本発明の特徴であるゲートオフ電圧について説明する。先に記載した様に液晶パネル１０６に供給するゲートオフ電圧は高インピーダンス状態の駆動電圧になっている。従って、ゲートオフ電圧は、一方で、図６で記載したドレイン線１１４−１とゲート線１１５の交差容量６０１や、ＴＦＴ１１７の寄生容量６０５の影響で、ドレイン電圧に追従する様に動作する。また、ゲートオフ電圧は、もう一方で、図６に記載したゲート線１１５とコモン電極２０４（図７記載のコモン電極１１６に相当）の交差容量６０７の影響でコモン電圧に追従することになる。
【００４８】
その結果、図９（ａ）に記載する様にドレイン電圧がコモン電圧と同位相になる場合、ゲートオフ電圧も、前記寄生容量、交差容量の影響でコモン電圧やドレイン電圧と同位相の振幅になる。また、図９（ｂ）に記載する様にドレイン電圧がコモン電圧と逆位相になる場合、ゲートオフ電圧は、ドレイン電圧とコモン電圧の中間電位状態になる。
【００４９】
つまり、ゲートオフ電圧は高インピーダンス状態の駆動電圧にすると、ドレイン線１１４−１とゲート線１１５の負荷容量、すなわち交差容量６０１が結果的に小さくなるので、ドレイン電圧の収束性が改善され、従来例で記載した様な液晶に印加される実効電圧値が低下するような現象が発生せず、高画質表示が可能になる。
【００５０】
また、本発明の実施例によれば、ゲートオフ電圧を高インピーダンス状態にすることで、ドレイン線とゲート線の交差容量への充放電電流を削減することが可能になるので、消費電力を低減する効果もある。
【００５１】
更にまた、本発明の実施例によれば、特にドレインドライバ回路近端のドレイン電圧と、ドレインドライバ回路遠端のドレイン電圧との位相差を小さくすることが出来るので、液晶パネルの縦方向に発生する縦輝度傾斜を抑制する効果もある。
【００５２】
次に、本発明の第３の実施例を、図１０，１１を用いて説明する。
【００５３】
第３の実施例は、本発明のゲートオフ電圧の高インピーダンス駆動を、ゲートドライバＬＳＩで実現する為の実施例である。図１０は、本発明のゲートドライバのブロック図である。図１１は、本発明のゲートドライバの動作を説明するためのタイミングチャート図である。
【００５４】
図１０において、１４０１はシフトレジスタであり、１４０２はスタート信号であり、１４０３はシフトクロックであり、１４０４はシフトレジスタ１４０１の出力信号である。１４０５はゲート電圧選択回路であり、１４０６は本ゲートドライバＬＳＩの出力信号である。１４０７はゲートオン電圧を供給する電源線であり、１４０８はゲートオフ電圧を供給する電源線であり、１４０９は反転回路であり、１４１０は反転回路１４０９の出力信号であり、１４１１はＮＯＲ回路であり、１４１２はＮＯＲ回路１４１１の出力信号であり、１４１３はゲートオン電圧用のＰ−ＭＯＳであり、１４１４はゲートオフ電圧用のＮ−ＭＯＳであり、１４１５はゲートオフ電圧用のＮ−ＭＯＳである。
【００５５】
図１１は、図１０記載のゲートドライバＬＳＩの動作を説明するタイミングチャート図であり、各々の記号に対応した箇所の動作を示している。
【００５６】
そして、Ｎ−ＭＯＳ１４１４は、低インピーダンス化するため、ＭＯＳのゲート幅を大きい。Ｎ−ＭＯＳ１４１５は、高インピーダンス化するために、ＭＯＳのゲート幅を小さい。
【００５７】
次に、図１０、１１を用いて、その動作を説明する。
【００５８】
シフトレジスタ１４０１は、スタート信号１４０２と、シフトクロック１４０３に応じて出力信号１４０４を図１５記載の様に順次出力する。ゲート選択回路１４０５のＰ−ＭＯＳ１４１３では、反転回路１４０９の出力信号１４１０を受けて動作する。図１５に記載する用に出力信号１４１０が‘ロウ’レベルの時にゲートオン電圧を出力信号１４０５に反映する。ゲート選択回路１４０５のＮ−ＭＯＳ１４１４では、シフトレジスタ１４０１の出力１４０４−１の様に次ラインの動作信号を受けて動作する。図１１に記載する用に出力信号１４０４−１が‘ハイ’レベルの時にゲートオフ電圧を出力信号１４０５に反映する。この時、このゲートオフ電圧は低インピーダンスになる。これは、液晶パネルのゲート線に印加している電圧をオン電圧からオフ電圧に高速に遷移させる必要があるからである。ゲート選択回路１４０５のＮ−ＭＯＳ１４１５では、ＮＯＲ回路１４１１の出力信号１４１２を受けて動作する。図１１に記載する用に出力信号１４１２が‘ハイ’レベルの時にゲートオフ電圧を出力信号１４０５に反映する。この時、このゲートオフ電圧は高インピーダンスになる。
【００５９】
以上の様にゲートドライバＬＳＩを構成することでも、ゲートオフ電圧の高インピーダンス化が可能になる。
【００６０】
よって、本第３の実施例においても、上記第３の実施例と同様の効果を奏する。
【００６１】
以上のように、本発明の第１の実施例によれば、電源回路のうち、コモン電圧生成回路に、液晶パネル内部のコモン電圧をフィードバックすることから、液晶パネルに出力するコモン電圧は、交流化のタイミングで、コモン電圧が負極性から正極性に遷移する際には正極性側に、コモン電圧が正極性から負極性に遷移する際には負極性側に、オーバーシュートした電圧波形となる。この結果、液晶パネル内部のコモン電圧は、より高電位（もしくは低電位）に遷移するので、収束性を改善できる効果があり、横スメアと呼ばれる画質劣化を防止でき、高画質表示が実現出来る効果がある。
【００６２】
更に、本発明の第１の実施例によれば、コモン電圧生成回路に、液晶パネル内部のコモン電圧をフィードバックすることから、液晶パネルの負荷定数のバラツキや、表示内容によるコモン電圧歪みに応じた、コモン電圧を液晶パネルに供給することが可能になり、液晶パネル内部コモン電圧の収束性改善と、高画質表示が実現出来る効果がある。
【００６３】
また、本発明の第２の実施例及び第３の実施例によれば、ゲートオフ電圧を高インピーダンス状態にすることで、ドレイン線とゲート線の交差容量への充放電電流を削減することが可能になるので、液晶パネル内部のドレイン電圧の収束性を改善する効果があり、横スメアと呼ばれる画質劣化を防止でき、高画質表示が実現出来る効果がある。
【００６４】
更に、本発明の第２の実施例及び第３の実施例によれば、ゲートオフ電圧を高インピーダンス状態にすることで、ドレイン線とゲート線の交差容量への充放電電流を削減することが可能になるので、消費電力を低減する効果もある。
【００６５】
更にまた、本発明の第２の実施例及び第３の実施例によれば、特にドレインドライバ回路近端のドレイン電圧と、ドレインドライバ回路遠端のドレイン電圧との位相差を小さくすることが出来るので、液晶パネルの縦方向に発生する縦輝度傾斜を抑制する効果もある。
【００６６】
【発明の効果】
【００６７】
本発明によれば、液晶パネル内部のドレイン電圧の収束性を改善することができ、表示画像に生じる横スメアを抑制し、画質を向上するという効果を奏する。
【図面の簡単な説明】
【図１】本発明の液晶表示装置のブロック図。
【図２】本発明の電源回路のうちコモン電圧とゲートオフ電圧を生成する回路図。
【図３】本発明のコモン電圧とゲートオフ電圧の電圧波形図。
【図４】本発明の液晶パネル内部のコモン電圧をフィードバックする箇所を更に詳細に説明するための図。
【図５】横スメアと呼ぶ画質劣化を説明するための図。
【図６】本発明の画素部の等価回路の詳細説明図。
【図７】本発明の液晶表示装置のブロック図。
【図８】本発明の電源回路のうちコモン電圧とゲートオフ電圧を生成する回路図。
【図９】本発明のコモン電圧とゲートオフ電圧の電圧波形図。
【図１０】本発明のゲートドライバのブロック図。
【図１１】本発明のゲートドライバの動作を説明するためのタイミングチャート図。
【符号の説明】
１０１…データバス、１０２…インタフェース回路、１０３…ドレインドライバ回路、１０４…ゲートドライバ回路、１０５…電源回路、１０６…液晶パネル、１０７…データバス、１０８…信号線バス、１０９…信号線、１１０…電源バス、１１１…電源バス、１１２…コモン電圧線、１１３…コモン電圧線、１１４…ドレイン線群、１１５…ゲート線群、１１６…コモン電極、１１７…ＴＦＴ、１１８…画素電極、１１９…液晶、１２０…補償容量、１２１…画素部。
Claims (24)
- ドレイン電圧とコモン電圧との電位差に応じて階調を表示する液晶パネルと、
前記表示データに対応した前記ドレイン電圧を生成し前記液晶パネルへ印加するドレインドライバ回路と、
前記ドレイン電圧を印加する液晶パネル中の走査ラインを選択するゲートドライバ回路と、
電位レベルが調整された基準コモン電圧と前記液晶パネルからフィードバックされたフィードバックコモン電圧とを比較演算し、比較演算の結果得られた前記コモン電圧を前記液晶パネルへ印加する電源回路とを備え、
前記電源回路は、前記液晶パネル内の画素部の薄膜トランジスタのゲートをオフするためのゲートオフ電圧であって前記コモン電圧と同期するゲートオフ電圧を高インピーダンス化して前記ゲートドライバ回路に印加し、
前記電源回路は、前記ゲートオフ電圧を高電位レベル電圧と低電位レベル電圧とに分圧する第１の抵抗と、前記高電位レベル電圧を増幅する第１の増幅回路と、前記低電位レベル電圧を増幅する第２の増幅回路と、前記高電位レベル電圧と前記低電位レベル電圧との間に設けられ、前記ゲートドライバ回路へ印加する前記ゲートオフ電圧を高インピーダンス化する第２の抵抗とを備えた液晶表示装置。 - 前記液晶パネルに印加されるコモン電圧は、前記基準コモン電圧が高電位に遷移する場合に、前記基準コモン電圧よりも更に高電位に遷移する請求項１に記載の液晶表示装置。
- 前記液晶パネルに印加されるコモン電圧は、前記基準コモン電圧が低電位に遷移する場合に、前記基準コモン電圧よりも更に低電位に遷移する請求項１に記載の液晶表示装置。
- 前記電源回路は、前記ゲートオフ電圧を前記基準コモン電圧と同位相で交流化し、前記ゲートドライバ回路に印加する請求項１に記載の液晶表示装置。
- 前記電源回路は、前記ゲートドライバ回路へ印加する前記ゲートオフ電圧を抵抗により分圧することによって、前記ゲートオフ電圧を高インピーダンス化する請求項１に記載の液晶表示装置。
- 前記ドレイン電圧と前記コモン電圧との電位差が小さい場合の前記ゲートオフ電圧の振幅量は、前記ドレイン電圧と前記コモン電圧との電位差が大きい場合の前記ゲートオフ電圧の振幅量に比較して大きい請求項１に記載の液晶表示装置。
- 前記ゲートオフ電圧は、前記液晶パネル内の画素部の薄膜トランジスタが保持状態にある場合に、前記コモン電圧よりも低電位で、かつ、前記薄膜トランジスタが選択電圧レベルにならない電位である請求項１に記載の液晶表示装置。
- 前記電源回路は、基準コモン電圧の電位レベルを調整する演算回路と、前記基準コモン電圧と前記フィードバックコモン電圧とを比較演算する増幅回路と、比較演算されたコモン電圧の電流を増幅する電流増幅回路とを備える請求項１に記載の液晶表示装置。
- 前記フィードバックコモン電圧は、前記液晶パネルの上部側と中央部側の少なくとも１つから、前記電源回路へフィードバックされる請求項１に記載の液晶表示装置。
- 前記電源回路は、前記走査ライン毎に、前記基準コモン電圧を交流化する請求項１に記載の液晶表示装置。
- 液晶パネルと、
表示データに対応したドレイン電圧を生成し前記液晶パネルへ印加するドレインドライバ回路と、
前記ドレイン電圧を印加する液晶パネル中の走査ラインを選択するゲートドライバ回路と、
前記ドレイン電圧の基準となるコモン電圧を生成し前記液晶パネルへ印加する電源回路とを備え、
前記電源回路は、前記液晶パネル内の画素部の薄膜トランジスタのゲートをオフするためのゲートオフ電圧であって前記コモン電圧と同期するゲートオフ電圧を高インピーダンス化して前記ゲートドライバ回路に印加し、
前記電源回路は、前記ゲートオフ電圧を高電位レベル電圧と低電位レベル電圧とに分圧する第１の抵抗と、前記高電位レベル電圧を増幅する第１の増幅回路と、前記低電位レベル電圧を増幅する第２の増幅回路と、前記高電位レベル電圧と前記低電位レベル電圧との間に設けられ、前記ゲートドライバ回路へ印加する前記ゲートオフ電圧を高インピーダンス化する第２の抵抗とを備え、
前記液晶パネルと前記電源回路との間で伝送される前記コモン電圧は、２種類の異なる電圧波形を有する液晶表示装置。 - 液晶パネルと、
表示データに対応したドレイン電圧を生成し前記液晶パネルへ印加するドレインドライバ回路と、
前記ドレイン電圧を印加する液晶パネル中の走査ラインを選択するゲートドライバ回路と、
前記液晶パネルの負荷定数又は前記表示データによるコモン電圧歪みの少なくとも１つに応じて、前記ドレイン電圧の基準となるコモン電圧を生成し、前記液晶パネルに印加する電源回路とを備え、
前記電源回路は、前記液晶パネル内の画素部の薄膜トランジスタのゲートをオフするためのゲートオフ電圧であって前記コモン電圧と同期するゲートオフ電圧を高インピーダンス化して前記ゲートドライバ回路に印加し、
前記電源回路は、前記ゲートオフ電圧を高電位レベル電圧と低電位レベル電圧とに分圧する第１の抵抗と、前記高電位レベル電圧を増幅する第１の増幅回路と、前記低電位レベル電圧を増幅する第２の増幅回路と、前記高電位レベル電圧と前記低電位レベル電圧との間に設けられ、前記ゲートドライバ回路へ印加する前記ゲートオフ電圧を高インピーダンス化する第２の抵抗とを備えた液晶表示装置。 - 液晶表示装置の駆動方法において、
表示データに対応したドレイン電圧を液晶パネルへ入力し、
前記ドレイン電圧の基準となるコモン電圧を電源回路から前記液晶パネルへ入力し、
前記液晶パネルから出力されたコモン電圧を前記電源回路へフィードバックし、
前記液晶パネル内の画素部の薄膜トランジスタのゲートをオフするためのゲートオフ電圧であって前記コモン電圧と同期するゲートオフ電圧を高インピーダンス化して、前記ドレイン電圧を印加する液晶パネル中の走査ラインを選択するゲートドライバ回路へ印加し、
前記電源回路の備える第１の抵抗により前記ゲートオフ電圧を高電位レベル電圧と低電位レベル電圧とに分圧し、前記電源回路の備える第１の増幅回路により前記高電位レベル電圧を増幅し、前記電源回路の備える第２の増幅回路により前記低電位レベル電圧を増幅し、前記高電位レベル電圧と前記低電位レベル電圧との間に設けられた前記電源回路の備える第２の抵抗により前記ゲートドライバ回路へ印加する前記ゲートオフ電圧を高インピーダンス化する液晶表示装置の駆動方法。 - 液晶パネルと、
表示データに対応したドレイン電圧を生成し前記液晶パネルへ印加するドレインドライバ回路と、
前記ドレイン電圧を印加する液晶パネル中の走査ラインを選択するゲートドライバ回路と、
前記液晶パネル内の画素部の薄膜トランジスタのゲートをオフするためのゲートオフ電圧であって前記液晶パネルに印加されるコモン電圧と同期するゲートオフ電圧を高インピーダンス化し、前記ゲートドライバ回路に印加する電源回路とを備え、
前記電源回路は、前記ゲートドライバ回路へ印加する前記ゲートオフ電圧を抵抗により分圧することによって、前記ゲートオフ電圧を高インピーダンス化する液晶表示装置。 - 液晶パネルと、
表示データに対応したドレイン電圧を生成し前記液晶パネルへ印加するドレインドライバ回路と、
前記ドレイン電圧を印加する液晶パネル中の走査ラインを選択するゲートドライバ回路と、
前記液晶パネルに印加されるコモン電圧と同期する高電位のゲートオフ電圧と低電位のゲートオフ電圧の間を抵抗により分圧することによって高インピーダンス化して前記ゲートドライバ回路に印加する電源回路とを備えた液晶表示装置。 - 前記電源回路は、
前記高電位レベル電圧と前記ゲートドライバ回路へ印加する前記ゲートオフ電圧との間に設けられた第１のダイオードと、
前記低電位レベル電圧と前記ゲートドライバ回路へ印加する前記ゲートオフ電圧との間に設けられた第２のダイオードとを備えた請求項１に記載の液晶表示装置。 - ドレイン電圧とコモン電圧との電位差に応じて階調を表示する液晶パネルと、
前記表示データに対応した前記ドレイン電圧を生成し前記液晶パネルへ印加するドレインドライバ回路と、
前記ドレイン電圧を印加する液晶パネル中の走査ラインを選択するゲートドライバ回路と、
電位レベルが調整された基準コモン電圧と前記液晶パネルからフィードバックされたフィードバックコモン電圧とを比較演算し、比較演算の結果得られた前記コモン電圧を前記液晶パネルへ印加する電源回路とを備え、
前記電源回路は、前記液晶パネル内の画素部の薄膜トランジスタのゲートをオフするためのゲートオフ電圧であって前記コモン電圧と同期するゲートオフ電圧を高インピーダンス化して前記ゲートドライバ回路に印加し、
前記ゲートドライバ回路は、前記走査ラインを選択した後に、当該走査ラインに低インピーダンスの前記ゲートオフ電圧を印加してから高インピーダンスの前記ゲートオフ電圧を印加する液晶表示装置。 - 前記ゲートドライバ回路は、前記ゲートオフ電圧を低インピーダンス化する第１のスイッチ回路と、前記ゲートオフ電圧を高インピーダンス化する第２のスイッチ回路を備えた請求項１７に記載の液晶表示装置。
- 前記第１のスイッチ回路は、ゲート幅の大きいＮ−ＭＯＳ回路であり、
前記第２のスイッチ回路は、ゲート幅の小さいＮ−ＭＯＳ回路である請求項１８に記載の液晶表示装置。 - 液晶パネルと、
表示データに対応したドレイン電圧を生成し前記液晶パネルへ印加するドレインドライバ回路と、
前記ドレイン電圧を印加する液晶パネル中の走査ラインを選択するゲートドライバ回路と、
前記液晶パネル内の画素部の薄膜トランジスタのゲートをオフするためのゲートオフ電圧であって前記液晶パネルに印加されるコモン電圧と同期するゲートオフ電圧を高インピーダンス化し、前記ゲートドライバ回路に印加する電源回路とを備え、
前記電源回路は、前記ゲートオフ電圧を高電位レベル電圧と低電位レベル電圧とに分圧する第１の抵抗と、前記高電位レベル電圧を増幅する第１の増幅回路と、前記低電位レベル電圧を増幅する第２の増幅回路と、前記高電位レベル電圧と前記低電位レベル電圧との間に設けられ、前記ゲートドライバ回路へ印加する前記ゲートオフ電圧を高インピーダンス化する第２の抵抗とを備えた液晶表示装置。 - 前記電源回路は、
前記高電位レベル電圧と前記ゲートドライバ回路へ印加する前記ゲートオフ電圧との間に設けられた第１のダイオードと、
前記低電位レベル電圧と前記ゲートドライバ回路へ印加する前記ゲートオフ電圧との間に設けられた第２のダイオードとを備えた請求項２０に記載の液晶表示装置。 - 液晶パネルと、
表示データに対応したドレイン電圧を生成し前記液晶パネルへ印加するドレインドライバ回路と、
前記ドレイン電圧を印加する液晶パネル中の走査ラインを選択するゲートドライバ回路と、
前記液晶パネル内の画素部の薄膜トランジスタのゲートをオフするためのゲートオフ電圧であって前記液晶パネルに印加されるコモン電圧と同期するゲートオフ電圧を高インピーダンス化し、前記ゲートドライバ回路に印加する電源回路とを備え、
前記ゲートドライバ回路は、前記走査ラインを選択した後に、当該走査ラインに低インピーダンスの前記ゲートオフ電圧を印加してから高インピーダンスの前記ゲートオフ電圧を印加する液晶表示装置。 - 前記ゲートドライバ回路は、前記ゲートオフ電圧を低インピーダンス化する第１のスイッチ回路と、前記ゲートオフ電圧を高インピーダンス化する第２のスイッチ回路を備えた請求項２２に記載の液晶表示装置。
- 前記第１のスイッチ回路は、ゲート幅の大きいＮ−ＭＯＳ回路であり、
前記第２のスイッチ回路は、ゲート幅の小さいＮ−ＭＯＳ回路である請求項２２に記載の液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369608A JP3858590B2 (ja) | 2000-11-30 | 2000-11-30 | 液晶表示装置及び液晶表示装置の駆動方法 |
| TW090120292A TW508559B (en) | 2000-11-30 | 2001-08-17 | Liquid crystal display device |
| US09/931,213 US6756958B2 (en) | 2000-11-30 | 2001-08-17 | Liquid crystal display device |
| KR10-2001-0049740A KR100433142B1 (ko) | 2000-11-30 | 2001-08-18 | 표시 장치 |
| CNB011357533A CN1165034C (zh) | 2000-11-30 | 2001-08-20 | 液晶显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000369608A JP3858590B2 (ja) | 2000-11-30 | 2000-11-30 | 液晶表示装置及び液晶表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002169138A JP2002169138A (ja) | 2002-06-14 |
| JP3858590B2 true JP3858590B2 (ja) | 2006-12-13 |
Family
ID=18839619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000369608A Expired - Fee Related JP3858590B2 (ja) | 2000-11-30 | 2000-11-30 | 液晶表示装置及び液晶表示装置の駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6756958B2 (ja) |
| JP (1) | JP3858590B2 (ja) |
| KR (1) | KR100433142B1 (ja) |
| CN (1) | CN1165034C (ja) |
| TW (1) | TW508559B (ja) |
Families Citing this family (128)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873322B2 (en) * | 2002-06-07 | 2005-03-29 | 02Micro International Limited | Adaptive LCD power supply circuit |
| KR100928485B1 (ko) * | 2002-12-31 | 2009-11-26 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR100531786B1 (ko) * | 2003-02-12 | 2005-11-29 | 엘지전자 주식회사 | 평판 디스플레이 패널의 스캔구동장치 |
| JP2004272213A (ja) * | 2003-02-17 | 2004-09-30 | Hitachi Ltd | 画像表示装置 |
| JP4544827B2 (ja) * | 2003-03-31 | 2010-09-15 | シャープ株式会社 | 液晶表示装置 |
| JP4821083B2 (ja) * | 2003-08-01 | 2011-11-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| CA2443206A1 (en) | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
| JP2005157013A (ja) * | 2003-11-27 | 2005-06-16 | Hitachi Displays Ltd | 表示装置 |
| US7068092B2 (en) * | 2003-12-30 | 2006-06-27 | Lg.Philips Lcd Co., Ltd. | Common voltage source integrated circuit for liquid crystal display device |
| JP4559091B2 (ja) * | 2004-01-29 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 表示装置用駆動回路 |
| KR101016290B1 (ko) * | 2004-06-30 | 2011-02-22 | 엘지디스플레이 주식회사 | 라인 온 글래스형 액정표시장치 및 구동방법 |
| US9799246B2 (en) | 2011-05-20 | 2017-10-24 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9280933B2 (en) | 2004-12-15 | 2016-03-08 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US10012678B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| US8576217B2 (en) | 2011-05-20 | 2013-11-05 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| US9171500B2 (en) | 2011-05-20 | 2015-10-27 | Ignis Innovation Inc. | System and methods for extraction of parasitic parameters in AMOLED displays |
| US10013907B2 (en) | 2004-12-15 | 2018-07-03 | Ignis Innovation Inc. | Method and system for programming, calibrating and/or compensating, and driving an LED display |
| JP5128287B2 (ja) | 2004-12-15 | 2013-01-23 | イグニス・イノベイション・インコーポレーテッド | 表示アレイのためのリアルタイム校正を行う方法及びシステム |
| US8599191B2 (en) | 2011-05-20 | 2013-12-03 | Ignis Innovation Inc. | System and methods for extraction of threshold and mobility parameters in AMOLED displays |
| KR101157837B1 (ko) * | 2004-12-30 | 2012-06-22 | 엘지디스플레이 주식회사 | 공통전압 보상회로 및 보상방법 |
| JP4356617B2 (ja) * | 2005-01-20 | 2009-11-04 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 |
| JP4356616B2 (ja) * | 2005-01-20 | 2009-11-04 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 |
| KR100635503B1 (ko) * | 2005-01-31 | 2006-10-17 | 삼성에스디아이 주식회사 | 귀환 회로부가 구비되는 액정표시장치 |
| KR101136318B1 (ko) * | 2005-04-29 | 2012-04-19 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP4842564B2 (ja) * | 2005-05-18 | 2011-12-21 | 株式会社 日立ディスプレイズ | 表示装置 |
| CN102663977B (zh) | 2005-06-08 | 2015-11-18 | 伊格尼斯创新有限公司 | 用于驱动发光器件显示器的方法和*** |
| JP4618034B2 (ja) * | 2005-07-26 | 2011-01-26 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
| US7528826B2 (en) * | 2005-08-15 | 2009-05-05 | Solomon Systech Limited | Driving circuit for driving liquid crystal display panel |
| US20070097054A1 (en) * | 2005-10-28 | 2007-05-03 | Jung-Chieh Cheng | Method for driving a thin film transistor liquid crystal display |
| CN1987620B (zh) * | 2005-12-23 | 2010-05-12 | 群康科技(深圳)有限公司 | 液晶显示器及其补偿馈通电压的方法 |
| KR101225317B1 (ko) * | 2005-12-28 | 2013-01-22 | 엘지디스플레이 주식회사 | 액정표시소자의 구동 장치 및 방법 |
| US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
| KR101246786B1 (ko) | 2006-03-28 | 2013-03-26 | 엘지디스플레이 주식회사 | 액정패널 구동모드제어회로와 이를 구비한 액정표시장치 및그 액정표시장치의 구동방법 |
| JP2007286103A (ja) * | 2006-04-12 | 2007-11-01 | Funai Electric Co Ltd | 液晶表示装置およびコモン電圧発生回路 |
| US8477121B2 (en) | 2006-04-19 | 2013-07-02 | Ignis Innovation, Inc. | Stable driving scheme for active matrix displays |
| JP5026738B2 (ja) * | 2006-05-31 | 2012-09-19 | 株式会社ジャパンディスプレイイースト | 表示装置 |
| KR101263508B1 (ko) | 2006-06-08 | 2013-05-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동 방법 |
| KR101246830B1 (ko) * | 2006-06-09 | 2013-03-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| CN100573646C (zh) * | 2006-06-30 | 2009-12-23 | 乐金显示有限公司 | 基准电压产生电路以及采用其的液晶显示器件 |
| KR101320019B1 (ko) * | 2006-08-03 | 2013-10-18 | 삼성디스플레이 주식회사 | 구동 ｉｃ, 액정 표시 장치 및 표시 시스템 |
| KR101293569B1 (ko) * | 2006-08-03 | 2013-08-06 | 삼성디스플레이 주식회사 | 연성부재와 이를 포함하는 액정표시장치 |
| CA2556961A1 (en) | 2006-08-15 | 2008-02-15 | Ignis Innovation Inc. | Oled compensation technique based on oled capacitance |
| KR101348756B1 (ko) | 2007-03-28 | 2014-01-07 | 삼성디스플레이 주식회사 | 필름-칩 복합체와 이를 포함하는 표시장치 |
| JP2008261931A (ja) * | 2007-04-10 | 2008-10-30 | Hitachi Displays Ltd | 液晶表示装置 |
| JP4861242B2 (ja) * | 2007-04-27 | 2012-01-25 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP2008304806A (ja) * | 2007-06-11 | 2008-12-18 | Hitachi Displays Ltd | 液晶表示装置 |
| KR100871829B1 (ko) * | 2007-06-22 | 2008-12-03 | 삼성전자주식회사 | 적은 면적과 높은 효율을 갖는 공통 전압 발생기 및 그방법 |
| JP4522445B2 (ja) * | 2007-12-12 | 2010-08-11 | シャープ株式会社 | 表示装置 |
| KR101134964B1 (ko) * | 2007-11-21 | 2012-04-09 | 샤프 가부시키가이샤 | 표시 장치 및 주사선 구동 장치 |
| KR101400384B1 (ko) | 2007-11-21 | 2014-05-26 | 엘지디스플레이 주식회사 | 액정표시장치 |
| JP2009128825A (ja) * | 2007-11-27 | 2009-06-11 | Funai Electric Co Ltd | 液晶表示装置 |
| CN101896960B (zh) * | 2007-12-14 | 2013-03-13 | 夏普株式会社 | 对电极驱动电路以及对电极驱动方法 |
| US8766898B2 (en) * | 2008-02-01 | 2014-07-01 | Analog Devices, Inc. | High-accuracy multi-channel circuit |
| TWI406235B (zh) * | 2008-05-08 | 2013-08-21 | Chunghwa Picture Tubes Ltd | 液晶顯示器及其開關電壓控制電路 |
| KR101500680B1 (ko) * | 2008-08-29 | 2015-03-10 | 삼성디스플레이 주식회사 | 표시 장치 |
| US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
| US9384698B2 (en) | 2009-11-30 | 2016-07-05 | Ignis Innovation Inc. | System and methods for aging compensation in AMOLED displays |
| US9311859B2 (en) | 2009-11-30 | 2016-04-12 | Ignis Innovation Inc. | Resetting cycle for aging compensation in AMOLED displays |
| CA2688870A1 (en) | 2009-11-30 | 2011-05-30 | Ignis Innovation Inc. | Methode and techniques for improving display uniformity |
| CA2669367A1 (en) | 2009-06-16 | 2010-12-16 | Ignis Innovation Inc | Compensation technique for color shift in displays |
| US10319307B2 (en) | 2009-06-16 | 2019-06-11 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
| US8803417B2 (en) | 2009-12-01 | 2014-08-12 | Ignis Innovation Inc. | High resolution pixel architecture |
| CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
| US20140313111A1 (en) | 2010-02-04 | 2014-10-23 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| US9881532B2 (en) | 2010-02-04 | 2018-01-30 | Ignis Innovation Inc. | System and method for extracting correlation curves for an organic light emitting device |
| CA2692097A1 (en) | 2010-02-04 | 2011-08-04 | Ignis Innovation Inc. | Extracting correlation curves for light emitting device |
| US10089921B2 (en) | 2010-02-04 | 2018-10-02 | Ignis Innovation Inc. | System and methods for extracting correlation curves for an organic light emitting device |
| CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
| JP5485396B2 (ja) | 2010-07-29 | 2014-05-07 | パナソニック株式会社 | 有機ｅｌ表示装置 |
| US8907991B2 (en) | 2010-12-02 | 2014-12-09 | Ignis Innovation Inc. | System and methods for thermal compensation in AMOLED displays |
| US9330624B1 (en) * | 2011-02-25 | 2016-05-03 | Maxim Integrated Products, Inc. | VCOM amplifier with fast-switching gain |
| US9305506B2 (en) | 2011-02-25 | 2016-04-05 | Maxim Integrated Products, Inc. | VCOM amplifier with transient assist circuit |
| CN102081917B (zh) * | 2011-03-04 | 2012-11-14 | 敦泰科技(深圳)有限公司 | 一种tft液晶显示屏的驱动方法 |
| CN102157138B (zh) * | 2011-04-14 | 2013-01-02 | 深圳市华星光电技术有限公司 | 液晶显示器及其驱动方法 |
| US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
| US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US20140368491A1 (en) | 2013-03-08 | 2014-12-18 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
| US9530349B2 (en) | 2011-05-20 | 2016-12-27 | Ignis Innovations Inc. | Charged-based compensation and parameter extraction in AMOLED displays |
| US9466240B2 (en) | 2011-05-26 | 2016-10-11 | Ignis Innovation Inc. | Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed |
| JP2014517940A (ja) | 2011-05-27 | 2014-07-24 | イグニス・イノベイション・インコーポレーテッド | Ａｍｏｌｅｄディスプレイにおけるエージング補償ためのシステムおよび方法 |
| JP2014522506A (ja) | 2011-05-28 | 2014-09-04 | イグニス・イノベイション・インコーポレーテッド | ディスプレイのピクセルの速い補償プログラミングためのシステムと方法 |
| CN102436083A (zh) * | 2011-11-07 | 2012-05-02 | 南京中电熊猫液晶显示科技有限公司 | 液晶显示装置 |
| CN102402958B (zh) * | 2011-11-16 | 2014-03-26 | 深圳市华星光电技术有限公司 | 液晶面板的驱动方法 |
| US10089924B2 (en) | 2011-11-29 | 2018-10-02 | Ignis Innovation Inc. | Structural and low-frequency non-uniformity compensation |
| US9324268B2 (en) | 2013-03-15 | 2016-04-26 | Ignis Innovation Inc. | Amoled displays with multiple readout circuits |
| CN102522071B (zh) * | 2011-12-30 | 2013-11-27 | 北京大学 | Lcd像素选择信号产生电路、lcd控制器及其控制方法 |
| US8937632B2 (en) | 2012-02-03 | 2015-01-20 | Ignis Innovation Inc. | Driving system for active-matrix displays |
| US8736538B2 (en) * | 2012-03-16 | 2014-05-27 | Apple Inc. | Devices and methods for reducing a voltage difference between VCOMs of a display |
| US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
| US8922544B2 (en) | 2012-05-23 | 2014-12-30 | Ignis Innovation Inc. | Display systems with compensation for line propagation delay |
| KR101448498B1 (ko) * | 2012-06-13 | 2014-10-08 | 엘지디스플레이 주식회사 | 터치 스크린 일체형 표시장치 |
| CN102842280B (zh) * | 2012-08-31 | 2016-03-30 | 京东方科技集团股份有限公司 | 一种公共电压补偿电路、方法及液晶显示装置 |
| US9251759B2 (en) * | 2012-09-11 | 2016-02-02 | Apple Inc. | Reduction of contention between driver circuitry |
| US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| DE112014000422T5 (de) | 2013-01-14 | 2015-10-29 | Ignis Innovation Inc. | Ansteuerschema für Emissionsanzeigen, das eine Kompensation für Ansteuertransistorschwankungen bereitstellt |
| JP2014167514A (ja) * | 2013-02-28 | 2014-09-11 | Japan Display Central Co Ltd | 液晶表示装置及びその駆動方法 |
| US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
| CA2894717A1 (en) | 2015-06-19 | 2016-12-19 | Ignis Innovation Inc. | Optoelectronic device characterization in array with shared sense line |
| EP2779147B1 (en) | 2013-03-14 | 2016-03-02 | Ignis Innovation Inc. | Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays |
| US9437137B2 (en) | 2013-08-12 | 2016-09-06 | Ignis Innovation Inc. | Compensation accuracy |
| CN104122690A (zh) * | 2013-08-23 | 2014-10-29 | 深超光电（深圳）有限公司 | 液晶显示装置以及显示装置 |
| KR102061875B1 (ko) * | 2013-08-28 | 2020-01-02 | 엘지디스플레이 주식회사 | 액정표시장치 |
| CN103531168B (zh) * | 2013-10-24 | 2015-12-30 | 京东方科技集团股份有限公司 | 显像性能的调整装置及方法 |
| US9741282B2 (en) | 2013-12-06 | 2017-08-22 | Ignis Innovation Inc. | OLED display system and method |
| US9761170B2 (en) | 2013-12-06 | 2017-09-12 | Ignis Innovation Inc. | Correction for localized phenomena in an image array |
| US9502653B2 (en) | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
| DE102015206281A1 (de) | 2014-04-08 | 2015-10-08 | Ignis Innovation Inc. | Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen |
| CA2873476A1 (en) | 2014-12-08 | 2016-06-08 | Ignis Innovation Inc. | Smart-pixel display architecture |
| CA2879462A1 (en) | 2015-01-23 | 2016-07-23 | Ignis Innovation Inc. | Compensation for color variation in emissive devices |
| CA2886862A1 (en) | 2015-04-01 | 2016-10-01 | Ignis Innovation Inc. | Adjusting display brightness for avoiding overheating and/or accelerated aging |
| CA2889870A1 (en) | 2015-05-04 | 2016-11-04 | Ignis Innovation Inc. | Optical feedback system |
| CA2892714A1 (en) | 2015-05-27 | 2016-11-27 | Ignis Innovation Inc | Memory bandwidth reduction in compensation system |
| US10366666B2 (en) | 2015-06-10 | 2019-07-30 | Samsung Electronics Co., Ltd. | Display apparatus and method for controlling the same |
| US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
| US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
| CA2900170A1 (en) | 2015-08-07 | 2017-02-07 | Gholamreza Chaji | Calibration of pixel based on improved reference values |
| KR102459705B1 (ko) * | 2015-09-03 | 2022-10-31 | 엘지디스플레이 주식회사 | 액정표시장치 |
| CA2908285A1 (en) | 2015-10-14 | 2017-04-14 | Ignis Innovation Inc. | Driver with multiple color pixel structure |
| US9805677B2 (en) * | 2015-12-28 | 2017-10-31 | Panasonic Liquid Crystal Display Co., Ltd. | Display device for adjusting current output of a common voltage generating circuit |
| CN107016974A (zh) * | 2017-05-05 | 2017-08-04 | 惠科股份有限公司 | 显示面板及其应用的显示装置 |
| CN109410878B (zh) * | 2018-12-18 | 2024-05-03 | 惠科股份有限公司 | 一种驱动电路、驱动装置以及显示装置 |
| JP7468081B2 (ja) | 2019-04-10 | 2024-04-16 | 株式会社Ｊｖｃケンウッド | 信号処理装置、信号処理方法、及び液晶表示装置 |
| KR20220091237A (ko) * | 2020-12-23 | 2022-06-30 | 엘지디스플레이 주식회사 | 터치 디스플레이 장치, 터치 구동 회로 및 터치 구동 방법 |
| KR20220161637A (ko) * | 2021-05-28 | 2022-12-07 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN115083364B (zh) * | 2022-06-23 | 2023-06-30 | 惠科股份有限公司 | 像素电路、阵列基板及显示面板 |
| WO2024123074A1 (ko) * | 2022-12-08 | 2024-06-13 | 주식회사 엘엑스세미콘 | 감마 전압 생성 회로 및 소스 드라이버 회로 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0140041B1 (ko) * | 1993-02-09 | 1998-06-15 | 쯔지 하루오 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
| JPH09218388A (ja) * | 1996-02-09 | 1997-08-19 | Hosiden Corp | 液晶表示装置 |
| JP4570718B2 (ja) * | 1999-12-28 | 2010-10-27 | ティーピーオー ホンコン ホールディング リミテッド | 液晶駆動回路装置 |
| JP3915400B2 (ja) * | 2000-11-28 | 2007-05-16 | 株式会社日立製作所 | 画像表示装置及び画像表示装置の駆動方法 |
-
2000
- 2000-11-30 JP JP2000369608A patent/JP3858590B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-17 US US09/931,213 patent/US6756958B2/en not_active Expired - Lifetime
- 2001-08-17 TW TW090120292A patent/TW508559B/zh not_active IP Right Cessation
- 2001-08-18 KR KR10-2001-0049740A patent/KR100433142B1/ko not_active IP Right Cessation
- 2001-08-20 CN CNB011357533A patent/CN1165034C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1355522A (zh) | 2002-06-26 |
| US20020063703A1 (en) | 2002-05-30 |
| JP2002169138A (ja) | 2002-06-14 |
| US6756958B2 (en) | 2004-06-29 |
| KR100433142B1 (ko) | 2004-06-12 |
| TW508559B (en) | 2002-11-01 |
| KR20020042403A (ko) | 2002-06-05 |
| CN1165034C (zh) | 2004-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3858590B2 (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JP4644412B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US6982693B2 (en) | Liquid crystal display | |
| US20030048246A1 (en) | Method and apparatus for driving liquid crystal display | |
| US20090167659A1 (en) | Liquid crystal display and driving method thereof | |
| US7221344B2 (en) | Liquid crystal display device and driving control method thereof | |
| JPH06194622A (ja) | 液晶表示装置およびその駆動方法 | |
| KR20060021055A (ko) | 액정 표시 장치, 액정 표시 장치용 구동 장치 및 방법 | |
| JP2007072365A (ja) | 表示装置用駆動装置 | |
| US20090207192A1 (en) | Data line driving circuit outputting gradation signals in different timing, display device, and data line driving method | |
| KR101026809B1 (ko) | 임펄시브 구동 액정 표시 장치 및 그 구동 방법 | |
| WO2010095348A1 (ja) | 表示装置及び駆動装置 | |
| US20020021271A1 (en) | Liquid crystal display device and method for driving the same | |
| JPH08292744A (ja) | 液晶表示装置 | |
| WO2009133906A1 (ja) | 映像信号線駆動回路および液晶表示装置 | |
| US7916136B2 (en) | Timing controllers and driving strength control methods | |
| KR100755566B1 (ko) | 액정표시장치의 공통 전압 보상방법 | |
| KR20080022689A (ko) | 구동 장치, 이를 포함하는 액정 표시 장치 및 이의 구동방법 | |
| KR20060116587A (ko) | 액정 표시 장치 | |
| KR100840317B1 (ko) | 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치 | |
| KR100767373B1 (ko) | 액정 표시 장치의 구동 장치 | |
| KR100878235B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP4095198B2 (ja) | 液晶表示装置 | |
| JP2000305063A (ja) | 液晶表示装置 | |
| JP2008216924A (ja) | 表示装置および表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |