KR101306206B1

KR101306206B1 - 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법

Info

Publication number: KR101306206B1
Application number: KR1020060036526A
Authority: KR
Inventors: 김동규
Original assignee: 삼성디스플레이 주식회사
Priority date: 2006-04-24
Filing date: 2006-04-24
Publication date: 2013-09-10
Also published as: US20070257876A1; KR20070104706A; US7876388B2

Abstract

영상의 표시품질을 향상시킨 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법이 개시된다. 어레기 기판은 화소전극, 게이트 배선, 데이터 배선, 제1 전압유지전극, 제2 전압유지전극 및 박막 트랜지스터를 포함한다. 화소전극은 투명한 도전성 물질로 이루어진다. 게이트 배선은 화소전극의 하측에 형성된다. 데이터 배선은 화소전극의 양측에 형성된 제1 데이터 라인 및 제2 데이터 라인을 포함한다. 제1 전압유지전극은 제1 데이터 라인에서 우측으로 제1 거리로 이격되고, 화소전극과 전기적으로 연결된다. 제2 전압유지전극은 제2 데이터 라인에서 좌측으로 제2 거리로 이격되고, 화소전극과 전기적으로 연결된다. 박막 트랜지스터는 게이트 배선, 데이터 배선 및 화소전극과 전기적으로 연결된다. 이로써, 화소전극의 얼라인 미스에 의해 화소전극 내의 충전전압이 변동되는 것을 방지하여 영상의 표시품질을 보다 향상시킬 수 있다.

제1 데이터 라인, 제2 데이터 라인, 제1 전압유지전극 및 제2 전압유지전극

Description

어레이 기판, 이를 갖는 표시패널 및 이의 제조방법{ARRAY SUBSTRATE, DISPLAY PANEL HAVING THE SAME AND METHOD FOR MAKING THE SAME}

도 1은 본 발명의 제1 실시예에 따른 표시패널을 도시한 사시도이다.

도 2는 도 1의 표시패널 중 제1 기판의 배치관계를 개념적으로 평면도이다.

도 3은 도 2의 일부를 확대해서 도시한 평면도이다.

도 4는 도 3의 A부분을 확대해서 도시한 평면도이다.

도 5는 도 4의 I-I'선을 따라 절단한 단면도이다.

도 6은 도 4의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.

도 7은 본 발명의 제2 실시예에 따른 표시패널 중 제1 기판의 일부를 도시한 평면도이다.

도 8a 및 도 8b는 본 발명의 일 실시예에 따른 어레이 기판의 제조방법 중 데이터 배선, 제1 전압유지전극 및 제2 전압유지전극을 형성하는 단계를 나타낸 단면도들이다.

도 9a 및 도 9b는 본 발명의 일 실시예에 따른 어레이 기판의 제조방법 중 보호막을 형성하는 단계를 나타낸 단면도들이다.

도 10a 및 도 10b는 본 발명의 일 실시예에 따른 어레이 기판의 제조방법 중 화소전극을 형성하는 단계를 나타낸 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 제1 기판 110 : 게이트 배선

120 : 데이터 배선 122, 126 : 제1 데이터 라인

124, 128 : 제2 데이터 라인 130 : 화소전극

TFT1, TFT2 : 박막 트랜지스터 160 : 스토리지 배선

170 : 제1 전압유지전극 180 : 제2 전압유지전극

190 : 보호막 200 : 제2 기판

220 : 차광막 222 : 개구부

240 : 공통전극 300 : 액정층

본 발명은 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법에 관한 것으로, 보다 상세하게는 영상의 표시품질을 향상시킨 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법에 관한 것이다.

일반적으로, 액정 표시장치(liquid crystal display)는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시패널(liquid crystal display panel) 및 상기 액정 표시패널의 하부에 배치되어 상기 액정 표시패널로 광을 제공하는 백라이트 어셈블리(back-light assembly)를 포함한다.

상기 액정 표시패널은 박막 트랜지스터(thin film transistor)와 화소전극을 갖는 어레이 기판, 컬러필터와 공통전극을 갖는 컬러필터 기판 및 상기 어레이 기판과 상기 컬러필터 기판 사이에 개재된 액정층을 포함한다. 여기서, 상기 어레이 기판에는 서로 수직하게 교차되어 복수의 단위화소들을 정의하는 게이트 배선들 및 데이터 배선들이 형성되고, 상기 각 단위화소 내에 상기 박막 트랜지스터 및 상기 화소전극이 형성된다.

상기 박막 트랜지스터는 상기 화소전극과 전기적으로 연결되어 상기 화소전극에 전하를 충전시킨다. 상기 충전된 화소전극은 상기 공통전극과의 사이에서 전기장을 발생시키고, 이렇게 발생된 전기장은 상기 액정들의 배열을 변화시켜 광투과율을 변화시킨다.

한편, 상기 화소전극은 상기 화소전극의 양측에 형성된 데이터 배선들과 동일한 간격으로 이격되도록 형성되는 것이 바람직하다. 즉, 상기 화소전극의 좌측에 형성된 데이터 배선을 제1 데이터 라인이라 하고, 상기 화소전극의 우측에 형성된 데이터 배선을 제2 데이터 라인이라 할 때, 상기 화소전극과 상기 제1 데이터 라인 사이의 제1 이격거리는 상기 화소전극과 상기 제2 데이터 라인 사이의 제2 이격거리와 동일한 것이 바람직하다.

그러나, 상기 화소전극은 마스크를 통해 상기 어레이 기판 상에 증착될 때, 얼라인 미스가 발생될 수 있다. 이러한 화소전극의 얼라인 미스는 상기 제1 및 제2 이격거리를 변동시켜 상기 화소전극과 상기 제1 데이터 라인 사이의 커패시터의 값과 상기 화소전극과 상기 제2 데이터 라인 사이의 커패시터의 값을 변동시키고, 그로 인해 상기 화소전극에 충전되는 전압이 변동되어 영상의 표시품질을 저하시킬 수 있다.

따라서, 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 화소전극의 얼라인 미스에 의해 화소전극 내의 충전전압이 변동되는 것을 방지하여 영상의 표시품질을 향상시킨 어레이 기판을 제공하는 것이다.

본 발명의 다른 목적은 상기한 어레이 기판을 갖는 표시패널을 제공하는 것이다.

본 발명의 또 다른 목적은 상기한 어레이 기판을 제조하기 위한 어레이 기판의 제조방법을 제공하는 것이다.

상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 어레기 기판은 화소전극, 게이트 배선, 데이터 배선, 제1 전압유지전극, 제2 전압유지전극 및 박막 트랜지스터를 포함한다.

상기 화소전극은 투명한 도전성 물질로 이루어진다. 상기 게이트 배선은 상기 화소전극의 하측 및 상측 중 어느 한 곳에 제1 방향을 따라 형성된다. 상기 데이터 배선은 상기 화소전극의 좌측에 상기 제1 방향과 수직한 제2 방향을 따라 형성된 제1 데이터 라인 및 상기 화소전극의 우측에 상기 제2 방향을 따라 형성된 제2 데이터 라인을 포함한다.

상기 제1 전압유지전극은 상기 제1 데이터 라인으로부터 상기 제1 방향을 따 라 우측으로 제1 거리로 이격되고, 상기 화소전극과 전기적으로 연결된다. 상기 제2 전압유지전극은 상기 제2 데이터 라인으로부터 상기 제1 방향을 따라 좌측으로 제2 거리로 이격되고, 상기 화소전극과 전기적으로 연결된다. 상기 박막 트랜지스터는 상기 게이트 배선, 상기 데이터 배선 및 상기 화소전극과 전기적으로 연결된다.

여기서, 상기 화소전극은 상기 제2 방향보다 상기 제1 방향이 긴 형상을 갖는 것이 바람직하고, 상기 제1 및 제2 전압유지전극은 상기 데이터 배선과 동일층에 형성되는 것이 바람직하며, 상기 제1 거리는 상기 제2 거리와 서로 동일하다.

상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시패널은 제1 기판과, 상기 제1 기판과 대향하도록 전면에 형성된 공통전극을 갖는 제2 기판과, 상기 제1 및 제2 기판 사이에 개재된 액정층을 포함한다.

상기 제1 기판은 투명한 도전성 물질로 이루어진 화소전극과, 상기 화소전극의 하측 및 상측 중 어느 한 곳에 제1 방향을 따라 형성된 게이트 배선과, 상기 화소전극의 좌측에 상기 제1 방향과 수직한 제2 방향을 따라 형성된 제1 데이터 라인 및 상기 화소전극의 우측에 상기 제2 방향을 따라 형성된 제2 데이터 라인을 포함하는 데이터 배선과, 상기 제1 데이터 라인으로부터 상기 제1 방향을 따라 우측으로 제1 거리로 이격되고 상기 화소전극과 전기적으로 연결된 제1 전압유지전극과, 상기 제2 데이터 라인으로부터 상기 제1 방향을 따라 좌측으로 제2 거리로 이격되고 상기 화소전극과 전기적으로 연결된 제2 전압유지전극과, 상기 게이트 배선, 상기 데이터 배선 및 상기 화소전극과 전기적으로 연결된 박막 트랜지스터를 포함한 다.

상기한 본 발명의 또 다른 목적을 달성하기 위한 일 실시예에 따른 어레이 기판의 제조방법은 투명기판 상에 게이트 배선을 제1 방향으로 형성하는 단계와, 상기 게이트 배선을 덮도록 게이트 절연막을 상기 투명기판 상에 형성하는 단계와, 제1 데이터 라인 및 제2 데이터 라인을 갖는 데이터 배선을 상기 제1 방향에 수직한 제2 방향으로 상기 게이트 절연막 상에 형성하고, 이와 동시에 상기 제1 데이터 라인으로부터 상기 제1 방향을 따라 우측으로 제1 거리로 이격된 제1 전압유지전극 및 상기 제2 데이터 라인으로부터 상기 제1 방향을 따라 좌측으로 제2 거리로 이격된 제2 전압유지전극을 상기 게이트 절연막 상에 형성하는 단계와, 상기 데이터 배선과 상기 제1 및 제2 전압유지전극을 덮도록 보호막을 상기 게이트 절연막 상에 형성하는 단계와, 상기 보호막에 상기 제1 전압유지전극과 대응되는 제1 콘택홀 및 상기 제2 전압유지전극과 대응되는 제2 콘택홀을 형성하는 단계와, 상기 제1 및 제2 콘택홀을 통해 상기 제1 및 제2 전압유지전극과 전기적으로 연결되도록 화소전극을 상기 보호막 상에 형성하는 단계를 포함한다.

이러한 본 발명에 따르면, 상기 화소전극과 전기적으로 연결된 상기 제1 및 제2 전압유지전극 각각이 상기 제1 데이터 라인 및 상기 제2 데이터 라인과 일정한 간격으로 이격됨에 따라, 상기 화소전극 형성시 얼라인 미스가 발생하더라도 상기 화소전극에 충전되는 전압이 변동되는 것을 방지하여 영상의 표시품질을 보다 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하 게 설명하기로 한다.

<표시패널의 제1 실시예>

우선, 도 1을 참조하여 본 실시예에 의한 표시패널(400)을 간단하게 설명하기로 한다. 표시패널(400)은 제1 기판(100), 제2 기판(200) 및 액정층(300)을 포함하고, 광을 이용하여 영상을 외부로 표시한다.

제1 기판(100)은 매트릭스(matrix) 형태로 배치된 복수의 화소전극(pixel electrode)들, 상기 각 화소전극에 구동전압을 인가하는 박막 트랜지스터(Thin Film Transistor)들, 상기 박막 트랜지스터들을 각각 작동시키기 위한 신호선(signal line)들을 포함한다.

제2 기판(200)은 제1 기판(100)과 마주보도록 배치된다. 제2 기판(200)은 제1 기판(200)의 전면에 배치되며 투명하면서 도전성인 공통전극(common electrode) 및 상기 화소전극들과 마주보는 곳에 배치된 컬러필터(color filter)들을 포함한다. 상기 컬러필터들에는 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터 등이 있다.

액정층(300)은 제1 기판(100) 및 제2 기판(200)의 사이에 개재되며, 상기 화소전극 및 상기 공통전극의 사이에 형성된 전기장에 의하여 재배열된다. 재배열된 액정층(300)은 외부에서 인가된 광의 광투과율을 조절하고, 광투과율이 조절된 광은 상기 컬러필터들을 통과함으로써 영상을 외부로 표시한다.

도 2를 참조하여 제1 기판(100)의 배치관계를 간단하게 설명하면, 제1 기판(100)은 게이트 배선(110), 데이터 배선(120) 및 화소전극(130)을 포함한다.

게이트 배선(110)은 제1 방향을 따라 복수개가 형성되고, 데이터 배선(120)은 제1 방향과 수직한 제2 방향을 따라 복수개가 형성된다. 일례로, 도 2에서는 9개의 게이트 배선들(GL1, GL2, ... , GL9)이 형성되고, 7개의 데이터 배선들(DL1, DL2, ... , DL7)이 형성된다. 상기 게이트 배선들(GL1, GL2, ... , GL9)은 게이트 구동부(미도시)와 전기적으로 연결되어 게이트 신호들을 인가받고, 상기 데이터 배선들(DL1, DL2, ... , DL7)은 데이터 구동부(미도시)와 전기적으로 연결되어 데이터 신호들을 인가받는다.

여기서, 상기 게이트 구동부는 홀수 행에 형성된 게이트 배선들(GL1, GL3, GL5, GL7, GL9)의 좌측단부와 전기적으로 연결된 좌측 게이트 구동부(미도시) 및 짝수 행에 형성된 게이트 배선들(GL2, GL4, GL6, GL8)의 우측단부와 전기적으로 연결된 우측 게이트 구동부(미도시)를 포함하는 것이 바람직하다. 이와 다르게, 상기 게이트 구동부는 상기 게이트 배선들(GL1, GL2, ... , GL9)의 일단부와 전기적으로 연결될 수도 있다.

상기 게이트 배선들(GL1, GL2, ... , GL9)과 상기 데이터 배선들(DL1, DL2, ... , DL7)이 서로 수직하게 교차됨에 따라, 제1 기판(100) 상에는 복수의 단위화소들이 정의된다. 상기 각 단위화소 내에는 화소전극(130)이 형성되고, 그로 인해 화소전극(130)은 제1 기판(100)에 매트릭스 형태로 복수개가 배치된다.

상기 각 단위화소는 제1 방향으로 길게 형성된 직사각형 형상을 갖는 것이 바람직하고, 상기 각 단위화소에 형성된 화소전극(130)도 제1 방향으로 긴 형상을 갖는 것이 바람직하다. 일례로, 화소전극(130)들은 제1 방향으로 길게 형성된 직사각형 형상을 갖는다.

상기 게이트 배선들(GL1, GL2, ... , GL9), 상기 데이터 배선들(DL1, DL2, ... , DL7) 및 화소전극(130)들의 전기적인 연결관계를 간단하게 설명하면 다음과 같다.

우선, 상기 게이트 배선들(GL1, GL2, ... , GL9)의 각각은 각 행에 배치된 화소전극(130)들 모두와 전기적으로 연결된다. 그러나, 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 좌측단부에 배치된 데이터 배선(DL1)은 홀수 행에 배치된 화소전극(130)들과 전기적으로 연결되고, 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 우측단부에 배치된 데이터 배선(DL7)은 짝수 행에 배치된 화소전극(130)들과 전기적으로 연결된다. 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 나머지 데이터 배선들(DL2, ... , DL6)은 상기 홀수 행에서 상기 각 데이터 배선의 우측에 배치된 화소전극(130)들과 전기적으로 연결되고, 상기 짝수 행에서 상기 각 데이터 배선의 좌측에 배치된 화소전극(130)들과 전기적으로 연결된다.

한편, 상기 데이터 배선들(DL1, DL2, ... , DL7)의 각각에는 수직반전(vertical inversion)을 위한 데이터 신호들이 인가되는 것이 바람직하다. 구체적으로 설명하면, 한 프레임 동안 임의의 데이터 배선에는 양 전압(+)의 데이터 신호가 인가되고, 상기 임의의 데이터 배선과 이웃하는 데이터 배선에는 음 전압(-)의 데이터 신호가 인가된다. 반면, 상기 프레임의 다음 프레임 동안에는 상기 임의 의 데이터 배선에는 음 전압(-)의 데이터 신호가 인가되고, 상기 이웃하는 데이터 배선에는 양 전압(+)의 데이터 신호가 인가된다.

이하, 별도의 도면들을 이용하여 본 실시예에 의한 표시패널(400)의 단면적인 구성 및 평면적인 구성에 대하여 보다 자세하게 설명하기로 한다.

도 3은 도 2의 일부를 확대해서 도시한 평면도이고, 도 4는 도 3의 A부분을 확대해서 도시한 평면도이며, 도 5는 도 4의 I-I'선을 따라 절단한 단면도이다.

도 3, 도 4 및 도 5를 참조하면, 표시패널(400)의 제1 기판(100)은 제1 투명기판(140), 게이트 배선(110), 게이트 절연막(150), 데이터 배선(130), 박막 트랜지스터(TFT1), 제1 전압유지전극(170), 제2 전압유지전극(180), 보호막(190) 및 화소전극(130)을 포함한다.

우선, 본 실시예에 의한 표시패널(400)을 적층되는 순서에 따라 구성요소를 설명하면, 표시패널(400)의 최하부에는 제1 투명기판(140)이 배치된다. 제1 투명기판(140)은 플레이트 형상을 갖고, 투명한 물질로 이루어진다.

게이트 배선(130)은 제1 투명기판(140) 상에 형성된다. 게이트 절연막(150)은 게이트 배선(130)을 덮도록 제1 투명기판(140) 상에 형성된다. 게이트 절연막(150) 상에는 데이터 배선(120), 스토리지 배선(160), 제1 전압유지전극(170) 및 제2 전압유지전극(180)이 형성된다.

박막 트랜지스터(TFT1)는 게이트 전극(G1), 소스 전극(S1), 드레인 전극(D1), 액티브층(A1) 및 오믹콘택층(O1)을 포함한다. 게이트 전극(G1)은 게이트 배선(110)으로부터 제2 방향으로 연장되어 형성되고, 액티브층(A1)은 게이트 전 극(G1)과 대응되도록 게이트 절연막(150) 상에 형성된다. 소스 전극(S1)은 액티브층(A)과 오버랩되도록 데이터 배선(120)으로부터 제2 방향으로 연장된다. 드레인 전극(D1)은 소스 전극(S1)으로부터 소정거리 이격되어 형성되고, 액티브층(A1)의 일부와 오버랩된다. 오믹콘택층(O1)은 액티브층(A1)과 소스 전극(S1) 사이 및 액티브층(A1)과 드레인 전극(D1) 사이에 형성된다.

한편, 데이터 배선(120), 스토리지 배선(160), 제1 전압유지전극(170), 제2 전압유지전극(180) 및 박막 트랜지스터(TFT1)를 덮도록 게이트 절연막(190) 상에 보호막(190)이 형성된다. 이때, 보호막(190)에는 제1 전압유지전극(170) 및 제2 전압유지전극(180)과 대응되는 위치에 제1 콘택홀(192) 및 제2 콘택홀(194)이 형성된다. 화소전극(130)은 보호막(190) 상에 형성되고, 제1 콘택홀(192)을 통해 제1 전압유지전극(170)과 전기적으로 연결되며, 제2 콘택홀(194)을 통해 제2 전압유지전극(180)과 전기적으로 연결된다.

이어서, 본 실시예에 의한 표시패널(400)의 평면적인 배치관계를 설명하기로 한다. 게이트 배선(110)은 제1 방향을 따라 복수개가 형성되고, 데이터 배선(120)은 제2 방향을 따라 복수개가 형성된다. 이러한 게이트 배선(110)들과 데이터 배선(120)들에 의해 정의된 단위화소들 각각에는 화소전극(130)이 형성된다.

여기서, 하나의 화소전극(130)을 기준으로 다른 구성요소를 설명하면, 게이트 배선(110)은 화소전극(130)의 하측 및 상측 중 어느 한 곳에 형성되고, 바람직하게 화소전극(130)의 하측에 형성된다. 데이터 배선(120)은 화소전극(130)의 좌측 및 우측에 형성되는데, 여기서 화소전극(130)의 좌측에 형성된 데이터 배선(120)을 제1 데이터 라인(122)이라 하고, 화소전극(130)의 우측에 형성된 데이터 배선(120)을 제2 데이터 라인(124)이라 한다.

상기 각 단위화소 내에는 제1 전압유지전극(170) 및 제2 전압유지전극(180)이 형성된다. 제1 전압유지전극(170)은 제1 데이터 라인(122)으로부터 제1 방향을 따라 우측으로 이격된 위치에 형성되고, 제1 콘택홀(192)을 통해 화소전극(130)과 전기적으로 연결된다. 제2 전압유지전극(180)은 제2 데이터 라인(124)으로부터 제1 방향을 따라 좌측으로 이격된 위치에 형성되고, 제2 콘택홀(194)을 통해 화소전극(130)과 전기적으로 연결된다. 여기서, 제1 및 제2 전압유지전극(170, 180)은 제2 방향과 평행하게 화소전극(130)의 중심을 가로지르는 가상의 중심선을 기준으로 대칭형상을 갖는 것이 바람직하다.

구체적으로 설명하면, 제1 전압유지전극(170)은 제1 콘택홀(192)을 통해 화소전극(130)과 전기적으로 연결된 제1 콘택부(172) 및 제1 콘택부(172)에서 제2 방향으로 연장된 제1 연장부(174)를 포함한다. 제2 전압유지전극(180)은 제2 콘택홀(194)을 통해 화소전극(130)과 전기적으로 연결된 제2 콘택부(182) 및 제2 콘택부(182)에서 제2 방향으로 연장된 제2 연장부(184)를 포함한다. 여기서, 제1 및 제2 연장부(172, 182)의 제1 방향으로의 폭은 6um ~ 8um의 범위를 갖는 것이 바람직하다.

스토리지 배선(160)은 화소전극(130)을 가로지르도록 제2 방향을 따라 형성된다. 구체적으로 스토리지 배선(160)은 화소전극(130)을 가로지르도록 제2 방향을 따라 형성된 메인배선(162) 및 메인배선(162)에서 제1 방향을 따라 연장된 서브배 선(164)을 포함한다. 여기서, 메인배선(162)은 화소전극(130)의 중심을 가로지는 것이 바람직하고, 서브배선(164)은 메인배선(162)의 양측으로 제1 방향을 따라 연장되어, 화소전극(130)의 일부와 오버랩되는 것이 바람직하다.

박막 트랜지스터(TFT1)는 상기 각 단위화소 내에 형성된 제1 및 제2 전압유지전극(170, 180) 중 어느 하나의 전극과 전기적으로 직접 연결된다. 구체적으로 설명하면, 박막 트랜지스터(TFT1)의 드레인 전극(D1)은 제1 및 제2 콘택부(172, 182) 중 어느 하나와 전기적으로 직접 연결된다.

박막 트랜지스터(TFT1)는 매트릭스 형태로 배치된 화소전극(130)들과 대응되도록 복수개가 형성된다. 이러한 박막 트랜지스터(TFT1)들 중 홀수 행에 배치된 박막 트랜지스터(TFT1)들의 각 드레인 전극(D1)은 상기 홀수 행에 배치된 제1 전압유지전극(170)들의 각 제1 콘택부(172)와 전기적으로 직접 연결된다. 반면, 짝수 행에 배치된 박막 트랜지스터(TFT1)들의 각 드레인 전극(D1)은 상기 짝수 행에 배치된 제2 전압유지전극(180)들의 각 제2 콘택부(182)와 전기적으로 직접 연결된다. 즉, 상기 홀수 행에 배치된 박막 트랜지스터(TFT1)들 각각은 제1 데이터 라인(122) 및 제1 콘택부(172)와 전기적으로 연결되고, 상기 짝수 행에 배치된 박막 트랜지스터(TFT1)들 각각은 제2 데이터 라인(124) 및 제2 콘택부(182)와 전기적으로 연결된다.

한편, 제1 기판(100)과 대향하도록 배치된 제2 기판(200)은 제2 투명기판(210), 차광막(220), 컬러필터(230) 및 공통전극(240)을 포함한다.

제2 투명기판(210)은 제1 투명기판(140)과 동일하게 투명한 물질로 이루어지 며, 플레이트 형상을 갖는다.

차광막(220)은 제1 기판(100)과 마주보도록 제2 투명기판(210) 상에 형성된다. 바람직하게, 차광막(220)은 게이트 배선(110), 데이터 배선(120), 박막 트랜지스터(TFT1), 제1 전압유지전극(170) 및 제2 전압유지전극(180)을 모두 커버할 수 있도록 제2 투명기판(210) 상에 형성된다. 여기서, 차광막(220)이 형성되지 않은 개구영역(222)으로 광이 투과되어 영상을 표시한다.

컬러필터(230)는 화소전극(130)과 대응되도록 제2 투명기판(210) 상에 형성되고, 일례로 차광막(220)을 덮도록 제2 투명기판(210) 상에 형성된다.

공통전극(240)은 컬러필터(230) 상의 전면에 형성된다. 공통전극(240)은 화소전극(130)과 동일하게 투명한 도전성 물질로 이루어진다. 이때, 컬러필터(230) 및 공통전극(240)의 사이에는 표면을 평탄화시키는 평탄화막(미도시)이 더 형성될 수도 있다.

도 6은 도 4의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.

도 6을 참조하여 데이터 배선(120), 화소전극(130), 제1 전압유지전극(170) 및 제2 전압유지전극(180) 사이의 이격거리 관계를 설명하기로 한다.

우선, 제1 전압유지전극(170)은 제1 데이터 라인(122)으로부터 제1 방향을 따라 우측으로 제1 거리(DT1)로 이격된 위치에 형성된다. 제2 전압유지전극(180)은 제2 데이터 라인(124)으로부터 제1 방향을 따라 좌측으로 제2 거리(DT2)로 이격된 위치에 형성된다. 여기서, 제1 전압유지전극(170), 제2 전압유지전극(180), 제1 데이터 라인(122) 및 제2 데이터 라인(124)은 모두 게이트 절연막(150) 상에 형성된 다.

제1 전압유지전극(170)과 제1 데이터 라인(122) 사이의 제1 거리(DT1)는 제2 전압유지전극(180)과 제2 데이터 라인(124) 사이의 제2 거리(DT2)와 서로 동일한 것이 바람직하고, 일례로 5um ~ 7um의 범위를 갖는다. 이때, 제1 데이터 라인(122) 및 제2 데이터 라인(124)의 폭(WT1)은 5um ~ 7um의 범위를 갖고, 제1 연장부(174) 및 제2 연장부(184)의 폭(WT2)은 6um ~ 8um의 범위를 갖는 것이 바람직하다.

이어서, 화소전극(130)은 평면상으로 보았을 때 제1 데이터 라인(122)으로부터 제1 방향을 따라 우측으로 제3 거리(DT3)로 이격되고, 제2 데이터 라인(124)으로부터 제1 방향을 따라 좌측으로 제4 거리(DT4)로 이격된 위치에 형성된다. 여기서, 제1 데이터 라인(122) 및 제2 데이터 라인(124)은 게이트 절연막(150) 상에 형성되는 반면, 화소전극(130)은 게이트 절연막(150) 상에 형성된 보호막(190) 상에 형성된다.

화소전극(130)과 제1 데이터 라인(122) 사이의 제3 거리(DT3)는 화소전극(130)과 제2 데이터 라인(124) 사이의 제4 거리(DT4)와 동일한 것이 바람직하고, 제1 전압유지전극(170)과 제1 데이터 라인(122) 사이의 제1 거리(DT1)보다 길거나 같은 것이 바람직하다. 일례로, 화소전극(130)과 제1 데이터 라인(122) 사이의 제3 거리(DT3)는 8um ~ 10um의 범위를 갖는다.

한편, 차광막(220)의 제1 방향으로의 폭은 데이터 배선(120), 제1 전압유지전극(170) 및 제2 전압유지전극(180)을 모두 커버할 수 있는 크기를 갖는 것이 바람직하다.

본 실시예에 따르면, 제1 전압유지전극(170)은 제1 데이터 라인(122)으로부터 우측으로 제1 거리(DT1)로 이격된 위치에 형성되고, 제2 전압유지전극(180)은 제2 데이터 라인(124)으로부터 좌측으로 제2 거리(DT2)로 이격된 위치에 형성되며, 제1 전압유지전극(170), 제2 전압유지전극(180), 제1 데이터 라인(122) 및 제2 데이터 라인(124)은 모두 동일층에 형성된다. 이와 같이 제1 및 제2 전압유지전극(170, 180)은 데이터 배선(120)으로 일정한 간격으로 이격되어 형성된다.

따라서, 보호막(190) 상에 화소전극(130)이 형성될 때 데이터 배선(120)에 대하여 얼라인 미스가 발생하더라도, 화소전극(130)에 충전되는 전압은 화소전극(130)의 얼라인 미스에 의해 변동되지 않는다.

보다 구체적으로 설명하면, 화소전극(130)은 마스크를 통해 보호막(190) 상에 증착될 때, 데이터 배선(120)에 대하여 얼라인 미스가 발생될 수 있다. 이러한 화소전극(130)의 얼라인 미스는 제1 전압유지전극(170)과 제1 데이터 라인(122) 사이의 제1 거리(DT1) 및 제2 전압유지전극(180)과 제2 데이터 라인(124) 사이의 제2 거리(DT2)를 변동시킨다. 그로 인해, 화소전극(130)과 제1 데이터 라인(122) 사이의 커패시턴스 및 화소전극(130)과 제2 데이터 라인(124) 사이의 커패시턴스가 변동되어, 화소전극(130)에 충전되는 전압이 변동될 수 있다.

그러나, 제1 및 제2 전압유지전극(170, 180)은 데이터 배선(120)으로 일정한 간격으로 이격되어 데이터 배선(120 )과 동일층에 형성될 경우, 제1 전압유지전극(170)과 제1 데이터 라인(122) 사이의 커패시턴스 및 제2 전압유지전극(180)과 제2 데이터 라인(124) 사이의 커패시턴스는 화소전극(130)의 얼라인 미스가 발생하 더라도 서로 동일한 값을 갖는다. 따라서, 화소전극(130)에 충전되는 전압은 화소전극(130)의 얼라인 미스에 의해 변동되지 않게 되고, 그 결과 영상의 표시품질을 보다 향상시킬 수 있다.

<표시패널의 제2 실시예>

도 7은 본 발명의 제2 실시예에 따른 표시패널 중 제1 기판의 일부를 도시한 평면도이다. 본 실시예에 의한 제1 기판은 데이터 배선 및 박막 트랜지스터를 제외하면, 앞서 설명한 제1 실시예의 표시패널과 동일한 구성을 가짐으로 그 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 참조부호 및 명칭을 사용하기로 한다.

도 7을 참조하면, 본 실시예에 의한 데이터 배선은 제2 방향을 따라 복수개가 형성되고, 하나의 화소전극(130)을 기준으로 좌측 및 우측에 형성된 제1 데이터 라인(126) 및 제2 데이터 라인(128)을 포함한다.

제1 데이터 라인(126) 및 제2 데이터 라인(128)은 제2 방향을 따라 좌측 및 우측으로 번갈아 가며 굴곡진 형상을 가지며, 일례로 U-자로 굴곡진 형상을 갖는다.

박막 트랜지스터(TFT2)는 게이트 전극(G2), 액티브층(A2), 소스 전극(S2), 드레인 전극(D2) 및 오믹콘택층(미도시)을 포함한다. 게이트 전극(G2)은 게이트 배선(110)으로부터 제2 방향으로 연장되어 형성되고, 액티브층(A1)은 게이트 전극(G2)과 대응되도록 게이트 절연막(150) 상에 형성된다. 소스 전극(S2)은 제1 데이터 라인(126) 또는 제2 데이터 라인(128) 중 U-자로 굴곡진 형상을 갖는 부분이 며, 액티브층(A2)의 일부와 오버랩된다. 드레인 전극(D2)은 소스 전극(S2)으로부터 소정거리 이격되어 형성되고, 액티브층(A2)의 일부와 오버랩된다. 상기 오믹콘택층은 액티브층(A2)과 소스 전극(S2) 사이 및 액티브층(A2)과 드레인 전극(D2) 사이에 형성된다.

이하, 박막 트랜지스터(TFT2) 중 드레인 전극(D2)에 대하여 보다 자세하게 설명하기로 한다.

박막 트랜지스터(TFT2)는 화소전극(130)과 대응되도록 복수개가 형성된다. 박막 트랜지스터(TFT2)들 중 홀수 행에 배치된 박막 트랜지스터(TFT2)들의 각 드레인 전극(TFT2)은 짝수 행에 배치된 박막 트랜지스터(TFT2)들의 각 드레인 전극(D2)과 제2 방향과 평행한 가상의 동일선 상에 형성되고. 바람직하게 제1 데이터 라인(126) 및 제2 데이터 라인(128)의 길이방향과 동일선 상에 형성된다. 즉, 제1 데이터 라인(126) 및 제2 데이터 라인(128)의 중심축에 박막 트랜지스터(TFT2)들의 각 드레인 전극(D2)이 배치된다.

한편, 박막 트랜지스터(TFT2)들의 각 드레인 전극(D2)은 동일한 단위화소에 형성된 제1 전압유지전극(170) 및 제2 전압유지전극(180) 중 어느 한 전극과 전기적으로 직접 연결된다. 구체적으로 설명하면, 박막 트랜지스터(TFT2)들 중 홀수 행에 배치된 박막 트랜지스터(TFT2)들의 각 드레인 전극(D2)은 상기 홀수 행에 배치된 제1 전압유지전극(170)들의 각 제1 콘택부(172)와 전기적으로 직접 연결되고, 짝수 행에 배치된 박막 트랜지스터(TFT2)들의 각 드레인 전극(D2)은 상기 짝수 행에 배치된 제2 전압유지전극(180)들의 각 제2 콘택부(182)와 전기적으로 직접 연결된다.

<어레이 기판의 제조방법의 실시예>

이하, 위에서 설명한 제1 실시예에 의한 표시패널(400) 중 제1 기판(100)의 제조방법을 별도의 도면들을 이용하여 설명하기로 한다. 여기서, 어레이 기판은 제1 기판(100)의 다른 명칭이다.

도 8a 및 도 8b는 어레이 기판의 제조방법 중 데이터 배선, 제1 전압유지전극 및 제2 전압유지전극을 형성하는 단계를 나타낸 단면도들이다.

도 8a 및 도 8b를 참조하면, 우선 투명기판(140) 상에 게이트 배선을 제1 방향을 따라 형성한다. 상기 게이트 배선은 일례로, 투명기판(140) 상에 스퍼터링(sputtering) 증착방법에 의해 형성된 금속층이 패턴닝되어 형성된다. 이때, 상기 게이트 배선 중 상기 제1 방향과 수직한 제2 방향으로 연장된 부분이 게이트 전극(G1)이 된다.

이어서, 상기 게이트 배선을 덮도록 게이트 절연막(150)을 투명기판(140) 상에 형성하고, 게이트 절연막(150) 상에 액티브층(A1) 및 오믹콘택층(O1)을 증착한 후 패터닝한다.

이어서, 데이터 배선(120)을 게이트 절연막(150) 상에 상기 제2 방향을 따라 형성하고, 이와 동시에 제1 전압유지전극(170) 및 제2 전압유지전극(180)을 게이트 절연막(150) 상에 형성한다. 제1 전압유지전극(170)은 데이터 배선(120)으로부터 상기 제1 방향을 따라 우측으로 제1 거리(DT1)로 이격된 위치에 형성되고, 제2 전압유지전극(180)은 데이터 배선(120)으로부터 상기 제2 방향을 따라 우측으로 제2 거리(DT2)로 이격된 위치에 형성된다. 여기서, 제1 거리(DT1)는 제2 거리(DT2)와 서로 동일한 것이 바람직하고, 일례로 5um ~ 7um의 범위를 갖는다.

한편, 데이터 배선(120)이 형성될 때, 소스 전극(S1) 및 드레인 전극(D1)도 동시에 형성된다. 소스 전극(S1)은 데이터 배선(120)으로부터 상기 제1 방향으로 연장되어, 상기 패터닝된 액티브층(A1)의 일부와 오버랩되도록 형성된다. 드레인 전극(D1)은 소스 전극(S1)과 소정거리 이격되어 상기 패터닝된 액티브층(A1)의 일부와 오버랩되도록 형성되고, 제1 전압유지전극(170) 및 제2 전압유지전극(180) 중 어느 하나의 전극과 전기적으로 연결된다.

도 9a 및 도 9b는 어레이 기판의 제조방법 중 보호막을 형성하는 단계를 나타낸 단면도들이다.

도 9a 및 도 9b를 참조하면, 이어서, 데이터 배선(120), 제1 전압유지전극(170) 및 제2 전압유지전극(180)을 덮도록 보호막(190)을 상기 게이트 절연막 상에 형성한다.

이렇게 형성된 보호막(190)의 일부를 식각하여 콘택홀(192)을 형성한다. 콘택홀(192)은 제1 전압유지전극(170)과 대응되는 위치 및 제2 전압유지전극(180)과 대응되는 위치에 형성된다.

도 10a 및 도 10b를 참조하면, 이어서, 콘택홀(192)을 통해 제1 및 제2 전압유지전극(170, 180)과 전기적으로 연결되도록 화소전극(130)을 보호막(190) 상에 형성한다. 이때, 화소전극(130)은 평면적으로 보았을 때, 데이터 배선(120)으로부터 상기 제1 방향을 따라 양측으로 제3 거리(DT3) 및 제4 거리(DT4) 이격된 위치에 형성된다. 여기서, 제3 거리(DT3)는 제4 거리(DT4)와 동일한 것이 바람직하고, 제1 거리(DT1)보다 길거나 같은 것이 바람직하다. 일례로, 제3 거리(DT3)는 8um ~ 10um의 범위를 갖는다.

이와 같은 본 발명에 의하면, 제1 및 제2 전압유지전극이 데이터 배선과 동일한 층에 데이터 배선으로 일정한 간격으로 이격되어 형성됨에 따라, 보호막 상에 화소전극이 형성될 때 데이터 배선에 대하여 얼라인 미스가 발생하더라도, 화소전극에 충전되는 전압은 화소전극의 얼라인 미스에 의해 변동되지 않는다. 그로 인해, 화소전극의 얼라인 미스에 의해 휘도가 변경되는 것이 방지하여 영상의 표시품질을 보다 향상시킬 수 있다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

투명한 도전성 물질로 이루어진 화소전극;

상기 화소전극의 하측 및 상측 중 어느 한 곳에 제1 방향을 따라 형성된 게이트 배선;

상기 화소전극의 좌측에 상기 제1 방향과 수직한 제2 방향을 따라 형성된 제1 데이터 라인 및 상기 화소전극의 우측에 상기 제2 방향을 따라 형성된 제2 데이터 라인을 포함하는 데이터 배선;

상기 제1 데이터 라인으로부터 상기 제1 방향을 따라 우측으로 제1 거리로 이격되고, 상기 화소전극과 전기적으로 연결된 제1 전압유지전극;

상기 제2 데이터 라인으로부터 상기 제1 방향을 따라 좌측으로 제2 거리로 이격되고, 상기 화소전극과 전기적으로 연결된 제2 전압유지전극;

상기 게이트 배선, 상기 데이터 배선 및 상기 화소전극과 전기적으로 연결된 박막 트랜지스터; 및

상기 데이터 배선과 동일한 층에 형성되어 상기 화소전극을 가로지르도록 상기 제2 방향을 따라 형성된 스토리지 배선을 포함하고,

상기 화소전극은 평면상으로 보았을 때 상기 제1 데이터 라인으로부터 제3 거리로 이격되고, 상기 제3 거리는 상기 제1 거리보다 길거나 같으며,

상기 제1 및 제2 전압유지전극은 상기 데이터 배선과 동일층에 형성되고,

상기 제1 및 제2 전압유지전극과 상기 화소전극 사이에는 보호막이 형성되고,

상기 보호막에는 상기 제1 전압유지전극과 상기 화소전극을 전기적으로 연결시키는 제1 콘택홀 및 상기 제2 전압유지전극과 상기 화소전극을 전기적으로 연결시키는 제2 콘택홀이 형성되며,

상기 제1 및 제2 전압유지전극은 상기 제2 방향과 평행하게 상기 화소전극의 중심을 가로지르는 가상의 중심선을 기준으로 대칭형상을 갖고,

상기 제1 전압유지전극은 상기 제1 콘택홀을 통해 상기 화소전극과 전기적으로 연결된 제1 콘택부 및 상기 제1 콘택부에서 상기 제2 방향으로 연장된 제1 연장부를 포함하고,

상기 제2 전압유지전극은 상기 제2 콘택홀을 통해 상기 화소전극과 전기적으로 연결된 제2 콘택부 및 상기 제2 콘택부에서 상기 제2 방향으로 연장된 제2 연장부를 포함하며,

상기 박막 트랜지스터의 드레인 전극은 상기 제1 및 제2 콘택부 중 어느 하나와 전기적으로 직접 연결되고,

상기 화소전극은 매트릭스 형태로 복수개가 배치되고, 상기 제1 및 제2 전압유지전극과 상기 박막 트랜지스터도 상기 화소전극들과 대응되도록 복수개가 배치되며,

상기 박막 트랜지스터들 중 홀수 행에 배치된 박막 트랜지스터들의 각 드레인 전극은 상기 홀수 행에 배치된 제1 전압유지전극들의 각 제1 콘택부와 전기적으로 직접 연결되고,

상기 박막 트랜지스터들 중 짝수 행에 배치된 박막 트랜지스터들의 각 드레인 전극은 상기 짝수 행에 배치된 제2 전압유지전극들의 각 제2 콘택부와 전기적으로 직접 연결된 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 화소전극은 상기 제2 방향보다 상기 제1 방향이 긴 형상을 갖는 것을 특징으로 하는 어레이 기판.
삭제
제1항에 있어서, 상기 제1 거리는 상기 제2 거리와 서로 동일한 것을 특징으로 하는 어레이 기판.
제4항에 있어서, 상기 제1 거리는 5um ~ 7um의 범위를 갖는 것을 특징으로 하는 어레이 기판.
제4항에 있어서, 상기 화소전극은 평면상으로 보았을 때 상기 제2 데이터 라인으로부터 제4 거리로 이격되고,

상기 제3 거리는 상기 제4 거리와 동일한 것을 특징으로 하는 어레이 기판.
삭제
삭제
삭제
삭제
제1항에 있어서, 상기 제1 및 제2 연장부의 상기 제1 방향으로의 폭은 6um ~ 8um의 범위를 갖는 것을 특징으로 하는 어레이 기판.
삭제
삭제
삭제
제1항에 있어서, 상기 홀수 행에 배치된 박막 트랜지스터들의 각 드레인 전극 및 상기 짝수 행에 배치된 박막 트랜지스터들의 각 드레인 전극은 상기 데이터 배선의 길이방향과 동일선 상에 형성된 것을 특징으로 하는 어레이 기판.
삭제
삭제
제1 기판;

상기 제1 기판과 대향하도록 전면에 형성된 공통전극을 갖는 제2 기판; 및

상기 제1 및 제2 기판 사이에 개재된 액정층을 포함하고,

상기 제1 기판은

투명한 도전성 물질로 이루어진 화소전극,

상기 화소전극의 하측 및 상측 중 어느 한 곳에 제1 방향을 따라 형성된 게이트 배선,

상기 화소전극의 좌측에 상기 제1 방향과 수직한 제2 방향을 따라 형성된 제1 데이터 라인 및 상기 화소전극의 우측에 상기 제2 방향을 따라 형성된 제2 데이터 라인을 포함하는 데이터 배선,

상기 제1 데이터 라인으로부터 상기 제1 방향을 따라 우측으로 제1 거리로 이격되고, 상기 화소전극과 전기적으로 연결된 제1 전압유지전극,

상기 제2 데이터 라인으로부터 상기 제1 방향을 따라 좌측으로 제2 거리로 이격되고, 상기 화소전극과 전기적으로 연결된 제2 전압유지전극,

상기 게이트 배선, 상기 데이터 배선 및 상기 화소전극과 전기적으로 연결된 박막 트랜지스터, 및

상기 데이터 배선과 동일한 층에 형성되어 상기 화소전극을 가로지르도록 상기 제2 방향을 따라 형성된 스토리지 배선을 포함하고,

상기 화소전극은 평면상으로 보았을 때 상기 제1 데이터 라인으로부터 제3 거리로 이격되고, 상기 제3 거리는 상기 제1 거리보다 길거나 같으며,

상기 제1 및 제2 전압유지전극은 상기 데이터 배선과 동일층에 형성되고,

상기 제1 및 제2 전압유지전극과 상기 화소전극 사이에는 보호막이 형성되고,

상기 보호막에는 상기 제1 전압유지전극과 상기 화소전극을 전기적으로 연결시키는 제1 콘택홀 및 상기 제2 전압유지전극과 상기 화소전극을 전기적으로 연결시키는 제2 콘택홀이 형성되며,

상기 제1 및 제2 전압유지전극은 상기 제2 방향과 평행하게 상기 화소전극의 중심을 가로지르는 가상의 중심선을 기준으로 대칭형상을 갖고,

상기 제1 전압유지전극은 상기 제1 콘택홀을 통해 상기 화소전극과 전기적으로 연결된 제1 콘택부 및 상기 제1 콘택부에서 상기 제2 방향으로 연장된 제1 연장부를 포함하고,

상기 제2 전압유지전극은 상기 제2 콘택홀을 통해 상기 화소전극과 전기적으로 연결된 제2 콘택부 및 상기 제2 콘택부에서 상기 제2 방향으로 연장된 제2 연장부를 포함하며,

상기 박막 트랜지스터의 드레인 전극은 상기 제1 및 제2 콘택부 중 어느 하나와 전기적으로 직접 연결되고,

상기 화소전극은 매트릭스 형태로 복수개가 배치되고, 상기 제1 및 제2 전압유지전극과 상기 박막 트랜지스터도 상기 화소전극들과 대응되도록 복수개가 배치되며,

상기 박막 트랜지스터들 중 홀수 행에 배치된 박막 트랜지스터들의 각 드레인 전극은 상기 홀수 행에 배치된 제1 전압유지전극들의 각 제1 콘택부와 전기적으로 직접 연결되고,

상기 박막 트랜지스터들 중 짝수 행에 배치된 박막 트랜지스터들의 각 드레인 전극은 상기 짝수 행에 배치된 제2 전압유지전극들의 각 제2 콘택부와 전기적으로 직접 연결된 것을 특징으로 하는 표시패널.
제18항에 있어서, 상기 제2 기판은 상기 제1 및 제2 전압유지전극과 상기 데 이터 배선을 모두 커버하도록 형성된 차광막을 더 포함하는 것을 특징으로 하는 표시패널.
게이트 배선을 투명기판 상에 제1 방향으로 형성하는 단계;

상기 게이트 배선을 덮도록 게이트 절연막을 상기 투명기판 상에 형성하는 단계;

상기 게이트 절연막 상에 데이터 배선 및 스토리지 배선을 상기 제1 방향에 수직한 제2 방향으로 형성하고, 이와 동시에 상기 데이터 배선으로부터 상기 제1 방향을 따라 우측으로 제1 거리로 이격된 제1 전압유지전극과, 상기 데이터 배선으로부터 상기 제1 방향을 따라 좌측으로 제2 거리로 이격된 위치에 제2 전압유지전극을 상기 게이트 절연막 상에 형성하는 단계;

상기 데이터 배선과 상기 제1 및 제2 전압유지전극을 덮도록 보호막을 상기 게이트 절연막 상에 형성하는 단계;

상기 제1 및 제2 전압유지전극과 대응되도록 상기 보호막에 제1 콘택홀 및 제2 콘택홀을 형성하는 단계; 및

상기 제1 및 제2 콘택홀을 통해 상기 제1 및 제2 전압유지전극과 전기적으로 연결되도록 화소전극을 상기 보호막 상에 형성하는 단계를 포함하고,

상기 데이터 배선은 상기 화소전극의 좌측에 상기 제1 방향과 수직한 제2 방향을 따라 형성된 제1 데이터 라인 및 상기 화소전극의 우측에 상기 제2 방향을 따라 형성된 제2 데이터 라인을 포함하도록 형성되고,

상기 화소전극은 평면상으로 보았을 때 상기 제1 데이터 라인으로부터 제3 거리로 이격되고, 상기 제3 거리는 상기 제1 거리보다 길거나 같고,

상기 스토리지 배선은 상기 화소전극을 가로지르도록 형성되며,

상기 제1 및 제2 전압유지전극은 상기 제2 방향과 평행하게 상기 화소전극의 중심을 가로지르는 가상의 중심선을 기준으로 대칭형상을 갖고,

상기 제1 전압유지전극은 상기 제1 콘택홀을 통해 상기 화소전극과 전기적으로 연결된 제1 콘택부 및 상기 제1 콘택부에서 상기 제2 방향으로 연장된 제1 연장부를 포함하고,

상기 제2 전압유지전극은 상기 제2 콘택홀을 통해 상기 화소전극과 전기적으로 연결된 제2 콘택부 및 상기 제2 콘택부에서 상기 제2 방향으로 연장된 제2 연장부를 포함하며,

상기 게이트 배선, 데이터 배선 및 화소전극은 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터에 전기적으로 연결되고,

상기 박막 트랜지스터의 드레인 전극은 상기 제1 및 제2 콘택부 중 어느 하나와 전기적으로 직접 연결되고,

상기 화소전극은 매트릭스 형태로 복수개가 배치되고, 상기 제1 및 제2 전압유지전극과 상기 박막 트랜지스터도 상기 화소전극들과 대응되도록 복수개가 배치되며,

상기 박막 트랜지스터들 중 홀수 행에 배치된 박막 트랜지스터들의 각 드레인 전극은 상기 홀수 행에 배치된 제1 전압유지전극들의 각 제1 콘택부와 전기적으로 직접 연결되고,

상기 박막 트랜지스터들 중 짝수 행에 배치된 박막 트랜지스터들의 각 드레인 전극은 상기 짝수 행에 배치된 제2 전압유지전극들의 각 제2 콘택부와 전기적으로 직접 연결된 것을 특징으로 하는 어레이 기판의 제조방법.