JP4550484B2 - 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置 - Google Patents

薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置 Download PDF

Info

Publication number
JP4550484B2
JP4550484B2 JP2004141931A JP2004141931A JP4550484B2 JP 4550484 B2 JP4550484 B2 JP 4550484B2 JP 2004141931 A JP2004141931 A JP 2004141931A JP 2004141931 A JP2004141931 A JP 2004141931A JP 4550484 B2 JP4550484 B2 JP 4550484B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
pixel electrode
transistor array
array panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004141931A
Other languages
English (en)
Other versions
JP2004341526A5 (ja
JP2004341526A (ja
Inventor
東 奎 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030030193A external-priority patent/KR101071253B1/ko
Priority claimed from KR1020030049027A external-priority patent/KR101071254B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004341526A publication Critical patent/JP2004341526A/ja
Publication of JP2004341526A5 publication Critical patent/JP2004341526A5/ja
Application granted granted Critical
Publication of JP4550484B2 publication Critical patent/JP4550484B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/137Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
    • G02F1/139Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
    • G02F1/1393Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は液晶表示装置及びその薄膜トランジスタ表示板に関し、特に広視野角を得るために画素を複数のドメインに分割する薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置に関する。
液晶表示装置は一般に、共通電極と色フィルターなどが形成されている上部表示板と薄膜トランジスタと画素電極などが形成されている下部表示板との間に液晶物質が注入される。そして、画素電極と共通電極に互いに異なる電位を印加することにより電界を形成して、液晶分子の配列を変更させ、これにより光の透過率を調節して画像を表現する装置である。
ところが液晶表示装置は、視野角が狭いのが大きな短所である。このような短所を克服して視野角を広くするために様々な方案が開発されているが、その中でも液晶分子を上下基板に対して垂直に配向して、画素電極とその対向電極である共通電極に一定の切開パターンを形成したり、突起を形成する方法が有力視されている。
しかし、突起や切開パターンを形成する方法では、突起や切開パターン部分のため開口率が低下する。これを補うために、画素電極を最大に広く形成する超高開口率の構造が考案されている。しかし、このような超高開口率の構造は、隣接した画素電極間の距離が非常に近いため、画素電極間に形成される横方向の電界(側方向電界(lateral field))
が強く形成される。したがって、画素電極の縁に位置する液晶が側方向電場の影響を受けて配向が乱れる。これにより、テクスチャーや光漏れが発生して表示特性を低下させる。
また一般に、マスクの大きさより液晶表示装置用パネルのアクティブ領域が大きい場合に、このアクティブ領域にパターンを形成するためには、アクティブ領域を分割してステップアンドリピート(step and repeat)工程を行う分割露光が必要である。この場合、実際のショットでは、マスクの転移(shift)、回転(rotation)、ねじれ(distortion)などの歪曲が発生するため、ショットの間が正確に整列されず、ショットの間の各配線と画素電極間に寄生容量の差が生じたり、パターン位置の差が生じる。このような寄生容量の差とパターン位置の差は、各々領域の電気的な特性の差と開口率の差をもたらすため、結局ショット間の境界部分での画面明るさの差をもたらしてステッチ不良が発生する。
本発明が目的とする技術的課題は、開口率を確保しながら安定した多重ドメインを形成する薄膜トランジスタ表示板及びこれを含む液晶表示装置を提供することにある。
また、本発明が目的とする他の技術的課題は、ステッチ不良を最少化することができる薄膜トランジスタ表示板及びこれを含む液晶表示装置を提供することにある。
このような課題を解決するために本発明では、次のような薄膜トランジスタ表示板と液晶表示装置を用意する。
本願第1発明は、絶縁基板と、前記絶縁基板上に形成されている第1信号線と、前記絶縁基板上に形成され、前記第1信号線と交差する交差部分とこれに連結され、かつ屈曲されている屈曲部分とを含む第2信号線と、前記第1及び第2信号線と連結されている第1薄膜トランジスタと、前記第1薄膜トランジスタに接続されている画素電極と、を含み、前記画素電極は第1及び第2画素電極を含んでおり、前記第1画素電極及び前記第2画素電極のそれぞれは前記第2信号線に対して平行に延在している端部を含み、前記第2画素電極の前記端部は、前記第1画素電極の前記端部と物理的に分離され、かつ隣接している、薄膜トランジスタ表示板を提供する。
本願第2発明は、第1発明において、前記第2信号線の前記屈曲部分は、互いに接続された1対の直線部を含み、前記直線部は前記第1信号線に対して実質的に-45度及び45度をなす、薄膜トランジスタ表示板を提供する。
本願第3発明は、第1発明において、前記画素電極の第2画素電極に接続される第2薄膜トランジスタをさらに含み、前記第1薄膜トランジスタは、前記画素電極の第1画素電極に接続される、薄膜トランジスタ表示板を提供する。
本願第4発明は、第3発明において、前記画素電極の第1及び第2画素電極は、前記第2信号線に対して互いに反対に配置され、前記第1及び第2薄膜トランジスタは、前記第2信号線に対して互いに反対に配置される、薄膜トランジスタ表示板を提供する。
本願第5発明は、第4発明において、前記画素電極の第1及び第2画素電極を接続する連結部をさらに含む、薄膜トランジスタ表示板を提供する。
本願第6発明は、第5発明において、前記第2信号線の屈曲部分は、互いに連結されている一対の斜線部を有し、前記連結部は、前記一対の斜線部がつながる部分と重畳している、薄膜トランジスタ表示板を提供する。
本願第7発明は、第6発明において、前記連結部は、前記画素電極と同一層からなる、薄膜トランジスタ表示板を提供する。
本願第8発明は、第6発明において、前記連結部は、前記ゲート線と同一層からなる、薄膜トランジスタ表示板を提供する。
本願第9発明は、第5発明において、前記連結部は、前記第2信号線の前記交差部分の近くに配置され、前記画素電極と同一層からなる、薄膜トランジスタ表示板を提供する。
本願第10発明は、第1発明において、前記画素電極の少なくとも一つの縁辺は前記第2信号線に重畳している、薄膜トランジスタ表示板を提供する。
本願第11発明は、第1発明において、前記画素電極の第1画素電極の端部と、前記画素電極の第2画素電極の端部とは、物理的に所定のギャップを有して分離されており、前記ギャップは前記第2信号線の対応部分と平行に延在する、薄膜トランジスタ表示板を提供する。
本願第12発明は、第11発明において、前記ギャップは、前記第2信号線の対応部分と重畳する、薄膜トランジスタ表示板を提供する。
本願第13発明は、第1発明において、前記第1及び第2信号線と分離された第3信号線をさらに含み、前記第3信号線は、前記画素電極の少なくとも一部及び前記画素電極に接続される第1薄膜トランジスタの一部のうち、少なくとも一つと重畳する部分を有する、薄膜トランジスタ表示板を提供する。
本願第14発明は、第13発明において、前記第3信号線は、前記画素電極の前記第1又は第2画素電極の少なくとも一つの縁辺に隣接して配置される分枝をさらに含む、薄膜トランジスタ表示板を提供する。
本願第15発明は、第14発明において、前記画素電極の前記第1又は第2画素電極の少なくとも一つの縁辺は、前記第3信号線の分枝と重畳している、薄膜トランジスタ表示板を提供する。
本願第16発明は、第14発明において、前記第1画素電極の前記端部と、前記第2画素電極の前記端部とは、ギャップによって物理的に分離されており、前記ギャップは前記第2信号線の対応部分と平行に延在している、薄膜トランジスタ表示板を提供する。
本願第17発明は、第16発明において、前記ギャップは、前記第3信号線の分枝と重畳する、薄膜トランジスタ表示板を提供する。
本願第18発明は、第17発明において、前記画素電極の第1画素電極及び第2画素電極を接続する連結部をさらに含み、前記分枝は前記連結部とは分離されている、薄膜トランジスタ表示板を提供する。
本願第19発明は、第14発明において、前記画素電極及び前記第2信号線はギャップによって分離されており、前記ギャップは前記第2信号線と平行に延在する、薄膜トランジスタ表示板を提供する。
本願第20発明は、第19発明において、前記第3信号線の分枝は、前記画素電極と前記第2信号線との間に配置され、前記画素電極の縁辺と重畳する、薄膜トランジスタ表示板を提供する。
本願第21発明は、絶縁基板と、前記絶縁基板上に形成され、ゲート電極を含むゲート線と、前記ゲート線上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成される半導体層と、前記ゲート線と交差する交差部分と、前記交差部分に連結されている屈曲部分と、少なくとも一部分が前記半導体層上に形成されるソース電極と、を含むデータ線と、
少なくとも一部分が前記半導体層上に形成され、前記ソース電極と反対に配置される第1ドレイン電極と、前記半導体層上に形成される保護層と、前記第1ドレイン電極に接続される画素電極と、を含み、前記画素電極は第1及び第2画素電極を含んでおり、前記第1画素電極及び前記第2画素電極のそれぞれは前記データ線に対して平行に延在している端部を含み、前記第2画素電極の端部は、前記第1画素電極の前記端部と物理的に分離され、かつ隣接している、薄膜トランジスタ表示板を提供する。
本願第22発明は、第21発明において、前記データ線の前記屈曲部分は、互いに接続された1対の直線部を含み、前記直線部は前記ゲート線に対して実質的に-45度及び45度をなす、薄膜トランジスタ表示板を提供する。
本願第23発明は、第21発明において、前記ゲート線及び前記データ線と分離された維持電極線をさらに含み、前記維持電極線は、前記ゲート線に実質的に平行であり、前記第1ドレイン電極に重畳される拡張領域を有している維持電極を含む、薄膜トランジスタ表示板を提供する。
本願第24発明は、第21発明において、前記画素電極の前記第2画素電極に接続された第2ドレイン電極をさらに含み、前記第1ドレイン電極は、前記画素電極の前記第1画素電極に接続される、薄膜トランジスタ表示板を提供する。
本願第25発明は、第24発明において、前記第1及び第2画素電極は、前記データ線に対して互いに反対に配置され、前記第1及び第2ドレイン電極は、前記データ線に対して互いに反対に配置される、薄膜トランジスタ表示板を提供する。
本願第26発明は、第25発明において、前記ゲート線及び前記データ線と分離された維持電極線をさらに含み、前記維持電極線は、前記ゲート線に実質的に平行であり、前記画素電極の少なくとも1の前記第1及び第2画素電極の縁辺重畳される維持電極を含む、薄膜トランジスタ表示板を提供する。
本願第27発明は、第25発明において、前記画素電極の第1及び第2画素電極を接続する連結部をさらに含む、薄膜トランジスタ表示板を提供する。
本願第28発明は、第27発明において、前記連結部は、前記画素電極と同一層からなる、薄膜トランジスタ表示板を提供する。
本願第29発明は、第27発明において、前記連結部は、前記ゲート線と同一層からなる、薄膜トランジスタ表示板を提供する。
本願第30発明は、第21発明において、前記データ線は前記画素電極の外側に、前記端部に隣接して配置される、薄膜トランジスタ表示板を提供する。
本願第31発明は、第21発明において、前記データ線の屈曲部分は、互いに連結されている一対の斜線部を含み、前記保護層の下部に配置されたカラーフィルター層をさらに含み、前記カラーフィルター層は、前記一対の斜線部に平行にのびている部分を有する、薄膜トランジスタ表示板を提供する。
本願第32発明は、第1絶縁基板と、前記第1絶縁基板上に形成されている第1信号線と、前記絶縁基板上に形成され、前記第1信号線と交差する交差部分とこれに連結され、かつ屈曲されている屈曲部分とを含む第2信号線と、前記第1及び第2信号線と連結されている薄膜トランジスタと、前記薄膜トランジスタに接続されている画素電極と、前記第1絶縁基板に対向する第2絶縁基板と、前記第2絶縁基板上に形成される共通電極と、前記第1及び第2絶縁基板の間の液晶層と、各ドメインが前記第2信号線の対応部分に平行な2つの主端部を有するように、液晶層を複数のドメインに分割するドメイン定義部材と、を含み、前記画素電極は第1及び第2画素電極を含んでおり、前記第1画素電極及び前記第2画素電極のそれぞれは前記第2信号線に対して平行に延在している端部を含み、前記第2画素電極の前記端部は、前記第1画素電極の前記端部と物理的に分離され、かつ隣接している、薄膜トランジスタ表示板を提供する。
本願第33発明は、第32発明において、前記第1及び第2信号線と分離された第3信号線をさらに含み、前記第3信号線は画素電極と維持キャパシタを形成するように重畳し、前記第2信号線に平行に延在する分枝を含む、薄膜トランジスタ表示板を提供する。
本願第34発明は、第32発明において、前記液晶層の液晶分子は負の誘電率異方性を有しており、前記液晶分子の長軸は、実質的に前記第1及び第2絶縁基板の表面と垂直をなしている、薄膜トランジスタ表示板を提供する。
本願第35発明は、第32発明において、前記液晶層の液晶分子は正の誘電率異方性を有しており、前記液晶分子の長軸は、実質的に前記第1及び第2絶縁基板の表面と平行であり、前記第1絶縁基板から第2絶縁基板にかけてツイストしている、薄膜トランジスタ表示板を提供する。
本願第36発明は、第32発明において、前記ドメイン定義部材は、前記共通電極の突出部である、薄膜トランジスタ表示板を提供する。
本願第37発明は、第32発明において、前記ドメイン定義部材は、前記共通電極又は画素電極の切欠部である、薄膜トランジスタ表示板を提供する。
本発明のように、データ線を屈折させて画素を折れた帯状で形成すれば、隣接した画素間の側方向電界がドメインの形成を助ける方向に作用してドメインが安定して形成され、共通電圧が印加される維持電極線を画素電極の切開部に重なるように配置してフリンジフィールドを強化することにより、画素の開口率を極大化することができる。
また、画素を二つのサブ画素に分け、データ線を中心にして両側にサブ画素を配置して形成することにより、製造工程時のマスクの転移、回転、ねじれなどの歪曲が発生してもデータ線と画素電極との間の寄生容量の偏差を最少化することができるので、画面明るさの差が生じることを防止することができる。
また、維持電極をデータ線の両側に配置し、画素電極の縁を維持電極と重畳させることで、データ線と画素電極との間の寄生容量を最少化して、画面明るさの差が生じることを防止することができる。
添付した図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種の層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時は、中間に他の部分がないことを意味する。
以下、図面を参照して本発明の実施例による多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置について説明する。
図1は本発明の第1実施例による薄膜トランジスタ表示板を含む液晶表示装置の配置図であり、図2は図1の液晶表示装置でII-II´線による断面図である。
本発明の第1実施例による液晶表示装置は、薄膜トランジスタ表示板100とこれと対向している共通電極表示板200及びこれら二つの表示板の間に注入されて、それに含まれている液晶分子310の長軸がこれらの表示板100、200に対して垂直に配向されている液晶層300からなる。
まず、図1及び図2を参照して本発明の第1実施例による薄膜トランジスタ表示板について詳細に説明する。
絶縁基板110上に横方向にゲート線121が形成されており、ゲート線121に突起状の第1及び第2ゲート電極123a、123bを含むゲート電極が連結されている。ゲート線121の一端部129は、外部回路との連結のために幅が拡張されている。
また、絶縁基板110上には維持電極線131と第1及び第2維持電極133a、133bを含む維持電極配線が形成されている。維持電極線131は横方向に延在しており、第1及び第2維持電極133a、133bは、図2に示すようにその断面形状が菱形または長方形で維持電極線131に連結されている。第1及び第2維持電極133a、133bそれぞれは第1及び第2ゲート電極123a、123bに隣接するように配置されている。
ゲート線121及び維持電極配線131、133a、133bは、物理化学的特性に優れたCrまたはMo合金などからなる第1層と、低抵抗のAlまたはAg、またはこれらの合金など
からなる第2層の二重層からなることができ、必要に応じて単一膜または二重膜以上からなることもできる。
ゲート線121及び維持電極配線131、133a、133bの上にはゲート絶縁膜140が形成されている。
第1及び第2ゲート電極123a、123bのゲート絶縁膜140上には非晶質シリコンなどの半導体からなる半導体層150が形成されている。半導体層150は、薄膜トランジスタのチャンネルを形成するチャンネル部を含み、チャンネル部は第1ゲート電極123a上部に位置する第1チャンネル部と第2ゲート電極123b上部に位置する第2チャンネル部を含む。この時、半導体層150は後に形成されるデータ線171下に位置するデータ線部を含むことができる。これに関して第2実施例で説明する。
半導体層150の上には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる抵抗性接触層が形成されている。抵抗性接触層は、第1及び第2ゲート電極123a、123b上の中央に位置するソース部抵抗性部材163と第1及び第2ゲート電極123a、123bを中心にしてソース部抵抗性部材163と各々対向する第1及び第2ドレーン部抵抗性部材165a、165bからなる。
抵抗性接触層163、165a、165b及びゲート絶縁膜140上にはデータ線171と第1及び第2ドレーン電極175a、175bが形成されている。データ線171は延在しており、ゲート線121と交差している。データ線171に連結されて、ソース部抵抗性部材163の上部まで延在しているソース電極173を有する。第1及び第2ドレーン電極175a、175bは、ソース電極173と分離されており、第1及び第2ゲート電極123a、123bに対してソース電極173の反対側第1及び第2ドレーン部抵抗性部材165a、165b上に各々位置する。データ線171の一端部179は外部回路と連結するために幅が拡張されている。
ここで、データ線171は、画素の長さを周期として反復的に屈折部と縦に延在した部分を有する。この時、データ線171の屈折部は二つの直線部からなり、これらの二つの直線部のうち一つは、ゲート線121に対して45度をなし、もう一つはゲート線121に対して-45度をなす。データ線171の縦に延在した部分にはソース電極173が連結されており、この部分がゲート線121と交差する。
この時、データ線171の屈折部と縦に延在した部分の長さの比は1:1乃至9:1の間
(つまり、データ線171のうちの屈折部が占める比率は50%から90%の間)である。
したがって、ゲート線121とデータ線171が交差してなす画素は、折れた帯状であり、データ線171を中心にして両側に配置されている二つのサブ画素(Pa、Pb)に分離されている。
また、第1及び第2ドレーン電極175a、175bは、第1及び第2画素電極191a、192bと連結される部分が長方形に広く拡張されて、第1及び第2維持電極133a、133bと重畳している。このように、第1及び第2ドレーン電極175a、175bは、第1及び第2維持電極133a、133bとゲート絶縁膜140だけを介在して重畳することで、より効果的に保持容量を形成する。
データ線171及びドレーン電極175上には有機絶縁膜からなる保護膜180が形成されている。ここで保護膜180は、感光性有機物質を露光及び現像して形成する。必要に応じて保護膜180を感光性のない有機物質で塗布して写真エッチング工程によって形成することもできるが、感光性有機物質で保護膜180を形成することに比べて形成工程が複雑になる。
一方、保護膜180の下部に、データ線171及び第1及び第2ドレーン電極175a、175bによって遮らない半導体150を覆い、窒化ケイ素または酸化ケイ素からなる絶縁膜が追加できる。
保護膜180には第1及び第2ドレーン電極175a、175bを露出する接触孔185a、185bとデータ線171の幅が拡張されている端部179を露出する接触孔189が形成されている。また、ゲート線121の幅が拡張されている端部125を露出する接触孔182は、保護膜180と共にゲート絶縁膜140を貫通して形成されている。
この時、これらの接触孔185a、185b、189、182の側壁は、基板110面に対して30度から85度の間の緩やかな傾斜を有したり、階段状プロファイルを有する。
また、これらの接触孔185a、185b、189、182は、角のあるパターンや円形など様々なパターンに形成することができる。ここで、形状寸法は2mm×60μmを超えず、0.5mm×15μm以上であるのが好ましい。一方、保護膜180は、窒化ケイ素または酸化ケイ素などの無機絶縁物質から形成することもできる。
保護膜180上には接触孔185a、185bを通じて第1及び第2ドレーン電極175a、175bと連結され、画素のパターンに沿って折れた帯状で第1及び第2画素電極191a、191bが形成されている。この時、第1及び第2画素電極191a、191bは、縁がデータ線171と重畳する程度に広く形成されていて最大の開口率を確保している。また、第1及び第2画素電極191a、191bは連結部192を通じて互いに連結されてい
る。
また、保護膜180上には接触孔182、189を通じてゲート線の端部125とデータ線の端部179とそれぞれ連結されている接触補助部材192、199が形成されている。ここで、画素電極191a、191b及び接触補助部材192、199は、ITO(indium tin oxide)またはIZO(indium zinc oxide)からなる。
次に、図1及び図2を参照して共通電極表示板について説明する。
ガラスなどの透明な絶縁物質からなる上部基板210の下面に光漏れを防止するためのブラックマトリックス220と赤、緑、青の色フィルター230が順に形成されており、色フィルター230上には有機物質からなるオーバーコート膜250が形成されている。オーバーコート膜250の上にはITOまたはIZOなどの透明な導電物質からなっている共通電極270が形成されており、共通電極270の上には有機物質からなる突起240が形成されている。
この時、突起240はドメイン規制手段として作用して、その幅は5μmから10μmの間であるのが好ましい。例えば、ドメイン規制手段として、フリンジフィールドを形成するために、共通電極270に突起240の代わりに切開部を形成する場合には、切開部の幅を9μmから12μmの間とするのが好ましい。
ここで、ブラックマトリックス220は、データ線171の屈折した部分に対応する線形部分とデータ線171の縦に延在した部分及び薄膜トランジスタ部分に対応する部分とを含む。
赤、緑、青の色フィルター230は、ブラックマトリックス220によって区画される画素列に沿って縦に長く形成され、画素パターンに沿って周期的に曲がっている。
突起240もまた曲がっており、屈折したサブ画素を左右に両分するパターンで形成されているが、突起240の端部は様々なパターンを有することができる。
このような本発明の実施例による薄膜トランジスタ表示板100と共通電極表示板200には、互いに対向する面の上に配向膜13、23がそれぞれ形成されている。ここで、それぞれの配向膜13、23は、液晶分子を基板面に対して垂直に配向する垂直配向膜であることもでき、そうでないこともできる。
以上のような構造の薄膜トランジスタ表示板100と共通電極表示板200を結合して、その間に液晶を注入して液晶層300を形成すれば、本発明の第1実施例による液晶表示装置の基本パネルが形成される。
液晶層300に含まれている液晶分子は、画素電極191a、191bと共通電極270との間に電界が印加されていない状態でその方向子が下部基板110と上部基板210に対して垂直をなすように配向されており、負の誘電率異方性を有する。
下部基板110と上部基板210は、第1及び第2画素電極191a、191bが色フィルター230と対応して正確に重なるように整列される。このようにすれば、画素の液晶分子310は、突起240によって形成された突起240の傾斜面に対して垂直に配向されて、複数のドメインに分割配向される。この時、サブ画素は突起240によって左右に両分され、サブ画素の屈曲部分を中心にして上下の液晶の配向方向が互いに異なっていて、4種類のドメインに分割される。
このような液晶表示装置の構造では、色フィルター230が共通電極表示板200に配置されているが、薄膜トランジスタ表示板100に配置することもでき、この場合には、ゲート絶縁膜140または保護膜180の下部に形成できる。
液晶表示装置は、このような基本パネルの両側に偏光板、バックライト、補償板などの要素を配置して構成される。偏光板は、基本パネルの両側にそれぞれ一つずつ配置され、その透過軸は、二つのうち一つはゲート線121に対して並んでおり、もう一つは垂直をなすように配置する。
以上のような構造で液晶表示装置を形成すれば、液晶に電界が印加された時に、各ドメイン内の液晶がドメインの長辺に対して垂直をなす方向に傾く。ところがこの方向は、データ線171に対して垂直をなす方向である。よってこの方向と、データ線171を隔てて隣接する二つの画素電極191a、191bの間で形成される側方向電界によって液晶が傾く方向とが一致して、側方向電界が各ドメインの液晶配向を助けることになる。
液晶表示装置は、データ線171の両側に位置する画素電極に反対極性の電圧を印加する点反転駆動、列反転駆動、2点反転駆動などの反転駆動法を一般に使用するため、側方向電界はほとんど常時発生し、その方向はドメインの液晶配向を助ける方向となる。
また、偏光板の透過軸をゲート線121に対して垂直または平行な方向に配置するので、偏光板を安価に製造することができ、また全てのドメインで液晶の配向方向が偏光板の透過軸と45度をなすようになり、最高輝度を得ることができる。
ただし、データ線171が曲がっているので配線の長さが増加するが、データ線171で曲がった部分が50%を占める場合に、配線の長さは約20%増加する。データ線171の長さが増加すれば、配線の抵抗と負荷が増加し、信号歪曲が増加する問題がある。しかし、超高開口率の構造では、データ線171の幅を十分に広く形成することができ、厚い有機物の保護膜180を使用するので配線の負荷も十分小さく、データ線171長さの増加による信号歪曲の問題は無視できるようなものである。
このような構造の液晶表示装置において、薄膜トランジスタ表示板を製造する方法について概略的に説明する。
まず、CrまたはMo合金などからなる金属層または低抵抗のAlまたはAg合金などからなる
金属層をスパッタリングなどの方法で連続積層し、マスクを用いた第1の写真エッチング工程で乾式または湿式エッチングして、ゲート線121と維持電極配線131、133a、133bを形成する。
次に、ゲート絶縁膜140、水素化非晶質シリコン層及びリン(P)などのn型不純物が高濃度にドーピングされている非晶質シリコン層を化学気相蒸着法を利用して各々1,500Å乃至5,000Å、500Å乃至2,000Å、300Å乃至600Åの厚さで連続蒸着し、マスクを用いた写真エッチング工程でドーピングされた非晶質シリコン層と非晶質シリコン層を順にパターニングして、チャンネル部が連結されている抵抗性接触層と非晶質シリコン層154を形成する。
次に、CrまたはMo合金などからなる第1金属層または低抵抗のAlまたはAg合金などからなる第2金属層などの導電体層をスパッタリングなどの方法で1,500Å乃至3,000Åの厚さで蒸着した後に、マスクを用いた写真エッチング工程でパターニングして、データ線171と第1及び第2ドレーン電極175a、175bを形成する。
次に、データ線171及び第1及び第2ドレーン電極175a、17bで遮らない抵抗性接触層154をエッチングして、ソース電極173と第1及び第2ドレーン電極175a、175bの間の半導体層150を露出し、両側に分離された抵抗性接触層163、165a、165bを形成する。
次に、感光性有機絶縁物質を塗布して保護膜180を形成し、保護膜180をゲート絶縁膜140と共にパターニングして接触孔185a、185b、181、182を形成する。
次に、図1及び図2に示されるように、ITOまたはIZOを400Å乃至500Åの厚さで蒸着し写真エッチングして、第1及び第2画素電極191a、191bと接触補助部材192、199を形成する。
このような本発明の実施例による薄膜トランジスタ表示板の構造では、データ線171を中心にしてサブ画素(Pa、Pb)が配置されていて、マスクを用いた写真エッチング工程でマスクの転移(shift)、回転(rotation)、ねじれ(distortion)などの歪曲が生じ
ても、データ線171を中心にして両側に第1及び第2画素電極191a、191bが位置して互いに補償する構造となるので、各データ線171と第1及び第2画素電極191a、191bとの間に寄生容量の偏差を最少化することができ、ショット(shot)間の境界部分でも画面明るさの差が発生することを防止できて、ステッチ不良を除去することができる。
このような方法は、5枚のマスクを用いる製造方法であるが、4枚のマスクを利用して本発明による液晶表示装置用薄膜トランジスタ表示板を製造することもできる。その場合には、データ線171及びドレーン電極175a、175bと半導体層を一つの感光膜パターンを利用した写真エッチング工程で形成し、このような感光膜パターンは、チャンネル部に対応する部分は他のデータ線及びドレーン電極に対応する部分より低い厚さを有する。
図3は本発明の第2実施例による液晶表示装置の配置図であり、図4は図4の液晶表示装置でIV-IV´線による断面図である。
第2実施例による液晶表示装置用薄膜トランジスタ表示板は、上述の通り4枚のマスク工程で製造したもので、5枚のマスク工程で製造した薄膜トランジスタ表示板に比べて次のような特徴を有する。
データ線171及び第1及び第2ドレーン電極175a、175bの下に、これと実質的に同一なパターンで接触層161、163、165a、165bが形成されており、ソース電極173と第1及び第2ドレーン電極175a、175bの間のチャンネル部が連結されていることを除いて、半導体層152もデータ線171及び第1及び第2ドレーン電極175a、175bと実質的に同一なパターンを有する。
一方、本発明の第2実施例による薄膜トランジスタ表示板において、第1及び第2画素電極191a、191bは互いに分離されている。その他の構成は、第1実施例と同様であ
り同様の作用効果を奏する。このように、4枚のマスク工程で製造することにより、製造工程を簡略化することができる。
前記第1及び第2実施例では、色フィルターが共通電極表示板に形成されているが、これと異なって、薄膜トランジスタ基板に形成されることもできる。このような構造について第3実施例で説明する。
図5は本発明の第3実施例による液晶表示装置の配置図であり、図6は図5の液晶表示装置でVI-VI´線による断面図である。
まず、薄膜トランジスタ表示板について詳細に説明する。
第1及び第2実施例とは異なって、データ線171に対して一側にサブ画素(Pa、Pb)が配置されており、サブ画素の第1及び第2画素電極191a、191bは互いに連結されており、一つの接触孔185を通じて一つのドレーン電極175と連結されている。
また、絶縁基板110上に形成されている維持電極配線は、ドレーン電極175と重畳する維持電極133だけでなく、ゲート線121とデータ線171とが交差してなす画素の折れた帯状に沿って延在しており、第1及び第2画素電極191a、191bの間に位置する第3維持電極134を含む。
データ線171及びドレーン電極175が形成されているゲート絶縁膜140の上部には赤、緑及び青の色フィルター230が形成されている。色フィルター230は、各々データ線171によって区画される画素列に沿って縦に長く形成され、画素パターンに沿って周期的に曲がっている。また、色フィルター230は、隣接する色フィルター230がデータ線171の上で互いに部分的に重なっていることができる。
色フィルター230上には感光性有機物質または窒化ケイ素または酸化ケイ素のような無機物質からなる保護膜180が形成されている。
一方、色フィルター230の下部には半導体層150を覆い、窒化ケイ素からなる絶縁膜が備わることができる。
このような本発明の第3実施例による液晶表示装置用薄膜トランジスタ表示板は、垂直配向モードだけでなく、液晶分子が基板に平行に配列され、下部基板110から上部基板210に達するまで螺旋形で順に捩られたTNネマチック方式にも適用することができる。この場合には、突起240と共に第1及び第2画素電極191a、191bの間に形成さ
れている切開部(図5中、斜線部)もドメイン分割手段として利用される。
以上のような構造で液晶表示装置の液晶に電界が印加された時に、各ドメイン内の液晶分子のうちの薄膜トランジスタ表示板に隣接し、サブ画素の縁に位置する液晶分子は、第1及び第2画素電極191a、191bの縁で形成されるフリンジフィールドによって分割配向される。この時、第1画素電極191aと第2画素電極191bとの間の下部には第3
維持電極134が配置されており、第3維持電極134には共通電極270に印加される共通電圧が伝達されて第1及び第2画素電極191a、191bの縁で形成されるフリンジフィールドを強化させる役目をする。通常、液晶分子を分割配向する時にフリンジフィールドを利用して安定的に制御するために、切開部の幅である第1画素電極191aと第2画素電極191bとの間の間隔が10μm以上であるのが好ましいが、第1画素電極191aと第2画素電極191bとの間に第3維持電極134を配置してフリンジフィールドを
強化することにより、第1画素電極191aと第2画素電極191bとの間の間隔を5μmの程度まで減らすことができる。したがって、画素の開口率を極大化することができる。
一方、データ線と平行な維持電極をデータ線の両側に配置し、画素電極の縁を維持電極と重畳させることができる。これに関して図面を参照して具体的に説明する。
図7は本発明の第4実施例による薄膜トランジスタ表示板を含む液晶表示装置の配置図であり、図8は図7の液晶表示装置でVIII-VIII´線による断面図である。
図7及び図8のように、本発明の第4実施例による液晶表示装置の薄膜トランジスタ表示板100は図1及び図2とほとんど同様である。
ところが、ゲート線121の一端部に外部回路との連結のための接触部を有しないが、本実施例では、絶縁基板110の上にゲート駆動回路が直接設計されていてゲート線121の端部はゲート駆動回路の出力端と連結される。
また、絶縁基板110上には画素領域の上部及び下部に位置する二重の維持電極線131a、131bと、第1及び第2維持電極133a、133bと、第3維持電極134、13
5が形成されている。維持電極線131a、131bは横方向(ゲート線方向)に延在して、第3維持電極のうちの一部134は後に形成されるデータ線171の両側に配置されており、残りの一部135は互いに隣接する画素のサブ画素(Pa、Pb)の間に配置されてい
る。
この時、第1及び第2画素電極191a、191bは、縁が第3維持電極134、135と重畳し、第1及び第2画素電極191a、191bの境界線は縁が第3維持電極134、135上部に位置する。第1及び第2画素電極191a、191bは連結部192を通じて互いに連結されている。
このような本発明の第4実施例による薄膜トランジスタ表示板では、それぞれのサブ画素電極190a、190bが第3維持電極134、135とは重なっているが、データ線171と重なっておらず、サブ画素電極190a、190bとデータ線171との間では寄生容量がほとんど発生しない。製造工程時に誤整列が発生しても、サブ画素電極190a、190bがデータ線171を中心にして両側に配置されているので寄生容量を補償する構造となっている。したがって、画素電極に伝達される画素電圧はほとんど歪曲が発生しないので、画像を表示する時に染みの発生を防止することができ、ショット間の境界部分で画面明るさの差がなくなり、ステッチ不良の発生を防止することができる。
一方、本発明の第1及び第4実施例による薄膜トランジスタ表示板で第1及び第2画素電極191a、191bは、これらと同一な層からなる連結部192を通じて互いに連結されているが、これらは他の層の導電膜を通じて連結されることができる。これについて図面を参照して具体的に説明する。
図9は本発明の第5実施例による薄膜トランジスタ表示板を含む液晶表示装置の構造を示した配置図であり、図10は図9の液晶表示装置でX-X´線に沿って切断した断面図である。
図9及び図10のように、大部分の構造は図7及び図8と同様である。
ところが、図7及び図8と異なって、データ線171に隣接するように配置されている第3維持電極134は、画素領域が屈折した部分で分離されており、この部分にはデータ線171の屈折した部分と交差するサブ画素電極連結部128が形成されている。この時、サブ画素電極連結部128は、ゲート線121と同一な層をなし、保護膜180及びゲート絶縁膜140の接触孔188を通じて二つのサブ画素電極190a、190bと連結されて、データ線171を中心にして両側に配置されている二つのサブ画素電極190a、190bを電気的に連結する。
一方、本発明の第4実施例による薄膜トランジスタ表示板は、5枚のマスクを用いる写真エッチング工程で完成できるが、4枚のマスクを用いて薄膜トランジスタ表示板を完成することができる。そのように完成された薄膜トランジスタ表示板の構造について図面を参照して具体的に説明する。
図11は本発明の第6実施例による薄膜トランジスタ表示板を含む液晶表示装置の構造を示した配置図であり、図12は図11の液晶表示装置でXII-XII´線による断面図である。
図11及び図12のように、本実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造は、ほとんど図7乃至図10に示した液晶表示装置用薄膜トランジスタ表示板の層状構造と同様である。つまり、基板110上に複数のゲート電極123a、123bを含む複数のゲート線121が形成されており、その上にゲート絶縁膜140、複数の半導体151、154、複数の抵抗性接触部材161、163、165a、165bが順に形成されている。抵抗性接触部材161、163、165a、165b及びゲート絶縁膜140上には、複数のソース電極173を含む複数のデータ線171、複数の第1及び第2ドレーン電極175a、175bが形成され、その上に保護膜180が形成されている。保護膜180及び/またはゲート絶縁膜140には複数の接触孔182、185a、185bが形成されており、保護膜180上には複数のサブ画素電極190a、190bと複数の接触補助部材82が形成されている。
しかし、図7乃至図10に示した薄膜トランジスタ表示板と異なって、本実施例による薄膜トランジスタ表示板での半導体層151は、線形でデータ線171と共に延在しており、抵抗性接触部材161もまたデータ線171と共に縦方向に延在している。
ここで、半導体層154は、薄膜トランジスタのチャンネル部を除いてデータ線171、第1及び第2ドレーン電極175a、175b及びその下部の抵抗性接触部材161、163、165a、165bと実質的に同一な平面パターンを有する。
以上、本発明の好ましい実施例を参照して説明したが、該当技術分野の熟練した当業者であれば本発明特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更できることが理解できるであろう。
本発明の第1実施例による薄膜トランジスタ表示板を含む液晶表示装置の配置図である。 図1の液晶表示装置でII-II´線による断面図である。 本発明の第2実施例による薄膜トランジスタ表示板を含む液晶表示装置の配置図である。 図3の液晶表示装置でIV-IV´線による断面図である。 本発明の第3実施例による薄膜トランジスタ表示板を含む液晶表示装置の配置図である。 図5の液晶表示装置でVI-VI´線による断面図である。 本発明の第4実施例による薄膜トランジスタ表示板を含む液晶表示装置の配置図である。 図7の液晶表示装置でVIII-VIIII´線による断面図である。 本発明の第5実施例による薄膜トランジスタ表示板を含む液晶表示装置の配置図である。 図9の液晶表示装置でX-X´線による断面図である。 本発明の第6実施例による薄膜トランジスタ表示板を含む液晶表示装置の配置図である。 図11の液晶表示装置でXII-XII´線による断面図である。
100 薄膜トランジスタ表示板
110 絶縁基板
121 ゲート線
123a、123b 第1及び第2ゲート電極
131 維持電極線
133a、133b 第1及び第2維持電極
140 ゲート絶縁膜
171 データ線
175a、175b 第1及び第2ドレーン電極
180 保護膜
191a、191b 画素電極
200 共通電極表示板
220 ブラックマトリックス
230 色フィルター
240 突起
270 共通電極
300 液晶層

Claims (37)

  1. 絶縁基板と、
    前記絶縁基板上に形成されている第1信号線と、
    前記絶縁基板上に形成され、前記第1信号線と交差する交差部分とこれに連結され、かつ屈曲されている屈曲部分とを含む第2信号線と、
    前記第1及び第2信号線と連結されている第1薄膜トランジスタと、
    前記第1薄膜トランジスタに接続されている画素電極と、
    を含み、
    前記画素電極は第1及び第2画素電極を含んでおり、前記第1画素電極及び前記第2画素電極のそれぞれは前記第2信号線に対して平行に延在している端部を含み、前記第2画素電極の前記端部は、前記第1画素電極の前記端部と物理的に分離され、かつ隣接している、薄膜トランジスタ表示板。
  2. 前記第2信号線の前記屈曲部分は、互いに接続された1対の直線部を含み、前記直線部は前記第1信号線に対して実質的に-45度及び45度をなす、請求項1に記載の薄膜トランジスタ表示板。
  3. 前記画素電極の第2画素電極に接続される第2薄膜トランジスタをさらに含み、
    前記第1薄膜トランジスタは、前記画素電極の第1画素電極に接続される、請求項1に記載の薄膜トランジスタ表示板。
  4. 前記画素電極の第1及び第2画素電極は、前記第2信号線に対して互いに反対に配置され、前記第1及び第2薄膜トランジスタは、前記第2信号線に対して互いに反対に配置される、請求項3に記載の薄膜トランジスタ表示板。
  5. 前記画素電極の第1及び第2画素電極を接続する連結部をさらに含む、請求項4に記載の薄膜トランジスタ表示板。
  6. 前記第2信号線の屈曲部分は、互いに連結されている一対の斜線部を有し、前記連結部は、前記一対の斜線部がつながる部分と重畳している、請求項5に記載の薄膜トランジスタ表示板。
  7. 前記連結部は、前記画素電極と同一層からなる、請求項6に記載の薄膜トランジスタ表示板。
  8. 前記連結部は、前記ゲート線と同一層からなる、請求項6に記載の薄膜トランジスタ表示板。
  9. 前記連結部は、前記第2信号線の前記交差部分配置され、前記画素電極と同一層からなる、請求項5に記載の薄膜トランジスタ表示板。
  10. 前記画素電極の少なくとも一つの縁辺は前記第2信号線に重畳している、請求項1に記載の薄膜トランジスタ表示板。
  11. 前記画素電極の第1画素電極の前記端部と、前記画素電極の第2画素電極の前記端部とは、物理的に所定のギャップを有して分離されており、前記ギャップは前記第2信号線の対応部分と平行に延在する、請求項1に記載の薄膜トランジスタ表示板。
  12. 前記ギャップは、前記第2信号線の対応部分と重畳する、請求項11に記載の薄膜トランジスタ表示板。
  13. 前記第1及び第2信号線と分離された第3信号線をさらに含み、前記第3信号線は、前記画素電極の少なくとも一部及び前記画素電極に接続される第1薄膜トランジスタの一部のうち、少なくとも一つと重畳する部分を有する、請求項1に記載の薄膜トランジスタ表示板。
  14. 前記第3信号線は、前記画素電極の前記第1又は第2画素電極の少なくとも一つの縁辺に隣接して配置される分枝をさらに含む、請求項13に記載の薄膜トランジスタ表示板。
  15. 前記画素電極の前記第1又は第2画素電極の少なくとも一つの縁辺は、前記第3信号線の分枝と重畳している、請求項14に記載の薄膜トランジスタ表示板。
  16. 前記第1画素電極の前記端部と、前記第2画素電極の前記端部とは、ギャップによって物理的に分離されており、前記ギャップは前記第2信号線の対応部分と平行に延在している、請求項14に記載の薄膜トランジスタ表示板。
  17. 前記ギャップは、前記第3信号線の分枝と重畳する、請求項16に記載の薄膜トランジスタ表示板。
  18. 前記画素電極の第1画素電極及び第2画素電極を接続する連結部をさらに含み、前記分枝は前記連結部とは分離されている、請求項17に記載の薄膜トランジスタ表示板。
  19. 前記画素電極及び前記第2信号線はギャップによって分離されており、前記ギャップは前記第2信号線と平行に延在する、請求項14に記載の薄膜トランジスタ表示板。
  20. 前記第3信号線の分枝は、前記画素電極と前記第2信号線との間に配置され、前記画素電極の縁辺と重畳する、請求項19に記載の薄膜トランジスタ表示板。
  21. 絶縁基板と、
    前記絶縁基板上に形成され、ゲート電極を含むゲート線と、
    前記ゲート線上に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される半導体層と、
    前記ゲート線と交差する交差部分と、前記交差部分に連結されている屈曲部分と、少なくとも一部分が前記半導体層上に形成されるソース電極と、を含むデータ線と、
    少なくとも一部分が前記半導体層上に形成され、前記ソース電極と反対に配置される第1ドレイン電極と、
    前記半導体層上に形成される保護層と、
    前記第1ドレイン電極に接続される画素電極と、
    を含み、
    前記画素電極は第1及び第2画素電極を含んでおり、前記第1画素電極及び前記第2画素電極のそれぞれは前記データ線に対して平行に延在している端部を含み、前記第2画素電極の前記端部は、前記第1画素電極の前記端部と物理的に分離され、かつ隣接している、薄膜トランジスタ表示板。
  22. 前記データ線の前記屈曲部分は、互いに接続された1対の直線部を含み、前記直線部は前記ゲート線に対して実質的に-45度及び45度をなす、請求項21に記載の薄膜トランジスタ表示板。
  23. 前記ゲート線及び前記データ線と分離された維持電極線をさらに含み、前記維持電極線は、前記ゲート線に実質的に平行であり、前記第1ドレイン電極に重畳される拡張領域を有している維持電極を含む、請求項21に記載の薄膜トランジスタ表示板。
  24. 前記画素電極の前記第2画素電極に接続された第2ドレイン電極をさらに含み、前記第1ドレイン電極は、前記画素電極の前記第1画素電極に接続される、請求項21に記載の薄膜トランジスタ表示板。
  25. 前記第1及び第2画素電極は、前記データ線に対して互いに反対に配置され、前記第1及び第2ドレイン電極は、前記データ線に対して互いに反対に配置される、請求項24に記載の薄膜トランジスタ表示板。
  26. 前記ゲート線及び前記データ線と分離された維持電極線をさらに含み、前記維持電極線は、前記ゲート線に実質的に平行であり、前記画素電極の少なくとも1の前記第1及び第2画素電極の縁辺に重畳される維持電極を含む、請求項25に記載の薄膜トランジスタ表示板。
  27. 前記画素電極の第1及び第2画素電極を接続する連結部をさらに含む、請求項25に記載の薄膜トランジスタ表示板。
  28. 前記連結部は、前記画素電極と同一層からなる、請求項27に記載の薄膜トランジスタ表示板。
  29. 前記連結部は、前記ゲート線と同一層からなる、請求項27に記載の薄膜トランジスタ表示板。
  30. 前記データ線は前記画素電極の外側に、前記端部に隣接して配置される、請求項21に記載の薄膜トランジスタ表示板。
  31. 前記データ線の屈曲部分は、互いに連結されている一対の斜線部を含み、
    前記保護層の下部に配置されたカラーフィルター層をさらに含み、前記カラーフィルター層は、前記一対の斜線部に平行にのびている部分を有する、請求項21に記載の薄膜トランジスタ表示板。
  32. 第1絶縁基板と、
    前記第1絶縁基板上に形成されている第1信号線と、
    前記絶縁基板上に形成され、前記第1信号線と交差する交差部分とこれに連結され、かつ屈曲されている屈曲部分とを含む第2信号線と、
    前記第1及び第2信号線と連結されている薄膜トランジスタと、
    前記薄膜トランジスタに接続されている画素電極と、
    前記第1絶縁基板に対向する第2絶縁基板と、
    前記第2絶縁基板上に形成される共通電極と、
    前記第1及び第2絶縁基板の間の液晶層と、
    各ドメインが前記第2信号線の対応部分に平行な2つの主端部を有するように、液晶層を複数のドメインに分割するドメイン定義部材と、
    を含み、
    前記画素電極は第1及び第2画素電極を含んでおり、前記第1画素電極及び前記第2画素電極のそれぞれは前記第2信号線に対して平行に延在している端部を含み、前記第2画素電極の前記端部は、前記第1画素電極の前記端部と物理的に分離され、かつ隣接している、薄膜トランジスタ表示板。
  33. 前記第1及び第2信号線と分離された第3信号線をさらに含み、前記第3信号線は画素電極と維持キャパシタを形成するように重畳し、前記第2信号線に平行に延在する分枝を含む、請求項32に記載の薄膜トランジスタ表示板。
  34. 前記液晶層の液晶分子は負の誘電率異方性を有しており、前記液晶分子の長軸は、実質的に前記第1及び第2絶縁基板の表面と垂直をなしている、請求項32に記載の薄膜トランジスタ表示板。
  35. 前記液晶層の液晶分子は正の誘電率異方性を有しており、前記液晶分子の長軸は、実質的に前記第1及び第2絶縁基板の表面と平行であり、前記第1絶縁基板から第2絶縁基板にかけてツイストしている、請求項32に記載の薄膜トランジスタ表示板。
  36. 前記ドメイン定義部材は、前記共通電極の突出部である、請求項32に記載の薄膜トランジスタ表示板。
  37. 前記ドメイン定義部材は、前記共通電極又は画素電極の切欠部である、請求項32に記載の薄膜トランジスタ表示板。
JP2004141931A 2003-05-13 2004-05-12 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置 Expired - Fee Related JP4550484B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030030193A KR101071253B1 (ko) 2003-05-13 2003-05-13 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판
KR1020030049027A KR101071254B1 (ko) 2003-07-18 2003-07-18 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치

Publications (3)

Publication Number Publication Date
JP2004341526A JP2004341526A (ja) 2004-12-02
JP2004341526A5 JP2004341526A5 (ja) 2006-10-05
JP4550484B2 true JP4550484B2 (ja) 2010-09-22

Family

ID=33422292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004141931A Expired - Fee Related JP4550484B2 (ja) 2003-05-13 2004-05-12 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置

Country Status (4)

Country Link
US (2) US7206054B2 (ja)
JP (1) JP4550484B2 (ja)
CN (1) CN1573488B (ja)
TW (1) TWI349129B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101090253B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060059728A (ko) * 2004-11-29 2006-06-02 삼성에스디아이 주식회사 액정 표시 장치 및 그 제조 방법
US7826018B2 (en) * 2004-12-27 2010-11-02 Samsung Electronics Co., Ltd. Liquid crystal display
TWI298866B (en) * 2005-01-06 2008-07-11 Au Optronics Corp Thin film transistor array substrate and repairing method thereof
KR20060132264A (ko) * 2005-06-17 2006-12-21 삼성전자주식회사 액정 표시 장치 및 그의 불량 화소 복구 방법
KR101171180B1 (ko) 2005-07-15 2012-08-20 삼성전자주식회사 액정 표시 장치
KR101230304B1 (ko) 2005-09-07 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치
KR20070035683A (ko) * 2005-09-28 2007-04-02 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR20070051045A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 액정 표시 장치
KR101201969B1 (ko) * 2005-12-23 2012-11-15 삼성디스플레이 주식회사 액정 표시 장치
TWI328709B (en) * 2006-03-28 2010-08-11 Au Optronics Corp Liquid crystal display
US7815979B2 (en) * 2006-04-04 2010-10-19 Samsung Electronics Co., Ltd. Liquid crystal composition and liquid crystal display including same
KR101309313B1 (ko) * 2006-06-30 2013-09-13 엘지디스플레이 주식회사 화면이 분할된 입체영상 표시장치
JP4902284B2 (ja) * 2006-07-14 2012-03-21 株式会社 日立ディスプレイズ 半透過型液晶表示装置
KR20080024285A (ko) * 2006-09-13 2008-03-18 삼성전자주식회사 액정 조성물 및 이를 포함하는 액정 표시 장치
KR20080039594A (ko) * 2006-11-01 2008-05-07 삼성전자주식회사 액정 표시 장치
KR20080056481A (ko) * 2006-12-18 2008-06-23 삼성전자주식회사 액정표시장치 및 이의 구동방법
JP4568312B2 (ja) * 2007-08-30 2010-10-27 株式会社 日立ディスプレイズ 液晶表示装置
KR101427581B1 (ko) * 2007-11-09 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI491063B (zh) * 2008-05-15 2015-07-01 Epistar Corp 高功率發光裝置
KR20100012080A (ko) * 2008-07-28 2010-02-05 삼성전자주식회사 어레이 기판, 이의 제조방법 및 이를 갖는 액정표시장치
US10429704B2 (en) * 2015-03-26 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
CN114442387A (zh) * 2020-10-30 2022-05-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152013A (ja) * 1993-11-29 1995-06-16 Nippondenso Co Ltd 液晶表示素子
JPH11258606A (ja) * 1997-06-12 1999-09-24 Fujitsu Ltd 液晶表示装置
JPH11337918A (ja) * 1998-05-26 1999-12-10 Matsushita Electric Ind Co Ltd 液晶表示装置、液晶表示装置用基板、及びその製造方法
JP2003131636A (ja) * 2001-10-30 2003-05-09 Hitachi Ltd 液晶表示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0438138B1 (en) * 1990-01-17 1995-03-15 Kabushiki Kaisha Toshiba Liquid-crystal display device of active matrix type
KR970009405B1 (en) 1991-10-05 1997-06-13 Fujitsu Ltd Active matrix type display device
JP2925880B2 (ja) 1993-02-25 1999-07-28 三洋電機株式会社 液晶表示装置
KR100218584B1 (ko) 1994-09-21 1999-09-01 모리시타 요이찌 액정표시장치 및 그구동방법
KR970009405A (ko) 1995-07-21 1997-02-24 이우복 양자화 스텝 사이즈 결정 장치
KR19990026575A (ko) 1997-09-25 1999-04-15 윤종용 화소 결함 구제 구조를 갖는 액정 표시 장치용 박막 트랜지스터기판
JP3267224B2 (ja) * 1997-12-26 2002-03-18 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP2000002889A (ja) 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
KR100336884B1 (ko) 1998-06-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터액정표시소자
JP3378820B2 (ja) * 1999-01-20 2003-02-17 三洋電機株式会社 垂直配向型液晶表示装置
JP4242963B2 (ja) 1999-02-10 2009-03-25 三洋電機株式会社 カラー液晶表示装置
KR100480814B1 (ko) * 1999-12-31 2005-04-06 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
KR100393642B1 (ko) * 2000-09-14 2003-08-06 엘지.필립스 엘시디 주식회사 광시야각 액정 표시 장치
US6784965B2 (en) * 2000-11-14 2004-08-31 Lg.Philips Lcd Co., Ltd. In-plane switching mode liquid crystal display device and manufacturing method thereof
JP3875125B2 (ja) * 2001-04-11 2007-01-31 シャープ株式会社 液晶表示装置
KR20030004458A (ko) * 2001-07-05 2003-01-15 삼성전자 주식회사 수직 배향형 액정 표시 장치
JP2003066482A (ja) * 2001-08-29 2003-03-05 Hitachi Ltd 液晶表示装置
KR100831229B1 (ko) 2001-12-10 2008-05-22 삼성전자주식회사 고개구율 액정 표시 장치
US6862052B2 (en) * 2001-12-14 2005-03-01 Samsung Electronics Co., Ltd. Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof
US6833897B2 (en) * 2002-04-19 2004-12-21 Hannstar Display Corp. IPS-LCD device with a color filter formed on an array substrate
KR100569718B1 (ko) * 2003-05-20 2006-04-10 삼성전자주식회사 다중 도메인 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152013A (ja) * 1993-11-29 1995-06-16 Nippondenso Co Ltd 液晶表示素子
JPH11258606A (ja) * 1997-06-12 1999-09-24 Fujitsu Ltd 液晶表示装置
JPH11337918A (ja) * 1998-05-26 1999-12-10 Matsushita Electric Ind Co Ltd 液晶表示装置、液晶表示装置用基板、及びその製造方法
JP2003131636A (ja) * 2001-10-30 2003-05-09 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
US7995017B2 (en) 2011-08-09
US20070182908A1 (en) 2007-08-09
US20040227889A1 (en) 2004-11-18
TW200502636A (en) 2005-01-16
JP2004341526A (ja) 2004-12-02
CN1573488A (zh) 2005-02-02
CN1573488B (zh) 2012-02-29
US7206054B2 (en) 2007-04-17
TWI349129B (en) 2011-09-21

Similar Documents

Publication Publication Date Title
JP4550484B2 (ja) 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置
US8253913B2 (en) Liquid crystal display and thin film transistor array panel therefor
JP4921701B2 (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
JP4804106B2 (ja) 多重ドメイン薄膜トランジスタ表示板
US7292303B2 (en) Liquid crystal display and panel therefor including regular and successive regular domain defining members
EP1621924A2 (en) Liquid crystal display and panel therefor
US7408200B2 (en) Thin film transistor array panel and manufacturing method thereof
US8300192B2 (en) Liquid crystal display and thin film transistor array panel usable with the liquid crystal display
US7847906B2 (en) Liquid crystal display
US20040233343A1 (en) Liquid crystal display and thin film transistor array panel therefor
JP2004287446A (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
KR100569718B1 (ko) 다중 도메인 액정 표시 장치
JP2006023744A5 (ja)
US7474363B2 (en) Liquid crystal display and panel therefor
JP2004348131A5 (ja)
US20050134540A1 (en) Liquid crystal display and panel therefor
KR101071253B1 (ko) 다중 도메인 액정 표시 장치 및 그의 박막 트랜지스터표시판
KR100992121B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20050010138A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 다중 도메인액정 표시 장치
KR20100118556A (ko) 액정 표시 장치 및 그의 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees