JP4339719B2 - 映像信号処理回路及びその制御方法 - Google Patents
映像信号処理回路及びその制御方法 Download PDFInfo
- Publication number
- JP4339719B2 JP4339719B2 JP2004047246A JP2004047246A JP4339719B2 JP 4339719 B2 JP4339719 B2 JP 4339719B2 JP 2004047246 A JP2004047246 A JP 2004047246A JP 2004047246 A JP2004047246 A JP 2004047246A JP 4339719 B2 JP4339719 B2 JP 4339719B2
- Authority
- JP
- Japan
- Prior art keywords
- storage capacitor
- reference voltage
- input terminal
- subtraction block
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
Q2(N-1) −Q1(N-1) =Cf (Vout (N) −Vref1) ・・・・・・・(1)
となり、出力Vout (N) は、
Vout (N) =(Q2(N-1) −Q1(N-1) )/Cf +Vref1 ・・・・・・(2)
のようになり、電荷状態でフィードスルーレベルとデータレベルが差分演算された後、増幅されて出力されることとなる。
Vout (N+1) =(Q2(N) −Q1(N) )/Cf +Vref1 ・・・・・・・(3)
となる。
Q1(N) =(Vr (N) −Vref1)Cr1 ・・・・・・・・・・・(4)
となる。
Q2(N) =(Vd (N) −Vref1)Cd1 ・・・・・・・・・・・(5)
となる。また、フィードスルーレベル及びデータレベルに対応する電荷Q1(N) ,Q2(N) をサンプリングしている間、CLK7がHとなり、第12,第13及び第14のスイッチ24,25,26がONする。A点(差動増幅器7の負入力端子)の電位は、差動増幅器7の仮想接地によりVref1であるので、第3及び第4の蓄積容量(Cr2,Cd2)30,31の両端の電位が等しくなり、保持していた電荷は全てA点を経由して帰還容量8に流れ込むことになる。このとき、A点には第3の蓄積容量(Cr2)30の他端と第4の蓄積容量(Cd2)31の一端が接続されているので、第3の蓄積容量(Cr2)30が保持していたQ1(N-1) のみ極性が反転されて出力されることになる。よって、帰還容量(Cf )8には、Q2(N-1) −Q1(N-1) なる電荷が流れ込むことになる。Q1(N-1) ,Q2(N-1) は式(4),(5)と同様に、
Q1(N-1) =(Vr (N-1) −Vref1)Cr2 ・・・・・・・・・・・・・(6)
Q2(N-1) =(Vd (N-1) −Vref1)Cd2 ・・・・・・・・・・・・・(7)
となる。ここで、Cr2=Cd2=Cs として、式(6),(7)を式(2)に代入すると、 Vout (N) =(Q2(N-1) −Q1(N-1) )/Cf +Vref1
=Cs /Cf ・(Vd (N-1) −Vr (N-1) )+Vref1 ・・・・(8)
となり、データレベルとフィードスルーレベルの差分を増幅した値が出力される。
Q1(N+1) =(Vr (N+1) −Vref1)Cr2 ・・・・・・・・・(9)
となる。次に、データレベルVd (N+1) は、CLK6がHとなり、第11のスイッチ23がONして、第4の蓄積容量(Cd2)31にサンプリングされる。このとき、保持している電荷Q2(N+1) は、
Q2(N+1) =(Vd(N+1) −Vref1)Cd2 ・・・・・・・・・(10)
となる。
Vout (N+1) =(Q2(N) −Q1(N) )/Cf +Vref1
=Cs /Cf ・(Vd (N) −Vr (N) )+Vref1 ・・・・・(11)
となり、データレベルとフィードスルーレベルの差分を増幅した値が出力される。
Vout (N) =−Cs /Cf ・(Vd (N-1) −Vr (N-1) )+Vref1 ・・・(12)
Vout (N+1) =−Cs /Cf ・(Vd (N) −Vr (N) )+Vref1 ・・・(13)
となり、極性が変わるだけでその効果に変わりがないことがわかる。
Q1(N) =(Vr (N) −Vref2)Cr1 ・・・・・・・・・・・(14)
となり、データレベルVd (N) をサンプリングする際は、第2のスイッチ11と第8のスイッチ17がONするので、第2の蓄積容量(Cd1)19に保持される電荷Q2(N) は、
Q2(N) =(Vd (N) −Vref2)Cd1 ・・・・・・・・・・・(15)
となる。フィードスルーレベル及びデータレベルに対応する電荷Q1(N) ,Q2(N) をサンプリングしている間、CLK7がHとなり、第12,第13,第14及び第16のスイッチ24,25,26,28がONする。A点の電位は差動増幅器7の仮想接地によりVref1であるので、第3及び第4の蓄積容量(Cr2,Cd2)30,31の両端の電位が等しくなり、保持していた電荷は全てA点を経由して帰還容量(Cf )8に流れ込むことになる。このとき、A点には第3の蓄積容量30の他端と第4の蓄積容量31の一端が接続されているので、第3の蓄積容量30に保持していた電荷Q1(N-1) のみ極性が反転されて出力されることになる。よって、帰還容量8には、Q2(N-1) −Q1(N-1) なる電荷が流れ込むことになる。Q1(N-1) ,Q2(N-1) は式(14),(15)と同様に、
Q1(N-1) =(Vr (N-1) −Vref2)Cr2 ・・・・・・・・・(16)
Q2(N-1) =(Vd (N-1) −Vref2)Cd2 ・・・・・・・・・(17)
となる。ここで、Cr2=Cd2=Cs として、式(16),(17)を式(2)に代入すると、 Vout (N) =(Q2(N-1) −Q1(N-1) )/Cf +Vref1
=Cs /Cf ・(Vd (N-1) −Vr (N-1) )+Vref1 ・・・・(18)
となり、データレベルとフィードスルーレベルの差分を増幅した値が出力される。
Q1(N+1) =(Vr (N+1) −Vref2)Cr2 ・・・・・・・・・(19)
となる。
Q2(N+1) =(Vd(N+1) −Vref2)Cd2 ・・・・・・・・・(20)
となる。また、フィードスルーレベル及びデータレベルに対応する電荷Q1(N+1) ,Q2(N+1) をサンプリングしている間、CLK4がHとなり、第3,第4,第5及び第7のスイッチ12,13,14,16がONする。N番目のときと同様に、A点の電位は差動増幅器7の仮想接地によりVref1であるので、第1及び第2の蓄積容量18,19の両端の電位が等しくなり、保持していた電荷は全てA点を経由して帰還容量(Cf )8に流れ込むことになる。このとき、A点には第1の蓄積容量18の他端と第2の蓄積容量19の一端が接続されているので、第1の蓄積容量18に保持されていた電荷Q1(N) のみ極性が反転されて出力されることになる。よって、帰還容量8には、Q2(N) −Q1(N) なる電荷が流れ込むことになる。ここで、Cr1=Cd1=Cs として、式(14),(15)を式(3)に代入すると
Vout (N+1) =Cs /Cf ・(Vd (N) −Vr (N) )+Vref1 ・・・・・(21)
となり、データレベルとフィードスルーレベルの差分を増幅した値が出力される。
Vout (N) =−Cs /Cf ・(Vd (N-1) −Vr (N-1) )+Vref1 ・・・(22)
Vout (N+1) =−Cs /Cf ・(Vd (N) −Vr (N) )+Vref1 ・・・(23)
となり、極性が変わるだけでその効果に変わりがないことがわかる。
2 第2の減算プロック
3 入力の極性を反転させる第1の容量回路
4 入力の極性を反転させない第2の容量回路
5 入力の極性を反転させる第3の容量回路
6 入力の極性を反転させない第4の容量回路
7 差動増幅器
8 帰還容量
9 リセットスイッチ
10 第1のスイッチ
11 第2のスイッチ
12 第3のスイッチ
13 第4のスイッチ
14 第5のスイッチ
15 第6のスイッチ
16 第7のスイッチ
17 第8のスイッチ
18 第1の蓄積容量
19 第2の蓄積容量
20 第1の参照電圧
21 第2の参照電圧
22 第10のスイッチ
23 第11のスイッチ
24 第12のスイッチ
25 第13のスイッチ
26 第14のスイッチ
27 第15のスイッチ
28 第16のスイッチ
29 第17のスイッチ
30 第3の蓄積容量
31 第4の蓄積容量
32 第2の参照電圧を制御するCPU
33 A/Dコンバータ
34 D/Aコンバータ
100 第1のバッファ回路
101 第1のスイッチ
102 第2のバッファ回路
103 第1の蓄積容量
104 第3のバッファ回路
105 第2のスイッチ
106 第4のバッファ回路
107 第2の蓄積容量
108 第3のスイッチ
109 第5のバッファ回路
110 第3の蓄積容量
111 差動増幅器
112 第1のサンプルホールド回路
113 第2のサンプルホールド回路
114 第3のサンプルホールド回路
115 選択スイッチ
116 参照電圧
Claims (11)
- 撮像素子からの入力信号を受けてフィードスルーレベルとデータレベルとの差を出力しリセットノイズを除去する映像信号処理回路において、フィードスルーレベルとデータレベルの一方を極性を逆にサンプリングする第1の容量回路とフィードスルーレベルとデータレベルの他方をそのままサンプリングする第2の容量回路とからなり、前記第1及び第2の容量回路の出力の差分を電荷状態で演算するように構成された第1の減算ブロックと、フィードスルーレベルとデータレベルの一方を極性を逆にサンプリングする第3の容量回路とフィードスルーレベルとデータレベルの他方をそのままサンプリングする第4の容量回路とからなり、前記第3及び第4の容量回路の出力の差分を電荷状態で演算するように構成された第2の減算ブロックとを撮像素子からの入力端子と差動増幅器の負入力端子との間に並列に接続し、前記差動増幅器の負入力端子と出力端子との間に並列に接続されたリセットスイッチと帰還容量を接続し、前記差動増幅器の正入力端子には第1の参照電圧を接続し、前記第1の減算ブロックと第2の減算ブロックとを交互に動作させて減算した電荷信号を前記差動増幅器で増幅して出力するように構成したことを特徴とする映像信号処理回路。
- 前記第1の減算ブロックの第1の容量回路は、第1の蓄積容量の一端を前記撮像素子からの入力端子又は前記第1の参照電圧に接続し、第1の蓄積容量の他端を前記差動増幅器の負入力端子又は第1の参照電圧に接続するように構成し、前記第2の減算ブロックの第3の容量回路は、第3の蓄積容量の一端を前記撮像素子からの入力端子又は前記第1の参照電圧に接続し、第3の蓄積容量の他端を前記差動増幅器の負入力端子又は第1の参照電圧に接続するように構成したことを特徴とする請求項1に係る映像信号処理回路。
- 前記請求項2に係る映像信号処理回路の制御方法において、前記第1の減算ブロックがフィードスルーレベル及びデータレベルをサンプリングし、前記第2の減算ブロックが差分演算をする際には、前記第1の蓄積容量の一端に前記撮像素子からの入力端子を接続し、前記第1の蓄積容量の他端に前記第1の参照電圧を接続し、前記第3の蓄積容量の一端に前記第1の参照電圧を接続し、前記第3の蓄積容量の他端に前記差動増幅器の負入力端子を接続し、前記第1の減算ブロックが差分演算を行い、前記第2の減算ブロックがフィードスルーレベル及びデータレベルをサンプリングをする際には、前記第1の蓄積容量の一端に前記第1の参照電圧を接続し、前記第1の蓄積容量の他端に前記差動増幅器の負入力端子を接続し、前記第3の蓄積容量の一端に前記撮像素子からの入力端子を接続し、前記第3の蓄積容量の他端に前記第1の参照電圧を接続するように制御することを特徴とする映像信号処理回路の制御方法。
- 前記第1の減算ブロックの第2の容量回路は、第2の蓄積容量の一端を前記撮像素子からの入力端子又は前記差動増幅器の負入力端子に接続し、第2の蓄積容量の他端を第1の参照電圧に接続するように構成し、前記第2の減算ブロックの第4の容量回路は、第4の蓄積容量の一端を前記撮像素子からの入力端子又は前記差動増幅器の負入力端子に接続し、第4の蓄積容量の他端を前記第1の参照電圧に接続するように構成したことを特徴とする請求項1に係る映像信号処理回路。
- 前記請求項4に係る映像信号処理回路の制御方法において、前記第1の減算ブロックがフィードスルーレベル及びデータレベルをサンプリングし、前記第2の減算ブロックが差分演算をする際には、前記第2の蓄積容量の一端に前記撮像素子からの入力端子を接続し、前記第2の蓄積容量の他端に前記第1の参照電圧を接続し、前記第4の蓄積容量の一端に前記差動増幅器の負入力端子を接続し、前記第4の蓄積容量の他端に前記第1の参照電圧を接続し、前記第1の減算ブロックが差分演算を行い、前記第2の減算ブロックがフィードスルーレベル及びデータレベルをサンプリングをする際には、前記第2の蓄積容量の一端に前記差動増幅器の負入力端子を接続し、前記第2の蓄積容量の他端に第1の参照電圧を接続し、前記第4の蓄積容量の一端に前記撮像素子からの入力端子を接続し、前記第4の蓄積容量の他端に第1の参照電圧を接続するように制御することを特徴とする映像信号処理回路の制御方法。
- 前記第1及び第2の減算ブロックは、フィードスルーレベルとデータレベルのサンプリングの際には第2の参照電圧を、差分演算の際には前記第1の参照電圧を、前記第1乃至第4の容量回路の基準電圧として使用するように構成し、且つ前記第2の参照電圧をフィードスルーレベルとデータレベルとの間の値になるように設定したことを特徴とする請求項1に係る映像信号処理回路。
- 前記第1の減算ブロックの第1の容量回路は、第1の蓄積容量の一端を前記撮像素子からの入力端子又は前記第1の参照電圧に接続し、第1の蓄積容量の他端を前記差動増幅器の負入力端子又は前記第2の参照電圧に接続するように構成し、前記第2の減算ブロックの第3の容量回路は、第3の蓄積容量の一端を前記撮像素子からの入力端子又は前記第1の参照電圧に接続し、第3の蓄積容量の他端を前記差動増幅器の負入力端子又は第2の参照電圧に接続するように構成したことを特徴とする請求項6に係る映像信号処理回路。
- 前記請求項7に係る映像信号処理回路の制御方法において、前記第1の減算ブロックがフィードスルーレベル及びデータレベルをサンプリングし、前記第2の減算ブロックが差分演算をする際には、前記第1の蓄積容量の一端に前記撮像素子からの入力端子を接続し、前記第1の蓄積容量の他端に前記第2の参照電圧を接続し、前記第3の蓄積容量の一端に前記第1の参照電圧を接続し、前記第3の蓄積容量の他端に前記差動増幅器の負入力端子を接続し、前記第1の減算ブロックが差分演算を行い、前記第2の減算ブロックがフィードスルーレベル及びデータレベルをサンプリングをする際には、前記第1の蓄積容量の一端に前記第1の参照電圧を接続し、前記第1の蓄積容量の他端に前記差動増幅器の負入力端子を接続し、前記第3の蓄積容量の一端に前記撮像素子からの入力端子を接続し、前記第3の蓄積容量の他端に前記第2の参照電圧を接続するように制御することを特徴とする映像信号処理回路の制御方法。
- 前記第1の減算ブロックの前記第2の容量回路は、第2の蓄積容量の一端を前記撮像素子からの入力端子又は前記差動増幅器の負入力端子に接続し、第2の蓄積容量の他端を前記第1の参照電圧又は前記第2の参照電圧に接続するように構成し、前記第2の減算ブロックの前記第4の容量回路は、第4の蓄積容量の一端を前記撮像素子からの入力端子又は前記差動増幅器の負入力端子に接続し、第4の蓄積容量の他端を前記第1の参照電圧又は前記第2の参照電圧に接続するように構成したことを特徴とする請求項6に係る映像信号処理回路。
- 前記請求項9に係る映像信号処理回路の制御方法において、前記第1の減算ブロックがフィードスルーレベル及びデータレベルをサンプリングし、前記第2の減算ブロックが差分演算をする際には、前記第2の蓄積容量の一端に前記撮像素子からの入力端子を接続し、前記第2の蓄積容量の他端に前記第2の参照電圧を接続し、前記第4の蓄積容量の一端に前記差動増幅器の負入力端子を接続し、前記第4の蓄積容量の他端に前記第1の参照電圧を接続し、前記第1の減算ブロックが差分演算を行い、前記第2の減算ブロックがフィードスルーレベル及びデータレベルをサンプリングをする際には、前記第2の蓄積容量の一端に前記差動増幅器の負入力端子を接続し、前記第2の蓄積容量の他端に第1の参照電圧を接続し、前記第4の蓄積容量の一端に前記撮像素子からの入力端子を接続し、前記第4の蓄積容量の他端に第2の参照電圧を接続するように制御することを特徴とする映像信号処理回路の制御方法。
- 前記帰還容量を可変容量にしたことを特徴とする請求項1,2,4,6,7及び9のいずれか1項に係る映像信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004047246A JP4339719B2 (ja) | 2004-02-24 | 2004-02-24 | 映像信号処理回路及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004047246A JP4339719B2 (ja) | 2004-02-24 | 2004-02-24 | 映像信号処理回路及びその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005244266A JP2005244266A (ja) | 2005-09-08 |
JP2005244266A5 JP2005244266A5 (ja) | 2007-03-15 |
JP4339719B2 true JP4339719B2 (ja) | 2009-10-07 |
Family
ID=35025588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004047246A Expired - Fee Related JP4339719B2 (ja) | 2004-02-24 | 2004-02-24 | 映像信号処理回路及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4339719B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109510601B (zh) * | 2017-09-14 | 2024-06-07 | 江西指芯智能科技有限公司 | 开关电容减法电路和传感器设备 |
-
2004
- 2004-02-24 JP JP2004047246A patent/JP4339719B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005244266A (ja) | 2005-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4837501B2 (ja) | Ad変換回路および光検出装置 | |
JP5155103B2 (ja) | スイッチトキャパシタ回路およびパイプライン型a/dコンバータ | |
JP5818170B2 (ja) | A/d変換器、イメージセンサデバイス及びアナログ信号からディジタル信号を生成する方法 | |
JPH06120827A (ja) | A/d変換器 | |
JP2006303671A (ja) | 積分器およびそれを使用する巡回型ad変換装置 | |
WO2016170622A1 (ja) | 半導体装置 | |
US7598896B2 (en) | A/D converter with noise cancel function | |
JP4684028B2 (ja) | パイプラインa/d変換器 | |
JP7176369B2 (ja) | A/d変換器 | |
JP4314275B2 (ja) | A/d変換器及びa/d変換方法 | |
JP5507406B2 (ja) | スイッチトキャパシタ回路、サンプル・ホールド回路、および、a/d変換装置 | |
JP4339719B2 (ja) | 映像信号処理回路及びその制御方法 | |
JP2003060507A (ja) | ランプ電圧発生回路及びそれを用いたアナログデジタル変換器 | |
JP2006173807A (ja) | アナログデジタル変換器 | |
JP2006067558A (ja) | 増幅回路、それを用いた信号処理回路およびデジタルカメラ | |
JP5244145B2 (ja) | スイッチトキャパシタ回路およびパイプライン型a/dコンバータ | |
JP4061033B2 (ja) | A/d変換器および半導体集積回路 | |
JP2008028855A (ja) | 半導体集積回路装置 | |
JP4478798B2 (ja) | オフセット低減機能をもつ巡回型a/d変換器、およびオフセット電圧を低減する方法 | |
JP2010166447A (ja) | Ad変換器および信号処理システム | |
JPH0865580A (ja) | 撮像装置 | |
JP2006340046A (ja) | 可変利得回路及びそれを用いた応用装置 | |
JP2009033634A (ja) | スイッチト・キャパシタ回路、およびそれを搭載した信号処理回路 | |
JP4121969B2 (ja) | アナログデジタル変換器 | |
JP6771758B2 (ja) | A/d変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090702 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4339719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |