JP4121969B2 - アナログデジタル変換器 - Google Patents
アナログデジタル変換器 Download PDFInfo
- Publication number
- JP4121969B2 JP4121969B2 JP2004048150A JP2004048150A JP4121969B2 JP 4121969 B2 JP4121969 B2 JP 4121969B2 JP 2004048150 A JP2004048150 A JP 2004048150A JP 2004048150 A JP2004048150 A JP 2004048150A JP 4121969 B2 JP4121969 B2 JP 4121969B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- stage
- analog signal
- analog
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本実施形態は、第1ステージのAD変換回路で4ビットを変換し、第2ステージのサイクリック型のAD変換回路で3ビットずつ2回に分けて変換することにより合計10ビットを出力するAD変換器の例である。
本実施形態は、第1ステージのAD変換回路で4ビットを変換し、第2ステージのAD変換回路で3ビットを変換し、第3ステージのAD変換回路で3ビットを変換する3ステージからなるパイプライン型のAD変換器の例である。
Claims (4)
- 入力アナログ信号を複数回に分けてデジタル値に変換するアナログデジタル変換器であって、
入力されるアナログ信号を所定ビット数のデジタル値に変換するステージを複数有し、
前記複数のステージの内の初段のステージは、自ステージに入力されるアナログ信号を1つの増幅素子により増幅するステージであり、
前記増幅素子は、自ステージに入力されるアナログ信号をサンプルしてホールドし、該ホールドしたアナログ信号から、自ステージで変換したデジタル値をアナログ値に変換した信号を、減算して増幅する第1減算増幅回路であり、
前記複数のステージの内の他の1以上のステージは、自ステージに入力されるアナログ信号を複数の増幅素子により増幅し、自ステージの出力アナログ信号が、自ステージの入力にフィードバックするサイクリック型のステージであり、
前記複数の増幅素子の内の1つの増幅素子は、自ステージに入力されるアナログ信号をサンプルしてホールドするサンプルホールド回路、または自ステージに入力されるアナログ信号をサンプルして所定の増幅率で増幅する増幅回路であり、
前記複数の増幅素子の内の他の増幅素子は、前記サンプルホールド回路または前記増幅回路の出力アナログ信号から、自ステージで変換したデジタル値をアナログ値に変換した信号を、減算して増幅する第2減算増幅回路であることを特徴とするアナログデジタル変換器。 - 前記第1減算増幅回路は、自ステージに入力されるアナログ信号をデジタル変換するためにサンプルするタイミングと同期して、該アナログ信号を直接サンプルすることを特徴とする請求項1に記載のアナログデジタル変換器。
- 前記第1減算増幅回路は、前記入力されるアナログ信号をサンプルした後、少なくとも前記自ステージで変換したデジタル値のアナログ値への変換が確定するまで、ホールドすることを特徴とする請求項1または2に記載のアナログデジタル変換器。
- 前記第1減算増幅回路は、オートゼロ期間よりも長い期間、増幅することを特徴とする請求項1から3のいずれかに記載のアナログデジタル変換器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004048150A JP4121969B2 (ja) | 2004-02-24 | 2004-02-24 | アナログデジタル変換器 |
CNB2005100064593A CN100512016C (zh) | 2004-02-10 | 2005-02-01 | 模数转换器 |
CN2009102038799A CN101615908B (zh) | 2004-02-10 | 2005-02-01 | 模数转换器 |
US11/052,093 US7154426B2 (en) | 2004-02-10 | 2005-02-08 | Analog-digital converter with advanced scheduling |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004048150A JP4121969B2 (ja) | 2004-02-24 | 2004-02-24 | アナログデジタル変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005244343A JP2005244343A (ja) | 2005-09-08 |
JP4121969B2 true JP4121969B2 (ja) | 2008-07-23 |
Family
ID=35025648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004048150A Expired - Fee Related JP4121969B2 (ja) | 2004-02-10 | 2004-02-24 | アナログデジタル変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4121969B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100827268B1 (ko) | 2006-09-14 | 2008-05-07 | 한국전자통신연구원 | 증폭기 공유 구조의 멀티-비트 파이프라인 아날로그-디지털변환기 |
JP4811339B2 (ja) * | 2006-09-21 | 2011-11-09 | 株式会社デンソー | A/d変換器 |
JP6326296B2 (ja) * | 2014-06-04 | 2018-05-16 | 日本放送協会 | イメージセンサ用ad変換回路 |
-
2004
- 2004-02-24 JP JP2004048150A patent/JP4121969B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005244343A (ja) | 2005-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7397409B2 (en) | Multi-bit pipeline analog-to-digital converter having shared amplifier structure | |
US7911370B2 (en) | Pipeline analog-to-digital converter with programmable gain function | |
US10003348B2 (en) | Analog-to-digital converter with noise shaping | |
US7683819B2 (en) | Analog-to-digital converting circuit | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
US6791484B1 (en) | Method and apparatus of system offset calibration with overranging ADC | |
US7173556B2 (en) | Amplifier circuit and analog-to-digital circuit using the same | |
KR101960180B1 (ko) | 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로 | |
US8274419B2 (en) | Analog-digital converter with pipeline architecture associated with a programmable gain amplifier | |
JP4483473B2 (ja) | パイプライン型アナログ/ディジタル変換器 | |
JP4061033B2 (ja) | A/d変換器および半導体集積回路 | |
JP4121969B2 (ja) | アナログデジタル変換器 | |
US8471753B1 (en) | Pipelined analog-to-digital converter and method for converting analog signal to digital signal | |
JP4488302B2 (ja) | パイプライン型a/d変換器 | |
JP4093976B2 (ja) | アナログデジタル変換器 | |
KR101662688B1 (ko) | 파이프라인 아날로그-디지털 변환기 | |
JP2005252940A (ja) | アナログデジタル変換器 | |
JP4166168B2 (ja) | アナログデジタル変換器 | |
JP2005260307A (ja) | 演算増幅器およびそれを用いたアナログデジタル変換器 | |
KR100756426B1 (ko) | 잔류전압의 오차교정이 가능한 다중 디지털 아날로그변환회로 및 샘플/홀드 회로 | |
JP4097614B2 (ja) | アナログデジタル変換器 | |
JP2005223647A (ja) | アナログデジタル変換器 | |
JP2007288400A (ja) | 増幅回路及びその応用回路 | |
JP4083101B2 (ja) | アナログデジタル変換器 | |
JP4011026B2 (ja) | アナログデジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080430 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4121969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130509 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |