JP4335263B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP4335263B2
JP4335263B2 JP2007028494A JP2007028494A JP4335263B2 JP 4335263 B2 JP4335263 B2 JP 4335263B2 JP 2007028494 A JP2007028494 A JP 2007028494A JP 2007028494 A JP2007028494 A JP 2007028494A JP 4335263 B2 JP4335263 B2 JP 4335263B2
Authority
JP
Japan
Prior art keywords
resin layer
molded resin
semiconductor chip
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007028494A
Other languages
English (en)
Other versions
JP2008192996A (ja
Inventor
富士夫 金山
知志 大出
充 足立
哲永 新美
英俊 草野
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Sony Corp
Original Assignee
Sony Corp
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Computer Entertainment Inc filed Critical Sony Corp
Priority to JP2007028494A priority Critical patent/JP4335263B2/ja
Priority to US11/968,840 priority patent/US20080185712A1/en
Publication of JP2008192996A publication Critical patent/JP2008192996A/ja
Application granted granted Critical
Publication of JP4335263B2 publication Critical patent/JP4335263B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体チップが基板に実装された半導体装置、およびその製造方法に関する。
近年、コンピュータ、携帯電話、ＰＤＡ（Personal Digital Assistance）などの電子機器の小型化、高機能化、高速化に伴い、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの半導体チップを搭載した半導体装置のさらなる小型化、高速化および高密度が要求されている。半導体装置の小型化、高速化および高密度は、消費電力の増加を招き、単位体積当たりの発熱量も増加する傾向にある。このため、半導体装置の動作安定性を確保するために、半導体装置の放熱性を向上させる技術が不可欠となっている。
従来、半導体チップの実装構造として、半導体チップの電極が形成された面をフェイスダウンにした状態で、ハンダバンプを用いてフリップチップ実装する構造が知られている。フリップチップ実装された半導体装置の放熱を図る技術としては、たとえば、特許文献１の図８のように、半導体チップの裏面に熱インターフェース材料（Thermal Interface Material:以下、単に「ＴＩＭ」という）を介してヒートスプレッダを搭載することにより、半導体チップで発生する熱を放熱させることが知られている。
特開２００１−２５７２８８号公報
従来の半導体装置では、フリップチップ実装された半導体チップが樹脂によって封止され、半導体チップは封止された樹脂と接触していた。半導体チップと接触している封止樹脂は、半導体チップから発生する熱の影響を受け、反りによる問題が生じることがあった。
本発明はこうした課題に鑑みてなされたものであり、その目的は、フリップチップ実装された半導体チップから発生する熱の樹脂に対する影響を抑制する半導体装置の提供にある。
本発明のある態様は、半導体装置である。この半導体装置は、基板と、表面をフェイスダウンした状態で基板に実装された半導体チップと、半導体チップが実装された基板の同一面上に、半導体チップと離間し、半導体チップの周囲に設けられた成型樹脂層と、半導体チップの熱を放熱するための冷却部材と、冷却部材と成型樹脂層の上面を接着する接着層と、半導体チップの裏面と冷却部材を熱的に接続する熱インターフェース材料層と、を備え、前記成型樹脂層の上面に凹部が設けられていることを特徴とする。
この態様によれば、半導体チップが成型樹脂層と接触していないため、成型樹脂層は半導体チップによる熱の影響を受けにくくなる。また、冷却部材を成型樹脂層に接合する際、接着層を構成する接着剤が成型樹脂層の外側に流出することを防止しやすくなる。また、半導体チップから発生した熱を熱インターフェース材料層を介して冷却部材に伝えやすくなり、効率的に放熱しやすくなる。
上記態様において、成型樹脂層の上面は、半導体チップの裏面よりも上方に位置してもよい。この態様によれば、半導体チップの熱を放熱するための冷却部材を成型樹脂層に接合した場合、冷却部材と半導体チップの距離を一定に保ちやすくなる。
また、上記態様において、成型樹脂層の上面と同一平面におけるである凹部の開口部の面積は、成型樹脂層の上面の面積よりも大きくてもよい。この態様によれば、冷却部材を成型樹脂層に接合する際、接着層を構成する接着剤が成型樹脂層の上面に設けられた凹部に流れ込みやすくなる。
また、上記態様において、接着層が、凹部内に設けられていてもよい。この態様によれば、接着層と成型樹脂層の接着面積が増加しやすくなるため、接着層と成型樹脂層の接着強度が向上しやすくなる。
また、上記態様において、成型樹脂層の上面に凹部と成型樹脂層の側面を連通する流出路が設けられており、流出路の底部が、凹部の底部よりも上方に位置していてもよい。この態様によれば、冷却部材を成型樹脂層に接合する際、接着層を構成する接着剤が凹部の容量を超えて凹部に流入した場合、容量を超過した分の接着剤を成型樹脂層の側面へ排出しやすくなる
本発明の他の態様は、半導体装置の製造方法である。この半導体装置の製造方法は、配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、半導体チップが実装された基板の同一面上に、半導体チップと離間し、半導体チップの周囲に位置する成型樹脂層を成型するための工程と、成型樹脂層の上面に接着剤を形成する工程と、半導体チップの裏面に熱インターフェース材料層を形成する工程と、半導体チップの熱を放熱するための冷却部材を、成型樹脂層に対して接着剤を介して接着するとともに熱インターフェース材料層と熱的に接続する工程と、を備え、成型樹脂層を成型するための工程において、成型樹脂層の上面に凹部を設けることを特徴とする。
この態様によれば、半導体チップが成型樹脂層と接触していない半導体装置が形成されやすくなる。
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
本発明によれば、フリップチップ実装された半導体チップから発生する熱の樹脂に対する影響が抑制されやすくなる。
以下、本発明の実施の形態について図面を参照して説明する。
（実施形態１）
図１（Ａ）は、実施形態１に係る半導体装置１０の概略構成を示す斜視図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ’線上の断面構造を示す断面図である。半導体装置１０は、基板２０と、表面をフェイスダウンした状態で基板２０にフリップチップ実装された半導体チップ３０と、半導体チップ３０が実装された基板２０の同一面上に、半導体チップ３０と離間し、半導体チップ３０の周囲に設けられた成型樹脂層４０と、半導体チップ３０の裏面とＴＩＭ層８０を介し、成型樹脂層４０の上面と接着層８２を介して接合されたリッド９０とを備える。
成型樹脂層４０が半導体チップ３０と離間して設けられていることにより、成型樹脂層４０は半導体チップ３０による熱の影響を抑制できる。そのため、温度サイクル時の成型樹脂層４０の反りを抑制できる。また、成型樹脂層４０が半導体チップ３０の周囲に設けられていることにより、熱の影響を抑制しつつ、基板２０の剛性を強化できる。
リッド９０は、半導体チップ３０の熱を放熱するための冷却部材としての役割を有すると共に、成型樹脂層４０に囲まれた内側の空間を閉じるための蓋となり、半導体チップ３０を保護する役割を有する。ＴＩＭ層８０は、放熱性を重視した材料を使用することができ、例えば、Ｘ−２３−７７７２−４（信越シリコーン製）が用いられる。接着層８２は、接着性および緩衝材としての性質を重視した材料を使用することができ、例えば、Ｓｙｌｇａｒｄ５７７（東レ製）が用いられる。本実施形態の半導体装置１０は、基板２０の裏面に複数のハンダボール５０がアレイ状に配設されたＢＧＡ(Ball Grid Array）型の半導体パッケージ構造を有する。
本実施形態の基板２０は、層間絶縁膜と配線層とが交互に積層された多層配線構造を有する。図２は、基板２０の構造をより詳細に示す断面図である。複数の配線層２２が層間絶縁膜２４を介して積層されている。配線層２２には、たとえば銅が用いられる。層が異なる配線層２２間は、層間絶縁膜２４に設けられたビアプラグ２６により電気的に接続されている。基板２０の裏面の配線層２２ａの周囲には、耐熱性に優れた樹脂材料からなるソルダーレジスト膜２８が形成され、基板２０にハンダ付けを行う際に、必要な箇所以外にハンダが付着しないように最下層の層間絶縁膜２４ａがコーティングされる。また、基板２０の裏面には、ハンダボール５０が接合されるボールランド部２９がアレイ状に複数配設されている。各ボールランド部２９の表面には、有機表面保護コーティング材（ＯＳＰ）２１が被覆されている。また、キャパシタ６０を実装する電極部分には、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）またはこれらの合金からなる電極パッド２３が形成されている。一方、半導体チップが実装される側にあたる基板２０の表面には、電解メッキにより形成されたニッケル（Ｎｉ）、鉛（Ｐｄ）、金（Ａｕ）またはこれらの合金からなる電極パッド２５がアレイ状に複数配設され、各電極パッド２５の上に、錫、鉛またはこれらの合金からなるＣ４（Controlled Collapse Chip Connection）バンプ２７が設けられている。
このように、本実施形態の基板２０は、コアレスとすることにより、たとえば、６層構造で３００μｍ程度まで薄型化が可能である。基板２０を薄くすることにより、配線抵抗が低減するため、半導体装置１０の動作速度の高速化が図られる。
図１（Ａ）および図１（Ｂ）に戻り、基板２０の裏面に設けられた各ボールランド部２９には、それぞれ、ハンダボール５０が接合されている。また、基板２０の裏面に設けられた電極パッド２３には、キャパシタ６０が実装されている。
基板２０の表面には、ＬＳＩなどの半導体チップ３０がフェイスダウンした状態で、フリップチップ実装されている。より具体的には、半導体チップ３０の外部電極となるハンダバンプ３２と、基板２０のＣ４バンプ２７とがハンダ付けされている。半導体チップ３０と基板２０との間の隙間は、アンダーフィル７０により充填されている。半導体チップ３０と基板２０との間にアンダーフィル７０を設けることにより、温度サイクル時の熱膨張による基板２０と半導体チップ３０との間のギャップ変動によってＣ４バンプ２７が受けるストレスを抑制することができる。
成型樹脂層４０の上面は、半導体チップ３０の裏面よりも上方に位置している。そのため、リッド９０の位置は成型樹脂層４０の上面の位置に依存する。これにより、半導体チップ３０の裏面とリッド９０との距離を一定に保つことができるため、半導体チップ３０の裏面からＴＩＭ層８０を介してリッド９０に均一に熱が伝わり、放熱性が向上する。
なお、図１（Ｂ）では、成型樹脂層４０とリッド９０の間に介在する接着層８２の存在をわかりやすくするため、接着層８２の膜厚が厚く示されている。実際には、リッド９０を接着層８２を介して成型樹脂層４０に接着する際、半導体装置１０に影響を与えない程度にリッド９０を成型樹脂層４０に対して押圧し、接着させる。よって、実際の接着層８２の膜厚は非常に薄く、均一となるため、半導体チップ３０の裏面とリッド９０の距離は一定に保たれる。他の図においても同様である。
リッド９０を接着層８２を介して成型樹脂層４０に接着する際、リッド９０を成型樹脂層４０に対して押圧することにより、接着層８２を構成する固化前の接着剤はリッド９０と成型樹脂層４０の間から押し出される。成型樹脂層４０の上面に溝４２が設けられていることで、押し出された接着剤を溝４２に流入させ、接着剤が成型樹脂層４０の外側に流出することを防止できる。
また、溝４２に流入した接着剤が固化し、溝４２内に接着層８２が設けられていることで、溝４２が設けられていない場合に比べ、接着層８２と成型樹脂層４０の接着面積が増加する。これにより、接着層８２と成型樹脂層４０の接着強度が向上するため、温度サイクル時の熱膨張によって生じる接着層８２と成型樹脂層４０の剥離を防止できる。
成型樹脂層４０の上面に設けられている溝４２の深さは、０．２ｍｍ〜０．３ｍｍが望ましい。接着層８２と成型樹脂層４０の接着強度を向上させるためには、溝４２が接着層８２で満たされることが必要である。つまり、溝４２内に流入した接着剤と、リッド９０と成型樹脂層４０の上面の間に位置する接着剤がしっかりと結合している必要がある。溝４２の深さが０．３ｍｍよりも深くなると溝４２内が接着剤で満たされない場合がある。０．２ｍｍより浅くなると接着面積の減少により温度サイクル時の熱膨張による影響を防止するための接着強度が得られない場合や、接着剤が成型樹脂層４０の外側に流出することを防止できない場合がある。
本実施形態では、溝４２は成型樹脂層４０の上面の全周にわたって設けられている。しかしながら、接着層８２と成型樹脂層４０の接着強度の向上や接着剤が成型樹脂層４０の外側への流出することを防止する上で問題がなければ、成型樹脂層４０の上面の全周ではなく、成型樹脂層４０の上面の四辺ごとに溝４２を設けてもよい。
成型樹脂層４０の上面と同一平面における溝４２の開口部の面積ａ３は、成型樹脂層４０の上面の面積よりも大きい。図１（Ｂ）にて示されるように、成型樹脂層４０の上面の面積は、溝４２より内側に位置する上面の面積a１と溝４２より外側に位置する上面の面積a２の総和である。これにより、溝４２の開口部の面積a３が成型樹脂層４０の上面の面積よりも小さい場合に比べ、成型樹脂層４０の上面に塗布される接着剤は溝４２に流れ込みやすくなる。更に、リッド９０と対向する成型樹脂層４０の上面の面積が少ないため、温度サイクル時の熱膨張による成型樹脂層４０の反りの影響が抑制される。
なお、成型樹脂層４０は、アレイ状の配設された複数のハンダボール５０のうち、最外位置にあるハンダボール５０よりも外側まで基板２０を被覆していることが望ましい。これによれば、成型樹脂層４０によって基板２０の強度が向上するため、基板２０の反りが抑制される。このように、成型樹脂層４０は基板２０の補強材としての機能も果たすため、基板２０がより一層薄型化しても、半導体装置１０全体の強度を確保することができる。
キャパシタ６０は、半導体チップ３０の直下の基板２０の裏面に接続されている。これにより、半導体チップ３０からキャパシタ６０までの配線経路を短縮することができ、配線抵抗の低減が図られる。なお、キャパシタ６０の設置場所は、半導体チップ３０の直下の基板２０の裏面に限られない。たとえば、配線経路が十分短くできる範囲内であれば、半導体チップ３０の直下から外れた基板２０の裏面に設置してもよい。あるいは、配線経路が十分短くできる範囲内で、キャパシタ６０を基板２０の表面に設置してもよい。
（半導体装置の製造方法）
図３は、実施形態１の半導体装置の製造方法の概略を示すフロー図である。まず、多層配線構造を有する基板を形成し（Ｓ１０）、この基板の上に半導体チップを実装する（Ｓ２０）。続いて、半導体チップと離間した周囲に成型樹脂層を形成する（Ｓ３０）。次に半導体チップ裏面とＴＩＭ層を介し、成型樹脂層の上面と接着層を介してリッドを接着する（Ｓ４０）。最後にハンダボール、キャパシタなどを基板の裏面に実装する（Ｓ５０）。
Ｓ１０の基板形成は、ダマシン法等の一般的に用いられる手法で図２に示すような多層配線構造を形成する。Ｓ５０のハンダボール、キャパシタの実装も同様に一般的な手法で行ってよい。以下に、Ｓ２０の半導体チップの実装方法、Ｓ３０の成型樹脂層の形成方法、Ｓ４０のリッドの接着方法についてより詳しく述べる。
（１．半導体チップの実装方法）
図４は、実施形態１の半導体装置１０の半導体チップ３０の実装方法を示す工程断面図である。
まず、図４（Ａ）に示すように、半導体チップ３０の外部電極端子が設けられた表面をフェイスダウンにした状態で、各ハンダバンプ３２とそれらに対応するＣ４バンプ２７とをハンダ付けすることにより、半導体チップ３０をフリップチップ実装する。
次に、図４（Ｂ）に示すように、半導体チップ３０と基板２０との間にアンダーフィル７０を充填する。
以上の工程により、ハンダ接合部分から生じるストレスがアンダーフィル７０により分散された状態で、基板２０に半導体チップ３０がフリップチップ実装される。
（２．成型樹脂層の形成方法）
図５および図６は、実施形態１の半導体装置１０の成型樹脂層の形成方法を示す工程図である。
まず、この成型樹脂層の形成方法で用いられる上型２００ａおよび下型２１０の構成について説明する。上型２００ａは、溶融した封止樹脂の流通路となるランナー２０２を備える。ランナー２０２は、上型２００ａと下型２１０とが型合わせされた時に形成されるキャビティ２２０への開口部を有する。
上型２００ａには、半導体チップ３０と離間し、半導体チップ３０の周囲に設けられている成型樹脂層を形成するため下方に突出した凸部２０６を有する。凸部２０６の底面２０７は、成型樹脂層の成型時に基板２０と接触し、凸部２０６の内側への樹脂の流入を防止する。これにより、成型樹脂層４０を半導体チップ３０と離間して形成できる。
上型２００ａには、成型樹脂層４０を成型するための成型面２０８が設けられている。成型面２０８の上面は、成型樹脂層４０の上面を成型する。成型面２０８の上面には、溝４２を設けるため下方に突出した凸部２０９が設けられている。
一方、下型２１０は、プランジャー２１２が往復運動可能に形成されたポット２１４を有する。
このような上型２００ａおよび下型２１０を用いて、図５（Ａ）に示すように、半導体チップ３０が実装された基板２０を下型２１０に載置する。
次に、図５（Ｂ）に示すように、ポット２１４の中に、成型樹脂層の材料である固形化した樹脂タブレット２４０を投入する。
次に、図５（Ｃ）に示すように、上型２００ａと下型２１０とを型合わせした状態でクランプする。
次に、図６（Ａ）に示すように、樹脂タブレット２４０を加熱して溶融させた状態で、プランジャー２１２をポット２１４に押し込むことにより、液体状の樹脂２４１をキャビティ２２０内に導入する。上型２００ａと基板２０との間に形成された空間を樹脂２４１で充填した後、加熱処理を一定時間行うことにより封止樹脂２４１を固化させる。
次に、図６（Ｂ）に示すように、上型２００ａと下型２１０とを引き離し、成型樹脂層４０が形成された基板２０を取り出す。
（３．リッド接着方法）
図７は、実施形態１の半導体装置１０のリッド接着方法を示す工程図である。
まず、図７（Ａ）に示すように、成型樹脂層４０の上面に接着剤８４が塗布される。接着剤８４は、成型樹脂層４０の上面に設けられた溝４２より内側の上面に塗布される。これにより、リッド９０を成型樹脂層４０に対して押圧する際、接着剤８４は溝４２に流れ込み、成型樹脂層４０の外側に流出することを防止できる。一方、半導体チップ３０の裏面には、ＴＩＭ８６が塗布される。
次に図７（Ｂ）に示すように、リッド９０を成型樹脂層４０に対して押圧する。その後、接着剤８４とＴＩＭ８６を乾燥させ、接着層８２とＴＩＭ層８０を形成する。
なお、成型樹脂層４０の上面に塗布される接着剤８４は、成型樹脂層４０とリッド９０により囲われた内部空間が密閉されないように、内部空間と外部の空間を連通するためのベントホールとなる間隙が接着層８２に設けられるように塗布する。つまり、接着剤８４を成型樹脂層４０の上面に沿って全周にわたり塗布するのではなく、間隙ができるよう接着剤８４を塗布しない箇所を設ける。本実施形態では、成型樹脂層４０の上面に溝４２が設けられているため、接着剤８４が溝４２に流入し、塗布しない箇所が押し出された接着剤８４によって埋まりにくい。よって、溝４２は、接着層８２に設けられるベントホールを確保するという効果も有する。
接着層８２にベントホールを設けることで、耐熱試験において内部空間内の空気が膨張し、半導体装置が破損することを防止できる。リッド９０の成型樹脂層４０と対向する表面に内部空間と外部の空間を連通するため溝を設けたり、成型樹脂層４０の上面に同様の溝を設けることでベントホールを確保してもよい。
（実施形態２）
図８（Ａ）は、実施形態２に係る半導体装置１１の断面構造を示している。また、実施形態２に係る半導体装置１１の説明において、実施形態１に係る半導体装置１０と同様な構成については適宜省略し、実施形態１に係る半導体装置１０と異なる構成について説明する。
半導体装置１１では、溝４２より内側に設けられた成型樹脂層４０の上面に溝４２と成型樹脂層４０の内側の側面４６を連通する流出路４８が設けられている。流出路４８の底部４９は、溝４２の底部４３よりも上方に位置するように流出路４８が設けられている。これにより、リッド９０を成型樹脂層４０に対して押圧した際、接着剤が溝４２の容量を超えて溝４２に流入した場合、超過した分の接着剤を流出路４８から成型樹脂層４０の内側へ排出できる。よって、接着剤を成型樹脂層４０の外側に流出することを防止できる。
実施形態２に係る半導体装置１１の製造方法は、実施形態１と同様である。ただし、実施形態２に係る半導体装置１１の製造方法では、図５および図６に示した封止樹脂形成過程において、凸部２０９と成型面２０８の内側の側面とに接合される下方に突出した別の凸部を有し、この凸部の底面が凸部２０９の底面よりも上方に位置する上型２００ａを用いればよい。
（実施形態３）
図８（Ｂ）は、実施形態３に係る半導体装置１２の断面構造を示している。また、実施形態３に係る半導体装置１２の説明において、実施形態２に係る半導体装置１１と同様な構成については適宜省略し、実施形態２に係る半導体装置１１と異なる構成について説明する。
実施形態２では、流出路４８により接着剤が成型樹脂層４０が外側へ流出することを防止しているが、製造方法によっては接着剤を成型樹脂層４０の内側に排出するよりも、外側に排出した方が都合がよい場合もある。また、リッド９０を成型樹脂層４０に対して押圧する際、半導体チップ３０と成型樹脂層４０の位置が近い場合、半導体チップ３０の裏面に塗布したＴＩＭ８６と成型樹脂層４０の上面に塗布した接着剤８４が接触することがある。ＴＩＭ８６と接着剤８４が接触しても問題がない場合、接着剤８４を成型樹脂層４０の内側に排出してもよいが、問題がある場合には接着剤８４を外側に排出する方が望ましい。実施形態３は、これらの場合に望ましい形態である。
半導体装置１２では、溝４２より外側に設けられた成型樹脂層４０の上面に溝４２と成型樹脂層４０の外側の側面４７を連通する流出路４８が設けられている。流出路４８の底部４９は、溝４２の底部４３よりも上方に位置するように流出路４８が設けられている。これにより、リッド９０を成型樹脂層４０に対して押圧した際、接着剤が溝４２の容量を超えて溝４２に流入した場合、超過した分の接着剤を流出路４８から成型樹脂層４０の外側へ排出できる。よって、接着剤を成型樹脂層４０の内側に流出することを防止できる。
実施形態３に係る半導体装置１２の製造方法は、実施形態１と同様である。ただし、実施形態３に係る半導体装置１２の製造方法では、図５および図６に示した封止樹脂形成過程において、凸部２０９と成型面２０８の外側の側面とに接合される下方に突出した凸部を有し、この凸部の底面が凸部２０９の底面よりも上方に位置する上型２００ａを用いればよい。
なお、半導体装置を成型樹脂を用いてパッケージ化する方法は、図５及び図６のようなモールド装置を用いて、キャビティに導入された成型樹脂を熱硬化させる手法に限られない。たとえば、モールド装置での熱硬化を最後まで行わず、途中から図９に示すような、簡便な構造の熱硬化装置を用いて熱硬化処理を完了させてもよい。
熱硬化装置２５０は、下側プレート２５４、上側プレート２５２、加圧手段（図示せず）および加熱手段（図示せず）を備える。下側プレート２５４は、半導体装置の基板２０の下面と接する平面を有する。一方、上側プレート２５２は、半導体装置の成型樹脂層４０の上面と接する平面を有する。下側プレート２５４および上側プレート２５２には、それぞれヒータなどの加熱手段が設けられており、下側プレート２５４および上側プレート２５２は、加熱手段により半導体装置に用いられる成型樹脂層４０の硬化温度に加熱される。また、下側プレート２５４と上側プレート２５２との間に狭持された半導体装置は、加圧手段により所定の圧力で押圧される。
このような熱硬化装置２５０を用いることにより、所定の温度に加熱された下側プレート２５４と上側プレート２５２との間に半導体装置を保持し、反りを押さえながら、成型樹脂層４０の硬化を完了させることができる。なお、成型樹脂層４０の上面と接する上側プレート２５２の平面に成型樹脂層４０の上面に設けられている凹部と嵌合する凸部を設けることにより、成型樹脂層４０と上側プレート２５２の接触面積を増加させてもよい。
上述した熱硬化装置を用いて半導体装置の成型樹脂層を硬化する手順について図１０（Ａ）を用いて説明する。成型樹脂層の硬化が行われる半導体装置を順にＰ１，Ｐ２，Ｐ３・・・とする。所定の硬化温度で硬化までに要する時間を標準硬化時間Ｔ１とする。まず、半導体装置Ｐ１について、モールド装置による熱硬化をＴ１の半分の時間（１／２×Ｔ１）まで行う。この後、半導体装置Ｐ１を熱硬化装置に設置するとともに、次に成型樹脂層の硬化が行われる半導体装置Ｐ２をモールド装置に設置する。続いて、半導体装置Ｐ１を熱硬化装置による熱硬化をＴ１の半分の時間（１／２×Ｔ１）まで行うとともに、半導体装置Ｐ２について、モールド装置による熱硬化をＴ１の半分の時間（１／２×Ｔ１）まで行う。すなわち、異なる半導体装置について、モールド装置による熱硬化と、熱硬化装置による熱硬化とを並行して行う。
これによれば、図１０（Ｂ）のように、モールド装置のみを用いて、半導体装置の成型樹脂層の硬化を順に行った場合に要する時間に比べて、成型樹脂層の硬化に要する時間を半減することができ、半導体装置の生産性向上を図ることができる。なお、モールド装置に比べて熱硬化装置は構造が簡便なため、比較的安価であり、モールド装置を２台保有する場合に比べて投資に要する費用を抑えることができる。なお、理解を容易にするため、図１０（Ａ）ではＰ１，Ｐ２，Ｐ３・・・をモールド装置から熱硬化装置に移動させるための時間は省略されている。
より具体的には、成型するための樹脂としてＴ１が６０秒の従来型のエポキシ樹脂を用いた場合、半導体装置１つ当たりに要する熱硬化処理でのワークタイムを約３０秒とすることができる。また、従来型に比べて長いＴ１必要な場合であっても、熱硬化処理でのワークタイムを半減させることができる。たとえば、Ｔ１が１２０秒の場合には、半導体装置１つ当たりに要する熱硬化処理でのワークタイムを約６０秒とすることができる。
なお、熱硬化装置の下側プレート２５４または／および上側プレート２５２において、半導体装置の反り特性に合わせて、半導体装置と接する面を反りを矯正するような形状としてもよい。これによれば、半導体装置の反りをより抑制することができる。
また、上述した成型樹脂層の硬化の手順では、Ｔ１を２分割としているが、熱硬化装置を２台以上用いることにより、Ｔ１を３分割以上とし、モールド装置と複数の熱硬化装置を含む３カ所以上で熱硬化処理を並行的に行ってもよい。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
たとえば、上述の各実施の形態では、基板２０は、コアレスな多層配線構造を有するが、本発明の技術思想は、コアを有する多層配線基板にも適用可能である。
また、上述の各実施形態では、ＢＧＡ型の半導体パッケージが採用されているが、これに限られず、たとえば、ピン状のリード端子を備えるＰＧＡ(Pin Grid Array）型の半導体パッケージ、または電極がアレイ状に配設されたＬＧＡ（Land Grid Array）型の半導体パッケージを採用することも可能である。
図１（Ａ）は、実施形態１に係る半導体装置の概略構成を示す斜視図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ’線上の断面構造を示す断面図である。 基板の構造をより詳細に示す断面図である。 実施形態１の半導体装置の製造方法の概略を示すフロー図である。 実施形態１の半導体装置の半導体チップの実装方法を示す工程断面図である。 実施形態１の半導体装置の成型樹脂層の形成方法を示す工程図である。 実施形態１の半導体装置の成型樹脂層の形成方法を示す工程図である。 実施形態１の半導体装置のリッド接着方法を示す工程図である。 図８（Ａ）は、実施形態２に係る半導体装置の断面構造を示している。図８（Ｂ）は、実施形態３に係る半導体装置１２の断面構造を示している。 簡便な構造の熱硬化装置による成型樹脂層の形成方法を示す図である 図１０（Ａ）は、熱硬化装置を用いて半導体装置の成型樹脂層を硬化する手順を示す図である。図１０（Ｂ）は、モールド装置のみを用いて半導体装置の成型樹脂層を硬化する手順を示す図である。
符号の説明
１０ 半導体装置、 ２０ 基板、 ３０ 半導体チップ、 ４０ 成型樹脂層、 ４２ 溝、 ５０ ハンダボール、 ６０ キャパシタ、 ８０ ＴＩＭ層、 ８２ 接着層、 ９０ リッド。

Claims (6)

  1. 基板と、
    表面をフェイスダウンした状態で前記基板に実装された半導体チップと、
    前記半導体チップが実装された前記基板の同一面上に、前記半導体チップと離間し、前記半導体チップの周囲に設けられた成型樹脂層と、
    前記半導体チップの熱を放熱するための冷却部材と、
    前記冷却部材と前記成型樹脂層の上面を接着する接着層と、
    前記半導体チップの裏面と前記冷却部材を熱的に接続する熱インターフェース材料層と、
    を備え、
    前記成型樹脂層の上面に凹部が設けられていることを特徴とする半導体装置。
  2. 前記成型樹脂層の上面は、前記半導体チップの裏面よりも上方に位置することを特徴とする請求項１に記載の半導体装置。
  3. 前記成型樹脂層の上面と同一平面における前記凹部の開口部の面積は、前記成型樹脂層の上面の面積よりも大きいことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記接着層が、前記凹部内に設けられていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記成型樹脂層の上面に前記凹部と前記成型樹脂層の側面を連通する流出路が設けられており、
    前記流出路の底部が、前記凹部の底部よりも上方に位置することを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
  6. 配線パターンが設けられた基板に表面をフェイスダウンした半導体チップをフリップチップ実装する工程と、
    前記半導体チップが実装された前記基板の同一面上に、前記半導体チップと離間し、前記半導体チップの周囲に位置する成型樹脂層を成型するための工程と、
    前記成型樹脂層の上面に接着層を形成する工程と、
    前記半導体チップの裏面に熱インターフェース材料層を形成する工程と、
    前記半導体チップの熱を放熱するための冷却部材を、前記成型樹脂層に対して前記接着層を介して接着するとともに前記熱インターフェース材料層と熱的に接続する工程と、
    を備え、
    前記成型樹脂層を成型するための工程において、前記成型樹脂層の上面に凹部を設けることを特徴とする半導体装置の製造方法。
JP2007028494A 2007-02-07 2007-02-07 半導体装置および半導体装置の製造方法 Active JP4335263B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007028494A JP4335263B2 (ja) 2007-02-07 2007-02-07 半導体装置および半導体装置の製造方法
US11/968,840 US20080185712A1 (en) 2007-02-07 2008-01-03 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007028494A JP4335263B2 (ja) 2007-02-07 2007-02-07 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008192996A JP2008192996A (ja) 2008-08-21
JP4335263B2 true JP4335263B2 (ja) 2009-09-30

Family

ID=39675453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007028494A Active JP4335263B2 (ja) 2007-02-07 2007-02-07 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20080185712A1 (ja)
JP (1) JP4335263B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384223B2 (en) * 2008-06-30 2013-02-26 Intel Corporation Backside mold process for ultra thin substrate and package on package assembly
WO2012165647A1 (en) * 2011-06-01 2012-12-06 Canon Kabushiki Kaisha Semiconductor device
US10020236B2 (en) 2014-03-14 2018-07-10 Taiwan Semiconductar Manufacturing Campany Dam for three-dimensional integrated circuit
WO2018023887A1 (zh) * 2016-08-01 2018-02-08 宁波舜宇光电信息有限公司 摄像模组及其模塑电路板组件和模塑感光组件和制造方法
WO2019066989A1 (en) * 2017-09-30 2019-04-04 Intel Corporation INTEGRATED SUBSTRATE AMOUNTS AND HEAT DIFFUSER CUSTOMIZATION FOR ENHANCED PACKAGING THERMOMECHANICS

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4929965A (en) * 1987-09-02 1990-05-29 Alps Electric Co. Optical writing head
JPH0671061B2 (ja) * 1989-05-22 1994-09-07 株式会社東芝 樹脂封止型半導体装置
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
US6509696B2 (en) * 2001-03-22 2003-01-21 Koninklijke Philips Electronics N.V. Method and system for driving a capacitively coupled fluorescent lamp
TW521410B (en) * 2001-11-15 2003-02-21 Siliconware Precision Industries Co Ltd Semiconductor package article
US8174114B2 (en) * 2005-12-15 2012-05-08 Taiwan Semiconductor Manufacturing Go. Ltd. Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency

Also Published As

Publication number Publication date
JP2008192996A (ja) 2008-08-21
US20080185712A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
JP4589269B2 (ja) 半導体装置およびその製造方法
JP4155999B2 (ja) 半導体装置および半導体装置の製造方法
TWI379388B (ja)
TWI415235B (zh) Semiconductor device and manufacturing method thereof
JP3679786B2 (ja) 半導体装置の製造方法
KR100908759B1 (ko) 범프레스 적층식 상호 연결 층을 갖는 초소형 전자 패키지
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
JP5271886B2 (ja) 半導体装置およびその製造方法
TW201411788A (zh) 集成電路封裝件及其裝配方法
JP4335263B2 (ja) 半導体装置および半導体装置の製造方法
JP4963879B2 (ja) 半導体装置および半導体装置の製造方法
JP2014107554A (ja) 積層型半導体パッケージ
TW200423342A (en) Chip package structure and process for fabricating the same
JP3628991B2 (ja) 半導体装置及びその製造方法
JP2004260051A (ja) 半導体装置の製造方法および半導体装置
JPH0917827A (ja) 半導体装置
JP5958136B2 (ja) 半導体装置及び半導体装置の製造方法
TWI750082B (zh) 半導體覆晶封裝結構及方法
JP7473156B2 (ja) 半導体パッケージ
JP4344752B2 (ja) 半導体装置の製造方法
TW201725668A (zh) 封裝基板及其製作方法
JP2004172647A (ja) 半導体装置
JP2003078067A (ja) スリム型フィリップチップ半導体装置のパッケージング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4335263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250