JP2014107554A - 積層型半導体パッケージ - Google Patents

積層型半導体パッケージ Download PDF

Info

Publication number
JP2014107554A
JP2014107554A JP2013236583A JP2013236583A JP2014107554A JP 2014107554 A JP2014107554 A JP 2014107554A JP 2013236583 A JP2013236583 A JP 2013236583A JP 2013236583 A JP2013236583 A JP 2013236583A JP 2014107554 A JP2014107554 A JP 2014107554A
Authority
JP
Japan
Prior art keywords
flip chip
package
semiconductor package
substrate
stacked semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013236583A
Other languages
English (en)
Inventor
Kyung Ho Lee
イ・キュン・ホ
Hyun Bok Kwon
クォン・ヒュン・ボク
Seung Wan Woo
ウ・スン・ワン
Young Nam Hwang
ワン・ヨン・ナム
Suk Jin Ham
ハム・スク・ジン
Po Chul Kim
キム・ポ・チョル
So Hyang Eun
ウン・ソ・ヒャン
Se Jun Park
パク・セ・ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014107554A publication Critical patent/JP2014107554A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】二つのチップを互いに対応するように実装することで、パッケージオンパッケージ構造の厚さを最小限に維持するとともに、反り不良を最小化することができる積層型半導体パッケージを提供する。
【解決手段】本発明による積層型半導体パッケージは、上部基板１２に上部フリップチップ１６が実装された上部パッケージ１０と、下部基板２２に下部フリップチップ２６が実装され、前記上部フリップチップと下部フリップチップが密着されるように配置された下部パッケージ２０と、前記上部フリップチップと下部フリップチップとを接着固定し、前記上部フリップチップ及び下部フリップチップで発生した熱を放出する熱放出接着部材３０と、前記上部基板と下部基板との間をモールドするモールド部材５０と、を含むことができる。
【選択図】図２

Description

本発明は、積層型半導体パッケージに関し、より詳細には、二つのチップを互いに対応するように実装することで、パッケージオンパッケージ構造の厚さを最小限に維持するとともに、反り不良を最小化することができる積層型半導体パッケージに関する。
近年、電子製品市場において携帯用情報通信器機の需要が急激に増加している。これに伴い、その製品に内蔵される各種半導体及び電気電子部品も、より小さく、より軽く、より薄く製造される傾向にある。
上記のような電子製品に適用される電子素子パッケージを製造するためには、通常、電子部品と連結端子をワイヤボンディングにより連結した後、樹脂パッケージングする。
また、最近、モバイルに実装される半導体パッケージにはＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｈａｇｅ）構造が適用されている。
このような半導体パッケージは、上部にはメモリ用パッケージが、下部にはＡＰ用パッケージがスタックボール（Ｓｔａｃｋ Ｂａｌｌ）で連結されてパッケージオンパッケージ構造をなす。
従来の半導体パッケージの製造工程は、上部パッケージと下部パッケージをそれぞれ製造した後、それらを積層して連結していた。
即ち、上部パッケージは、ワイパを製作した後、ダイアタッチを行って、ワイヤボンディング及びモールディングを行う。下部パッケージは、ワイパを製作した後、フリップチップを実装してモールドする。
上部パッケージ及び下部パッケージが完成されると、それらを積層した後リフロー工程を行って一体化させる。
しかし、従来のパッケージオンパッケージ構造は、チップのモールディングのためのモールド工程がそれぞれ別に行われ、上部パッケージと下部パッケージがスタックされた構造の特徴上、モバイルのボードに実装するときに上部パッケージ及び下部パッケージで反り不良が発生するという問題点がある。
韓国公開特許第２００5‐００９７６４８号公報
本発明は上記の問題点に鑑みてなされたものであり、二つのチップを互いに対応するように実装することで、パッケージオンパッケージ構造の厚さを最小限に維持するとともに、反り不良を最小化することができる積層型半導体パッケージを提供することをその目的とする。
本発明の他の目的は、チップのモールディングのためのモールド工程で発生する反り不良を改善することで、製品の信頼性が確保された積層型半導体パッケージを提供することにある。
上記の目的を効果的に果たすための本発明による積層型半導体パッケージは、上部基板に上部フリップチップが実装された上部パッケージと、下部基板に下部フリップチップが実装され、前記上部フリップチップと下部フリップチップが密着されるように配置された下部パッケージと、前記上部フリップチップと下部フリップチップとを接着固定し、前記上部フリップチップ及び下部フリップチップで発生した熱を放出する熱放出接着部材と、前記上部基板と下部基板との間をモールドするモールド部材と、を含むことができる。
前記上部フリップチップは、半田バンプを介して上部基板と連結されることができ、前記下部フリップチップは、半田バンプを介して下部基板と連結されることができる。
また、前記上部基板と下部基板との間には、前記上部基板と下部基板とを電気的に連結するスタックボールが設けられることができる。
前記スタックボールは、上部フリップチップと下部フリップチップの両側にそれぞれ設けられることができ、前記モールド部材はＥＭＣモールドであることができる。
また、前記熱放出接着部材は、熱伝導係数が高いフィルム材であることができ、前記熱放出接着部材は、熱伝導係数が高いエポキシ素材であることができる。
本発明の実施形態による積層型半導体パッケージは、二つのチップを互いに対応するように実装することで、パッケージオンパッケージ構造の厚さを最小限に維持することができるため、よりスリムなモバイルを具現することができる効果がある。
また、チップのモールディングのためのモールド工程で発生する反り不良を改善することで、製品の信頼性が確保される効果がある。
本発明の実施形態による積層型半導体パッケージの製造過程を示した例示図である。 本発明の実施形態による積層型半導体パッケージの製造過程を示した例示図である。 本発明の実施形態による積層型半導体パッケージの製造過程を示した例示図である。 本発明の実施形態による積層型半導体パッケージの製造過程を示した例示図である。 本発明の実施形態による積層型半導体パッケージの製造過程を示した例示図である。 本発明の実施形態による積層型半導体パッケージの熱放出過程を示した例示図である。
以下、本発明の実施形態による積層型半導体パッケージの好ましい実施形態を添付図面を参照して詳細に説明すると次のとおりである。
図１ａから図１ｅは本発明の実施形態による積層型半導体パッケージの製造過程を示した例示図であり、図２は本発明の実施形態による積層型半導体パッケージの熱放出過程を示した例示図である。
図示されたように、本発明の実施形態による積層型半導体パッケージ１００は、上部フリップチップ１６が実装された上部パッケージ１０と、下部フリップチップ２６が実装された下部パッケージ２０と、上部フリップチップ１６と下部フリップチップ２６とを接着固定する熱放出接着部材３０と、上部基板１２と下部基板２２との間をモールドするモールド部材５０と、を含む。
上部パッケージ１０は、上部基板１２の表面に半田バンプ１４を構成した後、半田バンプ１４に上部フリップチップ１６を載置してリフロー工程を行うことにより形成される。
上部フリップチップ１６は、半田バンプ１４を介して上部基板１２と電気的に連結されることができるメモリやＣＰＵなどの様々な形態のチップであることができる。
下部パッケージ２０は、上部パッケージ１０と同様に、下部基板２２の表面に半田バンプ２４を構成した後、半田バンプ２４に下部フリップチップ２６を載置してリフロー工程を行うことにより形成される。
下部フリップチップ２６は、半田バンプ２４を介して下部基板２２と電気的に連結されることができるメモリやＣＰＵなどの様々な形態のチップであることができる。
上記のように上部パッケージ１０及び下部パッケージ２０をそれぞれの工程により製造した後、上部フリップチップ１６を回転させて下部フリップチップ２６と密着させる。
この際、上部フリップチップ１６と下部フリップチップ２６との間には、それらを接着させるとともに、それから発生する熱を外部に放出することができるように、熱放出接着部材３０が挿入される。
熱放出接着部材３０は、熱伝導係数が高いフィルム材またはエポキシ素材で製造されることができる。即ち、熱放出接着部材３０は、上部フリップチップ１６及び下部フリップチップ２６を固定するとともに、それから発生する熱を吸収した後、熱伝導によって熱をさらに基板の外部に放出する役割をする。
また、上部フリップチップ１６と下部フリップチップ２６との間にはスタックボール（Ｓｔａｃｋ Ｂａｌｌ）４０が構成されて、上部基板１２と下部基板２２とを電気的に連結する。
スタックボール４０が上部パッケージ１０または下部パッケージ２０のうち何れか一つに構成された後、上部パッケージ１０を回転させて下部パッケージ２０と密着させた状態でリフロー工程を行うことにより、上部基板１２と下部基板２２とが連結される。
スタックボール４０を介して上部基板１２と下部基板２２とが電気的に連結された後、上部パッケージ１０と下部パッケージ２０との間にモールド部材５０が注入される。モールド部材５０はＥＭＣモールドであり、ＥＭＣモールドは、通常の名称であるためこれについての詳細な説明は省略する。
モールド部材５０が注入されて上部パッケージ１０と下部パッケージ２０とが一体化されると、電子装置のボードに実装されるように、半田ボール６０がさらに設けられることができる。
上記のように構成された本発明の実施形態による積層型半導体パッケージ１００は、上部フリップチップ１６と下部フリップチップ２６とが熱放出接着部材３０により固定され、モールド部材５０が上部基板１２と下部基板２２との間に注入されているため、強固な固定状態が維持される。
上部フリップチップ１６及び下部フリップチップ２６が電子装置に実装された状態で作動が開始すると、作動と同時に上部フリップチップ１６及び下部フリップチップ２６が発熱し始める。
図２に図示されたように、熱放出接着部材３０の熱伝導係数が上部フリップチップ１６及び下部フリップチップ２６より高いため、上部フリップチップ１６及び下部フリップチップ２６で発生した熱は熱放出接着部材３０により吸収される。
熱を吸収した熱放出接着部材３０は、さらに上部フリップチップ１６及び下部フリップチップ２６を介して熱を伝導させ、上部フリップチップ１６及び下部フリップチップ２６は半田バンプ１４、２４に熱を伝導させる。
このように熱が伝導された半田バンプ１４、２４は、上部基板１２及び下部基板２２にさらに熱を伝導させることで、上部フリップチップ１６及び下部フリップチップ２６で発生した熱を放熱することができる。
この際、上部フリップチップ１６及び下部フリップチップ２６で発生した熱の全部が熱放出接着部材３０に伝導されるのではなく、一部は半田バンプ１４、２４に伝導されて上部基板１２及び下部基板２２に伝導される。
したがって、本発明の積層型半導体パッケージ１００は、それぞれ別にモールドして積層することで一体化させていた従来のパッケージ構造を、一回のモールド工程で形成することができるため、作業工程を短縮することができ、電子装置のボードに実装時、上部パッケージ１０及び下部パッケージ２０で発生する反り不良を効果的に低減することができる。
以上、本発明の実施形態による積層型半導体パッケージについて説明したが、本発明はこれに限定されず、当業者であればその応用及び変形が可能である。
１０ 上部パッケージ
１２ 上部基板
１４ 半田バンプ
１６ 上部フリップチップ
２０ 下部パッケージ
２２ 下部基板
２４ 半田バンプ
２６ 下部フリップチップ
３０ 熱放出接着部材
４０ スタックボール
５０ モールド部材
６０ 半田ボール
１００ 半導体パッケージ

Claims (8)

  1. 上部基板に上部フリップチップが実装された上部パッケージと、
    下部基板に下部フリップチップが実装され、前記上部フリップチップと下部フリップチップが密着されるように配置された下部パッケージと、
    前記上部フリップチップと下部フリップチップとを接着固定し、前記上部フリップチップ及び下部フリップチップで発生した熱を放出する熱放出接着部材と、
    前記上部基板と下部基板との間に注入されるモールド部材と、を含む積層型半導体パッケージ。
  2. 前記上部フリップチップは、半田バンプを介して上部基板と連結される、請求項１に記載の積層型半導体パッケージ。
  3. 前記下部フリップチップは、半田バンプを介して下部基板と連結される、請求項１に記載の積層型半導体パッケージ。
  4. 前記上部基板と下部基板との間には、前記上部基板と下部基板とを電気的に連結するスタックボールが設けられる、請求項１に記載の積層型半導体パッケージ。
  5. 前記モールド部材はＥＭＣモールドである、請求項１に記載の積層型半導体パッケージ。
  6. 前記熱放出接着部材は、熱伝導係数が高いフィルム材である、請求項１に記載の積層型半導体パッケージ。
  7. 前記熱放出接着部材は、熱伝導係数が高いエポキシ素材である、請求項１に記載の積層型半導体パッケージ。
  8. 前記下部基板には、電子装置のボードに実装されるように半田ボールが設けられる、請求項１に記載の積層型半導体パッケージ。
JP2013236583A 2012-11-26 2013-11-15 積層型半導体パッケージ Pending JP2014107554A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120134493A KR20140067359A (ko) 2012-11-26 2012-11-26 적층형 반도체 패키지
KR10-2012-0134493 2012-11-26

Publications (1)

Publication Number Publication Date
JP2014107554A true JP2014107554A (ja) 2014-06-09

Family

ID=50772530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013236583A Pending JP2014107554A (ja) 2012-11-26 2013-11-15 積層型半導体パッケージ

Country Status (3)

Country Link
US (1) US20140145323A1 (ja)
JP (1) JP2014107554A (ja)
KR (1) KR20140067359A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016529716A (ja) * 2014-07-07 2016-09-23 インテル アイピー コーポレーション パッケージオンパッケージ積層マイクロ電子構造体
WO2018235522A1 (ja) * 2017-06-23 2018-12-27 株式会社村田製作所 電子部品装置
JP2021009998A (ja) * 2019-07-02 2021-01-28 オリエント セミコンダクター エレクトロニクス，リミテッドＯｒｉｅｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｌｉｍｉｔｅｄ 半導体パッケージおよびその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI654723B (zh) * 2015-02-06 2019-03-21 矽品精密工業股份有限公司 封裝結構之製法
KR102328997B1 (ko) * 2020-04-21 2021-11-18 삼성전기주식회사 방열부를 갖는 전자 소자 모듈 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
US7675151B1 (en) * 2005-06-01 2010-03-09 Rockwell Collins, Inc. Silicon-based packaging for electronic devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016529716A (ja) * 2014-07-07 2016-09-23 インテル アイピー コーポレーション パッケージオンパッケージ積層マイクロ電子構造体
US10211182B2 (en) 2014-07-07 2019-02-19 Intel IP Corporation Package-on-package stacked microelectronic structures
WO2018235522A1 (ja) * 2017-06-23 2018-12-27 株式会社村田製作所 電子部品装置
US11239821B2 (en) 2017-06-23 2022-02-01 Murata Manufacturing Co., Ltd. Electronic component device
JP2021009998A (ja) * 2019-07-02 2021-01-28 オリエント セミコンダクター エレクトロニクス，リミテッドＯｒｉｅｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｅｌｅｃｔｒｏｎｉｃｓ，Ｌｉｍｉｔｅｄ 半導体パッケージおよびその製造方法

Also Published As

Publication number Publication date
US20140145323A1 (en) 2014-05-29
KR20140067359A (ko) 2014-06-05

Similar Documents

Publication Publication Date Title
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US8378480B2 (en) Dummy wafers in 3DIC package assemblies
US7138706B2 (en) Semiconductor device and method for manufacturing the same
JP5387685B2 (ja) 半導体装置の製造方法
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
JP4785917B2 (ja) マルチチップモジュールの製造方法
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
US9907186B1 (en) Electronic package structure and method for fabricating the same
TW201426928A (zh) 具有在封裝間之電絕緣材料之層疊封裝（ＰｏＰ）
TWI618206B (zh) 半導體封裝結構及其製作方法
JP2011077108A (ja) 半導体装置
JP2014107554A (ja) 積層型半導体パッケージ
TWI825418B (zh) 改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案
JP7303294B2 (ja) Ｉｃパッケージ
KR101590453B1 (ko) 휨 개선을 위한 반도체 칩 다이 구조 및 방법
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US10854576B2 (en) Semiconductor device and manufacturing method thereof
TWI597787B (zh) 積體電路封裝件及封裝方法
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
TWI652783B (zh) 半導體裝置及其製造方法
JP2007142128A (ja) 半導体装置およびその製造方法
TWI553799B (zh) 半導體封裝結構
TW201343019A (zh) 系統級封裝組件、印刷電路板組件及其製作方法
JP2013157433A (ja) 半導体装置
TW201913917A (zh) 封裝結構及其製作方法