JP4329263B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4329263B2
JP4329263B2 JP2000385205A JP2000385205A JP4329263B2 JP 4329263 B2 JP4329263 B2 JP 4329263B2 JP 2000385205 A JP2000385205 A JP 2000385205A JP 2000385205 A JP2000385205 A JP 2000385205A JP 4329263 B2 JP4329263 B2 JP 4329263B2
Authority
JP
Japan
Prior art keywords
tie bar
package
lead
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000385205A
Other languages
English (en)
Other versions
JP2002184929A (ja
Inventor
修 山形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000385205A priority Critical patent/JP4329263B2/ja
Publication of JP2002184929A publication Critical patent/JP2002184929A/ja
Application granted granted Critical
Publication of JP4329263B2 publication Critical patent/JP4329263B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にプラスチックモールドパッケージの半導体装置の製造方法に関する。
【0002】
【従来の技術】
プラスチックモールドパッケージの半導体装置の外部リードのタイバーの内側には、通常、樹脂成形材料が出て固形化したリードフレーム板厚分の厚バリが残る。ことに、透明プラスチックモールドパッケージの受光素子等では、プラスチック素材自身に弾性がありバリが残りやすい。成形材料の流れ出しを防ぐために、外部リード間にタイバーとは別にダムを設けることが用いられているが、このためには金型を専用にする必要があり、モールドボディを共通にしてピン数だけを変更することはできず、効率が悪くなる。
【0003】
このタイバーの内側に厚バリが残ると、実装時に半田接続不良になったり、タイバーカット時に厚バリが垂れ下がったりし、受光素子などではバリがパッケージの受光部分に動いて特性不良を起こすなどの問題になる。また、リード加工時には垂れ下がったバリが打痕となって金型を破損させたり、リード上に打痕を作るなどの原因となる。
これを除去するためにレジンパンチを行い、そのクリアランスを小さくしてバリを完全に除く試みが行われているが、モールド金型の型ずれなどによって、パッケージ欠けの原因になるなどの問題を生じやすい。
【0004】
【発明が解決しようとする課題】
上述のごとく、従来の半導体装置、その製造方法および製造装置では、外部リード間に厚バリが残り、これが半田不良の原因になったり、金型を破損させたり、リード上の打痕の原因になったりするという問題があった。
本発明は、比較的簡単な方法でこの問題を解決して、外部リード間の厚バリが不具合を発生することがないモールドパッケージの半導体装置の製造方法の実現を課題とする。
【0006】
【課題を解決するための手段】
上記課題を達成するため、本発明は、透明樹脂モールドパッケージによって封止され、リードフレーム作成工程における外部リード間に設けられるタイバーの位置を、パッケージと前記タイバー間の距離を0.55mmよりも短く0.2mmよりも大きくして設け、リード加工時のタイバー切断工程にて、タイバーの内側のパッケージよりの樹脂バリをカットせずに前記タイバーとは分離してそのまま残すようにした。
これにより、比較的簡単に厚バリが不具合を発生することがないモールドパッケージの半導体装置の製造方法を実現することができる。
【0007】
さらにまた、前記リード加工時のタイバー切断工程にて、タイバー切断工具の反対側の下部のタイバーの内側のパッケージよりに受けを設けるようにした。
【0008】
【発明の実施の形態】
以下、本発明にかかる半導体装置の製造方法を添付図面を参照にして詳細に説明する。
【0009】
図2は、従来の半導体装置の製造方法におけるリード加工工程を示したものである。ウェーハからダイシングされた半導体チップは、ボンディングされた後に樹脂封止され、その後、このリード加工工程に入る。図2において、符号11はゲートカット工程、符号12はレジンパンチ工程、符号13はタイバーカット工程、符号14はリードカット工程である。
【0010】
プラスチックモールドパッケージの半導体装置は、一般に樹脂成形を行う金型として成形材料の供給口が1か所のコンベンショナル金型を用いたコンベンショナルモールドで成形される。このタイプのモールドは一回で製造することのできる取り個数は大きいがフレームとパッケージの間およびパッケージ上下の型ずれがどうしても大きくなり、モールド樹脂の各キャビティへの注入口であるゲート部分の樹脂が残るゲート残りが発生し、また、外部リードの間にはリードフレ
ーム板厚分の厚バリが残る。
【0011】
従来のリード加工工程では、まず、ゲート部分の樹脂を除去するゲートカット工程11が行われる。続いて、レジンパンチ工程12で、リードのタイバーの内側に残っている厚バリを取り除く。さらに、タイバーカット工程13でリードフレームのリード同士を連結して保持していたタイバーを切断して取り除き、さらにリードカット工程14でリード先端をカットする。
【0012】
従来のリード加工工程を図4の説明図で説明する。図4において、符号1はパッケージ、符号2はリード、符号3はタイバー、符号4はレジンパンチ、符号5はタイバーカットパンチである。図4(a)で示すように、従来の半導体装置では、リード2のパッケージ1から0.55mmのところから約0.4mm幅のタイバー3が設けられており、レジンパンチ工程12で図4(b)に示すようにレジンパンチ4によってパッケージ1からタイバー3までの間の厚バリが取り除かれ、その後、図4(c)に示すようにタイバー3がタイバーカットパンチ5でカットされて除去される。
【0013】
図1は、本発明の半導体装置の製造方法におけるリード加工工程を示したものである。図1で符号11はゲートカット工程、符号13はタイバーカット工程、符号14はリードカット工程であり、本発明では、図2に示した従来のリード加工工程のレジンパンチ工程12がなくなっている。
【0014】
図3は、本発明のリード加工工程の説明図である。また、図5に、本発明のパッケージとタイバーの関係を示し、図6にそれと比較して従来の場合を示した。さらに、図7に本発明の半導体装置の外観平面図を、図8に従来の半導体装置の外観平面図を示した。図3、図5、図6、図7および図8において、符号1はパッケージ、符号2はリード、符号3はタイバー、符号5はタイバーカットパンチ、符号6はタイバーカット受け、符号7はパッケージ間ダム、符号8は残った厚バリである。
【0015】
図3(a)および図5に示すように、本発明の半導体装置では、タイバー3は外側ピンの外部のパッケージ間部分を除き、図4(a)および図6に示す従来の場合よりも近付け、リード2のパッケージ1から0.2mmの距離のところから約0.4mm幅で設けられている。このため、タイバー3の内側に生じる厚バリはパッケージ1から0.2mm迄となる。実装時のリード2の半田付けの位置は、現行のタイバー3のパッケージ1から0.55mmの位置よりも外側になるので、0.2mm迄厚バリが残っていてもとくに問題とならない。したがって、0.2mm迄の厚バリを除去する必要はとくになくなり、本発明の半導体装置の製造方法では、この部分の厚バリをそのまま残すようにする。
この0.2mmという距離は、タイバー3が樹脂止めとしての機能を果たし得るに十分な距離であり、かつ、従来の0.55mmよりも短く半田付けの問題にならない位置である。
【0016】
パッケージ1相互間にはパッケージ間ダム7があるため、外側ピンの外部ではタイバー3を従来のままとする。このため、モールド金型は従来のものをそのまま変更なしで用いることができる。
【0017】
従来の製造方法では、レジンパンチ工程12で中途半端に残った厚バリは実装時などに脱落する可能性があるが、本発明のように残すことで、バリがフレーム全体の狭い範囲に密着するため、実装時に脱落する心配は全く無い。また、タイバーカット工程13でこの厚バリが垂れ下がることを防止するため、厚バリのある部分にタイバーカット受け6を設けてこれを防止するようにしている。
【0018】
図8の従来の半導体装置ではリード2間の厚バリ8を除去しているが、この方法によって、図7に示すようにリード2間の厚バリ8を完全に残し、かつ残った厚バリが不具合を発生することがない半導体装置を製造することができる。これにより、
1)リード側面のバリの管理が不要になる。
2)打痕によってリード加工金型が破損する虞がなくなる。
3)受光素子や撮像素子等の製造においては実装時にバリ脱落によって機能障害が起きることを回避することができる。
4)リード加工時の打痕管理が不要になる。
等の利点が生まれる
【0020】
【発明の効果】
以上説明したように本発明によれば、タイバーの位置をパッケージに近接して従来の0.55mmよりも短くすることで厚バリを残り易くし、かつ残った厚バリがはんだ付けの際などに不具合を発生することをなくすことができ、リード側面のバリの管理が不要で、打痕によってリード加工金型が破損する虞がなく、受光素子や撮像素子等の製造においては実装時にバリ脱落によって機能障害が起きることを回避することができ、リード加工時の打痕管理が不要な半導体装置の製造方法を実現することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法でのリード加工工程を示すフローチャート。
【図2】従来の半導体装置の製造方法でのリード加工工程を示すフローチャート。
【図3】本発明でのリード加工工程の説明図。
【図4】従来のリード加工工程の説明図。
【図5】本発明のリード加工時でのパッケージとタイバーの位置関係を示す説明図。
【図6】従来でのリード加工時でのパッケージとタイバーの位置関係を示す説明図。
【図7】導体装置の外観を示す平面図。
【図8】従来の半導体装置の外観を示す平面図。
【符号の説明】
1…パッケージ、2…リード、3…タイバー、4…レジンパンチ、5…タイバーカットパンチ、6…タイバーカット受け、7…パッケージ間ダム、8…残った厚バリ、11…ゲートカット工程、12…レジンパンチ工程、13…タイバーカット工程、14…リードカット工程。

Claims (2)

  1. 透明樹脂モールドパッケージによって封止され、
    リードフレーム作成工程における外部リード間に設けられるタイバーの位置を、パッケージと前記タイバー間の距離を0.55mmよりも短く0.2mmよりも大きくして設け、リード加工時のタイバー切断工程にて、タイバーの内側のパッケージよりの樹脂バリをカットせずに前記タイバーとは分離してそのまま残すようにした半導体装置の製造方法。
  2. 前記リード加工時のタイバー切断工程にて、タイバー切断工具の反対側の下部のタイバーの内側のパッケージよりに受けを設けるようにした請求項1に記載の半導体装置の製造方法。
JP2000385205A 2000-12-19 2000-12-19 半導体装置の製造方法 Expired - Fee Related JP4329263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000385205A JP4329263B2 (ja) 2000-12-19 2000-12-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000385205A JP4329263B2 (ja) 2000-12-19 2000-12-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002184929A JP2002184929A (ja) 2002-06-28
JP4329263B2 true JP4329263B2 (ja) 2009-09-09

Family

ID=18852515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000385205A Expired - Fee Related JP4329263B2 (ja) 2000-12-19 2000-12-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4329263B2 (ja)

Also Published As

Publication number Publication date
JP2002184929A (ja) 2002-06-28

Similar Documents

Publication Publication Date Title
JPH0362561A (ja) リード・フレームと集積回路を組立てる方法
JPH10284525A (ja) 半導体装置の製造方法
KR100244966B1 (ko) 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치
US20100213586A1 (en) Semiconductor package and manufacturing method thereof
JP4329263B2 (ja) 半導体装置の製造方法
JP3179003B2 (ja) Tsopまたはutsopのような超薄型半導体パッケージの成形装置および成形方法
KR200276092Y1 (ko) 리드프레임의 패들 절단용 프레스 장치
JP2004103823A (ja) 半導体装置の製造方法
JP2531088B2 (ja) 半導体装置およびその製造方法
JP2532490B2 (ja) 樹脂封止形半導体装置の製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR100693755B1 (ko) 반도체 패키지 제조용 리드프레임 구조
JPH08274236A (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPH02205060A (ja) 半導体装置用リードフレーム
JPH07297339A (ja) 半導体装置及びその製造方法
JPH11317484A (ja) リードフレーム及びそれを用いたパッケージ方法
KR0145766B1 (ko) 반도체 패키지 및 그 제조방법
JPH02205061A (ja) リードフレーム
JPH0622266B2 (ja) 半導体装置及びその製造方法
KR100687067B1 (ko) 패키지 균열 방지용 더미 리드를 가지는 리드 프레임과그를 이용한 반도체 칩 패키지
JP2005150126A (ja) リードフレームおよびそれを用いた樹脂封止半導体装置の製造方法
JPH07142659A (ja) 電子部品用リードフレームの切断装置
JPH0493057A (ja) 電子部品用リードフレーム及びこれを用いた電子部品の製造方法
JPH10125841A (ja) 半導体装置のリードフレーム
JPH03248451A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees