KR0145766B1 - 반도체 패키지 및 그 제조방법 - Google Patents
반도체 패키지 및 그 제조방법Info
- Publication number
- KR0145766B1 KR0145766B1 KR1019940018433A KR19940018433A KR0145766B1 KR 0145766 B1 KR0145766 B1 KR 0145766B1 KR 1019940018433 A KR1019940018433 A KR 1019940018433A KR 19940018433 A KR19940018433 A KR 19940018433A KR 0145766 B1 KR0145766 B1 KR 0145766B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat sink
- semiconductor package
- lead frame
- exposed
- package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
반도체 패키지에 있어서, 트랜스퍼 몰딩시 히트 싱크에 플래쉬가 생기는 문제점을 해결하기 위하여, 리드 프레임 히트 싱크 노출부 주위에 그루브를 형성하고, 리드 프레임의 연결부 선단을 절단하여 각각의 리드 프레임을 분리한 후, 절단된 리드 프레임을 트랜스퍼 몰딩한 반도체 패키지를 구현함으로써, 반도체 패키지의 외관 불량을 방지하여 신뢰성을 높이고, 불필요한 디플래쉬 공정을 생략할 수 있도록 하여 공정을 단순화하였다. 따라서, 플래쉬가 방지되는 반도체 패키지 및 그 제조 방법을 히트 싱크를 갖는 방열소자가 내장되는 반도체 기기에 다양하게 적용될 수 있다.
Description
제 1 도는 종래 기술에 따른 리드 프레임을 나타낸 평면도,
제 2 도는 제 1 도의 리드 프레임을 이용한 반도체 패키지를 나타낸 사시도.
제 3 도 (a),(b) 및 제 4 도 (a),(b)는 종래 기술에 따른 반도체 패키지용 리드 프레임의 제조방법을 설명하기 위한 단면개략도,
제 5 도는 (a),(b) 및 (c)는 이 발명에 따른 반도체 패키지용 리드 프레임의 제조방법을 설명하기 위한 단면개략도,
제 6 도는 제 5 도의 제조방법에 따른 이 발명의 반도체 패키지를 나타낸 사시도이다.
이 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 리드 프레임의 표면 노출된 히트 싱크의 상부 둘레에 요홈을 형성함으로써 플래쉬의 발생을 억제하는 반도체 패키지 및 그 제조방법에 관한 것이다.
최근들어 전자기기의 소형화, 박형화, 경량화가 요구되는 추세에 따라 고밀도의 소형 및 박형의 패키지(package)개발이 요구되고 있으며, 패키지의 몰딩부재로 EMC(Epoxy Molding Compound)등의 플라스틱 부재가 많이 이용되고 있다.
일반적으로 실리콘 반도체는 단결정으로 성장된 실리콘 잉곳을 다이아몬드 톱이나 레이져를 이용하여 얇은 조각으로 절단하고, 절단된 웨이퍼 표면에 설계된 반도체 회로를 형성한다. 이렇게 회로가 형성된 기판을 패키지 상에 실장하기 위해서 회로가 형성되지 않은 뒷면을 원하는 두께로 래핑기계를 사용하여 백래핑(back lapping)하게 된다.
이때 발생되는 실리콘 더스트로부터 반도체 회로를 보호하기 위해 실리콘 웨이퍼 앞면에 보호 테이프를 부착하게 된다. 모든 공정이 끝나고 리드와 반도체 칩을 전기적으로 연결하는 와이어 본딩(wire bonding)을 하기 위해 기판 앞면의 보호 테이프를 제거하는 공정을 거친다. 와이어 본딩이 끝난 후 EMC 등으로 반도체 패키지를 몰딩하여 인쇄회로기판(PCB;Printed Circuit Board)에 실장하게 된다.
몰딩된 패키지는 실장하기에 앞서 주석이나 납의 도금 또는 납땜 공정을 거치며, 이 도금등의 전단계로서 디플래쉬는 매우 중요하다. 디플래쉬 공정에서 적절히 제거되지 못한 플래쉬가 리드 표면에 남아 있게 되면 도금이나 납땜에서 예외없이 불량이 발생되기 때문이다. 이 발명은 이 디플래쉬 공정의 개선에 관한 것이다.
EMC를 몰딩 부재로 사용하기 시작한 이래 지금까지, 디플래쉬 공정은 크게 건식 방법(Dry Method)과 습식방법(Wet Method)으로 행하여져 왔다.
건식으로는 살구씨 가루나 플라스틱 입자를 압축공기의 노즐로 분사시켜 몰딩된 자재의 디플래쉬할 부분을 때려줌으로써 기계적 방법으로 용액 넘침을 제거하는 방법이다. 이 방법은 세척 공정이 뒤따르는 단점이 있다.
습식은 주로 화학적인 방법을 사용하는 것과 물을 분사하는 방법이 있다. 리드 프레임(lead frame)이 두꺼운 경우, 엠-파이롤(M-Pyrol)이라는 화학약품을 가열하여 그 속에 몰딩된 반도체 패키지를 담가서 용액 넘침 등으로 인하여 몰딩 부재 표면에 잔류한 플라스틱을 제거한다. 염산이나 화학적으로 처리하는 방법도 있으며 효과도 우수하다.
그러나, 이들 화학적 방법은 공해가 심하여 사용에 제한이 있고, 리드 프레임의 두께가 얇은 경우에는 적용할 수 없는 문제점이 있다. 그 외에 물로서 고압으로 분사하여 디플래쉬하는 방법도 있으며, 건조 공정이 뒤따라야 하는 문제점이 있는 반면에 공해가 거의 없고 사후 처리가 용이하다는 등의 장점이 있기 때문에 최근에는 이 습식 방법이 주로 사용되고 있다.
제 1 도는 종래 기술에 따른 리드 프레임을 나타낸 평면도이다.
제 1 도를 참조하면, 종래의 리드 프레임(10)은 크게 다이 패드(11)와 리드(12)를 포함하며, 다이패드를 겸한 히트 싱크(11; 이하, 히트 싱크라 한다)에는 반도체 실장부(13)와 방열을 위해 부착하기 위한 관통공(14)이 형성되어 있고, 리드(12)는 내부 리드(16)와 외부 리드(17)로 이루어져 있다.
또한, 내부 리드(16)의 선단에는 반도체 칩과 와이어 본딩을 하기 위한 패드(18)가 형성되고 히트 싱크(11)와 연결된 리드는 단차(19)를 가지고 절곡되어 있으며, 내부 리드(16) 및 외부 리드(17) 사이에는 댐바(21)가 형성되어 있고, 외부리드(17)의 선단은 외부 리드(17)의 변형을 방지하기 위하여 지지바(22)가 연결되어 있다.
전술된 바와 같은 1조의 리드 프레임(10)은 히트 싱크(11)의 선단이 서로 맞대어진 연결부(15)에 의해 상하로 한쌍을 이루고, 연결부(15)를 절단하여 분리시킨다. 리드 프레임(10)의 좌우로는 댐바(21) 및 지지바(22)에 의해 각각의 히트 싱크(11)의 리드들(12)끼리 서로 연쇄적으로 연결되어 있다.
제 2 도는 제 1 도의 리드 프레임을 이용한 종래의 반도체 패키지를 나타낸 사시도이다.
제 2 도를 참조하면, 종래의 고열을 방출하는 반도체 패키지(20)는 몰딩된 수지(23)의 표면에 히트 싱크(11)의 뒷면(34)이 노출되어 있고, 패키지(20)의 하부에는 인쇄회로기판에 실장을 위한 3개의 리드(12)가 돌출되어 있다.
또한, 히트 싱크(11)의 외곽 및 관통공(14)의 외곽에는 수지(23)의 몰딩 시에 발생하는 플래쉬(24; flash)가 형성되어 있다. 즉, 히트 싱크(11)는 몰딩 수지(23)의 표면에 일부가 노출되거나 전부가 노출되며, 리드 프레임의 형상 및 수지의 조건에 따라 히트 싱크(11)가 노출된 표면(34)의 가장자리에 수지가 새어나와 부착된다.
제 3 도 (a) 및 (b)는 종래 기술에 따른 반도체 패키지 제조방법을 설명하기 위한 단면개략도이다.
제 3 도 (a)를 참조하면, 히트 싱크(11)의 노출 표면(34)을 하부로 향하게 하고 리드(12)쪽을 상부에 있게 한 상태에서 하부 다이(13)의 중앙에 히트 싱크의 연결부(15)가 오도록 하여 상부로부터 펀치(35)로 절단한다.
제 3 도 (b)를 참조하면, 리드 프레임 연결부의 절단된 형상은 크게 세부분으로 나누어진다. 상부로부터 초기에 펀치에 의해 압력을 받아 연결부의 상부 선단에 형성되고, 금속 재질의 소성(塑性)으로 인해 둥근 단면을 갖는 라운드부(31)와, 펀치에 의해 실질적으로 절단된 면을 나타내며 연결부의 중간에 형성되는 절단부(32)와, 연결부의 최하단에서 펀치의 압력에 의해 무너져 뾰족하게 돌출된 버어(33;burr)로 구분된다.
이 경우에는 히트 싱크(11)의 상부에는 선단이 라운드부(31)로 되어 있지만, 히트 싱크(11)가 실제로 패키지의 표면에 노출되는 하부 선단에는 버어(33)가 형성되어 있으므로 제 2 도와 같은 패키지의 몰딩 시에 버어(33)는 외부로의 수지 누출을 막는 댐 역할을 하므로 수지가 밖으로 세지 않게 되어 플래쉬가 발생할 염려가 없는 장점이 있다. 그러나, 이 경우에는 리드(12)와 히트 싱크(11)의 두께 차이로 인해 펀치(35)로 절단시에 하부 다이(13)에 지탱되는 면이 노출 표면(34)이므로 생산의 안정성이 떨어져 결국 리드 프레임의 제작비용이 많이 드는 문제점이 있다.
제 4 도 (a) 및 (b)는 종래 기술에 따른 반도체 패키지의 다른 제조방법을 설명하기 위한 단면개략도이다.
제 4 도 (a)를 참조하면, 히트 싱크(11)는 노출 표면(34)을 상부로 향하게 하고, 리드(12)쪽을 하부에 있게 한 상태에서 하부 다이(13)의 중앙에 히트싱크의 연결부(15)가 오도록 하여 상부로부터 펀치(35)로 절단한다.
제 4 도 (b)를 참조하면, 리드 프레임 연결부의 절단된 형상은 크게 세부분으로 나누어진다. 히트 싱크의 노출 표면(34)쪽 선단에 둥근 단면을 갖는 라운드부(31)가 형성되고, 펀치에 의해 실질적으로 절단된 절단부(32)와, 연결부의 최하단에 돌출된 버어(33)가 형성된다.
전술된 바와 같이 절단된 리드 프레임은 트랜스퍼 몰딩시에 리드(12)쪽으로부터 수지를주입하여 히트 싱크(11)쪽으로 수지가 이동하고, 최종적으로 히트 싱크(11)의 선단에 형성된 라운드부(31)에 도달하게 된다. 이때, 선단의 둥근 형상을 갖는 라운드부(31)는 흘러 들어오는 수지의 장벽으로서의 역할을 하지 못하고 수지를 노출 표면(34)으로 누출시키게 된다. 따라서, 플래쉬를 제거하는 별도의 후처리 공정이 필요하게 된다.
이 경우에는 리드 프레임의 제작비용이 적게 들고, 하부 다이(13)에 지탱되는 리드 프레임의 하면이 편평하여 제작하기 용이한 장점이 있는 반면에, 히트 싱크(11)가 실제로 패키지의 표면에 노출되는 상부의 선단은 둥근 형상의 단면을 가지므로 제 2 도와 같은 패키지의 몰딩 시에 수지가 누출되어 플래쉬가 발생하게 되어 패키지의 외관 불량이 발생하고, 히트싱크의 방열효과가 떨어지는 문제점이 있다.
따라서, 이 발명은 전술된 종래 기술에 따른 제반 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 발열 소자의 히트 싱크에 발생하는 플래쉬를 방지하고 고신뢰성을 보장할 수 있는 반도체 패키지 및 그 제조방법을 제공함에 있다.
이 발명에 따른 반도체 패키지의 특징은 수지로 트랜스퍼 몰딩되는 반도체 패키지에 있어서 수지의 일측면에 노출된 면을 가지며, 노출된 면의 외곽에 생기는 플래쉬의 발생을 억제하기 위한 그루브가 형성된 점에 있다.
이 발명에 따른 반도체 패키지의 제조방법의 특징은, 외부에 노출될 히트 싱크의 하부면의 외곽에 그루브가 형성된 리드 프레임을 준비하는 단계와, 히트 싱크의 상부면에 반도체 칩을 부착하고, 반도체 칩과 리드 프레임을 전기적으로 연결하는 단계 그리고 반도체 칩과, 히트 싱크를 포함한 전기적 연결부분을 몰딩하되 히트 싱크의 하부면이 외부에 노출되게 트랜스퍼 몰딩하는 단계를 포함하며, 외부에 노출된 히트 싱크의 하부면에 그루브가 형성되어 있어 트랜스퍼 몰딩하는 단계에서 히트 싱크의 하부면에 생기는 플래쉬의 발생을 억제하는 점에 있다.
이하, 이 발명에 따른 반도체 패키지 및 그 제조방법에 따른 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명한다.
제 5 도 (a), (b) 및 (c)는 이 발명에 따른 반도체 패키지 제조방법을 설명하기 위한 단면개략도이다.
먼저, 제 5 도 (a)와 같이 히트 싱크(11)가 노출되는 노출 표면(34)의 중앙에 형성된 연결부(15)의 양쪽 선단에 절단시의 중근 단면 형상을 방지하기 위한 그루브(51; groove)를 형성한다.
이어서, 제 5 도 (b)와 같이 히트 싱크(11)의 노출 표면(34)을 상부로 향하게 하여 리드(12)쪽을 하부에 있게한 상태에서 하부 다이(13)의 중앙에 히트싱크의 연결부(15)가 오도록 하여 상부로부터 펀치(35)로 절단한다.
제 5 도 (c)를 참조하면, 리드 프레임 연결부의 절단된 형상은 크게 세부분으로 나누어진다. 상부로부터 초기에 펀치에 의해 압력을 받아 연결부의 상부선단에 형성된 쐐기형 단면을 갖고 원래의 형상보다 끝이 무뎌진 그루브(51)와, 펀치에 의해 실질적으로 절단된 면을 나타내며 연결부의 중간에 형성되는 절단부(52)와, 연결부의 최하단에서 펀치의 압력에 의해 무뎌져 뾰족하게 돌출된 버어(53)로 구분된다.
이상과 같이 절단된 각각의 리드 프레임은 히트 싱크(11)의 반도체 실장부에 발열 소자인 반도체 칩을 실장하고, 반도체 칩과 리드(12)를 전기적으로 연결한 상태에서, 반도체 칩과, 히트 싱크를 포함한 전기적 연결 부분을 EMC 등의 열경화성 수지로 트랜스퍼 몰딩된 다음, 댐바를 절단하고 전기적 시험을 거침으로써 반도체 패키지의 제조가 완료된다. 이때, 히트 싱크(11)의 하부면이 노출되게 트랜스퍼 몰딩 공정이 진행된다.
제 6 도는 제 5 도의 제조방법에 따른 이 발명의 반도체 패키지를 나타낸 사시도이다.
제 6 도를 참조하면, 이 발명에 따른 고열을 방출하는 반도체 패키지(60)는 몰딩된 수지(23)의 표면에 그루브(51)가 형성된 히트 싱크(11)의 뒷면(34)이 노출되어 있고, 패키지(60)의 하부에는 인쇄회로기판에 실장을 위한 3개의 리드(12)가 돌출되어 있다.
또한, 히트 싱크(11)의 외곽에는 그루브(51)가 형성되어 있기 때문에 수지의 몰딩 시에 발생하는 플래쉬가 형성되어 있지 않다.
이상과 같이 이 발명에서는 히트 싱크(11)가 실제로 패키지(60)의 표면에 노출되는 상부 선단 테두리에는 쐐기형의 그루브(51)가 형성되어 있으며, 그루브(51)는 패키지(60)의 몰딩 시에 외부로의 수지 누출을 막는 댐 역할을 하므로 수지가 밖으로 세지 않게 되어 플래쉬가 발생할 염려가 없을 뿐만 아니라, 그루브(51)의 표면이 몰딩된 수지(23)의 수평면과 일치하므로 편평한 패키지를 제작할 수 있는 이점이 있다.
따라서, 외관 불량이 생기지 않으므로 패키지의 신뢰성이 향상되고, 히트 싱크의 방열효과가 커질뿐만 아니라, 별도의 디플래쉬 공정이 필요없으므로 공정이 간단해지는 효과가 있다.
Claims (2)
- 수지로 트랜스퍼 몰딩되는 반도체 패키지에 있어서, 상가 수지의 일측면에 노출된 면을 갖고 있으며, 상기 노출된 면의 외곽에 생기는 플래쉬의 발생을 억제하기 위한 그루브가 형성된 히트 싱크를 갖는 것을 특징으로 하는 반도체 패키지.
- 반도체 패키지의 제조방법에 있어서, 외부에 노출된 히트 싱크의 하부면의 외곽에 그루브가 형성된 리드 프레임을 준비하는 단계와; 상기 히트 싱크의 상부면에 반도체 칩을 부착하고, 상기 반도체 칩과 리드 프레임을 전기적으로 연결하는 단계; 및 상기 반도체 칩과 , 히트 싱크를 포함한 전기적 연결부분을 몰딩하되 상기 히트 싱크의 하부면이 외부에 노출되게 트랜스퍼 몰딩하는 단계;를 포함하며, 외부에 노출된 상기 히트 싱크의 하부면에 그루브가 형성되어 있어 상기 트랜스퍼 몰딩하는단계에서 상기 히트 싱크의 하부면에 생기는 플래쉬의 발생을 억제하는 것을 특징으로 하는 반도체 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940018433A KR0145766B1 (ko) | 1994-07-28 | 1994-07-28 | 반도체 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940018433A KR0145766B1 (ko) | 1994-07-28 | 1994-07-28 | 반도체 패키지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960005977A KR960005977A (ko) | 1996-02-23 |
| KR0145766B1 true KR0145766B1 (ko) | 1998-08-01 |
Family
ID=19389132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940018433A KR0145766B1 (ko) | 1994-07-28 | 1994-07-28 | 반도체 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0145766B1 (ko) |
-
1994
- 1994-07-28 KR KR1019940018433A patent/KR0145766B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR960005977A (ko) | 1996-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4086202B2 (ja) | 半導体装置の製造方法 | |
| US9425165B2 (en) | Method of manufacturing semiconductor device | |
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| KR101216509B1 (ko) | 단자의 측부 도금 레이저 처리 | |
| JP3685792B2 (ja) | リードフレームの製造方法 | |
| US7682874B2 (en) | Chip scale package (CSP) assembly apparatus and method | |
| US7205658B2 (en) | Singulation method used in leadless packaging process | |
| EP3440697B1 (en) | Flat no-leads package with improved contact leads | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| KR0145766B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH05144865A (ja) | 半導体装置の製造方法と製造装置 | |
| JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
| JPH08250523A (ja) | 半導体装置の製造方法 | |
| JP2000164759A (ja) | プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品 | |
| JPH0936157A (ja) | 半導体パッケージの成形装置および成形方法 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| KR940006580B1 (ko) | 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법 | |
| KR19980027397A (ko) | 버틈 리드 패키지의 제조방법 | |
| JPH10144713A (ja) | モールド方法および装置ならびに半導体装置 | |
| KR100209763B1 (ko) | 반도체 패키지의 제조방법 | |
| KR19990084789A (ko) | 반도체 패키지 제조방법 | |
| KR0167276B1 (ko) | 비엘피 패키지 및 그 제조방법 | |
| KR200337333Y1 (ko) | 반도체 패키지 제조시의 히트 스프레드 유동방지구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 17 |