JP4285309B2 - 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法 - Google Patents

電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法 Download PDF

Info

Publication number
JP4285309B2
JP4285309B2 JP2004117618A JP2004117618A JP4285309B2 JP 4285309 B2 JP4285309 B2 JP 4285309B2 JP 2004117618 A JP2004117618 A JP 2004117618A JP 2004117618 A JP2004117618 A JP 2004117618A JP 4285309 B2 JP4285309 B2 JP 4285309B2
Authority
JP
Japan
Prior art keywords
resin sheet
electronic component
bonded
module
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004117618A
Other languages
English (en)
Other versions
JP2005303031A (ja
Inventor
郁久 後藤
法人 塚原
大輔 櫻井
正浩 小野
和宏 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004117618A priority Critical patent/JP4285309B2/ja
Publication of JP2005303031A publication Critical patent/JP2005303031A/ja
Application granted granted Critical
Publication of JP4285309B2 publication Critical patent/JP4285309B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、電子回路モジュールと多層電子回路モジュールおよびそれらの製造方法に関し、特に複数個のメモリーチップを多段に重ねるスタックＩＣモジュール、メモリーカードや、複数の半導体素子、コンデンサ、抵抗等を１つの基板に実装したマルチチップモジュールに関する。
従来、チップ部品等の小型の電子部品を樹脂基板上に搭載して形成される部品搭載基板は、各種の電子機器において広く使用されている。また、近年の各種電子機器に対する小型軽量化の要請によって、これらの部品搭載基板はより小型で、かつより多くの電子部品や素子を高密度に搭載することが強く望まれている。
そこで電子部品の実装密度を向上させる方法として、特許文献１には電子部品を内蔵した樹脂基板を積層する方法が示されている。図２３は、その積層樹脂基板の断面図である。この積層樹脂基板１は、３つの部品内蔵基板１Ａ、１Ｂ、１Ｃを厚み方向に重ね合わせた三層構造となっている。
この各部品内蔵基板１Ａ、１Ｂ、１Ｃは、導通性貫通孔であるスルーホール２Ａを有するシート状の樹脂基板２に、半導体素子等の平板状電子部品３およびコンデンサ等の小型電子部品４を、加熱加圧して埋め込み形成される。また配線層５が、樹脂基板２の表面に露出した平板状電子部品３の片面の電極端子３Ａ、および小型電子部品４の電極端子４Ａと接続するように形成されている。そして、このような構成の部品内蔵基板１Ａ、１Ｂ、１Ｃを重ね合わせて結合させ、スルーホール２Ａにより互いに電気的に導通させることにより、積層樹脂基板１は形成されている。
特開２００２−２８０７４４号公報
上述したように、樹脂基板内に電子部品を内蔵するには、シート状の樹脂基板に電子部品を加熱加圧して埋め込んでいる。このとき、電子部品には大きな押圧力が加わるが、電子部品はこの押圧時の押圧力に耐えるだけの強度が必要である。
一方、積層樹脂基板を更に薄型化するためには、樹脂基板内に実装する電子部品をより薄いものにする必要がある。しかし、電子部品を更に薄くすれば、上述のように樹脂基板内に電子部品を押圧し、埋設する際に加わる大きな押圧力によって、電子部品にひび割れや破損、または特性変動等の損傷を受ける可能性が高くなるという課題があった。
本発明は上記課題を解決するためになされたもので、樹脂基板内に実装される電子部品を薄くしても、樹脂基板内に押圧し、埋設される際に加わる押圧力によって電子部品が損傷を受けることを少なくした電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法を提供することを目的とする。
本発明の多層電子回路モジュールは、少なくとも一方の面に電極端子が形成された２個の電子部品を一対として、電子部品の他方の面同士を接着して一体化した接合電子部品と、電極端子の表面を露出させる形状に接合電子部品を埋設した第１の樹脂シートと、第１の樹脂シートの両表面に露出させた電極端子にそれぞれ接続する配線層と、第１の樹脂シートの両表面に形成された配線層間を接続する貫通導体部とを有する第１のモジュールユニットを複数積層し、積層する第１のモジュールユニット同士はそれぞれの貫通導体部を介して配線層間が接続されている多層電子回路モジュールであって、多層電子回路モジュールは折り曲げ部を有し、折り曲げ部の厚みは折り曲げ部以外の厚みより薄い構成である。
このような構成により、薄型の電子部品を立体的に積層することができるため、より高密度な実装が可能となり、また、厚みの薄い部分は折り曲げやすいため、その部分を中心に簡単に折り曲げることができる。
また本発明の多層電子回路モジュールは、少なくとも一方の面に電極端子が形成された２個の電子部品を一対として、電子部品の他方の面同士を接着して一体化した接合電子部品、電極端子の表面を露出させる形状に接合電子部品を埋設した第１の樹脂シート、第１の樹脂シートの両表面に露出させた電極端子にそれぞれ接続する配線層および第１の樹脂シートの両表面に形成された配線層間を接続する貫通導体部を有する第１のモジュールユニットと、少なくとも一方の面に電極端子が形成された平板状電子部品および電極端子の表面を露出させる形状に平板状電子部品を埋設した第２の樹脂シートを有する第２のモジュールユニットとをそれぞれ少なくとも一層積層し、積層する第１のモジュールユニットと第２のモジュールユニットとは貫通導体部を介して接続されている多層電子回路モジュールであって、多層電子回路モジュールは折り曲げ部を有し、折り曲げ部の厚みは折り曲げ部以外の厚みより薄い構成である。
このような構成により、接合電子部品を備えた第１のモジュールユニットと、平板状電子部品を備えた第２のモジュールユニット、すなわち厚みの異なるモジュールユニット間の接続もでき、接続するモジュールユニットの選択範囲が広がり、また、厚みの薄い部分は折り曲げやすいため、その部分を中心に簡単に折り曲げることができる。
また本発明の多層電子回路モジュールの折り曲げ部は、多層電子回路モジュールの端部に位置し、折り曲げ部に外部機器と接続するための端子部を備えた構成としてもよい。このような構成により、端子部で外部機器と接続する構成とできるので、多層電子回路モジュールはその端部を折り曲げて容易に実装できる。
また本発明の多層電子回路モジュールの貫通導体部は、接合電子部品よりも軟質の導電体材料からなる構成としてもよい。このような構成により、貫通導体部は容易に押し延ばされ、導通が確保されるので、その長さの自由度が大きくなる。
更に本発明の電子回路モジュールの製造方法は、少なくとも一方の面に電極端子が形成された２個の電子部品を一対として、電子部品の他方の面同士を接着して一体化した接合電子部品を形成する接合電子部品形成工程と、樹脂シートを予め設定した温度に加熱して予め設定した位置に配置した接合電子部品を加圧して、電極端子の表面を露出させる形状に接合電子部品を樹脂シート中に埋設する埋設工程と、樹脂シートの両表面に露出させた電極端子にそれぞれ接続される配線層を形成する配線層形成工程とを備えた電子回路モジュールの製造方法であって、埋設工程において、接合電子部品の厚みでかつ接合電子部品より軟質な導電体材料を同時に埋め込み、その両端部を樹脂シートの表面に露出させて貫通導体部を形成する方法である。
この方法により、電子部品を貼り合わせて接合電子部品とし、その後で樹脂シートに圧入するため、個々の電子部品が薄くても剛性が確保され、圧入時に接合電子部品が破損することが少ない。また、個々の電子部品を薄くできるので、全体寸法の薄い電子回路モジュールの作製が容易になる。さらに、接合電子部品の樹脂シートへの埋設時に貫通導体部も同時に形成され、製造工程の簡略化を図れる。
更に本発明の多層電子回路モジュールの製造方法は、少なくとも一方の面に電極端子が形成された２個の電子部品を一対として、電子部品の他方の面同士を接着して一体化した接合電子部品、電極端子の表面を露出させる形状に接合電子部品を埋設した第１の樹脂シート、第１の樹脂シートの両表面に露出させた電極端子にそれぞれ接続する配線層および第１の樹脂シートの両表面に形成された配線層間を接続する貫通導体部を有する第１のモジュールユニットを形成する工程と、第１のモジュールユニットを複数用意し、第１のモジュールユニット同士は予め設定した位置に配線層および貫通導体部を位置合わせして積層した後、第１の樹脂シート同士を軟化させるまで加熱し、加圧して接着一体化するとともに、貫通導体部を介して配線層間を接続する工程とを備えた多層電子回路モジュールの製造方法であって、接合電子部品を第１の樹脂シートに埋設する際に、接合電子部品より軟質な導電体材料を同時に埋め込み、その両端部を第１の樹脂シートの表面に露出させて貫通導体部を形成する方法である。
この方法により、接合電子部品を備えたモジュールユニットを積層するため、厚みが薄く高密度な多層電子回路モジュールを製造することができ、また、接合電子部品の第１の樹脂シートへの埋設時に貫通導体部も同時に形成され、製造工程の簡略化を図れる。
更に本発明の多層電子回路モジュールの製造方法は、少なくとも一方の面に電極端子が形成された２個の電子部品を一対として、電子部品の他方の面同士を接着して一体化した接合電子部品、電極端子の表面を露出させる形状に接合電子部品を埋設した第１の樹脂シート、第１の樹脂シートの両表面に露出させた電極端子にそれぞれ接続する配線層および第１の樹脂シートの両表面に形成された配線層間を接続する貫通導体部を有する第１のモジュールユニットを形成する工程と、少なくとも一方の面に電極端子が形成された平板状電子部品および電極端子の表面を露出させる形状に平板状電子部品を埋設した第２の樹脂シートを有する第２のモジュールユニットを形成する工程と、第１のモジュールユニットおよび第２のモジュールユニットをそれぞれ少なくとも一層用意し、第１のモジュールユニットと第２のモジュールユニットとは予め設定した位置に配線層を位置合わせして積層した後、第１の樹脂シートと第２の樹脂シートとを軟化させるまで加熱し、加圧して接着一体化するとともに、貫通導体部を介して接続する工程とを備えた多層電子回路モジュールの製造方法であって、接合電子部品を第１の樹脂シートに埋設する際に、接合電子部品より軟質な導電体材料を同時に埋め込み、その両端部を前記第１の樹脂シートの表面に露出させて貫通導体部を形成する方法である。
この方法により、接合電子部品を備えた第１のモジュールユニットと、平板状電子部品を備えた第２のモジュールユニット、すなわち厚みの異なるモジュールユニット間の接続も容易に行え、また、接合電子部品の第１の樹脂シートへの埋設時に貫通導体部も同時に形成され、製造工程の簡略化を図れる。
また、本発明の多層電子回路モジュールの製造方法は、接合電子部品は半導体メモリからなり、２枚のウエハのそれぞれのメモリ素子同士を位置合わせし、電極端子形成面とは反対面同士を接着した後、一括して切断して形成する方法としてもよい。この方法により、一旦精度よく半導体メモリの他方の面同士を貼り合わせると、位置ずれのない接合電子部品を効率的に作製することができる。
本発明の電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法は、個々の電子部品を予め重ねて接着して接合電子部品とするため、この接合電子部品は剛性が得られ、樹脂シート内に実装するときも損傷を受けにくく、また薄型で高密度の電子回路モジュールを実現でき、厚みの薄い部分は折り曲げやすいため、その部分を中心に簡単に折り曲げることができるという大きな効果を有する。さらに、接合電子部品の樹脂シートへの埋設時に貫通導体部も同時に形成され、製造工程の簡略化が図れる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（第１の実施の形態）
本発明の第１の実施の形態では、接合電子部品を半導体メモリとし、電子回路モジュールをメモリモジュールとした場合を例に説明する。
図１は本発明の第１の実施の形態による電子回路モジュールの断面図である。電子回路モジュール２１は、以下の構成である。少なくとも一方の面に電極端子２４、２５が形成された２個の電子部品２６、２７を一対として、電子部品２６、２７の他方の面同士を接着して一体化した接合電子部品２３としている。そして、その接合電子部品２３を、ポリエチレンテレフタレート等の絶縁性を有する樹脂シート２２内に複数埋め込んでいる。ここで、樹脂シート２２の両表面である上表面２２Ａ、下表面２２Ｂには、それぞれ電極端子２４、２５が露出している。
そして図１に示すように、上表面２２Ａおよび下表面２２Ｂに露出した電極端子２４、２５にそれぞれ配線層２８Ａ、２８Ｂが接続されている。また、下表面２２Ｂの配線層２８Ｂは、導電体材料よりなる貫通導体部２９により上表面２２Ａに導出されている。
接合電子部品２３は、少なくとも一方の面に電極端子２４を有する電子部品２６と、少なくとも一方の面に電極端子２５を有する電子部品２７との他方の面同士が貼り合わされたものである。従って、これらの電子部品２６、２７は、従来の電子部品に比較して半分の厚みにしても、接合電子部品２３は従来の電子部品とほぼ同じ厚みであるため、押圧力に対する強度は、従来とほぼ同じである。換言すれば、メモリモジュールの場合その厚みは、従来の同等の記憶容量を有するメモリモジュールに比べて半分にすることができ、押圧力に対する強度は従来とほぼ同じにすることができる。
次に、このような構成の電子回路モジュール２１の製造方法について、製造工程の断面を示す図２、および図４〜図１２を用いて説明する。図２は、接合電子部品の製造工程を説明する断面図である。図２（ａ）に示すように、少なくとも一方の面に電極端子２４、２５をそれぞれ有する、個別の電子部品２６、２７の他方の面同士を、エポキシ樹脂等の熱硬化性樹脂と硬化剤からなる接着剤で貼り合わせる。そして、図２（ｂ）に示すように、電極端子２４、２５を有する接合電子部品２３を形成する。
なお、ここで使用する個別の電子部品２６、２７は、従来の電子部品の電極端子がない他方の面を予め研削加工をして、厚みを薄くすることができる。
図３は、接合電子部品の他の製造方法を説明する外観斜視図である。接合電子部品を形成する電子部品が、シリコンウエハ等を基材として形成された半導体メモリである場合には、以下のようにする。一方の表面に複数個の電極端子３３Ａを形成した、２つのシリコンウエハ３０Ａ、３０Ｂの他方の面同士を位置合わせし、貼り合わせる。その後、所定の切断位置３１Ａ、３１Ｂで一括して切断するダイシング加工をすれば、個別の接合電子部品３２を多量に得ることができる。このようにすることによって、接合電子部品は、貼り合わされる半導体メモリ同士の位置ずれが少なく、効率よく形成される。
次の工程として図４に示すように、接合電子部品２３と、貫通導体部２９とを、ポリエチレンテレフタレート等の電気絶縁性を有する樹脂シート３４上に載置する。ここで接合電子部品２３の電極端子２４を上方に、電極端子２５を下方にしている。
貫通導体部２９は接合電子部品２３よりも軟質の導電体材料からなり、例えば、半田、金（Ａｕ）または表面に金属膜が形成された樹脂で、球状、柱状、多面体形状等がよい。これは、後の工程で加圧されたときに、貫通導体部２９が接合電子部品２３より厚みが厚くなっていても、容易に押し延ばすことができ、導通がとれるからである。
そして、図５に示すように、接合電子部品２３と貫通導体部２９とを予め設定した位置に配置し、加熱装置３６により樹脂シート３４を予め設定した温度である軟化させる温度に加熱した熱プレス板３５Ａ、３５Ｂの間に挟む。その後、接合電子部品２３の上方の電極端子２４および貫通導体部２９と樹脂シート３４の下面とを、押圧装置３７により所定の圧力で押す。
図６に示すように、接合電子部品２３の下方の電極端子２５と貫通導体部２９の下端とを、樹脂シート３４の下面に露出させるまで押し込み、接合電子部品２３および貫通導体部２９の上側約半分と上方の電極端子２４とが、樹脂シート３４から上方に突出した状態となる。このときの熱プレス板３５Ａ、３５Ｂの加熱加圧条件は、例えば１分で３０×１０5Ｐａに昇圧され、その圧力で１４０℃に１分間保持する条件である。
次に図７に示すように、樹脂シート３４に下側約半分が埋め込まれた貫通導体部２９および接合電子部品２３の上方の電極端子２４上に、樹脂シート３８を載せる。そして、樹脂シート３４と樹脂シート３８とを、熱プレス板３５Ａ、３５Ｂの間に挟む。その後、樹脂シート３４および樹脂シート３８を加熱装置３６で加熱しながら押圧装置３７により所定の圧力で押し、樹脂シート３４と樹脂シート３８とを加熱結合させて、一体の樹脂シートにする。
このとき、図８に示すように、接合電子部品２３を上方の電極端子２４および貫通導体部２９の上端を、結合した樹脂シート２２の上面に露出させる位置まで押し込み、接合電子部品内蔵基板４３とする。また、熱プレス板３５Ａ、３５Ｂの加熱加圧条件は上述の条件と同様である。
そして図１に示すように、樹脂シート２２の両側表面上に、接合電子部品２３の露出した上方の電極端子２４、および下方の電極端子２５に接続する配線層２８Ａ、２８Ｂを銀ペースト等の導電性ペーストを用いて印刷形成する。その結果、本発明の第１の実施の形態による電子回路モジュール２１となる。
このように本発明の第１の実施の形態によれば、少なくとも一方の面に電極端子２４を有する電子部品２６と、少なくとも一方の面に電極端子２５を有する電子部品２７を一対として、他方の面同士を接着し、押圧力に対する強度を増した接合電子部品２３としている。従って、接着する前の個々の電子部品２６、２７が薄い寸法であっても、加熱加圧して樹脂シート３４、３８内に埋め込む際に接合電子部品２３、すなわち電子部品２６、２７が損傷を受けにくい。
なお、接合電子部品内蔵基板４３の形成方法としては、接合電子部品２３の下側約半分を樹脂シート３４内に埋め込み、上側半分を樹脂シート３８内に埋め込む方法に代えて、図９に示す方法としてもよい。なお図９は、貫通導体部を接合電子部品２３と同時に形成しない場合である。
図９では、接合電子部品２３を下方の電極端子２５を下にして、樹脂シート３４の上に載せ、その上方の電極端子２４の上に樹脂シート３８を載せる。そして、樹脂シート３４、３８を、加熱装置４０により樹脂シート３４、３８が軟化する温度に加熱した熱プレス板３９Ａ、３９Ｂの間に挟む。その後、樹脂シート３４、３８を加熱しながら押圧装置４１により所定の圧力で押し、樹脂シート３４、３８を加熱結合させて一体の樹脂シートとする。そのとき、接合電子部品２３を上方の電極端子２４と下方の電極端子２５とを、一体となる樹脂シートの両表面に露出する位置まで押し込む。
このようにすれば、樹脂シート３４、３８の間に挟まれた接合電子部品２３が上下方向から同時に加熱加圧されて樹脂シート３４、３８が結合した樹脂シートの中に押し込み埋設される。その結果、接合電子部品内蔵基板の製造工程が簡単になるとともに、製造時に接合電子部品２３が押圧を受ける回数は１回になる。すなわち、平板状の電子部品２６、２７は損傷を受けることがより少なくなり、電子回路モジュールを安定して製造することができる。
また、図５で樹脂シート３４の厚みを、接合電子部品２３の厚みと同程度にして、１回の加圧、加熱により接合電子部品２３を樹脂シートに埋設するようにしてもよい。この場合も、接合電子部品２３の押圧を受ける回数が１回で済むため、同様に平板状の電子部品はより損傷を受けにくくなる。
また、図１０は接合電子部品２３を樹脂シート２２に圧入する際の上方の電極端子部付近を拡大した断面図である。電極端子を含めた接合電子部品２３の厚みにばらつきがあり、電極端子２４Ａの部分が最も厚い場合、電極端子２４Ａが樹脂シート２２から最初に露出するが、電極端子２４Ｂ、２４Ｃ、２４Ｄは露出していない。このとき、最も厚みの薄い部分の電極端子２４Ｂ、２４Ｃが樹脂シート２２の表面に露出するまで、更に圧入する。
その結果、図１１に示すように電極端子２４Ａ、２４Ｄの上端は押し延ばされ、全ての電極端子を樹脂シート２２から露出させることができる。ここで電極端子としては、硬度が小さく延性のある銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）等が適している。また、電極端子は圧入する際に加圧装置と接合電子部品２３に挟まれて、押し延ばされるので少なくとも、接合電子部品２３よりも硬度が小さい方がよい。
また、図１２に示すように樹脂シート２２の上部を、例えばドライエッチングにより除去し、全ての電極端子２４Ａ、２４Ｂ、２４Ｃ、２４Ｄを露出させるようにしてもよい。
また、本発明の第１の実施の形態の電子回路モジュール２１は、貫通導体部のない構成も可能である。図１３に示すように、樹脂シート２２の両表面に露出した電極端子２４、２５にそれぞれ配線層２８Ａ、２８Ｂを銀ペースト等の導電性ペーストを用いて印刷形成する。この場合は、外部機器との接続は、配線層２８Ａ、２８Ｂを介して行う。
（第２の実施の形態）
本発明の第２の実施の形態では、接合電子部品を半導体メモリとしたメモリモジュールを多層に積み重ねるスタックＩＣモジュールを、多層電子回路モジュールとした場合を例に説明する。
図１４は本発明の第２の実施の形態による多層電子回路モジュールの断面図である。図１４に示すように、多層電子回路モジュール４４は、２つの接合電子部品４５、４６が、ポリエチレンテレフタレート等の絶縁性を有する樹脂シート４７内に埋め込まれている。そして、電極端子４８Ｂ、４９Ａは配線層５０、貫通導体部５１Ａを介して樹脂シート４７の上表面４７Ａに導出されている。また、電極端子４９Ｂは配線層５２Ｂ、貫通導体部５１Ｂ、５１Ａを介して樹脂シート４７の上表面４７Ａに導出されている。なお、電極端子４８Ａは樹脂シート４７の上表面４７Ａ上の配線層５２Ａに直接接続されている。
この多層電子回路モジュール４４は、第１のモジュールユニットを２つ積層し、第１のモジュールユニット同士はそれぞれの貫通導体部を介して配線層間が接続されている。ここで第１のモジュールユニットは、図１の電子回路モジュール２１と同じく第１の樹脂シートの表面に接合電子部品の電極端子を露出させ、その電極端子に接続する配線層と、配線層間を接続する貫通導体部を有する構成である。
次に、このような構成の多層電子回路モジュール４４の製造方法について、製造工程の断面図である図１５、図１６を用いて説明する。
最初の工程として、本発明の第１の実施の形態と同様の方法で接合電子部品４５、４６を形成し、図１５（ａ）（ｂ）に示すような、ポリエチレンテレフタレート等の樹脂シート内に接合電子部品４５、４６を埋設した第１のモジュールユニット５３、５４とする。
ここで、第１のモジュールユニット５３には、接合電子部品４５の電極端子４８Ａ、４８Ｂおよび貫通導体部５１Ａと接続した配線層５２Ａ、５０が上下表面に形成されている。第１のモジュールユニット５４には、下表面のみに接合電子部品４６の電極端子４９Ｂと接続した配線層５２Ｂが形成され、上表面には接合電子部品４６の電極端子４９Ａおよび貫通導体部５１Ｂの端部を露出させている。このとき、貫通導体部５１Ａ、５１Ｂはそれぞれ、接合電子部品４５、４６より軟質の導電体材料からなり、接合電子部品４５、４６を埋め込む際に同時に、その両端部が樹脂シートの表面に露出するまで埋め込まれる。
次の工程として、図１６に示すように、第１のモジュールユニット５４の上に第１のモジュールユニット５３を予め設定した位置に重ねて載せる。その際、それぞれの第１のモジュールユニット５３、５４の配線層および貫通導体部を位置合わせする。そして、第１のモジュールユニット５３、５４を加熱装置５５により樹脂シートを軟化させる温度に加熱した熱プレス板５６Ａ、５６Ｂの間に挟む。その後、第１のモジュールユニット５３、５４を押圧装置５７により所定の圧力で押し、第１のモジュールユニット５３、５４の樹脂シートを加圧し、接着させて一体の樹脂シートとする。第１のモジュールユニット５４内に埋設されている接合電子部品４６の電極端子４９Ａ、および貫通導体部５１Ｂの端部を、第１のモジュールユニット５３下面の配線層５０に接続させて、図１４に示した多層電子回路モジュール４４とする。なお、熱プレス板５６Ａ、５６Ｂは、本発明の第１の実施の形態と同様に、１分で３０×１０5Ｐａに昇圧され、その圧力で１４０℃に１分間保持した。
このように、接合電子部品を用いたメモリモジュールは、従来と同じ記憶容量を有するメモリモジュールに比べ、薄型化できる。従って、それらを積層した多層電子回路モジュールは、記憶容量のより高密度化が図られる。
なお、ここで説明した多層電子回路モジュール４４は、重ねて結合させる第１のモジュールユニット５３、５４内にそれぞれ１つずつの接合電子部品４５、４６が埋設されている場合について述べたが、第１のモジュールユニット５３、５４内にそれぞれ複数個の接合電子部品が埋設されていてもよい。
また、本発明の第２の実施の形態では２つのモジュールユニットを積層した場合を示したが、更にモジュールユニットを積層した多層電子回路モジュールとしてもよい。
（第３の実施の形態）
本発明の第３の実施の形態では、接合電子部品を半導体メモリとしたメモリモジュールと、平板状電子部品として抵抗等のチップ電子部品を埋設したモジュールユニットとを積層するマルチチップモジュールを多層電子回路モジュールとした場合を例に説明する。
図１７は、本発明の第３の実施の形態による多層電子回路モジュールの断面図である。図１７に示すように、多層電子回路モジュール５８は、接合電子部品５９と平板状電子部品６０とが、ポリエチレンテレフタレート等の絶縁性を有する樹脂シート６１内に埋め込まれている。そして、電極端子６２Ｂ、６３は配線層６４、貫通導体部６５を介して樹脂シート６１の上表面に導出されている。
この多層電子回路モジュール５８は、第１と第２の２つのモジュールユニットを積層し、第１と第２のモジュールユニットは、貫通導体部を介して配線層間が接続されている。ここで第１のモジュールユニットは、図１の電子回路モジュール２１と同じく樹脂シートの表面に接合電子部品の電極端子を露出させ、その電極端子に接続する配線層と、配線層間を接続する貫通導体部を有する構成である。また、第２のモジュールユニットは、平板状電子部品の電極端子を樹脂シートの表面に露出させる構成である。
次に、このような構成の多層電子回路モジュール５８の製造方法について、製造工程の断面図である図１８〜図２０を用いて説明する。
最初の工程として、図１８に示すように、電極端子６３を下にして平板状電子部品６０を載置したポリエチレンテレフタレート等の電気絶縁性を有する第２の樹脂シート６７を熱プレス板６８Ａ、６８Ｂの間に挟む。そして、平板状電子部品６０と第２の樹脂シート６７とを、加熱装置６９で第２の樹脂シート６７が軟化する温度に加熱しながら押圧装置７０で押して、平板状電子部品６０を第２の樹脂シート６７内に埋設し、図１９に示す第２のモジュールユニット７１とする。この第２のモジュールユニット７１は、平板状電子部品６０の電極端子６３が第２の樹脂シート６７の表面に露出しており、配線層は設けられていない。
一方、図２０に示すように第１のモジュールユニット７３は、第１の樹脂シート７２内に接合電子部品５９を埋設し、その電極端子６２Ａ、６２Ｂおよび貫通導体部６５と接続した配線層６６、６４が上下面に形成されている。なお、貫通導体部６５は接合電子部品５９より軟質な導電体材料よりなり、接合電子部品５９を埋設する際に、同時に埋め込む。そして、貫通導体部６５の両端は第１の樹脂シート７２の両表面に露出させる。
そして、電極端子６３側を上面に向けた第２のモジュールユニット７１の電極端子６３と、第１のモジュールユニット７３の配線層６４とを位置合わせし、積層する。次に、第１のモジュールユニット７３と第２のモジュールユニット７１とを、加熱装置６９により第１の樹脂シート７２と第２の樹脂シート６７とを軟化させる温度に加熱した熱プレス板６８Ａ、６８Ｂの間に挟む。その後、第１のモジュールユニット７３と第２のモジュールユニット７１とを押圧装置７０により所定の圧力で押し、第１の樹脂シート７２と第２の樹脂シート６７とを接着させて一体の樹脂シートとする。なお、熱プレス板６８Ａ、６８Ｂは、本発明の第１の実施の形態と同様に、１分で３０×１０5Ｐａに昇圧され、その圧力で１４０℃に１分間保持した。
このような製造方法によれば、接合電子部品５９が埋設された第１のモジュールユニット７３と、平板状電子部品６０が埋設された第２のモジュールユニット７１とは、貫通導体部６５を介して接続された多層電子回路モジュール５８となる。
なお、本発明の第２の実施の形態と同様に多層電子回路モジュール５８も、第１のモジュールユニット７３および第２のモジュールユニット７１内にそれぞれ複数個の接合電子部品および平板状電子部品が埋設されていてもよい。
また、本発明の第３の実施の形態の構成に、更に第１のモジュールユニットおよび第２のモジュールユニットを積層した構成としてもよい。
（第４の実施の形態）
本発明の第４の実施の形態は、折り曲げ部を有する多層電子回路モジュールの構成である。
図２１は、本発明の第４の実施の形態の多層電子回路モジュール８０で、その端部８２は一層で、端部８２以外は二層のモジュールユニットが積層された構成である。従って、端部８２は端部８２以外よりも薄く、その端部８２には外部機器と接続するための端子部８４を備えている。また、多層電子回路モジュール８０は、少なくともどちらかのモジュールユニットには、接合電子部品２３が内蔵されている。このように端部８２に端子部８４のみを備えた多層電子回路モジュール８０とすることで、この端部８２を中心として折り曲げ方向８６に折り曲げての実装が容易となる。
また、図２２のように多層電子回路モジュール８８の一部を薄くし、そこに端子部８４を備える構成としてもよい。このような構成であれば、多層電子回路モジュール８８の任意の位置で、折り曲げ方向８６に折り曲げての実装が可能となる。
なお、本発明の実施の形態では、電子部品を半導体メモリとして説明したが、少なくとも一方の面、すなわち側面に電極端子を有する抵抗器、チップコンデンサ、コイル等の電子部品であってもよい。
また、樹脂シート材料としてはポリエチレンテレフタレート、塩化ビニル、ポリカーボネート、アクリロニトリルブタンジエンスチレンのような熱可塑性樹脂に限らず、エポキシ樹脂のように加熱すると一時的に軟化する熱硬化性樹脂でもよい。
また、貫通導体部は接合電子部品と同時に形成する方法だけでなく、スルーホールを形成し導電性材料を充填して作製してもよい。
また、本発明の実施の形態では配線層を印刷法で形成する例を示したが、これに限定されず、例えばフォトリソグラフィ法による形成でもよい。
本発明の電子回路モジュールと多層電子回路モジュールおよびそれらの製造方法は、個々の電子部品を予め重ねて接着した接合電子部品とするため、この接合電子部品により剛性が得られ、樹脂シート内に実装するときも損傷を受けにくく、薄型で高密度な実装を必要とするスタックＩＣモジュール、メモリーカードや、マルチチップモジュール等に有用である。
本発明の第１の実施の形態による電子回路モジュールの断面図 同実施の形態の製造工程を示す断面図 同実施の形態の他の製造方法を説明する外観斜視図 同実施の形態の製造工程を示す断面図 同実施の形態の製造工程を示す断面図 同実施の形態の製造工程を示す断面図 同実施の形態の製造工程を示す断面図 同実施の形態の製造工程を示す断面図 同実施の形態の他の製造工程を示す断面図 同実施の形態の製造工程を示す断面図 同実施の形態の製造工程を示す断面図 同実施の形態の製造工程を示す断面図 同実施の形態の他の構成を示す断面図 本発明の第２の実施の形態による多層電子回路モジュールの断面図 同実施の形態の製造工程を示す断面図 同実施の形態の製造工程を示す断面図 本発明の第３の実施の形態による多層電子回路モジュールの断面図 同実施の形態の製造工程を示す断面図 同実施の形態の製造工程を示す断面図 同実施の形態の製造工程を示す断面図 本発明の第４の実施の形態による多層電子回路モジュールの断面図 同実施の形態の他の構成を示す断面図 従来の積層樹脂基板の断面図
１ 積層樹脂基板
１Ａ，１Ｂ，１Ｃ 部品内蔵基板
２ 樹脂基板
２Ａ スルーホール
３，６０ 平板状電子部品
３Ａ，４Ａ，２４，２４Ａ，２４Ｂ，２４Ｃ，２４Ｄ，２５，３３Ａ，４８Ａ，４８Ｂ，４９Ａ，４９Ｂ，６２Ａ，６２Ｂ，６３ 電極端子
４ 小型電子部品
５，２８Ａ，２８Ｂ，５０，５２Ａ，５２Ｂ，６４，６６ 配線層
２１ 電子回路モジュール
２２，３４，３８，４７，６１ 樹脂シート
２２Ａ，４７Ａ 上表面
２２Ｂ 下表面
２３，３２，４５，４６，５９ 接合電子部品
２６，２７ 電子部品
２９，５１Ａ，５１Ｂ，６５ 貫通導体部
３０Ａ，３０Ｂ シリコンウエハ
３１Ａ，３１Ｂ 切断位置
３５Ａ，３５Ｂ，３９Ａ，３９Ｂ，５６Ａ，５６Ｂ，６８Ａ，６８Ｂ 熱プレス板
３６，４０，５５，６９ 加熱装置
３７，４１，５７，７０ 押圧装置
４３ 接合電子部品内蔵基板
４４，５８，８０，８８ 多層電子回路モジュール
５３，５４，７３ 第１のモジュールユニット
６７ 第２の樹脂シート
７１ 第２のモジュールユニット
７２ 第１の樹脂シート
８２ 端部
８４ 端子部

Claims (8)

  1. 少なくとも一方の面に電極端子が形成された２個の電子部品を一対として、前記電子部品の他方の面同士を接着して一体化した接合電子部品と、前記電極端子の表面を露出させる形状に前記接合電子部品を埋設した第１の樹脂シートと、前記第１の樹脂シートの両表面に露出させた前記電極端子にそれぞれ接続する配線層と、前記第１の樹脂シートの両表面に形成された前記配線層間を接続する貫通導体部とを有する第１のモジュールユニットを複数積層し、積層する前記第１のモジュールユニット同士はそれぞれの前記貫通導体部を介して前記配線層間が接続されている多層電子回路モジュールであって、
    前記多層電子回路モジュールは折り曲げ部を有し、前記折り曲げ部の厚みは前記折り曲げ部以外の厚みより薄いことを特徴とする多層電子回路モジュール。
  2. 少なくとも一方の面に電極端子が形成された２個の電子部品を一対として、前記電子部品の他方の面同士を接着して一体化した接合電子部品、前記電極端子の表面を露出させる形状に前記接合電子部品を埋設した第１の樹脂シート、前記第１の樹脂シートの両表面に露出させた前記電極端子にそれぞれ接続する配線層および前記第１の樹脂シートの両表面に形成された前記配線層間を接続する貫通導体部を有する第１のモジュールユニットと、
    少なくとも一方の面に電極端子が形成された平板状電子部品および前記電極端子の表面を露出させる形状に前記平板状電子部品を埋設した第２の樹脂シートを有する第２のモジュールユニットとをそれぞれ少なくとも一層積層し、
    積層する前記第１のモジュールユニットと前記第２のモジュールユニットとは前記貫通導体部を介して接続されている多層電子回路モジュールであって、
    前記多層電子回路モジュールは折り曲げ部を有し、前記折り曲げ部の厚みは前記折り曲げ部以外の厚みより薄いことを特徴とする多層電子回路モジュール。
  3. 前記折り曲げ部は前記多層電子回路モジュールの端部に位置し、前記折り曲げ部に外部機器と接続するための端子部を備えたことを特徴とする請求項１または請求項２に記載の多層電子回路モジュール。
  4. 前記貫通導体部は前記接合電子部品よりも軟質の導電体材料からなることを特徴とする請求項１〜請求項３のいずれか１項に記載の多層電子回路モジュール。
  5. 少なくとも一方の面に電極端子が形成された２個の電子部品を一対として、前記電子部品の他方の面同士を接着して一体化した接合電子部品を形成する接合電子部品形成工程と、樹脂シートを予め設定した温度に加熱して予め設定した位置に配置した前記接合電子部品を加圧して、前記電極端子の表面を露出させる形状に前記接合電子部品を前記樹脂シート中に埋設する埋設工程と、
    前記樹脂シートの両表面に露出させた前記電極端子にそれぞれ接続される配線層を形成する配線層形成工程と
    を備えた電子回路モジュールの製造方法であって、
    前記埋設工程において、前記接合電子部品の厚みでかつ前記接合電子部品より軟質な導電体材料を同時に埋め込み、その両端部を前記樹脂シートの表面に露出させて貫通導体部を形成することを特徴とする電子回路モジュールの製造方法。
  6. 少なくとも一方の面に電極端子が形成された２個の電子部品を一対として、前記電子部品の他方の面同士を接着して一体化した接合電子部品、前記電極端子の表面を露出させる形状に前記接合電子部品を埋設した第１の樹脂シート、前記第１の樹脂シートの両表面に露出させた前記電極端子にそれぞれ接続する配線層および前記第１の樹脂シートの両表面に形成された前記配線層間を接続する貫通導体部を有する第１のモジュールユニットを形成する工程と、
    前記第１のモジュールユニットを複数用意し、前記第１のモジュールユニット同士は予め設定した位置に前記配線層および前記貫通導体部を位置合わせして積層した後、前記第１の樹脂シート同士を軟化させるまで加熱し、加圧して接着一体化するとともに、前記貫通導体部を介して前記配線層間を接続する工程と
    を備えた多層電子回路モジュールの製造方法であって、
    前記接合電子部品を前記第１の樹脂シートに埋設する際に、前記接合電子部品より軟質な導電体材料を同時に埋め込み、その両端部を前記第１の樹脂シートの表面に露出させて前記貫通導体部を形成することを特徴とする多層電子回路モジュールの製造方法。
  7. 少なくとも一方の面に電極端子が形成された２個の電子部品を一対として、前記電子部品の他方の面同士を接着して一体化した接合電子部品、前記電極端子の表面を露出させる形状に前記接合電子部品を埋設した第１の樹脂シート、前記第１の樹脂シートの両表面に露出させた前記電極端子にそれぞれ接続する配線層および前記第１の樹脂シートの両表面に形成された前記配線層間を接続する貫通導体部を有する第１のモジュールユニットを形成する工程と、
    少なくとも一方の面に電極端子が形成された平板状電子部品および前記電極端子の表面を露出させる形状に前記平板状電子部品を埋設した第２の樹脂シートを有する第２のモジュールユニットを形成する工程と、
    前記第１のモジュールユニットおよび前記第２のモジュールユニットをそれぞれ少なくとも一層用意し、前記第１のモジュールユニットと前記第２のモジュールユニットとは予め設定した位置に前記配線層を位置合わせして積層した後、前記第１の樹脂シートと前記第２の樹脂シートとを軟化させるまで加熱し、加圧して接着一体化するとともに、前記貫通導体部を介して接続する工程と
    を備えた多層電子回路モジュールの製造方法であって、
    前記接合電子部品を前記第１の樹脂シートに埋設する際に、前記接合電子部品より軟質な導電体材料を同時に埋め込み、その両端部を前記第１の樹脂シートの表面に露出させて前記貫通導体部を形成することを特徴とする多層電子回路モジュールの製造方法。
  8. 前記接合電子部品は半導体メモリからなり、２枚のウエハのそれぞれのメモリ素子同士を位置合わせし、前記電極端子形成面とは反対面同士を接着した後、一括して切断して形成することを特徴とする請求項６または請求項７に記載の多層電子回路モジュールの製造方法。
JP2004117618A 2004-04-13 2004-04-13 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法 Expired - Fee Related JP4285309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004117618A JP4285309B2 (ja) 2004-04-13 2004-04-13 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004117618A JP4285309B2 (ja) 2004-04-13 2004-04-13 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2005303031A JP2005303031A (ja) 2005-10-27
JP4285309B2 true JP4285309B2 (ja) 2009-06-24

Family

ID=35334168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004117618A Expired - Fee Related JP4285309B2 (ja) 2004-04-13 2004-04-13 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4285309B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4725346B2 (ja) * 2006-02-08 2011-07-13 ソニー株式会社 半導体装置
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
JP5572089B2 (ja) 2007-07-27 2014-08-13 テッセラ，インコーポレイテッド 適用後パッド延在部を伴う再構成ウエハ積層パッケージング
JP5645662B2 (ja) 2007-08-03 2014-12-24 テッセラ，インコーポレイテッド 積層型マイクロエレクトロニクスアセンブリを製造する方法及び積層型マイクロエレクトロニクスユニット
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
JP5639052B2 (ja) 2008-06-16 2014-12-10 テッセラ，インコーポレイテッド ウェハレベルでの縁部の積重ね
KR101187214B1 (ko) 2009-03-13 2012-10-02 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
JP6007485B2 (ja) * 2011-12-05 2016-10-12 大日本印刷株式会社 部品内蔵配線基板、及びその製造方法

Also Published As

Publication number Publication date
JP2005303031A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
JP4424351B2 (ja) 立体的電子回路装置の製造方法
JP4225036B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
TWI374535B (en) Electronic parts packaging structure and method of manufacturing the same
JP4716038B2 (ja) 電子部品及びその製造方法
TWI236759B (en) Semiconductor device, and laminated semiconductor device
JPH07307574A (ja) 多層金属プリント基板とモールドモジュール
JP4766050B2 (ja) 電子回路装置の製造方法
US7375421B2 (en) High density multilayer circuit module
TW200421960A (en) Semiconductor device, and the manufacturing method of the same
JP4285309B2 (ja) 電子回路モジュールの製造方法と多層電子回路モジュールおよびその製造方法
JP4407527B2 (ja) 部品内蔵モジュールの製造方法
US20110197438A1 (en) Method of manufacturing semiconductor device
JP4074040B2 (ja) 半導体モジュール
JP2006237517A (ja) 回路装置およびその製造方法
JP2000299542A (ja) 積層型回路基板およびその製造方法
TW571434B (en) Semiconductor device and the manufacturing method of the same
US7199465B2 (en) Wire bonding system and method of use
JP2001118986A (ja) 半導体装置、ならびに電子機器
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
JP3661482B2 (ja) 半導体装置
JP5641072B2 (ja) 回路基板
JP2005135995A (ja) 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法
JP3399808B2 (ja) 多層チップの組み立て方法
US20240155765A1 (en) Electronic component embedded substrate and manufacturing method therefor
JP5087302B2 (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees