JP5641072B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP5641072B2 JP5641072B2 JP2013026366A JP2013026366A JP5641072B2 JP 5641072 B2 JP5641072 B2 JP 5641072B2 JP 2013026366 A JP2013026366 A JP 2013026366A JP 2013026366 A JP2013026366 A JP 2013026366A JP 5641072 B2 JP5641072 B2 JP 5641072B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- conductor layer
- conductor
- electronic component
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
以下に、本発明の一実施形態に係る回路基板の構成について図面を参照しながら説明する。図1(a)は、本発明の一実施形態に係る回路基板10の断面構造図である。図1(b)は、回路基板10の拡大図である。図2は、図1の回路基板10の分解図である。図3は、図2のフレキシブルシート14e及び電子部品20を平面視した図である。以下では、回路基板10の積層方向をz軸方向と定義し、図1の紙面の左右方向をx軸方向と定義し、図1の紙面の垂直方向をy軸方向と定義する。また、フレキシブルシート14の表面とは、z軸方向の正方向側に位置する面を指し、フレキシブルシート14の裏面とは、z軸方向の負方向側に位置する面を指す。
以下に、回路基板10の製造方法について図面を参照しながら説明する。以下では、一つの回路基板10が作製される場合を例にとって説明するが、実際には、大判のフレキシブルシートが積層及びカットされることにより、同時に複数の回路基板10が作製される。図4及び図5は、回路基板10の製造工程を示した断面構造図である。
回路基板10は、接続端子24の間隔が小さな電子部品20を実装できる。より詳細には、特許文献1に記載のプリント基板では、導電性組成物に対して導体パターンが接続されているので、大きな径の導電性組成物しか得ることができない。そのため、該プリント基板では、小さな間隔で導電性組成物を配置することが困難である。その結果、接続端子の間隔が小さな電子素子を導電性組成物上に実装することが困難である。
以下に、変形例に係る回路基板について図面を参照しながら説明する。図6は、第1の変形例に係る回路基板10の拡大図である。図6は、図1(b)の拡大図に相当するものである。
10,10a 回路基板
12 積層体
14a〜14g フレキシブルシート
16b〜16g,18a〜18g 導体層
24 接続端子
20 電子部品
22 基板
40 境界部分
130 接着剤
Claims (3)
- 複数の接続端子を有する電子部品と、
前記電子部品を内蔵するための空白領域が設けられた第1の絶縁体層と、該空白領域が設けられていない第2の絶縁体層とが積層されて構成されている積層体と、
前記第2の絶縁体層に設けられ、一端が前記複数の接続端子にそれぞれ接続されている複数の導体層と、
前記積層体内に設けられ、かつ、前記複数の導体層の他端にそれぞれ接続されている複数のビアホール導体と、
を備えており、
前記第1の絶縁体層および前記第2の絶縁体層は、熱可塑性樹脂によって構成されており、
前記積層体は、前記熱可塑性樹脂の軟化・流動によって前記第1の絶縁体層及び前記第2の絶縁体層が接合されてなり、
前記第1の絶縁体層の前記空白領域は、積層方向から平面視したときに、前記電子部品よりも大きく、
前記複数のビアホール導体は、前記第1の絶縁体層において前記空白領域の周りに配置されており、
前記複数のビアホール導体が設けられる位置のビアホールは、前記複数の導体層となる導体が形成されている状態で、前記第1の絶縁体層を貫通し、かつ、該導体を貫通しないようにレーザビームを用いて形成されたこと、
を特徴とする回路基板。 - 前記複数の導体層は、積層方向から平面視したときに、前記電子部品の角と重なるように配置されていること、
を特徴とする請求項1に記載の回路基板。 - 前記複数の導体層の線幅は、積層方向から平面視したときに、前記電子部品から離れるにしたがって太くなること、
を特徴とする請求項1に記載の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013026366A JP5641072B2 (ja) | 2009-10-09 | 2013-02-14 | 回路基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009234711 | 2009-10-09 | ||
JP2009234711 | 2009-10-09 | ||
JP2013026366A JP5641072B2 (ja) | 2009-10-09 | 2013-02-14 | 回路基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011535427A Division JP5201271B2 (ja) | 2009-10-09 | 2010-10-06 | 回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013085006A JP2013085006A (ja) | 2013-05-09 |
JP5641072B2 true JP5641072B2 (ja) | 2014-12-17 |
Family
ID=43856834
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011535427A Expired - Fee Related JP5201271B2 (ja) | 2009-10-09 | 2010-10-06 | 回路基板及びその製造方法 |
JP2013026366A Expired - Fee Related JP5641072B2 (ja) | 2009-10-09 | 2013-02-14 | 回路基板 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011535427A Expired - Fee Related JP5201271B2 (ja) | 2009-10-09 | 2010-10-06 | 回路基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP5201271B2 (ja) |
WO (1) | WO2011043382A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN205005138U (zh) * | 2013-03-07 | 2016-01-27 | 株式会社村田制作所 | 相机模块及电子设备 |
WO2014174943A1 (ja) | 2013-04-26 | 2014-10-30 | 株式会社村田製作所 | カメラモジュールの製造方法 |
US9930793B2 (en) | 2014-03-27 | 2018-03-27 | Intel Corporation | Electric circuit on flexible substrate |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3740469B2 (ja) * | 2003-01-31 | 2006-02-01 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
JP4718889B2 (ja) * | 2005-04-28 | 2011-07-06 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法 |
JP5176500B2 (ja) * | 2007-11-22 | 2013-04-03 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
-
2010
- 2010-10-06 WO PCT/JP2010/067557 patent/WO2011043382A1/ja active Application Filing
- 2010-10-06 JP JP2011535427A patent/JP5201271B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-14 JP JP2013026366A patent/JP5641072B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013085006A (ja) | 2013-05-09 |
WO2011043382A1 (ja) | 2011-04-14 |
JP5201271B2 (ja) | 2013-06-05 |
JPWO2011043382A1 (ja) | 2013-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5516787B2 (ja) | 回路基板 | |
KR101253401B1 (ko) | 본딩용 패드의 제조 방법 | |
JP5150246B2 (ja) | 多層プリント配線板及びその製造方法 | |
JP2010103388A (ja) | 積層フレキシブル配線基板、その製造方法、及びそれを用いたrfid用電子タグのアンテナ | |
JP5725152B2 (ja) | 電気素子内蔵型多層基板およびその製造方法 | |
JP5641072B2 (ja) | 回路基板 | |
JP6673304B2 (ja) | 多層基板 | |
JP5287991B2 (ja) | 回路基板及びその製造方法 | |
JPWO2014125894A1 (ja) | 積層回路基板、積層回路基板の製造方法 | |
JPWO2019230524A1 (ja) | 樹脂多層基板および電子機器 | |
JP6323622B2 (ja) | 部品実装基板 | |
JP2004206736A (ja) | 半導体装置及びその製造方法 | |
JP2014225504A (ja) | 樹脂多層基板の製造方法 | |
JP2008166456A (ja) | 配線基板及びその製造方法 | |
JP2007250609A (ja) | 配線板 | |
JP2005123332A (ja) | 回路基板及びその製造方法 | |
JP2012230954A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP6460280B2 (ja) | 部品実装基板 | |
JP2006202870A (ja) | 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置 | |
JP6387226B2 (ja) | 複合基板 | |
JP5583815B1 (ja) | 多層配線基板及びその製造方法 | |
JP2010141029A (ja) | プリント配線板及びその製造方法 | |
CN112492777B (zh) | 电路板及其制作方法 | |
JP2004342641A (ja) | コンデンサ内蔵プリント配線板 | |
JP2021136328A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5641072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |