JP4285038B2 - Ｏｆｄｍ復調装置 - Google Patents
Ｏｆｄｍ復調装置 Download PDFInfo
- Publication number
- JP4285038B2 JP4285038B2 JP2003083799A JP2003083799A JP4285038B2 JP 4285038 B2 JP4285038 B2 JP 4285038B2 JP 2003083799 A JP2003083799 A JP 2003083799A JP 2003083799 A JP2003083799 A JP 2003083799A JP 4285038 B2 JP4285038 B2 JP 4285038B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- circuit
- signal
- word
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重（ＯＦＤＭ）信号から伝送データ系列を復調するＯＦＤＭ復調装置に関するものである。
【０００２】
【従来の技術】
デジタルデータを変調する方式として、直交周波数分割多重方式（以下、ＯＦＤＭ方式と呼ぶ。ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）と呼ばれる変調方式が知られている。
【０００３】
ＯＦＤＭ変調方式とは、伝送帯域内に多数の直交する副搬送波（サブキャリア）を設け、各サブキャリアの振幅及び位相にＰＳＫ（Phase Shift Keying）やＱＡＭ（Quadrature Amplitude Modulation）によりデータを割り当てて、デジタル変調する方式である。ＯＦＤＭ方式は、多数のサブキャリアで伝送帯域を分割するため、サブキャリア１波あたりの帯域は狭くなり変調速度は遅くなるが、トータルの伝送速度は、従来の変調方式と変わらないという特徴を有している。また、ＯＦＤＭ方式は、多数のサブキャリアが並列に伝送されるのでシンボル速度が遅くなり、シンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害を受けにくくなるという特徴を有している。また、ＯＦＤＭ方式は、複数のサブキャリアに対してデータの割り当てが行われることから、変調時には逆フーリエ変換を行うＩＦＦＴ（Inverse Fast Fourier Transform）演算回路、復調時にはフーリエ変換を行うＦＦＴ（Fast Fourier Transform）演算回路を用いることにより、送受信回路を構成することができるという特徴を有している。
【０００４】
ＯＦＤＭ方式は、マルチパス妨害の影響を強く受ける地上波デジタル放送に適用されることが多い。ＯＦＤＭ方式を採用した地上波デジタル放送としては、例えば、ＩＳＤＢ-ＴＳＢ（Integrated Services Digital Broadcasting -Terrestrial Sound Broadcasting）といった規格がある（非特許文献１）。
【０００５】
ここで、ＩＳＤＢ−ＴＳＢ規格では、２０４ビットの情報を一単位とした差動ＢＰＳＫ変調されたＴＭＣＣ（Transmission and Multiplexing Configuration Control）信号を、ＯＦＤＭシンボル中の所定のサブキャリアに伝送することが規定されている。差動ＢＰＳＫ変調は、伝送するデータ列を差動符号化し、差動符号化したのちの情報（０，１）に対してそれぞれ（＋４/３，０）、（−４/３，０）の信号点を持つ複素信号（Ｉ，Ｑ信号）にする変調方式である。
【０００６】
２０４ビットの情報で一単位とされたＴＭＣＣ信号は、先頭から、１ビットの差動変調の基準信号、１６ビット同期信号、３ビットのセグメント形式識別、１０２ビットのＴＭＣＣ情報、並びに、８２ビットのパリティビットで構成されている。基準信号は、差動変調方式の基準振幅及び基準位相となる信号である。同期信号は、２０４ビットの情報単位の先頭位置を示す情報である。具体的には、Ｗ０＝“００１１０１０１１１１０１１１０”と、その反転ワードであるＷ１＝“１１００１０１００００１０００１”とがフレーム単位で交互に挿入されている。セグメント形式識別は、伝送データが差動変調されているか同期変調されているかを示す情報である。ＴＭＣＣ情報は、受信した信号のキャリア変調方式、時間方向インタリーブパターン及び畳み込み符号の符号化率等が示された情報である。パリティビットは、１０２ビットのＴＭＣＣ情報に対する誤り訂正符号であり、その方式には、差集合巡回符号（２７３，１９１）の短縮符号（１８４，１０２）が採用されている。
【０００７】
また、ＴＭＣＣ信号は、１つのＯＦＤＭシンボルに対して１ビットの情報が変調されている。そのため、２０４ビットで一つの単位とされたＴＭＣＣ信号は、２０４ＯＦＤＭシンボルごとに伝送される。ＩＳＤＢ−ＴＳＢ規格では、このＴＭＣＣ信号を伝送する単位をＯＦＤＭフレームと呼んでいる。
【０００８】
従って、ＩＳＤＢ−ＴＳＢ規格に対応したＯＦＤＭ受信装置では、受信した送信波を復調するために、まず、ＴＭＣＣ信号内の同期信号を検出してＯＦＤＭフレームの同期を取り、続いて、ＴＭＣＣ信号内のＴＭＣＣ情報を検出して各種設定情報を取り出し、装置の各種復調設定を行った後に、実体情報の復調が開始される。
【０００９】
そのため、ＩＳＤＢ−ＴＳＢ規格に対応したＯＦＤＭ受信装置には、通常、ＴＭＣＣ信号内の同期ワードを検出してＯＦＤＭフレームの同期を取るフレーム検出回路が設けられる。 具体的に、従来のフレーム検出回路１００の構成を図６に示す。
【００１０】
フレーム検出回路１００は、差動復調回路１０１と、ビット判定回路１０２と、同期ワード相関回路１０３と、比較回路１０４とを備えている。
【００１１】
フレーム検出回路１００は、ＦＦＴ演算回路の後段に設けられ、所定のサブキャリアからＴＭＣＣ信号（Ｉ，Ｑ信号）が入力される。このＴＭＣＣ信号は、差動ＢＰＳＫ変調されている複素信号（Ｉ，Ｑ信号）である。
【００１２】
差動復調回路１０１は、入力されたＴＭＣＣ信号を差動復調し、元の情報ビットに対応した信号点の複素信号（Ｉ，Ｑ信号）を生成する。ビット判定回路１０２は、差動復調された信号点を元に“０”又は“１”のビット判定を行って、ビットストリーム化されたＴＭＣＣ信号を出力する。ビットストリーム化されたＴＭＣＣ信号は、同期ワード相関回路１０３に供給される。
【００１３】
同期ワード相関回路１０３は、ビットストリーム化されたＴＭＣＣ信号と、同期ワード（Ｗ０，Ｗ１）との相関演算を行う。すなわち、同期ワード（Ｗ０，Ｗ１）と、ビットストリーム内の各位置における１６ビット幅のデータ列との相関性を逐次算出し、その算出結果である相関値を出力する。同期ワード相関回路１０３から出力される相関値は、同期ワード（Ｗ０，Ｗ１）と、ビット列とが一致すれば最も高くなるような値である。
【００１４】
比較回路１０４は、同期ワード相関回路１０３から出力された相関値が、所定の閾値よりも高くなったか否かを検出し、そのタイミングを示す同期判定高くなったタイミングを検出する。検出したタイミングは、例えば、後段のＯＦＤＭフレームの同期タイミング発生回路に供給される。
【００１５】
【非特許文献１】
「地上デジタル音声放送用受信装置 標準規格（望ましい仕様） ＡＲＩＢ ＳＴＤ-Ｂ３０ １．１版」，社団法人電波産業界，平成１３年５月３１日 策定,平成１４年３月２８日 １．１改定
【００１６】
【発明が解決しようとする課題】
ところで、従来のフレーム検出回路１００の同期ワード相関回路１０３では、連続した２つのＯＦＤＭフレームに対して同時に同期ワードの相関性を算出し、その合計値を出力している。つまり、同期ワード相関回路１０３は、ビット判定回路１０２から出力されたＴＭＣＣ信号（ビットストリーム）に対して同期ワードＷ０（又はＷ１）の相関演算を行うとともに、そのＴＭＣＣ信号を１フレーム分遅延させた遅延信号（ビットストリーム）に対しても反転した同期ワードＷ１（又はＷ０）の相関演算を行う。そして、それらの２つの相関値の合計を出力している。このように連続した２フレームに対しての同期ワードの相関を検出しているのは、同期ワードの挿入位置ではない部分に偶然に同期ワードと同一（或いは非常に近い）のビット列があった場合の誤検出を防止するためのである。
【００１７】
しかしながら、このように連続した２つの同期ワードが入力されて初めて同期タイミングが検出されるとすると、非同期の状態から同期が確立するまでの引き込み時間が非常に長くなってしまう。具体的には、連続する２つの同期ワードを検出するには、最短でも１ＯＦＤＭフレーム＋１７ＯＦＤＭシンボル、最長では２ＯＦＤＭフレーム分の伝送時間が必要である。この時間は、ＩＳＤＢ-ＴＳＢ（モード３）であれば、２２１（ｍ秒）〜４０８（ｍ秒）に相当してしまい、受信装置の起動に必要となる時間としては比較的長い時間となってしまう。
【００１８】
そこで、本発明は、フレームの同期引き込み時間を短縮したＯＦＤＭ復調装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明に係るＯＦＤＭ復調装置は、直交周波数分割多重（ＯＦＤＭ）信号から伝送データ系列を復調するＯＦＤＭ復調装置において、上記ＯＦＤＭ信号を直交復調して複素信号である復調信号を抽出する直交復調手段と、上記伝送データ系列内に挿入されている伝送制御情報を上記復調信号から復号する伝送制御情報復号手段を備え、上記復調信号は、一定数の伝送シンボルで１つの伝送フレームが構成されており、上記１つの伝送フレームには、所定のビット数で構成される１つの伝送制御情報が挿入されており、上記１つの伝送制御情報には、同期ワードが含められており、上記伝送制御情報復号手段は、上記復調信号から復号された上記伝送制御情報のデータ系列から、上記同期ワードと同一のデータ列を検出する第１の同期検出部と、上記復調信号から復号された上記伝送制御情報のデータ系列から、上記同期ワードと同一のデータ列が１伝送フレーム間隔を空けて連続して２つ並んでいることを検出する第２の同期検出部と、上記第１の同期検出部による同期ワードの検出タイミング及び上記第２の同期検出部による同期ワードの検出タイミングの２つのタイミングに基づき、伝送フレームの同期タイミングの管理を行う同期管理部とを有し、
上記第１の同期検出部及び第２の同期検出部は、上記復調信号から復号された伝送制御情報のデータ系列に対して同期ワードとの相関性を算出し、算出した相関性が所定の値よりも高い場合に同期ワードであると判断し、上記第１の同期検出部は、伝送制御情報のデータ系列と同期ワードとの相関値を１ビットずつ算出する相関値算出回路と、相関値算出回路により算出された相関値が第１のしきい値以上である場合に同期ワードであると判断する判断回路とを有し、上記第２の同期検出部は、伝送制御情報のデータ系列を１伝送フレーム分遅延させる遅延回路と、遅延回路により遅延された伝送制御情報のデータ系列と同期ワードとの相関値を１ビットずつ算出する相関値算出回路と、相関値算出回路により算出された相関値と上記第１の同期検出部により算出された相関値とを加算する加算回路と、加算回路により加算された相関値が第２のしきい値以上である場合に同期ワードであると判断する判断回路とを有することを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態として、本発明を適用したＩＳＤＢ−ＴＳＢ規格のＯＦＤＭ受信装置について説明をする。
【００２３】
図１に、本発明の第１の実施の形態のＯＦＤＭ受信装置１０のブロック構成図を示す。
【００２４】
ＯＦＤＭ受信装置１０は、図１に示すように、アンテナ１１と、チューナ１２と、バンドパスフィルタ（ＢＰＦ）１３と、Ａ/Ｄ変換回路１４と、ＤＣキャンセル回路１５と、デジタル直交復調回路１６と、ＦＦＴ演算回路１７と、フレーム検出回路１８と、同期回路１９と、キャリア復調回路２０と、周波数デインタリーブ回路２１と、時間デインタリーブ回路２２と、デマッピング回路２３と、ビットデインタリーブ回路２４と、デパンクチャ回路２５と、ビタビ復号回路２６と、バイトデインタリーブ回路２７と、拡散信号除去回路２８と、トランスポートストリーム生成回路２９と、ＲＳ復号回路３０と、チャンネル選択回路３２と、伝送制御情報復号回路３１とを備えている。
【００２５】
ＯＦＤＭ送信装置から送信された送信波は、ＯＦＤＭ受信装置１０のアンテナ１１により受信され、ＲＦ信号としてチューナ１２に供給される。
【００２６】
アンテナ１１により受信されたＲＦ信号は、乗算器１２ａ及び局部発振器１２ｂからなるチューナ１２によりＩＦ信号に周波数変換され、ＢＰＦ１３に供給される。局部発振器１２ｂから発振される受信キャリア信号の発振周波数は、チャンネル選択回路３２から供給されるチャンネル選択信号に応じて切り換えられる。
【００２７】
チューナ１２から出力されたＩＦ信号は、ＢＰＦ１３によりフィルタリングされた後、Ａ/Ｄ変換回路１４によりデジタル化される。デジタル化されたＩＦ信号は、ＤＣキャンセル回路１５によりＤＣ成分が除去され、デジタル直交復調回路１６に供給される。
【００２８】
デジタル直交復調回路１６は、所定の周波数（キャリア周波数）のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。ベースバンドのＯＦＤＭ信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。デジタル直交復調回路１６から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算回路１７及び同期回路１９に供給される。
【００２９】
ＦＦＴ演算回路１７は、ベースバンドのＯＦＤＭ信号に対してＦＦＴ演算を行い、各サブキャリアに直交変調されている信号を抽出して出力する。ＦＦＴ演算回路１７は、１つのＯＦＤＭシンボルから有効シンボル長分の信号を抜き出し、抜き出した信号に対してＦＦＴ演算を行う。すなわち、ＦＦＴ演算回路１７は、１つのＯＦＤＭシンボルからガードインターバル長分の信号を除き、残った信号に対してＦＦＴ演算を行う。
【００３０】
ＦＦＴ演算回路１７により抽出された各サブキャリアに変調されていた信号は、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＦＦＴ演算回路１７により抽出された信号は、フレーム検出回路１８、伝送制御情報復号回路３１、同期回路１９及びキャリア復調回路２０に供給される。
【００３１】
フレーム検出回路１８は、ＦＦＴ演算回路１７により復調された信号の所定のサブキャリアからＴＭＣＣ信号を抽出し、ＴＭＣＣ信号から同期信号を検出してＯＦＤＭ伝送フレームの境界を検出し、検出したフレームの境界位置を同期回路１９等に供給する。
【００３２】
同期回路１９は、ベースバンドのＯＦＤＭ信号、ＦＦＴ演算回路１７により復調された後の各サブキャリアに変調されていた信号、ＯＦＤＭシンボルの境界、チャンネル選択回路３２から供給されるチャンネル選択信号等を用いて、ＦＦＴ演算回路１７に対してＦＦＴ演算の演算範囲及びそのタイミング等の同期処理等の各種の同期処理を行う。
【００３３】
キャリア復調回路２０は、ＦＦＴ演算回路１７から出力された各サブキャリアから復調された後の信号が供給され、その信号に対してキャリア復調を行う。具体的には、キャリア復調回路２０は、差動変調信号（ＤＱＰＳＫ）に対する差動復調処理、並びに、同期変調信号（ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ）に対する等化処理を行う。
【００３４】
キャリア復調された信号は、周波数デインタリーブ回路２１によって周波数方向のデインタリーブ処理がされ、続いて、時間デインタリーブ回路２２によって時間方向のデインタリーブ処理がされた後、デマッピング回路２３に供給される。
【００３５】
デマッピング回路２３は、キャリア復調された信号（複素信号）に対してデータの再割付処理（デマッピング処理）を行い、伝送データ系列を復元する。例えばＩＳＤＢ-ＴＳＢ規格のＯＦＤＭ信号を復調する場合であれば、デマッピング回路２３は、ＱＰＳＫ、１６ＱＡＭ又は６４ＱＡＭに対応したデマッピング処理を行う。
【００３６】
デマッピング回路２３から出力され伝送データ系列は、ビットデインタリーブ回路２４、デパンクチャ回路２５、ビタビ復号回路２６、バイトデインタリーブ回路２７、拡散信号除去回路２８を通過することにより、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理が行われ、トランスポートストリーム生成回路２９に入力される。
【００３７】
トランスポートストリーム生成回路２９は、例えばヌルパケット等の各放送方式で規定されるデータを、ストリームの所定の位置に挿入する。また、トランスポートストリーム生成回路２９は、断続的に供給されてくるストリームのビット間隔を平滑化して時間的に連続したストリームとする、いわゆるスムージング処理を行う。スムージング処理がされた伝送データ系列は、ＲＳ復号回路３０に供給される。
【００３８】
ＲＳ復号回路３０は、入力された伝送データ系列に対してリードソロモン復号処理を行い、ＭＰＥＧ-２システムズで規定されたトランスポートストリームとして出力する。
【００３９】
伝送制御情報復号回路３１は、フレーム検出回路１８により同期が取られた後のＴＭＣＣ信号が入力され、このＴＭＣＣ信号からＴＭＣＣ情報（伝送制御情報）を復号し、復号したＴＭＣＣ情報を、キャリア復調回路２０、時間デインタリーブ回路２２、デマッピング回路２３、ビットデインタリーブ回路２４、及び、トランスポートストリーム生成回路２９に供給して、各回路の復調や再生等の制御を行う。
【００４０】
つぎに、フレーム検出回路１８についてさらに説明をする。
【００４１】
図２にフレーム検出回路１８のブロック構成図を示す。
【００４２】
フレーム検出回路１８は、図２に示すように、差動復調回路４１と、位相計算回路４２と、フレーム同期判定回路４３と、同期制御回路４４とを有している。
【００４３】
フレーム検出回路１８には、ＯＦＤＭシンボルの所定のサブキャリアに変調されているＴＭＣＣ信号（Ｉ，Ｑ信号）が入力される。
【００４４】
差動復調回路４１は、入力されたＴＭＣＣ信号を差動復調し、元の情報ビットに対応した信号点の複素信号（Ｉ，Ｑ信号）を生成する。差動復調された信号（Ｉ，Ｑ信号）は、ビット判定回路４２に供給される。
【００４５】
ビット判定回路４２は、差動復調された信号（Ｉ，Ｑ信号）に基づきビット判定を行う。すなわち、差動復調された信号のＩＱ平面上の信号点から変調されている値が“０”又は“１”のいずれであるかを判定し、いずれか一方のビット値を出力する。従って、ビット判定回路４２からは、ビットストリーム化されたＴＭＣＣ信号が出力されることとなる。ビット判定回路４２から出力されたビットストリーム化されたＴＭＣＣ信号は、フレーム同期判定回路４３に供給される。
【００４６】
フレーム同期判定回路４３は、ビットストリーム化されたＴＭＣＣ信号に含まれている同期ワードを検出して、フレームの同期タイミングを検出する。
【００４７】
フレーム同期判定回路４３は、第１の同期ワード検出回路５１と、第１の比較回路５２と、第２の同期ワード検出回路５３と、第２の比較回路５４とを有している。
【００４８】
第１の同期ワード相関回路５１は、順次入力されてくるビットストリーム（ＴＭＣＣ信号）中のビット列と、同期ワード（Ｗ０，Ｗ１）との間の相関演算を行う。同期ワードのビット幅は１６ビットであるが、相関演算は１６ビット幅のウィンドウをビットストリームに対して１ビットずつずらしながら行われるので、その演算結果はビットストリームが１ビット入力される毎に出力される。第１の同期ワード相関回路５１は、例えば、ＴＭＣＣ信号（ビットストリーム）を１６ビット遅延のシフトレジスタに入力し、そのシフトレジスタの１６ビット値と同期ワード（Ｗ０，Ｗ１）の１６ビット値との一致性を算出し、その値を相関値として出力する。このような第１の同期ワード相関回路５１から出力される相関値は、ビットストリーム中に同期ワードと同一のビット配列が検出されたときに、最も高くなる。
【００４９】
第１の比較回路５２は、第１の同期ワード相関回路５１から出力された相関値が第１の閾値ＴＨ１よりも高くなったか否かを検出する。第１の比較回路５２は、この検出結果に基づき、相関値の方が高い場合にはＯＫ，相関値の方が低い場合にはＮＧを示す仮同期判定信号を出力する。すなわち、仮同期判定信号がＯＫを示しているタイミングが、ビットストリーム（ＴＭＣＣ信号）中に同期ワード（Ｗ０又はＷ１）が存在しているタイミングとなる。
【００５０】
第２の同期ワード相関回路５３は、入力されたビットストリーム（ＴＭＣＣ信号）と、連続した２つＯＦＤＭフレームに対する同期ワード（Ｗ０，Ｗ１）との相関演算を行う。すなわち、１フレーム分間隔を空けて配置された２つの同期ワードと、入力されたビットストリーム（ＴＭＣＣ信号）との間の相関演算を行う。２つの同期ワードは、一方の同期ワードがＷ０であれば他方は逆の同期ワードＷ１となっているというように、ビットが互いに反転した値となっている。
【００５１】
また、１つの同期ワードのビット幅は１６ビットであるが、相関演算は１６ビット×２のウィンドウをビットストリームに対して１ビットずつずらしながら行われるので、その演算結果はビットストリームが１ビット入力される毎に出力される。例えば、第２の同期ワード相関回路５３は、１６ビット遅延のシフトレジスタを２つ設け、ＴＭＣＣ信号（ビットストリーム）を一方のシフトレジスタに入力し、そのシフトレジスタ内の１６ビット値と同期ワード（Ｗ０）の１６ビット値との一致性を算出し、１フレーム分遅延させたＴＭＣＣ信号（ビットストリーム）を他方のシフトレジスタに入力し、そのシフトレジスタ内の１６ビット値と同期ワード（Ｗ１）の１６ビット値との一致性を算出する。そして、２つの一致性を加算して、それらの合計値を相関値として出力する。このような第２の同期ワード相関回路５３から出力される相関値は、ビットストリーム中に連続した２つのフレームから同時に同期ワードが検出されたときに、最も高くなる。
【００５２】
第２の比較回路５４は、第２の同期ワード相関回路５３から出力された相関値が第２の閾値ＴＨ２よりも高くなったか否かを検出する。第２の比較回路５４は、この検出結果に基づき、相関値の方が高い場合にはＯＫ，相関値の方が低い場合にはＮＧを示す本同期判定信号を出力する。すなわち、本同期判定信号がＯＫを示しているタイミングが、ビットストリーム（ＴＭＣＣ信号）中に連続した２つのフレームにそれぞれ同期ワード（Ｗ０又はＷ１）が存在しているタイミングとなる。
【００５３】
以上のようにフレーム検出回路４３は、入力されたビットストリーム内に１個でも同期ワードと同一のビット列を検出した場合には、その検出タイミングでＯＫとなる仮同期判定信号を出力する。また、フレーム検出回路４３は、連続した２つのＯＦＤＭフレーム中に同期ワードが存在していることを検出した場合には、その検出タイミングでＯＫとなる本同期判定信号を出力する。出力された仮同期判定信号及び本同期判定信号は、同期制御回路４４に供給される。
【００５４】
同期制御回路４４は、仮同期判定信号及び本同期判定信号に基づき、フレーム同期信号の出力及びフレーム同期情報の出力を制御する。フレーム同期信号は、ＯＦＤＭフレームの先頭位置のタイミングでハイとなり、その他のタイミングではオフとなるような、フレームの境界位置を周期的に発生するフラグである。同期制御回路４４は、あるトリガが与えられると、最初のフラグを発生し（フラグをハイとし）、以後は例えば動作クロック等をカウントしていくことにより周期的にフラグを発生して、フレーム同期信号を生成していく。また、フレーム同期情報は、フレーム同期信号が受信信号に同期している否かを外部回路に通知するための情報、すなわち、フレーム同期が確立しているか否かを示す情報である。フレーム同期情報は、フレーム同期が確立していれば“ＯＫ”、確立していなければ“ＮＧ”を示す。
【００５５】
同期制御回路４４では、図３に示すような、初期状態Ｓ１、仮同期状態Ｓ２及び本同期状態Ｓ３の３つの状態を有するステートマシーン４５により、フレーム同期信号の発生制御並びに同期確立情報の出力制御を行う。
【００５６】
ステートマシーン４５の説明をする。
【００５７】
初期状態Ｓ１は、ＯＦＤＭフレームの同期が確立していない状態である。同期制御回路４４は、初期状態Ｓ１のときには、フレーム同期信号を発生せず、さらに、同期確立情報を“ＮＧ”としてフレーム同期が確立していないことを外部に通知する。
【００５８】
仮同期状態Ｓ２及び本同期状態Ｓ３は、ともに同期が確立している状態である。同期制御回路４４は、仮同期状態Ｓ２及び本同期状態Ｓ３のときには、フレーム同期信号を発生し、さらに、同期確立情報を“ＯＫ”としてフレーム同期が確立していることを外部に通知する。
【００５９】
ステートマシーン４５では、次のような条件により、初期状態Ｓ１、仮同期状態Ｓ２及び本同期状態Ｓ３の各状態間の遷移を行う。
【００６０】
まず、ステートマシーン４５は、装置のリセット動作がされると、初期状態Ｓ１に遷移する。
【００６１】
初期状態Ｓ１のときに、ステートマシーン４５は、仮同期判定信号を判別する。ステートマシーン４５は、仮同期判定信号がＮＧを示せば初期状態Ｓ１を維持し続け、仮同期判定信号がＯＫを示せばＯＫを示したタイミングで初期状態Ｓ１から仮同期状態Ｓ２に遷移する。
【００６２】
すなわち、同期制御回路４４では、初期状態Ｓ１のときに、ＴＭＣＣ信号（ビットストリーム）中から同期ワードと同一のビット列を１つでも検出すれば仮同期状態Ｓ２に遷移し、同期状態となるということである。さらに、同期制御回路４４は、ステートマシーン４５が初期状態Ｓ１から仮同期状態Ｓ２に遷移したタイミングをトリガとして、フレーム同期信号のフラグ発生を開始し、以後、１ＯＦＤＭフレーム毎に自動的にフラグを発生し続ける。
【００６３】
仮同期状態Ｓ２のときには、ステートマシーン４５は、初期状態Ｓ１から仮同期状態Ｓ２に遷移したタイミングの次のフレーム同期信号のフラグ発生されたタイミングで、すなわち、２回目のフラグが発生されたタイミングで本同期判定信号を検出する。ステートマシーン４５は、検出した本同期判定信号がＯＫであるか、ＮＧであるかを判定する。その判定の結果、ＯＫであれば、ステートマシーン４５は、仮同期状態Ｓ２から本同期状態Ｓ３へ遷移する。また、その判定の結果、ＮＧであれば、ステートマシーン４５は、仮同期状態Ｓ２から初期状態Ｓ１へ遷移する。
【００６４】
すなわち、同期制御回路４４では、１つでも同期ワードと同一のビット列を検出すればとりあえずフレーム同期確立状態とするが、その後に、連続して２つの同期ワードが検出されなかった場合にはフレーム同期の確立状態をやめて初期状態に戻す。一方、その後に、連続して２つの同期ワードが検出できればそのままフレーム同期が確立している状態を保持し続ける。
【００６５】
本同期状態Ｓ３のときには、ステートマシーン４５は、フレーム同期フラグが発生される毎に本同期判定信号を検出し、検出した本同期判定信号がＯＫであるかＮＧであるかを判定する。判定の結果、ＯＫであれば、ステートマシーン４５は、本同期状態Ｓ３の状態を維持する。また、判定の結果、ｎ回（ｎは２以上の自然数）連続でＮＧであれば、ステートマシーン４５は、初期状態Ｓ１に遷移する。
【００６６】
以上のように同期制御回路４４では、非同期状態Ｓ１と、２回連続して同期ワードを検出できた安定した同期状態である本同期状態Ｓ３とを設定するとともに、非同期状態Ｓ１と本同期状態Ｓ３との間に、同期ワードを１個だけ検出した状態である仮同期状態Ｓ２を設けて、同期管理をしている。さらに、同期制御回路４４では、仮同期状態Ｓ２では、１回でも同期が外れたと判断されればすぐに非同期状態Ｓ１に戻し、本同期状態Ｓ３では、ｎ回同期が外れたと判断されなければ非同期状態Ｓ１に戻さないというように、仮同期状態Ｓ２では同期外れの条件を易しくし、本同期状態Ｓ３では同期外れの条件を厳しくしている。そのため、正しい同期ワードを検出できたときには、より早くＯＦＤＭフレームの同期の引き込みを行うことができるようになる。
【００６７】
なお、本実施の形態では、同期ワードは、Ｗ０＝“００１１０１０１１１１０１１１０”と、その反転ワードであるＷ１＝“１１００１０１００００１０００１”とがフレーム単位で交互に挿入されているものとして説明を行ったが、同期ワードとして単一のビット列を用い、単一のビット列である同期ワードが毎フレーム挿入されていても、本発明に適用はできる。
【００６８】
つぎに、フレーム検出回路１８内のフレーム同期判定回路４３の第１の変形例について説明をする。
【００６９】
図４に、フレーム同期判定回路４３の第１の変形例のブロック構成図を示す。
【００７０】
フレーム同期判定回路４３の第１の変形例は、図４に示すように、第１の同期ワード６１と、第１の比較回路６２と、遅延回路６３と、第２の同期ワード検出回路６４と、加算器６５と、第２の比較回路６６とを有している。
【００７１】
第１の同期ワード相関回路６１は、ＴＭＣＣ信号（ビットストリーム）と、１つの同期ワード（Ｗ０，Ｗ１）との相関演算を行い、相関値を出力する。出力された相関値は、第１の比較回路６２と加算回路６５に入力される。この第１の同期ワード相関回路６１は、図２に示した第１の同期ワード相関回路５１と同一の機能を有するものである。
【００７２】
第１の比較回路６２は、第１の同期ワード相関回路６１から出力された相関値が第１の閾値ＴＨ１よりも高くなったか否かを検出し、相関値の方が高くなったタイミングでハイとなる仮同期判定信号を出力する。この第１の比較回路６２は、図２に示した第１の比較回路５２と同一の機能を有するものである。
【００７３】
遅延回路６３は、ある同期ワードが入力されてから次の同期ワードが入力されるまでの期間、つまり、１ＯＦＤＭフレーム期間分、ＴＭＣＣ信号（ビットストリーム）を遅延させる回路である。遅延回路６３により１ＯＦＤＭフレーム期間分遅延したＴＭＣＣ信号は、第２の同期ワード相関回路６４に入力される。
【００７４】
第２の同期ワード相関回路６４は、１ＯＦＤＭフレーム期間分遅延したＴＭＣＣ信号（ビットストリーム）と、１つの同期ワード（Ｗ０，Ｗ１）との相関演算を行い、相関値を出力する。この第２の同期ワード相関回路６４は、図２に示した第１の同期ワード相関回路５１と同一の機能を有するものである。第２の同期ワード相関回路６４から出力された相関値は、加算回路６５に入力される。
【００７５】
加算回路６５は、第１の同期ワード相関回路６１から出力された相関値と第２の同期ワード相関回路６４から出力された相関値とを加算する。この加算値は、図２に示した第２の同期ワード相関回路５３から出力される相関値と同様に、１ＯＦＤＭフレームの間隔を空けて並んだ２つの同期ワード配列が検出されたときに、最も高くなる。加算回路６５から出力された加算値は、第２の比較回路６６に入力される。
【００７６】
第２の比較回路６６は、加算回路６５から出力された加算値が第２の閾値ＴＨ２よりも高くなったか否かを検出し、加算値の方が高くなったタイミングでハイとなる本同期判定信号を出力する。この第２の比較回路６６は、図２に示した第２の比較回路５４と同一の機能を有するものである。
【００７７】
以上のような第１の変形例でも、図２に示した回路と同様の処理を行うことができる。
【００７８】
つぎに、フレーム検出回路１８内のフレーム同期判定回路４３の第２の変形例について説明をする。
【００７９】
図５に、フレーム同期判定回路４３の第２の変形例のブロック構成図を示す。
【００８０】
フレーム同期判定回路４３の第２の変形例は、図５に示すように、同期ワード相関回路７１と、比較回路７２と、遅延回路７３と、本同期判定回路７４とを有している。
【００８１】
同期ワード相関回路７１は、ＴＭＣＣ信号（ビットストリーム）と、１つの同期ワード（Ｗ０，Ｗ１）との相関演算を行い、相関値を出力する。この同期ワード相関回路７１は、図２に示した第１の同期ワード相関回路５１と同一の機能を有するものである。同期ワード相関回路７１から出力された相関値は、比較回路７２に入力される。
【００８２】
比較回路７２は、同期ワード相関回路７１から出力された相関値が第１の閾値ＴＨ１よりも高くなったか否かを検出し、相関値の方が高くなったタイミングでハイとなる仮同期判定信号を出力する。この比較回路７２は、図２に示した第１の比較回路５２と同一の機能を有するものである。比較回路７２から出力される仮同期判定信号は、次段の同期制御回路４４に供給されるとともに、遅延回路７３及び本同期判定回路７４にも入力される。
【００８３】
遅延回路７３は、ある同期ワードが入力されてから次の同期ワードが入力されるまでの期間、つまり、１ＯＦＤＭフレーム期間分、比較回路７２の出力結果である仮同期判定信号を遅延させる回路である。遅延回路７３により１ＯＦＤＭフレーム期間分遅延した仮同期判定信号は、本同期判定回路７４に入力される。
【００８４】
本同期判定回路７４は、本同期判定信号を生成する回路である。本同期判定回路７４は、比較回路７２から出力された仮同期判定信号と、遅延回路７３により１フレーム分遅延された仮同期判定信号との２つの信号が入力される。本同期判定回路７４は、２つの信号がともにＯＫのときに、本同期判定信号をＯＫとする。
【００８５】
以上のような第２の変形例でも、図２に示した回路と同様の処理を行うことができる。
【００８６】
【発明の効果】
本発明にかかるＯＦＤＭ復調装置では、１つの同期ワードを検出した検出タイミング及び連続した２つの同期ワードを検出しタイミングの２つのタイミングに基づき伝送フレームの同期タイミングの管理を行う。このため、本発明にＯＦＤＭ復調装置では、ＯＦＤＭフレームの引き込みを早くすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のＯＦＤＭ受信装置のブロック構成図である。
【図２】上記ＯＦＤＭ受信装置内のフレーム検出回路のブロック構成図である。
【図３】上記フレーム検出回路の同期制御回路内のステートマシーンを示す図である。
【図４】上記フレーム検出回路のフレーム同期判定回路の第１の変形例を示す図である。
【図５】上記フレーム検出回路のフレーム同期判定回路の第２の変形例を示す図である。
【図６】従来のフレーム検出回路のブロック構成図である。
【符号の説明】
１０ ＯＦＤＭ受信装置、１１ アンテナ、１２ チューナ、１３ バンドパスフィルタ、１４ Ａ/Ｄ変換回路、１５ ＤＣキャンセル回路、１６ デジタル直交復調回路、１７ ＦＦＴ演算回路、１８ フレーム検出回路１９ 同期回路、２０ キャリア復調回路、２１ 周波数デインタリーブ回路、２２ 時間デインタリーブ回路、２３ デマッピング回路、２６ ビタビ復号回路、２７ バイトデインタリーブ回路、２８ 拡散信号除去回路、２９ トランスポートストリーム生成回路、３０ ＲＳ復号回路、３１ 伝送制御情報復号回路
【発明の属する技術分野】
本発明は、直交周波数分割多重（ＯＦＤＭ）信号から伝送データ系列を復調するＯＦＤＭ復調装置に関するものである。
【０００２】
【従来の技術】
デジタルデータを変調する方式として、直交周波数分割多重方式（以下、ＯＦＤＭ方式と呼ぶ。ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）と呼ばれる変調方式が知られている。
【０００３】
ＯＦＤＭ変調方式とは、伝送帯域内に多数の直交する副搬送波（サブキャリア）を設け、各サブキャリアの振幅及び位相にＰＳＫ（Phase Shift Keying）やＱＡＭ（Quadrature Amplitude Modulation）によりデータを割り当てて、デジタル変調する方式である。ＯＦＤＭ方式は、多数のサブキャリアで伝送帯域を分割するため、サブキャリア１波あたりの帯域は狭くなり変調速度は遅くなるが、トータルの伝送速度は、従来の変調方式と変わらないという特徴を有している。また、ＯＦＤＭ方式は、多数のサブキャリアが並列に伝送されるのでシンボル速度が遅くなり、シンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害を受けにくくなるという特徴を有している。また、ＯＦＤＭ方式は、複数のサブキャリアに対してデータの割り当てが行われることから、変調時には逆フーリエ変換を行うＩＦＦＴ（Inverse Fast Fourier Transform）演算回路、復調時にはフーリエ変換を行うＦＦＴ（Fast Fourier Transform）演算回路を用いることにより、送受信回路を構成することができるという特徴を有している。
【０００４】
ＯＦＤＭ方式は、マルチパス妨害の影響を強く受ける地上波デジタル放送に適用されることが多い。ＯＦＤＭ方式を採用した地上波デジタル放送としては、例えば、ＩＳＤＢ-ＴＳＢ（Integrated Services Digital Broadcasting -Terrestrial Sound Broadcasting）といった規格がある（非特許文献１）。
【０００５】
ここで、ＩＳＤＢ−ＴＳＢ規格では、２０４ビットの情報を一単位とした差動ＢＰＳＫ変調されたＴＭＣＣ（Transmission and Multiplexing Configuration Control）信号を、ＯＦＤＭシンボル中の所定のサブキャリアに伝送することが規定されている。差動ＢＰＳＫ変調は、伝送するデータ列を差動符号化し、差動符号化したのちの情報（０，１）に対してそれぞれ（＋４/３，０）、（−４/３，０）の信号点を持つ複素信号（Ｉ，Ｑ信号）にする変調方式である。
【０００６】
２０４ビットの情報で一単位とされたＴＭＣＣ信号は、先頭から、１ビットの差動変調の基準信号、１６ビット同期信号、３ビットのセグメント形式識別、１０２ビットのＴＭＣＣ情報、並びに、８２ビットのパリティビットで構成されている。基準信号は、差動変調方式の基準振幅及び基準位相となる信号である。同期信号は、２０４ビットの情報単位の先頭位置を示す情報である。具体的には、Ｗ０＝“００１１０１０１１１１０１１１０”と、その反転ワードであるＷ１＝“１１００１０１００００１０００１”とがフレーム単位で交互に挿入されている。セグメント形式識別は、伝送データが差動変調されているか同期変調されているかを示す情報である。ＴＭＣＣ情報は、受信した信号のキャリア変調方式、時間方向インタリーブパターン及び畳み込み符号の符号化率等が示された情報である。パリティビットは、１０２ビットのＴＭＣＣ情報に対する誤り訂正符号であり、その方式には、差集合巡回符号（２７３，１９１）の短縮符号（１８４，１０２）が採用されている。
【０００７】
また、ＴＭＣＣ信号は、１つのＯＦＤＭシンボルに対して１ビットの情報が変調されている。そのため、２０４ビットで一つの単位とされたＴＭＣＣ信号は、２０４ＯＦＤＭシンボルごとに伝送される。ＩＳＤＢ−ＴＳＢ規格では、このＴＭＣＣ信号を伝送する単位をＯＦＤＭフレームと呼んでいる。
【０００８】
従って、ＩＳＤＢ−ＴＳＢ規格に対応したＯＦＤＭ受信装置では、受信した送信波を復調するために、まず、ＴＭＣＣ信号内の同期信号を検出してＯＦＤＭフレームの同期を取り、続いて、ＴＭＣＣ信号内のＴＭＣＣ情報を検出して各種設定情報を取り出し、装置の各種復調設定を行った後に、実体情報の復調が開始される。
【０００９】
そのため、ＩＳＤＢ−ＴＳＢ規格に対応したＯＦＤＭ受信装置には、通常、ＴＭＣＣ信号内の同期ワードを検出してＯＦＤＭフレームの同期を取るフレーム検出回路が設けられる。 具体的に、従来のフレーム検出回路１００の構成を図６に示す。
【００１０】
フレーム検出回路１００は、差動復調回路１０１と、ビット判定回路１０２と、同期ワード相関回路１０３と、比較回路１０４とを備えている。
【００１１】
フレーム検出回路１００は、ＦＦＴ演算回路の後段に設けられ、所定のサブキャリアからＴＭＣＣ信号（Ｉ，Ｑ信号）が入力される。このＴＭＣＣ信号は、差動ＢＰＳＫ変調されている複素信号（Ｉ，Ｑ信号）である。
【００１２】
差動復調回路１０１は、入力されたＴＭＣＣ信号を差動復調し、元の情報ビットに対応した信号点の複素信号（Ｉ，Ｑ信号）を生成する。ビット判定回路１０２は、差動復調された信号点を元に“０”又は“１”のビット判定を行って、ビットストリーム化されたＴＭＣＣ信号を出力する。ビットストリーム化されたＴＭＣＣ信号は、同期ワード相関回路１０３に供給される。
【００１３】
同期ワード相関回路１０３は、ビットストリーム化されたＴＭＣＣ信号と、同期ワード（Ｗ０，Ｗ１）との相関演算を行う。すなわち、同期ワード（Ｗ０，Ｗ１）と、ビットストリーム内の各位置における１６ビット幅のデータ列との相関性を逐次算出し、その算出結果である相関値を出力する。同期ワード相関回路１０３から出力される相関値は、同期ワード（Ｗ０，Ｗ１）と、ビット列とが一致すれば最も高くなるような値である。
【００１４】
比較回路１０４は、同期ワード相関回路１０３から出力された相関値が、所定の閾値よりも高くなったか否かを検出し、そのタイミングを示す同期判定高くなったタイミングを検出する。検出したタイミングは、例えば、後段のＯＦＤＭフレームの同期タイミング発生回路に供給される。
【００１５】
【非特許文献１】
「地上デジタル音声放送用受信装置 標準規格（望ましい仕様） ＡＲＩＢ ＳＴＤ-Ｂ３０ １．１版」，社団法人電波産業界，平成１３年５月３１日 策定,平成１４年３月２８日 １．１改定
【００１６】
【発明が解決しようとする課題】
ところで、従来のフレーム検出回路１００の同期ワード相関回路１０３では、連続した２つのＯＦＤＭフレームに対して同時に同期ワードの相関性を算出し、その合計値を出力している。つまり、同期ワード相関回路１０３は、ビット判定回路１０２から出力されたＴＭＣＣ信号（ビットストリーム）に対して同期ワードＷ０（又はＷ１）の相関演算を行うとともに、そのＴＭＣＣ信号を１フレーム分遅延させた遅延信号（ビットストリーム）に対しても反転した同期ワードＷ１（又はＷ０）の相関演算を行う。そして、それらの２つの相関値の合計を出力している。このように連続した２フレームに対しての同期ワードの相関を検出しているのは、同期ワードの挿入位置ではない部分に偶然に同期ワードと同一（或いは非常に近い）のビット列があった場合の誤検出を防止するためのである。
【００１７】
しかしながら、このように連続した２つの同期ワードが入力されて初めて同期タイミングが検出されるとすると、非同期の状態から同期が確立するまでの引き込み時間が非常に長くなってしまう。具体的には、連続する２つの同期ワードを検出するには、最短でも１ＯＦＤＭフレーム＋１７ＯＦＤＭシンボル、最長では２ＯＦＤＭフレーム分の伝送時間が必要である。この時間は、ＩＳＤＢ-ＴＳＢ（モード３）であれば、２２１（ｍ秒）〜４０８（ｍ秒）に相当してしまい、受信装置の起動に必要となる時間としては比較的長い時間となってしまう。
【００１８】
そこで、本発明は、フレームの同期引き込み時間を短縮したＯＦＤＭ復調装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明に係るＯＦＤＭ復調装置は、直交周波数分割多重（ＯＦＤＭ）信号から伝送データ系列を復調するＯＦＤＭ復調装置において、上記ＯＦＤＭ信号を直交復調して複素信号である復調信号を抽出する直交復調手段と、上記伝送データ系列内に挿入されている伝送制御情報を上記復調信号から復号する伝送制御情報復号手段を備え、上記復調信号は、一定数の伝送シンボルで１つの伝送フレームが構成されており、上記１つの伝送フレームには、所定のビット数で構成される１つの伝送制御情報が挿入されており、上記１つの伝送制御情報には、同期ワードが含められており、上記伝送制御情報復号手段は、上記復調信号から復号された上記伝送制御情報のデータ系列から、上記同期ワードと同一のデータ列を検出する第１の同期検出部と、上記復調信号から復号された上記伝送制御情報のデータ系列から、上記同期ワードと同一のデータ列が１伝送フレーム間隔を空けて連続して２つ並んでいることを検出する第２の同期検出部と、上記第１の同期検出部による同期ワードの検出タイミング及び上記第２の同期検出部による同期ワードの検出タイミングの２つのタイミングに基づき、伝送フレームの同期タイミングの管理を行う同期管理部とを有し、
上記第１の同期検出部及び第２の同期検出部は、上記復調信号から復号された伝送制御情報のデータ系列に対して同期ワードとの相関性を算出し、算出した相関性が所定の値よりも高い場合に同期ワードであると判断し、上記第１の同期検出部は、伝送制御情報のデータ系列と同期ワードとの相関値を１ビットずつ算出する相関値算出回路と、相関値算出回路により算出された相関値が第１のしきい値以上である場合に同期ワードであると判断する判断回路とを有し、上記第２の同期検出部は、伝送制御情報のデータ系列を１伝送フレーム分遅延させる遅延回路と、遅延回路により遅延された伝送制御情報のデータ系列と同期ワードとの相関値を１ビットずつ算出する相関値算出回路と、相関値算出回路により算出された相関値と上記第１の同期検出部により算出された相関値とを加算する加算回路と、加算回路により加算された相関値が第２のしきい値以上である場合に同期ワードであると判断する判断回路とを有することを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態として、本発明を適用したＩＳＤＢ−ＴＳＢ規格のＯＦＤＭ受信装置について説明をする。
【００２３】
図１に、本発明の第１の実施の形態のＯＦＤＭ受信装置１０のブロック構成図を示す。
【００２４】
ＯＦＤＭ受信装置１０は、図１に示すように、アンテナ１１と、チューナ１２と、バンドパスフィルタ（ＢＰＦ）１３と、Ａ/Ｄ変換回路１４と、ＤＣキャンセル回路１５と、デジタル直交復調回路１６と、ＦＦＴ演算回路１７と、フレーム検出回路１８と、同期回路１９と、キャリア復調回路２０と、周波数デインタリーブ回路２１と、時間デインタリーブ回路２２と、デマッピング回路２３と、ビットデインタリーブ回路２４と、デパンクチャ回路２５と、ビタビ復号回路２６と、バイトデインタリーブ回路２７と、拡散信号除去回路２８と、トランスポートストリーム生成回路２９と、ＲＳ復号回路３０と、チャンネル選択回路３２と、伝送制御情報復号回路３１とを備えている。
【００２５】
ＯＦＤＭ送信装置から送信された送信波は、ＯＦＤＭ受信装置１０のアンテナ１１により受信され、ＲＦ信号としてチューナ１２に供給される。
【００２６】
アンテナ１１により受信されたＲＦ信号は、乗算器１２ａ及び局部発振器１２ｂからなるチューナ１２によりＩＦ信号に周波数変換され、ＢＰＦ１３に供給される。局部発振器１２ｂから発振される受信キャリア信号の発振周波数は、チャンネル選択回路３２から供給されるチャンネル選択信号に応じて切り換えられる。
【００２７】
チューナ１２から出力されたＩＦ信号は、ＢＰＦ１３によりフィルタリングされた後、Ａ/Ｄ変換回路１４によりデジタル化される。デジタル化されたＩＦ信号は、ＤＣキャンセル回路１５によりＤＣ成分が除去され、デジタル直交復調回路１６に供給される。
【００２８】
デジタル直交復調回路１６は、所定の周波数（キャリア周波数）のキャリア信号を用いて、デジタル化されたＩＦ信号を直交復調し、ベースバンドのＯＦＤＭ信号を出力する。ベースバンドのＯＦＤＭ信号は、直交復調された結果、実軸成分（Ｉチャネル信号）と、虚軸成分（Ｑチャネル信号）とから構成される複素信号となる。デジタル直交復調回路１６から出力されるベースバンドのＯＦＤＭ信号は、ＦＦＴ演算回路１７及び同期回路１９に供給される。
【００２９】
ＦＦＴ演算回路１７は、ベースバンドのＯＦＤＭ信号に対してＦＦＴ演算を行い、各サブキャリアに直交変調されている信号を抽出して出力する。ＦＦＴ演算回路１７は、１つのＯＦＤＭシンボルから有効シンボル長分の信号を抜き出し、抜き出した信号に対してＦＦＴ演算を行う。すなわち、ＦＦＴ演算回路１７は、１つのＯＦＤＭシンボルからガードインターバル長分の信号を除き、残った信号に対してＦＦＴ演算を行う。
【００３０】
ＦＦＴ演算回路１７により抽出された各サブキャリアに変調されていた信号は、実軸成分（Ｉチャネル信号）と虚軸成分（Ｑチャネル信号）とから構成される複素信号である。ＦＦＴ演算回路１７により抽出された信号は、フレーム検出回路１８、伝送制御情報復号回路３１、同期回路１９及びキャリア復調回路２０に供給される。
【００３１】
フレーム検出回路１８は、ＦＦＴ演算回路１７により復調された信号の所定のサブキャリアからＴＭＣＣ信号を抽出し、ＴＭＣＣ信号から同期信号を検出してＯＦＤＭ伝送フレームの境界を検出し、検出したフレームの境界位置を同期回路１９等に供給する。
【００３２】
同期回路１９は、ベースバンドのＯＦＤＭ信号、ＦＦＴ演算回路１７により復調された後の各サブキャリアに変調されていた信号、ＯＦＤＭシンボルの境界、チャンネル選択回路３２から供給されるチャンネル選択信号等を用いて、ＦＦＴ演算回路１７に対してＦＦＴ演算の演算範囲及びそのタイミング等の同期処理等の各種の同期処理を行う。
【００３３】
キャリア復調回路２０は、ＦＦＴ演算回路１７から出力された各サブキャリアから復調された後の信号が供給され、その信号に対してキャリア復調を行う。具体的には、キャリア復調回路２０は、差動変調信号（ＤＱＰＳＫ）に対する差動復調処理、並びに、同期変調信号（ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ）に対する等化処理を行う。
【００３４】
キャリア復調された信号は、周波数デインタリーブ回路２１によって周波数方向のデインタリーブ処理がされ、続いて、時間デインタリーブ回路２２によって時間方向のデインタリーブ処理がされた後、デマッピング回路２３に供給される。
【００３５】
デマッピング回路２３は、キャリア復調された信号（複素信号）に対してデータの再割付処理（デマッピング処理）を行い、伝送データ系列を復元する。例えばＩＳＤＢ-ＴＳＢ規格のＯＦＤＭ信号を復調する場合であれば、デマッピング回路２３は、ＱＰＳＫ、１６ＱＡＭ又は６４ＱＡＭに対応したデマッピング処理を行う。
【００３６】
デマッピング回路２３から出力され伝送データ系列は、ビットデインタリーブ回路２４、デパンクチャ回路２５、ビタビ復号回路２６、バイトデインタリーブ回路２７、拡散信号除去回路２８を通過することにより、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理が行われ、トランスポートストリーム生成回路２９に入力される。
【００３７】
トランスポートストリーム生成回路２９は、例えばヌルパケット等の各放送方式で規定されるデータを、ストリームの所定の位置に挿入する。また、トランスポートストリーム生成回路２９は、断続的に供給されてくるストリームのビット間隔を平滑化して時間的に連続したストリームとする、いわゆるスムージング処理を行う。スムージング処理がされた伝送データ系列は、ＲＳ復号回路３０に供給される。
【００３８】
ＲＳ復号回路３０は、入力された伝送データ系列に対してリードソロモン復号処理を行い、ＭＰＥＧ-２システムズで規定されたトランスポートストリームとして出力する。
【００３９】
伝送制御情報復号回路３１は、フレーム検出回路１８により同期が取られた後のＴＭＣＣ信号が入力され、このＴＭＣＣ信号からＴＭＣＣ情報（伝送制御情報）を復号し、復号したＴＭＣＣ情報を、キャリア復調回路２０、時間デインタリーブ回路２２、デマッピング回路２３、ビットデインタリーブ回路２４、及び、トランスポートストリーム生成回路２９に供給して、各回路の復調や再生等の制御を行う。
【００４０】
つぎに、フレーム検出回路１８についてさらに説明をする。
【００４１】
図２にフレーム検出回路１８のブロック構成図を示す。
【００４２】
フレーム検出回路１８は、図２に示すように、差動復調回路４１と、位相計算回路４２と、フレーム同期判定回路４３と、同期制御回路４４とを有している。
【００４３】
フレーム検出回路１８には、ＯＦＤＭシンボルの所定のサブキャリアに変調されているＴＭＣＣ信号（Ｉ，Ｑ信号）が入力される。
【００４４】
差動復調回路４１は、入力されたＴＭＣＣ信号を差動復調し、元の情報ビットに対応した信号点の複素信号（Ｉ，Ｑ信号）を生成する。差動復調された信号（Ｉ，Ｑ信号）は、ビット判定回路４２に供給される。
【００４５】
ビット判定回路４２は、差動復調された信号（Ｉ，Ｑ信号）に基づきビット判定を行う。すなわち、差動復調された信号のＩＱ平面上の信号点から変調されている値が“０”又は“１”のいずれであるかを判定し、いずれか一方のビット値を出力する。従って、ビット判定回路４２からは、ビットストリーム化されたＴＭＣＣ信号が出力されることとなる。ビット判定回路４２から出力されたビットストリーム化されたＴＭＣＣ信号は、フレーム同期判定回路４３に供給される。
【００４６】
フレーム同期判定回路４３は、ビットストリーム化されたＴＭＣＣ信号に含まれている同期ワードを検出して、フレームの同期タイミングを検出する。
【００４７】
フレーム同期判定回路４３は、第１の同期ワード検出回路５１と、第１の比較回路５２と、第２の同期ワード検出回路５３と、第２の比較回路５４とを有している。
【００４８】
第１の同期ワード相関回路５１は、順次入力されてくるビットストリーム（ＴＭＣＣ信号）中のビット列と、同期ワード（Ｗ０，Ｗ１）との間の相関演算を行う。同期ワードのビット幅は１６ビットであるが、相関演算は１６ビット幅のウィンドウをビットストリームに対して１ビットずつずらしながら行われるので、その演算結果はビットストリームが１ビット入力される毎に出力される。第１の同期ワード相関回路５１は、例えば、ＴＭＣＣ信号（ビットストリーム）を１６ビット遅延のシフトレジスタに入力し、そのシフトレジスタの１６ビット値と同期ワード（Ｗ０，Ｗ１）の１６ビット値との一致性を算出し、その値を相関値として出力する。このような第１の同期ワード相関回路５１から出力される相関値は、ビットストリーム中に同期ワードと同一のビット配列が検出されたときに、最も高くなる。
【００４９】
第１の比較回路５２は、第１の同期ワード相関回路５１から出力された相関値が第１の閾値ＴＨ１よりも高くなったか否かを検出する。第１の比較回路５２は、この検出結果に基づき、相関値の方が高い場合にはＯＫ，相関値の方が低い場合にはＮＧを示す仮同期判定信号を出力する。すなわち、仮同期判定信号がＯＫを示しているタイミングが、ビットストリーム（ＴＭＣＣ信号）中に同期ワード（Ｗ０又はＷ１）が存在しているタイミングとなる。
【００５０】
第２の同期ワード相関回路５３は、入力されたビットストリーム（ＴＭＣＣ信号）と、連続した２つＯＦＤＭフレームに対する同期ワード（Ｗ０，Ｗ１）との相関演算を行う。すなわち、１フレーム分間隔を空けて配置された２つの同期ワードと、入力されたビットストリーム（ＴＭＣＣ信号）との間の相関演算を行う。２つの同期ワードは、一方の同期ワードがＷ０であれば他方は逆の同期ワードＷ１となっているというように、ビットが互いに反転した値となっている。
【００５１】
また、１つの同期ワードのビット幅は１６ビットであるが、相関演算は１６ビット×２のウィンドウをビットストリームに対して１ビットずつずらしながら行われるので、その演算結果はビットストリームが１ビット入力される毎に出力される。例えば、第２の同期ワード相関回路５３は、１６ビット遅延のシフトレジスタを２つ設け、ＴＭＣＣ信号（ビットストリーム）を一方のシフトレジスタに入力し、そのシフトレジスタ内の１６ビット値と同期ワード（Ｗ０）の１６ビット値との一致性を算出し、１フレーム分遅延させたＴＭＣＣ信号（ビットストリーム）を他方のシフトレジスタに入力し、そのシフトレジスタ内の１６ビット値と同期ワード（Ｗ１）の１６ビット値との一致性を算出する。そして、２つの一致性を加算して、それらの合計値を相関値として出力する。このような第２の同期ワード相関回路５３から出力される相関値は、ビットストリーム中に連続した２つのフレームから同時に同期ワードが検出されたときに、最も高くなる。
【００５２】
第２の比較回路５４は、第２の同期ワード相関回路５３から出力された相関値が第２の閾値ＴＨ２よりも高くなったか否かを検出する。第２の比較回路５４は、この検出結果に基づき、相関値の方が高い場合にはＯＫ，相関値の方が低い場合にはＮＧを示す本同期判定信号を出力する。すなわち、本同期判定信号がＯＫを示しているタイミングが、ビットストリーム（ＴＭＣＣ信号）中に連続した２つのフレームにそれぞれ同期ワード（Ｗ０又はＷ１）が存在しているタイミングとなる。
【００５３】
以上のようにフレーム検出回路４３は、入力されたビットストリーム内に１個でも同期ワードと同一のビット列を検出した場合には、その検出タイミングでＯＫとなる仮同期判定信号を出力する。また、フレーム検出回路４３は、連続した２つのＯＦＤＭフレーム中に同期ワードが存在していることを検出した場合には、その検出タイミングでＯＫとなる本同期判定信号を出力する。出力された仮同期判定信号及び本同期判定信号は、同期制御回路４４に供給される。
【００５４】
同期制御回路４４は、仮同期判定信号及び本同期判定信号に基づき、フレーム同期信号の出力及びフレーム同期情報の出力を制御する。フレーム同期信号は、ＯＦＤＭフレームの先頭位置のタイミングでハイとなり、その他のタイミングではオフとなるような、フレームの境界位置を周期的に発生するフラグである。同期制御回路４４は、あるトリガが与えられると、最初のフラグを発生し（フラグをハイとし）、以後は例えば動作クロック等をカウントしていくことにより周期的にフラグを発生して、フレーム同期信号を生成していく。また、フレーム同期情報は、フレーム同期信号が受信信号に同期している否かを外部回路に通知するための情報、すなわち、フレーム同期が確立しているか否かを示す情報である。フレーム同期情報は、フレーム同期が確立していれば“ＯＫ”、確立していなければ“ＮＧ”を示す。
【００５５】
同期制御回路４４では、図３に示すような、初期状態Ｓ１、仮同期状態Ｓ２及び本同期状態Ｓ３の３つの状態を有するステートマシーン４５により、フレーム同期信号の発生制御並びに同期確立情報の出力制御を行う。
【００５６】
ステートマシーン４５の説明をする。
【００５７】
初期状態Ｓ１は、ＯＦＤＭフレームの同期が確立していない状態である。同期制御回路４４は、初期状態Ｓ１のときには、フレーム同期信号を発生せず、さらに、同期確立情報を“ＮＧ”としてフレーム同期が確立していないことを外部に通知する。
【００５８】
仮同期状態Ｓ２及び本同期状態Ｓ３は、ともに同期が確立している状態である。同期制御回路４４は、仮同期状態Ｓ２及び本同期状態Ｓ３のときには、フレーム同期信号を発生し、さらに、同期確立情報を“ＯＫ”としてフレーム同期が確立していることを外部に通知する。
【００５９】
ステートマシーン４５では、次のような条件により、初期状態Ｓ１、仮同期状態Ｓ２及び本同期状態Ｓ３の各状態間の遷移を行う。
【００６０】
まず、ステートマシーン４５は、装置のリセット動作がされると、初期状態Ｓ１に遷移する。
【００６１】
初期状態Ｓ１のときに、ステートマシーン４５は、仮同期判定信号を判別する。ステートマシーン４５は、仮同期判定信号がＮＧを示せば初期状態Ｓ１を維持し続け、仮同期判定信号がＯＫを示せばＯＫを示したタイミングで初期状態Ｓ１から仮同期状態Ｓ２に遷移する。
【００６２】
すなわち、同期制御回路４４では、初期状態Ｓ１のときに、ＴＭＣＣ信号（ビットストリーム）中から同期ワードと同一のビット列を１つでも検出すれば仮同期状態Ｓ２に遷移し、同期状態となるということである。さらに、同期制御回路４４は、ステートマシーン４５が初期状態Ｓ１から仮同期状態Ｓ２に遷移したタイミングをトリガとして、フレーム同期信号のフラグ発生を開始し、以後、１ＯＦＤＭフレーム毎に自動的にフラグを発生し続ける。
【００６３】
仮同期状態Ｓ２のときには、ステートマシーン４５は、初期状態Ｓ１から仮同期状態Ｓ２に遷移したタイミングの次のフレーム同期信号のフラグ発生されたタイミングで、すなわち、２回目のフラグが発生されたタイミングで本同期判定信号を検出する。ステートマシーン４５は、検出した本同期判定信号がＯＫであるか、ＮＧであるかを判定する。その判定の結果、ＯＫであれば、ステートマシーン４５は、仮同期状態Ｓ２から本同期状態Ｓ３へ遷移する。また、その判定の結果、ＮＧであれば、ステートマシーン４５は、仮同期状態Ｓ２から初期状態Ｓ１へ遷移する。
【００６４】
すなわち、同期制御回路４４では、１つでも同期ワードと同一のビット列を検出すればとりあえずフレーム同期確立状態とするが、その後に、連続して２つの同期ワードが検出されなかった場合にはフレーム同期の確立状態をやめて初期状態に戻す。一方、その後に、連続して２つの同期ワードが検出できればそのままフレーム同期が確立している状態を保持し続ける。
【００６５】
本同期状態Ｓ３のときには、ステートマシーン４５は、フレーム同期フラグが発生される毎に本同期判定信号を検出し、検出した本同期判定信号がＯＫであるかＮＧであるかを判定する。判定の結果、ＯＫであれば、ステートマシーン４５は、本同期状態Ｓ３の状態を維持する。また、判定の結果、ｎ回（ｎは２以上の自然数）連続でＮＧであれば、ステートマシーン４５は、初期状態Ｓ１に遷移する。
【００６６】
以上のように同期制御回路４４では、非同期状態Ｓ１と、２回連続して同期ワードを検出できた安定した同期状態である本同期状態Ｓ３とを設定するとともに、非同期状態Ｓ１と本同期状態Ｓ３との間に、同期ワードを１個だけ検出した状態である仮同期状態Ｓ２を設けて、同期管理をしている。さらに、同期制御回路４４では、仮同期状態Ｓ２では、１回でも同期が外れたと判断されればすぐに非同期状態Ｓ１に戻し、本同期状態Ｓ３では、ｎ回同期が外れたと判断されなければ非同期状態Ｓ１に戻さないというように、仮同期状態Ｓ２では同期外れの条件を易しくし、本同期状態Ｓ３では同期外れの条件を厳しくしている。そのため、正しい同期ワードを検出できたときには、より早くＯＦＤＭフレームの同期の引き込みを行うことができるようになる。
【００６７】
なお、本実施の形態では、同期ワードは、Ｗ０＝“００１１０１０１１１１０１１１０”と、その反転ワードであるＷ１＝“１１００１０１００００１０００１”とがフレーム単位で交互に挿入されているものとして説明を行ったが、同期ワードとして単一のビット列を用い、単一のビット列である同期ワードが毎フレーム挿入されていても、本発明に適用はできる。
【００６８】
つぎに、フレーム検出回路１８内のフレーム同期判定回路４３の第１の変形例について説明をする。
【００６９】
図４に、フレーム同期判定回路４３の第１の変形例のブロック構成図を示す。
【００７０】
フレーム同期判定回路４３の第１の変形例は、図４に示すように、第１の同期ワード６１と、第１の比較回路６２と、遅延回路６３と、第２の同期ワード検出回路６４と、加算器６５と、第２の比較回路６６とを有している。
【００７１】
第１の同期ワード相関回路６１は、ＴＭＣＣ信号（ビットストリーム）と、１つの同期ワード（Ｗ０，Ｗ１）との相関演算を行い、相関値を出力する。出力された相関値は、第１の比較回路６２と加算回路６５に入力される。この第１の同期ワード相関回路６１は、図２に示した第１の同期ワード相関回路５１と同一の機能を有するものである。
【００７２】
第１の比較回路６２は、第１の同期ワード相関回路６１から出力された相関値が第１の閾値ＴＨ１よりも高くなったか否かを検出し、相関値の方が高くなったタイミングでハイとなる仮同期判定信号を出力する。この第１の比較回路６２は、図２に示した第１の比較回路５２と同一の機能を有するものである。
【００７３】
遅延回路６３は、ある同期ワードが入力されてから次の同期ワードが入力されるまでの期間、つまり、１ＯＦＤＭフレーム期間分、ＴＭＣＣ信号（ビットストリーム）を遅延させる回路である。遅延回路６３により１ＯＦＤＭフレーム期間分遅延したＴＭＣＣ信号は、第２の同期ワード相関回路６４に入力される。
【００７４】
第２の同期ワード相関回路６４は、１ＯＦＤＭフレーム期間分遅延したＴＭＣＣ信号（ビットストリーム）と、１つの同期ワード（Ｗ０，Ｗ１）との相関演算を行い、相関値を出力する。この第２の同期ワード相関回路６４は、図２に示した第１の同期ワード相関回路５１と同一の機能を有するものである。第２の同期ワード相関回路６４から出力された相関値は、加算回路６５に入力される。
【００７５】
加算回路６５は、第１の同期ワード相関回路６１から出力された相関値と第２の同期ワード相関回路６４から出力された相関値とを加算する。この加算値は、図２に示した第２の同期ワード相関回路５３から出力される相関値と同様に、１ＯＦＤＭフレームの間隔を空けて並んだ２つの同期ワード配列が検出されたときに、最も高くなる。加算回路６５から出力された加算値は、第２の比較回路６６に入力される。
【００７６】
第２の比較回路６６は、加算回路６５から出力された加算値が第２の閾値ＴＨ２よりも高くなったか否かを検出し、加算値の方が高くなったタイミングでハイとなる本同期判定信号を出力する。この第２の比較回路６６は、図２に示した第２の比較回路５４と同一の機能を有するものである。
【００７７】
以上のような第１の変形例でも、図２に示した回路と同様の処理を行うことができる。
【００７８】
つぎに、フレーム検出回路１８内のフレーム同期判定回路４３の第２の変形例について説明をする。
【００７９】
図５に、フレーム同期判定回路４３の第２の変形例のブロック構成図を示す。
【００８０】
フレーム同期判定回路４３の第２の変形例は、図５に示すように、同期ワード相関回路７１と、比較回路７２と、遅延回路７３と、本同期判定回路７４とを有している。
【００８１】
同期ワード相関回路７１は、ＴＭＣＣ信号（ビットストリーム）と、１つの同期ワード（Ｗ０，Ｗ１）との相関演算を行い、相関値を出力する。この同期ワード相関回路７１は、図２に示した第１の同期ワード相関回路５１と同一の機能を有するものである。同期ワード相関回路７１から出力された相関値は、比較回路７２に入力される。
【００８２】
比較回路７２は、同期ワード相関回路７１から出力された相関値が第１の閾値ＴＨ１よりも高くなったか否かを検出し、相関値の方が高くなったタイミングでハイとなる仮同期判定信号を出力する。この比較回路７２は、図２に示した第１の比較回路５２と同一の機能を有するものである。比較回路７２から出力される仮同期判定信号は、次段の同期制御回路４４に供給されるとともに、遅延回路７３及び本同期判定回路７４にも入力される。
【００８３】
遅延回路７３は、ある同期ワードが入力されてから次の同期ワードが入力されるまでの期間、つまり、１ＯＦＤＭフレーム期間分、比較回路７２の出力結果である仮同期判定信号を遅延させる回路である。遅延回路７３により１ＯＦＤＭフレーム期間分遅延した仮同期判定信号は、本同期判定回路７４に入力される。
【００８４】
本同期判定回路７４は、本同期判定信号を生成する回路である。本同期判定回路７４は、比較回路７２から出力された仮同期判定信号と、遅延回路７３により１フレーム分遅延された仮同期判定信号との２つの信号が入力される。本同期判定回路７４は、２つの信号がともにＯＫのときに、本同期判定信号をＯＫとする。
【００８５】
以上のような第２の変形例でも、図２に示した回路と同様の処理を行うことができる。
【００８６】
【発明の効果】
本発明にかかるＯＦＤＭ復調装置では、１つの同期ワードを検出した検出タイミング及び連続した２つの同期ワードを検出しタイミングの２つのタイミングに基づき伝送フレームの同期タイミングの管理を行う。このため、本発明にＯＦＤＭ復調装置では、ＯＦＤＭフレームの引き込みを早くすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のＯＦＤＭ受信装置のブロック構成図である。
【図２】上記ＯＦＤＭ受信装置内のフレーム検出回路のブロック構成図である。
【図３】上記フレーム検出回路の同期制御回路内のステートマシーンを示す図である。
【図４】上記フレーム検出回路のフレーム同期判定回路の第１の変形例を示す図である。
【図５】上記フレーム検出回路のフレーム同期判定回路の第２の変形例を示す図である。
【図６】従来のフレーム検出回路のブロック構成図である。
【符号の説明】
１０ ＯＦＤＭ受信装置、１１ アンテナ、１２ チューナ、１３ バンドパスフィルタ、１４ Ａ/Ｄ変換回路、１５ ＤＣキャンセル回路、１６ デジタル直交復調回路、１７ ＦＦＴ演算回路、１８ フレーム検出回路１９ 同期回路、２０ キャリア復調回路、２１ 周波数デインタリーブ回路、２２ 時間デインタリーブ回路、２３ デマッピング回路、２６ ビタビ復号回路、２７ バイトデインタリーブ回路、２８ 拡散信号除去回路、２９ トランスポートストリーム生成回路、３０ ＲＳ復号回路、３１ 伝送制御情報復号回路
Claims (2)
- 直交周波数分割多重（ＯＦＤＭ）信号から伝送データ系列を復調するＯＦＤＭ復調装置において、
上記ＯＦＤＭ信号を直交復調して複素信号である復調信号を抽出する直交復調手段と、
上記伝送データ系列内に挿入されている伝送制御情報を上記復調信号から復号する伝送制御情報復号手段を備え、
上記復調信号は、一定数の伝送シンボルで１つの伝送フレームが構成されており、
上記１つの伝送フレームには、所定のビット数で構成される１つの伝送制御情報が挿入されており、
上記１つの伝送制御情報には、同期ワードが含められており、
上記伝送制御情報復号手段は、
上記復調信号から復号された上記伝送制御情報のデータ系列から、上記同期ワードと同一のデータ列を検出する第１の同期検出部と、
上記復調信号から復号された上記伝送制御情報のデータ系列から、上記同期ワードと同一のデータ列が１伝送フレーム間隔を空けて連続して２つ並んでいることを検出する第２の同期検出部と、
上記第１の同期検出部による同期ワードの検出タイミング及び上記第２の同期検出部による同期ワードの検出タイミングの２つのタイミングに基づき、伝送フレームの同期タイミングの管理を行う同期管理部とを有し、
上記第１の同期検出部及び第２の同期検出部は、上記復調信号から復号された伝送制御情報のデータ系列に対して同期ワードとの相関性を算出し、算出した相関性が所定の値よりも高い場合に同期ワードであると判断し、
上記第１の同期検出部は、伝送制御情報のデータ系列と同期ワードとの相関値を１ビットずつ算出する相関値算出回路と、相関値算出回路により算出された相関値が第１のしきい値以上である場合に同期ワードであると判断する判断回路とを有し、
上記第２の同期検出部は、伝送制御情報のデータ系列を１伝送フレーム分遅延させる遅延回路と、遅延回路により遅延された伝送制御情報のデータ系列と同期ワードとの相関値を１ビットずつ算出する相関値算出回路と、相関値算出回路により算出された相関値と上記第１の同期検出部により算出された相関値とを加算する加算回路と、加算回路により加算された相関値が第２のしきい値以上である場合に同期ワードであると判断する判断回路とを有するＯＦＤＭ復調装置。 - 上記同期管理部は、伝送フレームの同期が確立されている状態を示す第１の同期状態及び第２の同期状態、並びに、伝送フレームの同期が確立されていない状態を示す非同期状態の３つの状態を用いて同期状態を管理し、
非同期状態のときに上記第１の同期検出部により同期ワードが検出された場合には第１の同期状態に遷移し、
第１の同期状態のときに上記第２の同期検出部により同期ワードが検出された場合には第２の同期状態に遷移し、
第１の同期状態のときに上記第２の同期検出部により同期ワードが検出されなかった場合には非同期状態に遷移し、
第２の同期状態のときに第２の同期検出部により連続してｎ回（ｎは、２以上の整数。）
同期ワードが検出されなかった場合には非同期状態に遷移し、
さらに、上記第１の同期状態及び第２の同期状態のときに、上記第１の同期検出部又は第２の同期検出部による同期ワードの検出タイミングに基づき、伝送フレームの同期タイミングを発生する請求項１記載のＯＦＤＭ復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003083799A JP4285038B2 (ja) | 2003-03-25 | 2003-03-25 | Ｏｆｄｍ復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003083799A JP4285038B2 (ja) | 2003-03-25 | 2003-03-25 | Ｏｆｄｍ復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004297215A JP2004297215A (ja) | 2004-10-21 |
| JP4285038B2 true JP4285038B2 (ja) | 2009-06-24 |
Family
ID=33399173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003083799A Expired - Fee Related JP4285038B2 (ja) | 2003-03-25 | 2003-03-25 | Ｏｆｄｍ復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4285038B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4978387B2 (ja) * | 2006-09-13 | 2012-07-18 | ソニー株式会社 | フレーム同期制御装置及びフレーム同期制御方法 |
| JP4731442B2 (ja) * | 2006-10-10 | 2011-07-27 | 日本放送協会 | スケルチ装置 |
| JP5151144B2 (ja) | 2006-12-22 | 2013-02-27 | 富士通セミコンダクター株式会社 | Ｏｆｄｍ受信機及びデータ判定方法 |
| JP4693858B2 (ja) * | 2008-03-17 | 2011-06-01 | 三菱電機株式会社 | デジタル放送受信装置 |
| JP5271051B2 (ja) * | 2008-11-20 | 2013-08-21 | ホーチキ株式会社 | スケルチ |
| JP5556871B2 (ja) * | 2012-10-01 | 2014-07-23 | 富士通セミコンダクター株式会社 | Ｏｆｄｍ受信機 |
-
2003
- 2003-03-25 JP JP2003083799A patent/JP4285038B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004297215A (ja) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11496345B2 (en) | Implicit signaling in OFDM preamble with embedded signature sequence, and cyclic prefix and postfix aided signature detection | |
| JP4297093B2 (ja) | ドップラー周波数算出装置及び方法、並びにｏｆｄｍ復調装置 | |
| US7403472B2 (en) | OFDM receiving device and OFDM receiving method | |
| US6856590B2 (en) | OFDM transmission device and OFDM transmission method | |
| WO2004062151A1 (ja) | Ｏｆｄｍ復調装置 | |
| JP2004214962A (ja) | Ｏｆｄｍ復調装置 | |
| JP2002511711A (ja) | 多重搬送波復調システムにおいて精細な周波数同期を行うための方法および装置 | |
| JPH09130362A (ja) | 受信装置および受信方法 | |
| JP4978387B2 (ja) | フレーム同期制御装置及びフレーム同期制御方法 | |
| JP2010119113A (ja) | Ｏｆｄｍ信号の受信装置 | |
| JP4285038B2 (ja) | Ｏｆｄｍ復調装置 | |
| JP2008148230A (ja) | 放送受信装置と放送受信方法 | |
| JP2007028200A (ja) | フレーム同期保護制御装置及び方法 | |
| JP2004304455A (ja) | Ｏｆｄｍ信号復調装置および方法 | |
| JP4211461B2 (ja) | Ｏｆｄｍ信号復調装置および方法 | |
| JP4816366B2 (ja) | 復調装置および方法、並びにプログラム | |
| JP4362955B2 (ja) | 復調装置及び復調方法 | |
| JP2004297216A (ja) | 復調装置 | |
| JP2005064741A (ja) | 伝送データ再生装置及び方法 | |
| JP2004297214A (ja) | 復調装置 | |
| JP2004214959A (ja) | 復調装置及び復調方法 | |
| JP2005064740A (ja) | 伝送データ再生装置及び方法 | |
| JP2004304454A (ja) | Ｏｆｄｍ信号復調装置および方法 | |
| JP2007288692A (ja) | Ｏｆｄｍ受信装置及びそのｔｓ生成回路並びにｔｓ生成方法 | |
| JP2004297213A (ja) | 復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |