CN110047766B - 一种双模混合控制芯片倒装方法 - Google Patents

一种双模混合控制芯片倒装方法 Download PDF

Info

Publication number
CN110047766B
CN110047766B CN201910339759.5A CN201910339759A CN110047766B CN 110047766 B CN110047766 B CN 110047766B CN 201910339759 A CN201910339759 A CN 201910339759A CN 110047766 B CN110047766 B CN 110047766B
Authority
CN
China
Prior art keywords
mode
chip
force
switching
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910339759.5A
Other languages
English (en)
Other versions
CN110047766A (zh
Inventor
朱钟源
汤晖
何思丰
吴泽龙
高健
陈新
贺云波
张揽宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201910339759.5A priority Critical patent/CN110047766B/zh
Publication of CN110047766A publication Critical patent/CN110047766A/zh
Application granted granted Critical
Publication of CN110047766B publication Critical patent/CN110047766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802Applying energy for connecting
    • H01L2224/80201Compression bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开一种双模混合控制芯片倒装方法,以位置模式驱动贴装头运动,测量芯片与基板之间的接触力,在接触力大于设定阈值的时刻开始模式切换,位置模式输出量up与力模式输出量uf分别乘以一个关于权重因子η的函数,η在其定义区间内连续且可导,在贴装切换时长δ时间段内,将位置模式切换为力模式,切换过程不产生冲击;切换完成后由力模式输出量uf对芯片施加压力;压合一段时间后控制贴装头反向移动,完成芯片倒装过程,可进行下一次倒装过程。本发明的倒装方法在两种模式之间平滑切换,位置模式和力模式在贴装切换时长δ内同时存在,不出现突然切换,压力的设定阈值出现在跟随误差之前,更加准确地实现控制。

Description

一种双模混合控制芯片倒装方法
技术领域
本发明涉及芯片倒装技术领域,更进一步涉及一种双模混合控制芯片倒装方法。
背景技术
倒装芯片(Flip chip)是一种无引脚结构,一般含有电路单元。在芯片倒装领域,芯片贴合是倒装最关键的环节,在芯片贴合过程中,芯片由贴装头携带转移到基板上,由于贴装头和芯片之间存在挤压,较大的力冲击容易使芯片发生裂纹,造成芯片与天线互连失效;为了保证粘贴封装的可靠性,贴装头把芯片置于基板焊盘之后,还需要以一定的接触力压合一段时间,但不能在接触过程中压坏芯片。
为了防止压坏芯片,在接触到芯片时需要施加较小的压力,传统的控制方式利用跟随误差作为是否接触的判断依据,跟随误差为贴装头实际运动输出量与理论运动输出量之间的差值;在芯片由贴装头带动高速运行过程中,芯片未接触到基板,不受外力作用,实际运动输出量与理论运动输出量误差很小,此时跟随误差是一种比较小的正常值;一旦发生接触,贴装头受到基板阻挡,实际运动输出量与理论运动输出量误差急剧增加,跟随误差陡增,跟随误差超出阈值,减小贴装力的输出,使贴装头进行微小的运动输出。
传统的切换方式通过实时监测跟随误差是否超过阈值控制贴装头的运动,跟随误差的产生依靠阻挡力,在跟随误差超出阈值时已经对芯片施加较大的冲击,可能造成芯片损伤。
并且跟随误差的阈值难以确定,阈值设置过小,若高速运动过程中若出现PID参数不正确,或者摩擦阻力等因素,可造成跟随误差陡增,芯片还未到达基板就停止运动,造成贴装失败;若阈值设置过大,对芯片造成的冲击力过大,容易使芯片出现损伤。
对于本领域的技术人员来说,如何更加精准地控制贴装力,是目前需要解决的技术问题。
发明内容
本发明提供一种双模混合控制芯片倒装方法,能够更加精准地控制贴装力,避免对芯片造成冲击,具体方案如下:
一种双模混合控制芯片倒装方法,包括:
以位置模式驱动贴装头运动,贴装头由位置模式输出量up驱动;
测量芯片与基板之间的接触力,判断接触力是否超过设定阈值;
设定贴装切换时长δ,并以接触力超过所述设定阈值的时刻开始模式切换;
所述位置模式输出量up与力模式输出量uf分别乘以一个关于权重因子η的函数,η在其定义区间内连续且可导,在所述贴装切换时长δ时间段内,按照总输出量u(k)=up(k)(1-η)+uf(k)η将位置模式切换为力模式;
力模式下,在压合时长α时间段内,由所述力模式输出量uf对芯片施加压力;
控制贴装头反向移动。
可选地,所述权重因子η的函数为:
Figure BDA0002040330000000021
其中:t1为接触力超过所述设定阈值的时刻,t2为所述贴装切换时长δ的结束时刻,t3为所述压合时长α的结束时刻。
可选地,所述控制贴装头反向移动,包括:
从所述压合时长α结束的时刻起设置复位切换时长β,在所述复位切换时长β时间段内,按照总输出量u(k)=up(k)η+uf(k)(1-η)将力模式切换为位置模式。
可选地,所述位置模式输出量up由宏动装置提供,所述力模式输出量uf由微动装置提供。
可选地,所述贴装切换时长δ与所述复位切换时长β相等。
可选地,所述贴装切换时长δ、所述压合时长α和所述复位切换时长β均由人为确定。
可选地,所述设定阈值小于芯片可承受的最大压力的一半。
本发明提供一种双模混合控制芯片倒装方法,以位置模式驱动贴装头运动,在位置模式下,贴装头仅由位置模式输出量up驱动;运动过程中测量芯片与基板之间的接触力,判断接触力是否超过设定阈值,设定贴装切换时长δ,在接触力大于设定阈值的时刻开始模式切换,在贴装切换时长δ内,贴装头同时由位置模式输出量up与力模式输出量uf驱动;位置模式输出量up与力模式输出量uf分别乘以一个关于权重因子η的函数,η在其定义区间内连续且可导,在贴装切换时长δ时间段内,按照总输出量u(k)=up(k)(1-η)+uf(k)η将位置模式切换为力模式,位置模式切换到力模式的过程平滑转换,切换过程不产生冲击;切换完成后,力模式下,在压合时长α时间段内,由力模式输出量uf对芯片施加压力,此时仅由力模式作用于芯片压合;压合一段时间后控制贴装头反向移动,完成芯片倒装过程,可进行下一次倒装过程。本发明的倒装方法在两种模式之间平滑切换,位置模式和力模式在贴装切换时长δ内同时存在,不出现突然切换,防止芯片压损,由压力控制贴合过程,压力的设定阈值出现在跟随误差之前,相对于传统的通过跟随误差判断切换的过程,能够更加准确地实现控制。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明的双模混合控制芯片倒装方法的流程图;
图2为位置模式输出量up和力模式输出量uf占比随时间变化的示意图。
具体实施方式
本发明的核心在于提供一种双模混合控制芯片倒装方法,能够更加精准地控制贴装力,避免对芯片造成冲击。
为了使本领域的技术人员更好地理解本发明的技术方案,下面将结合附图及具体的实施方式,对本发明的双模混合控制芯片倒装方法进行详细的介绍说明。
如图1所示,为本发明的双模混合控制芯片倒装方法的流程图,包括以下步骤:
S1、以位置模式驱动贴装头运动,贴装头由位置模式输出量up驱动;贴装头上固定芯片,用于带动芯片位移,将芯片倒装于基板的过程中,贴装头带动芯片靠近基板,在起始阶段,贴装头仅存在位置模式,由位置模式输出量up驱动贴装头靠近基板。
S2、测量芯片与基板之间的接触力,判断接触力是否超过设定阈值;设定阈值为一个压力值,当接触力大于该压力值时认为超过设定阈值,达到设定的条件;设定阈值可为贴装头与基板之间的接触力,也可由贴装头与基板之间的接触力间接产生的作用力,该间接作用力的大小情况可反应贴装头和基板之间的接触力。
S3、设定贴装切换时长δ,并以接触力超过设定阈值的时刻开始模式切换;贴装切换时长δ为一人为设置的时间段,在贴装切换时长δ时间段内,将位置模式输出变换为力模式输出,在此时间段内同时存在位置模式和力模式,贴装头同时由位置模式输出量up和力模式输出量uf驱动。
S4、位置模式输出量up与力模式输出量uf分别乘以一个关于权重因子η的函数,η在其定义区间内连续且可导,在贴装切换时长δ时间段内,按照总输出量u(k)=up(k)(1-η)+uf(k)η将位置模式切换为力模式;贴装切换时长δ为一时间段,为贴装过程中位置模式与力模式切换的时间段,该时间段的起点全部位置模式输出量up施加作用力,在时间段的终点全部由力模式输出量uf施加作用力,在贴装切换时长δ时间段内均由位置模式输出量up和力模式输出量uf共同作用。
S5、力模式下,在压合时长α时间段内,由力模式输出量uf对芯片施加压力;在压合时长α内仅由存在力模式,由力模式输出量uf施加作用力,压合时长α为人为制定的时长,完全由力模式压合芯片时,需要压接一定的时长才可实现有效的固定,这个时间段根据不同芯片的规格确定。
S6、控制贴装头反向移动;经过压合时长α之后,芯片与基板完成装配,控制贴装头向相反的方向移动,与芯片相互分离,进行下一次贴装操作。
本发明的双模混合控制芯片倒装方法具有两种工作模式:位置模式和力模式,位置模式用于控制大范围的行程,使贴装头快速移动,力模式用于控制小范围的行程,使贴装头小幅度移动。在力模式下,力模式输出量uf根据芯片与基板之间的接触力实时反馈,使接触力始终保持小于芯片所能承受的最大压力,通过力的反馈形成闭环控制,
本发明中位置模式与力模式的切换条件为接触力是否超过设定阈值,贴装头先接触芯片产生接触力,相比于通过跟随误差判断是否切换,通过接触力直接判定是否更换输出模式,可以从根本上避免接触力过大导致芯片被压碎;先有接触力增大,后有跟随误差增大,使位置模式与力模式切换的开始时间提前,模式切换更加及时。
发明的双模混合控制芯片倒装方法对鲁棒性要求较低,不管位置模式和力模式的控制输出量的值是多少,不管在什么时候开始切换,通过加入权重因子η,总能实现一个输出量占比平滑减小的同时,另一个输出量占比平滑增加,即两种模式之间平滑切换。
在上述方案的基础上,本发明中权重因子η的函数为:
Figure BDA0002040330000000061
其中:t1为接触力超过设定阈值的时刻,t2为贴装切换时长δ的结束时刻,t3为压合时长α的结束时刻。η为一分段函数,在t1到t2时间段模式切换过程的表达式为:
Figure BDA0002040330000000062
在t1之前的阶段,η(t)=0,因此总输出量u(k)=up(k)(1-η)+uf(k)η=up(k);在t2到t3之间η(t)=1,总输出量u(k)=up(k)(1-η)+uf(k)η=uf(k)。η在定义区间内是一条连续光滑的曲线,当位置模式输出量up和力模式输出量uf分别乘以关于η的函数时,得到的总输出量u(k)也是一条光滑连续的曲线。
如图2所示,为位置模式输出量up和力模式输出量uf占比随时间变化的示意图;在t1之前仅由位置模式输出量up驱动贴装头;t1和t2之间表示贴装切换时长δ,t1和t2之间由位置模式输出量up和力模式输出量uf共同驱动贴装头;t2和t3之间为压合时长α,t2和t3之间由力模式输出量uf驱动贴装头。
更进一步,上述关于控制贴装头反向移动的过程,具体包括:
从压合时长α结束的时刻起设置复位切换时长β,在复位切换时长β时间段内,按照总输出量u(k)=up(k)η+uf(k)(1-η)将力模式切换为位置模式;也即在贴装头反向移动时将力模式平滑切换为位置模式,贴装头由力模式输出量uf切换为位置模式输出量up,保证贴装头复位过程中仍然使接触力平滑切换。
如图2所示,t3和t4之间为复位切换时长β,在t3和t4之间将力模式输出量uf平滑切换为位置模式输出量up,在t4之后仅有位置模式,直到贴装头运动到初始位置为止。
优选地,本发明中的位置模式输出量up由宏动装置提供,力模式输出量uf由微动装置提供;微动装置安装在宏动装置上,由宏动装置带动微动装置移动,总输出量u(k)是一种混合量,由位置模式输出量up和力模式输出量uf组成,但对于执行机构,总输出量u(k)是一种时变的标量,只有数值大小。本发明在此提供一种具体的实体结构,宏动装置可采用音圈电机驱动,微动装置可采用超磁致伸缩致动器驱动,改变超磁致伸缩致动器的电压控制其伸缩量。
优选地,贴装切换时长δ与复位切换时长β相等,也即t1和t2之间的时间段t3和t4之间的时间段,芯片贴合时由位置切换为力模式的时长与贴合完成后由力模式切换为位置模式的时长相等。
本发明中的贴装切换时长δ、压合时长α和复位切换时长β均由人为确定,但贴装切换时长δ和复位切换时长β要保证切换及时。
优选地,接触力的设定阈值小于芯片可承受的最大压力的一半,超过芯片所能承受的最大压力会被压坏,设定阈值的在尚未到达芯片可承受的最大压力的一半时即开始模式切换。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理,可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种双模混合控制芯片倒装方法,其特征在于,包括:
以位置模式驱动贴装头运动,贴装头由位置模式输出量up驱动;
测量芯片与基板之间的接触力,判断接触力是否超过设定阈值;
设定贴装切换时长δ,并以接触力超过所述设定阈值的时刻开始模式切换;
所述位置模式输出量up与力模式输出量uf分别乘以一个关于权重因子η的函数,η在其定义区间内连续且可导,在所述贴装切换时长δ时间段内,按照总输出量u(k)=up(k)(1-η)+uf(k)η将位置模式切换为力模式,其中k为自变量;
所述权重因子η的函数为:
Figure FDA0002591744340000011
其中:t1为接触力超过所述设定阈值的时刻,t2为所述贴装切换时长δ的结束时刻,t3为压合时长α的结束时刻;
力模式下,在压合时长α时间段内,由所述力模式输出量uf对芯片施加压力;
控制贴装头反向移动。
2.根据权利要求1所述的双模混合控制芯片倒装方法,其特征在于,所述控制贴装头反向移动,包括:
从所述压合时长α结束的时刻起设置复位切换时长β,在所述复位切换时长β时间段内,按照总输出量u(k)=up(k)η+uf(k)(1-η)将力模式切换为位置模式。
3.根据权利要求2所述的双模混合控制芯片倒装方法,其特征在于,所述位置模式输出量up由宏动装置提供,所述力模式输出量uf由微动装置提供。
4.根据权利要求2所述的双模混合控制芯片倒装方法,其特征在于,所述贴装切换时长δ与所述复位切换时长β相等。
5.根据权利要求2所述的双模混合控制芯片倒装方法,其特征在于,所述贴装切换时长δ、所述压合时长α和所述复位切换时长β均由人为确定。
6.根据权利要求2所述的双模混合控制芯片倒装方法,其特征在于,所述设定阈值小于芯片可承受的最大压力的一半。
CN201910339759.5A 2019-04-25 2019-04-25 一种双模混合控制芯片倒装方法 Active CN110047766B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910339759.5A CN110047766B (zh) 2019-04-25 2019-04-25 一种双模混合控制芯片倒装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910339759.5A CN110047766B (zh) 2019-04-25 2019-04-25 一种双模混合控制芯片倒装方法

Publications (2)

Publication Number Publication Date
CN110047766A CN110047766A (zh) 2019-07-23
CN110047766B true CN110047766B (zh) 2020-10-20

Family

ID=67279399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910339759.5A Active CN110047766B (zh) 2019-04-25 2019-04-25 一种双模混合控制芯片倒装方法

Country Status (1)

Country Link
CN (1) CN110047766B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102598578B1 (ko) 2020-08-10 2023-11-03 세메스 주식회사 본딩 장치 및 본딩 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462217A (en) * 1993-08-25 1995-10-31 Microelectronics And Computer Technology Corporation High force compression flip chip bonding system
CN102905477A (zh) * 2012-08-24 2013-01-30 广东工业大学 一种悬臂式高效贴片机
US20140225267A1 (en) * 2012-06-07 2014-08-14 Ixys Corporation Solderless Die Attach to a Direct Bonded Aluminum Substrate
CN107871684A (zh) * 2016-09-26 2018-04-03 捷进科技有限公司 倒装芯片贴装机以及半导体器件的制造方法
CN108364880A (zh) * 2017-01-26 2018-08-03 捷进科技有限公司 半导体制造装置及半导体器件的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4275806B2 (ja) * 1999-06-01 2009-06-10 株式会社ルネサステクノロジ 半導体素子の実装方法
JP2001127083A (ja) * 1999-10-29 2001-05-11 Mitsubishi Electric Corp 半導体実装装置
JP4525210B2 (ja) * 2004-06-29 2010-08-18 株式会社村田製作所 超音波接合装置
JP2010027717A (ja) * 2008-07-16 2010-02-04 Sharp Corp 半導体装置の製造方法及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462217A (en) * 1993-08-25 1995-10-31 Microelectronics And Computer Technology Corporation High force compression flip chip bonding system
US20140225267A1 (en) * 2012-06-07 2014-08-14 Ixys Corporation Solderless Die Attach to a Direct Bonded Aluminum Substrate
CN102905477A (zh) * 2012-08-24 2013-01-30 广东工业大学 一种悬臂式高效贴片机
CN107871684A (zh) * 2016-09-26 2018-04-03 捷进科技有限公司 倒装芯片贴装机以及半导体器件的制造方法
CN108364880A (zh) * 2017-01-26 2018-08-03 捷进科技有限公司 半导体制造装置及半导体器件的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Rapid Vibration Reduction Method for Macro–Micro Composite Precision Positioning Stage;Lanyu Zhang等;《IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS》;20170131;第64卷(第1期);第401-411页 *
IC封装焊头机构接触力分析;杨志军等;《机械设计与制造》;20090108(第1期);第172-173页 *

Also Published As

Publication number Publication date
CN110047766A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
CN103079915B (zh) 电动泊车制动器控制装置
CN110047766B (zh) 一种双模混合控制芯片倒装方法
US4597522A (en) Wire bonding method and device
US8525465B2 (en) Feedback switching device and method for driving of servo motor
WO2006134848A3 (en) Voltage conversion device
SG173828A1 (en) Method for manufacturing semiconductor device, and bonding apparatus
US6984919B2 (en) Control system for ultrasonic motor
US7845542B2 (en) Monitoring deformation and time to logically constrain a bonding process
CN112936293B (zh) 一种阻挡式刹车机构的刹车释放方法及装置
CN103187315A (zh) 柱形凸块的形成方法及其实施装置
US20200243470A1 (en) Electronic control device
CN101737379B (zh) 油压式设备的速度-压力控制装置
CN104798187A (zh) 倒装接合方法、和特征在于包含该倒装接合方法的固体摄像装置的制造方法
KR100285535B1 (ko) 와이어본딩방법
CN107210242B (zh) 绑定装置及柔性显示模组的绑定方法
KR100304066B1 (ko) 와이어본딩방법및장치
CN108712074A (zh) 升降压dc-dc变换器及其软起动控制方法
KR100234499B1 (ko) 싱글 포인트 본딩방법
JP3230691B2 (ja) ワイヤボンディング方法
CN101488552A (zh) 自动图像识别对晶的高速固晶方法
JPS5926402Y2 (ja) プリセツト2作動制御装置
CN209374438U (zh) 简易型电路板与芯片的封装结构
CN113815986B (zh) 一种伺服贴标机贴标压力的控制方法
JP2003161758A (ja) 電極端子コンタクト方法
JP2003324182A (ja) フリップチップ接合方法及びフリップチップ接合構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant