KR101214683B1 - 반도체 장치의 제조 방법 - Google Patents

Abstract

하나의 실시형태의 제조 방법에 따르면, 제1 땜납 범프와 제2 땜납 범프를 위치 맞춤하여 접촉시킨 후, 땜납 범프의 융점 이상의 온도로 가열하여 용융시켜, 제1 땜납 범프와 제2 땜납 범프의 가접속체를 형성한다. 냉각한 가접속체를 환원성 분위기 속에서 땜납 범프의 융점 이상의 온도로 가열하여, 가접속체의 표면에 존재하는 산화막을 제거하면서, 가접속체를 용융시켜 본접속체를 형성한다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

여기에 설명된 실시예들은 일반적으로 반도체 장치의 제조 방법과 반도체 장치에 관한 것이다.

반도체 칩의 다핀화, 파인 피치화, 신호 속도의 고속화에 대응하기 위해, 배선?접속 길이가 짧은 실장 방식으로 하여 플립 칩 접속을 적용한 반도체 장치가 사용되고 있다. 반도체 칩 사이의 접속이나 반도체 칩과 실리콘 인터포저의 접속에 플립 칩 접속을 적용하는 경우, 상하의 칩(반도체 칩이나 실리콘 인터포저)의 전극 단자 위에 각각 땜납 범프를 형성하고, 이들 땜납 범프가 대향하도록 위치 맞춤하여 적층한 후, 땜납 범프를 가열?용융하여 접속한다.

통상은 땜납 범프 표면의 산화막을 제거하기 위해, 이하에 나타내는 바와 같은 공정이 적용되고 있다. 우선, 플럭스를 땜납 범프의 표면에 도포한 후, 상하의 칩을 위치 맞춤하여 적층한다. 다음에, 리플로우로에서 땜납 범프를 가열?용융시켜 접속한 후, 플럭스를 세정하여 제거한다. 그러나, 상하의 칩 사이를 접속한 후에 플럭스를 제거하고자 하면, 땜납 범프 자체의 미소화나 형성 피치의 미세화에 따라 플럭스를 완전하게 세정하는 것이 곤란하게 되어 오고 있다. 이 때문에, 플럭스의 잔사가 문제가 되고 있다. 플럭스 잔사는 칩 사이에 충전하는 언더필제의 보이드나 박리의 발생 원인이 된다.

일본 특허 제3194553호 공보에는, 반도체 칩의 전극 위에 형성된 땜납 범프 표면의 산화막을 플럭스로 제거하고, 또한 플럭스를 세정하여 제거한 후, 회로 기판의 전극 위에 높이를 조정하면서 땜납 범프를 압착하여 가고정하여, 이 상태로 땜납 범프를 용융시켜 접속하는 방법이 기재되어 있다. 그러나, 범프 표면의 산화막은 상온, 대기 속에서도 성장하기 때문에, 미리 범프 표면의 산화막을 제거하고 있어도, 땜납 범프를 가고정할 때에는 그 표면에 산화막이 성장하고 있을 우려가 있다. 이러한 산화막이 가고정(압착) 시의 계면에 끼워지면, 땜납 범프를 용융하였을 때에 산화막이 범프 내에 남겨져 보이드나 접속 불량의 발생 원인이 된다.

일본 특허 공개 제2001-244283호 공보에는, 땜납 범프를 갖는 반도체 칩을 배선 기판 위에 탑재한 상태로, 카르복실산 가스를 포함하는 감압 분위기 속에 배치하고, 이 분위기 속에서 땜납 범프를 가열?용융시킴으로써, 땜납 범프나 배선의 표면에 형성된 산화막을 제거하면서, 반도체 칩과 배선 기판을 접속하는 방법이 기재되어 있다. 반도체 칩과 배선 기판의 위치 정밀도를 높이기 위해서는, 땜납 범프를 배선 기판에 가고정할 필요가 생긴다. 이 경우, 땜납 범프와 배선 기판의 계면에 끼워진 산화막을 카르복실산 가스로 제거하는 것이 곤란해져, 땜납 범프 내의 보이드나 접속 불량의 발생 원인이 된다.

일본 특허 공개 제2008-041980호 공보에는, 땜납 범프를 갖는 반도체 칩과 중간 기판을 대향 배치한 상태로 진공 챔버 내에 설치하고, 진공 챔버 내에 수소 라디칼을 도입하여 범프 표면의 산화막을 제거한 후, 땜납 범프를 용융시켜 접속하는 방법이 기재되어 있다. 이 방법은 땜납 범프 표면의 산화막의 제거로부터 땜납 범프의 용융까지를 진공 챔버 내에서 실시하고 있기 때문에, 반도체 장치의 제조 비용의 상승을 피할 수 없다. 또한, 종래의 플립 칩 본더에 의한 위치 맞춤을 적용할 수 없기 때문에, 땜납으로 이루어지는 스페이서를 적용하여 위치 맞춤하고 있어, 비용의 상승이나 디자인적인 제약을 초래하여 버린다.

본 발명의 목적은, 땜납 범프끼리의 위치 맞춤 정밀도나 접속성을 유지하면서, 플럭스제를 이용하는 일 없이 땜납 범프 표면의 산화막에 기인하는 보이드나 접속 불량의 발생을 유효하게 억제하는 것을 가능하게 한 반도체 장치의 제조 방법을 제공하는 것에 있다.

본 발명의 제1 양태에 따른 반도체 장치의 제조 방법은, 제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 제1 공정과, 상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 용융시켜 가접속한 후에 냉각하는 제2 공정과, 상기 제1 땜납 범프와 상기 제2 땜납 범프의 가접속체를 환원성 분위기 속에서 상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 상기 가접속체의 표면에 존재하는 산화막을 제거하면서, 상기 가접속체를 용융시켜 본접속하는 제3 공정을 포함하는 것을 특징으로 한다.

본 발명의 제2 양태에 따른 반도체 장치의 제조 방법은, 제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 제1 공정과, 상기 제1 및 제2 땜납 범프에 초음파 에너지를 인가하여, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 가접속하는 제2 공정과, 상기 제1 땜납 범프와 상기 제2 땜납 범프의 가접속체를 환원성 분위기 속에서 상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 상기 가접속체의 표면에 존재하는 산화막을 제거하면서, 상기 가접속체를 용융시켜 본접속하는 제3 공정을 포함하는 것을 특징으로 한다.

본 발명의 양태에 따른 반도체 장치의 제조 방법에 따르면, 땜납 범프끼리의 위치 맞춤 정밀도나 접속성을 유지하면서, 플럭스제를 이용하는 일 없이 땜납 범프 표면의 산화막에 기인하는 보이드나 접속 불량의 발생을 유효하게 억제하는 것이 가능해진다.

도 1은 제1 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 위치 맞춤 공정을 나타내는 도면이다.
도 2는 제1 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 접촉 공정을 나타내는 도면이다.
도 3은 제1 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 가접속 공정을 나타내는 도면이다.
도 4는 제1 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 본접속 공정을 나타내는 도면이다.
도 5a 내지 도 5c는 제1 실시형태에 있어서의 접촉 공정부터 본접속 공정까지의 땜납 범프를 확대하여 나타내는 단면도이다.
도 6은 제2 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 위치 맞춤 공정을 나타내는 도면이다.
도 7은 제2 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 접촉 공정을 나타내는 도면이다.
도 8은 제2 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 가접속 공정을 나타내는 도면이다.
도 9는 제2 실시형태의 반도체 장치의 제조 방법에 있어서의 제1 땜납 범프와 제2 땜납 범프의 본접속 공정을 나타내는 도면이다.
도 10은 실시예 1에 있어서의 제1 땜납 범프와 제2 땜납 범프의 가접속체를 나타내는 확대 사진이다.
도 11은 실시예 1에 있어서의 제1 땜납 범프와 제2 땜납 범프의 본접속체를 나타내는 확대 사진이다.
도 12는 실시예 2에 있어서의 제1 땜납 범프와 제2 땜납 범프의 가접속체를 나타내는 확대 사진이다.

하나의 실시형태에 있어서, 반도체 장치의 제조 방법은, 제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 공정과, 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여 용융시켜, 제1 땜납 범프와 제2 땜납 범프의 가접속체를 형성하는 공정과, 가접속체를 냉각하는 공정과, 냉각 후의 가접속체를 환원성 분위기 속에서 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 가접속체의 표면에 존재하는 산화막을 제거하면서, 가접속체를 용융시켜 본접속체를 형성하는 공정을 포함하고 있다.

다른 실시형태에 있어서, 반도체 장치의 제조 방법은, 제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 공정과, 제1 및 제2 땜납 범프에 초음파 에너지를 인가하여, 제1 땜납 범프와 제2 땜납 범프의 가접속체를 형성하는 공정과, 가접속체를 환원성 분위기 중에서 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 가접속체의 표면에 존재하는 산화막을 제거하면서, 가접속체를 용융시켜 본접속체를 형성하는 공정을 포함하고 있다.

(제1 실시형태)

도 1 내지 도 4는 제1 실시형태에 따른 반도체 장치의 제조 공정을 나타내는 도면이다. 제1 실시형태는, 플럭스제를 이용하지 않는 플립 칩 접속을 적용한 반도체 장치의 제조 방법이다. 도 1에 나타내는 바와 같이, 제1 땜납 범프(1)를 갖는 제1 기판(2)과, 제2 땜납 범프(3)를 갖는 제2 기판(4)을 준비한다. 제1 기판(2)은 툴(5)에, 예컨대 흡착 유지되어 있다. 제2 기판(4)은 스테이지(6) 위에 배치되어 있다. 도 1에 나타내는 위치 맞춤 공정부터 도 3에 나타내는 가접속 공정까지는, 위치 맞춤 기구, 가열 기구, 높이 제어 기구 등을 갖는 플립 칩 본더를 사용하여 실시된다.

제1 및 제2 기판(2, 4)은, 예컨대 반도체 칩(실리콘(Si) 칩 등)이나 인터포저 칩(실리콘(Si) 인터포저 등)이다. 제1 및 제2 기판(2, 4)에 있어서의 조합은, 예컨대 제1 반도체 칩(2)과 제2 반도체 칩(4)의 조합, 반도체 칩(2)과 Si 인터포저(4)의 조합, Si 인터포저(2)와 반도체 칩(4)의 조합 등, 특별히 한정되는 것이 아니다.

제1 및 제2 땜납 범프(1, 3)는, 각각 기판(2, 4)의 정해진 영역 내에 매트릭스형으로 배열되어 있다. 땜납 범프(1, 3)는 기판(2, 4)의 표면에 마련된 전극 단자(도시하지 않음) 위에 배리어 메탈층(도시하지 않음) 등을 개재하여 형성되어 있다. 땜납 범프(1, 3)의 구성 재료로서는, 예컨대 Sn-Ag계 땜납 합금, Sn-Cu계 땜납 합금, Sn-Ag-Cu계 땜납 합금, Sn-Bi계 땜납 합금, Sn-In계 땜납 합금, Sn-Zn계 땜납 합금 등의 납프리 땜납 합금, 혹은 Sn-Pb계 땜납 합금이 이용된다. 땜납 범프(1, 3)의 형성 재료로서는 Sn-Ag계 땜납 합금이나 Sn-Cu계 땜납 합금이 적합하다.

땜납 범프(1, 3)는, 예컨대 도금법으로 형성하거나, 혹은 땜납 합금으로 이루어지는 미소 볼을 이용하여 형성된다. 기판(2, 4) 위에 형성된 직후의 땜납 범프(1, 3)의 표면에는 산화막이 존재하고 있지 않지만, 시간을 거치면 도 5a에 나타내는 바와 같이, 땜납 범프(1, 3)의 표면이 산화된다. 땜납 범프(1, 3)의 표면에 형성된 산화막(7)은, 땜납 범프(1, 3)끼리를 본접속할 때에 땜납 범프(1, 3) 내에 보이드를 발생시키거나, 또한 땜납 범프(1, 3) 사이에 저항의 증대나 접속 불량을 발생시키는 요인이 된다. 이 때문에, 산화막(7)은 땜납 범프(1, 3)를 본접속하기 전에 제거할 필요가 있다.

제1 기판(2)과 제2 기판(4)을 플립 칩 접속하는데 있어서, 우선 도 1에 나타내는 바와 같이 제1 땜납 범프(1)와 제2 땜납 범프(3)를 위치 맞춤 기구(8)로 위치 맞춤한다. 계속해서, 도 2에 나타내는 바와 같이 하중 검출 기구(9)로 제1 기판(2)에 가하는 하중을 제어하면서, 제1 땜납 범프(1)와 제2 땜납 범프(3)를 접촉시킨다(도 5a). 이때에, 플럭스제는 이용하지 않는다. 땜납 범프(1, 3) 사이의 접촉 하중은, 다음 공정에서 용융시킨 땜납 범프(1, 3)끼리를 일체화시키는 것이 가능한 범위에서 저하중으로 하는 것이 바람직하다. 이 단계에서 땜납 범프(1, 3)끼리가 압착하여 버리는 것과 같은 하중을 가하면, 땜납 범프(1, 3)의 접촉 계면에 맞물린 산화막(7)을 다음 공정에서 외주면측으로 이동시키는 것이 어려워진다.

제1 땜납 범프(1)와 제2 땜납 범프(3)의 접촉 공정에서, 제1 기판(2)에 가하는 하중(땜납 범프(1, 3) 사이의 접촉 하중)은, 당초의 땜납 범프(1, 3)의 높이의 합(H)에 대하여, 접촉 후의 땜납 범프(1, 3)의 높이의 합(H1)이 90％ 이상 100％ 이하의 범위가 되도록 조정하는 것이 바람직하다. 당초의 높이(H)에 대하여 접촉 후의 높이(H1)가 90％ 미만이 되는 것과 같은 접촉 하중을 가하면, 땜납 범프(1, 3)끼리의 접촉 계면에 맞물린 산화막(7)의 제거성이 저하할 우려가 있다. 접촉 후의 높이(H1)는 당초의 높이(H) 이하이면 좋지만, 다수의 땜납 범프(1, 3)의 높이의 변동 등을 고려하면, 당초의 높이(H)에 대하여 접촉 후의 높이(H1)가 95％ 이하가 되도록 접촉 하중을 조정하는 것이 바람직하다. 구체적인 접촉 하중은 땜납 범프 1개당 0.5～10 ㎫ 정도로 하는 것이 바람직하다.

다음에, 도 3에 나타내는 바와 같이, 툴(5)의 가열 기구(10)나 스테이지(6)의 가열 기구(11)로 제1 및 제2 땜납 범프(1, 3)의 융점 이상의 온도로 가열하여, 제1 땜납 범프(1)와 제2 땜납 범프(3)를 용융시켜 가접속체(13)를 형성한다. 땜납 범프(1, 3)의 가접속 공정에서는, 우선 제1 땜납 범프(1)와 제2 땜납 범프(3)의 접촉 상태(높이(H1))를 유지하면서, 땜납 범프(1, 3)를 가열하여 용융시킨다. 계속해서, 높이 제어 기구(12)로 용융 상태의 땜납 범프(1, 3)의 높이의 합(H2)을 제어하면서, 기판(2, 4)의 간극을 조정하도록 제1 기판(2)을 강하시켜, 용융 상태의 땜납 범프(1, 3)의 형상을 변형시킨다(도 5b). 땜납 범프(1, 3)의 용융 상태를 소정 시간 유지한 후에 냉각한다.

이와 같이, 용융시킨 땜납 범프(1, 3)가 충분히 변형되도록, 땜납 범프(1, 3)의 높이(제1 및 제2 기판(2, 4)의 간극)를 조정함으로써, 땜납 범프(1, 3) 내부의 용융 상태의 땜납이 유동한다. 그 결과, 표면을 덮고 있는 산화막(7)에 균열이 생겨 이동이나 분열이 일어난다. 산화막(7)의 균열을 기점으로 하여, 액형화한 상하의 범프(1, 3)의 땜납이 직접 접촉하여 일체화하며, 용융 상태의 땜납의 표면 장력으로 산화막(7)이 측면으로 이동한다. 즉, 땜납 범프(1, 3)의 접촉 계면에 산화막(7)을 잔존시키는 일 없이, 땜납 범프(1, 3)끼리가 직접적으로 일체화한 가접속체(13)를 형성할 수 있다. 산화막(7)은 가접속체(13)의 측면(표면)에만 존재하게 된다.

접촉 상태의 땜납 범프(1, 3)의 높이(H1)에서 변형 후의 땜납 범프(1, 3)의 높이(H2)까지의 높이 변화량은, 땜납 범프(1, 3)의 높이의 변동 등을 고려하여, 땜납 범프(1, 3)를 충분히 변형시킬 수 있고, 또한 땜납 범프(1, 3)가 부서져 인접하는 범프끼리가 접촉하여 쇼트하지 않도록 조정한다. 당초의 땜납 범프(1, 3)의 높이(H)에 대하여 변형 후의 땜납 범프(1, 3)의 높이(H2)가 20～80％의 범위가 되도록, 땜납 범프(1, 3)의 높이(가접속체(13)의 높이)를 조정하는 것이 바람직하다. 땜납 범프(1, 3)의 높이의 조정은, 예컨대 제1 기판(2)에 하중을 가하여 실시한다. 또한, 땜납 범프(1, 3)는 액형으로 되어 있기 때문에, 경우에 따라서는 제1 기판(2)의 자기 중량만으로 높이 조정할 수 있다.

땜납 범프(1, 3)의 당초의 높이(H)에 대한 변형 후의 높이(H2)가 20％ 미만이 되도록 변형시키면, 인접하는 땜납 범프(1, 3)끼리가 접촉하여 쇼트할 우려가 커진다. 높이(H)에 대한 높이(H2)가 80％를 넘는 것과 같은 변형량으로는, 용융 상태의 땜납 범프(1, 3)의 유동 상태나 산화막(7)의 이동, 분열이 부족하여, 가접속체(13)의 내부에 산화막(7)이 잔존하기 쉬워진다. 이는 땜납 범프(1, 3)에 의한 접속체 내부에 보이드를 발생시키거나, 땜납 범프(1, 3) 사이에 접속 불량을 발생시키는 원인이 된다. 높이 조정을 행하여 형성한 가접속체(13)는, 도 5b에 나타내는 바와 같이 잘록한 부분을 갖는 「눈사람」형의 접속 형상을 갖는다.

이 후, 도 4에 나타내는 바와 같이, 가접속된 제1 및 제2 기판(2, 4)을, 환원 가스 공급 기구(14)와 배기 기구(15)를 갖는 리플로우 챔버(16) 내에 설치된 스테이지(17) 위에 배치한다. 스테이지(17)는 가열 기구(18)를 갖고 있다. 리플로우 챔버(16) 내에의 환원제를 포함하는 분위기 가스의 공급과 배기를 행하면서, 땜납 범프(1, 3)의 가접속체(13)를 땜납 범프(1, 3)의 융점 이상의 온도로 가열하여 용융시킨다. 가접속체(13)의 용융은 환원성 분위기 속에서 실시되고, 또한 감압 상태로 한 환원성 분위기 속에서 실시하여도 좋다.

이와 같이, 가접속체(13)의 표면에 존재하는 산화막(7)을 환원성 가스로 환원하여 제거하면서, 가접속체(13)를 용융한 후에 냉각함으로써, 제1 기판(2)과 제2 기판(4)의 본접속을 완료시킨다. 땜납 범프(1, 3)에 의한 본접속체(19)는, 도 5c에 나타내는 바와 같이 잘록한 부분을 갖지 않는 구면형의 접속 형상을 갖는다. 산화막(7)을 제거하는 환원성 분위기로서는, 수소나 카르복실산 등의 환원제와 불활성 가스나 질소 가스를 혼합한 분위기가 이용된다.

환원제로서 이용하는 카르복실산은 특별히 한정되는 것이 아니며, 예컨대 포름산, 초산, 아크릴산, 프로피온산, 옥살산, 호박산, 말론산 등의 지방족의 1가 또는 2가의 저급 카르복실산을 들 수 있다. 이들 중에서도, 저비용이며 산화막(7)의 환원 작용이 우수하기 때문에, 포름산을 사용하는 것이 바람직하다. 특히, 포름산과 질소의 혼합 가스가 적합하며, 혼합 비율은 포름산이 0.05～15 체적％의 범위가 되도록 조정하는 것이 바람직하다. 포름산의 비율이 너무 낮으면 리플로우 시간을 길게 할 필요가 발생하고, 또한 너무 높으면 보이드가 발생하기 쉬워진다. 포름산의 비율은 0.1～10 체적％의 범위가 보다 바람직하다.

가접속체(13)의 표면에 존재하는 산화막(7)은 분위기 중의 환원제에 의해 환원되고, 또한 산화막(7)의 환원 반응에 의해 생기는 산소, 물, 이산화탄소, 일산화탄소 등의 반응 생성물(가스)은 분위기 중에 확산되어 제거된다. 산화막(7)은 가접속체(13)의 표면에 존재하기 때문에, 산화막(7)의 환원 반응에서 생기는 반응 생성물이 본접속체(19)의 내부에 갇히는 경우는 없다. 또한, 땜납 범프(1, 3)의 접촉 계면에 존재하는 산화막(7)은 가접속 공정에서 외주면측으로 이동시키고 있기 때문에, 본접속체(19)의 내부에 잔류하는 경우는 없다. 따라서, 산화막(7)이나 그 환원 반응 생성물에 기인하는 보이드나 접속 불량의 발생을 억제하는 것이 가능해진다.

또한, 환원 분위기 하에서 리플로우 접합하기 때문에, 제1 땜납 범프(1)와 제2 땜납 범프(3)의 접촉 공정이나 가접속 공정 전에 산화막(7)의 제거 공정을 실시하는 일 없이, 양호한 접속 상태나 접속 형상을 얻을 수 있다. 땜납 범프(1, 3)의 접속 공정(압착 공정 등) 전에 산화막(7)의 제거 공정을 실시하는 경우, 양산 라인에 있어서는 산화막(7)의 제거 공정과 땜납 범프(1, 3)의 접속 공정 사이의 시간이나 분위기의 적절한 관리가 필요하게 되고, 그 결과로서 제품 비용을 증대시키게 된다. 이 실시형태의 반도체 장치의 제조 방법에 따르면, 보이드나 접속 불량의 발생을 억제한 본접속체(19)를 저비용으로 얻을 수 있다.

리플로우 챔버(16)로부터 추출한 구조체(제1 기판(2)과 제2 기판(4)의 접속체)는, 통상의 반도체 장치와 마찬가지로 어셈블리 공정으로 보내진다. 어셈블리 공정은 반도체 장치에 따라 선택되는 것이며, 특별히 한정되는 것이 아니다. 그 일례를 서술하면, 우선 제1 기판(2)과 제2 기판(4) 사이의 간극에 열경화성의 언더필 수지를 충전하고, 이것을 큐어 처리하여 경화시킨다. 또한, 제1 기판(2)과 제2 기판(4)의 접속체를, 예컨대 배선 기판으로 이루어지는 제3 기판 위에 탑재한 후, 접속체와 제3 기판 사이를 와이어 본딩 등으로 접속한다. 이러한 구조체를 수지 몰드한 후, 아우터 리드 볼을 배치하여 반도체 장치(반도체 패키지)의 외부 접속 단자를 형성한다.

(제2 실시형태)

도 6 내지 도 9는 제2 실시형태에 따른 반도체 장치의 제조 공정을 나타내는 도면이다. 제2 실시형태에 따른 반도체 장치의 제조공정에 있어서는, 우선 제1 실시형태와 마찬가지로, 제1 땜납 범프(1)를 갖는 제1 기판(2)과 제2 땜납 범프(3)를 갖는 제2 기판(4)을 준비하고, 도 6에 나타내는 바와 같이 제1 땜납 범프(1)와 제2 땜납 범프(3)를 위치 맞춤한다. 기판(2, 4)의 구체예, 땜납 범프(1, 3)의 구성 재료, 땜납 범프(1, 3)의 위치 맞춤 방법 등은, 제1 실시형태와 동일하다. 또한, 도 6에 나타내는 위치 맞춤 공정부터 도 8에 나타내는 가접속 공정까지는, 위치 맞춤 기구, 가압 기구, 가열 기구, 초음파 발생 기구 등을 갖는 플립 칩 본더를 사용하여 실시된다.

다음에, 도 7에 나타내는 바와 같이, 플럭스제를 이용하는 일 없이, 제1 땜납 범프(1)와 제2 땜납 범프(3)를 접촉시킨다. 땜납 범프(1, 3)의 접촉 공정은 제1 실시형태와 동일하게 실시된다. 땜납 범프(1, 3)의 접촉 후의 높이나 접촉 하중은, 제1 실시형태와 동일하게 하는 것이 바람직하다. 계속해서, 도 8에 나타내는 바와 같이, 접촉시킨 땜납 범프(1, 3)에 가압 기구(21)로 하중을 가하면서, 초음파 발생 기구(22)로부터 땜납 범프(1, 3)의 접촉 계면에 초음파 에너지를 인가한다. 도면 중, 화살표(X)는 초음파에 의한 진동 방향을 나타낸다. 이와 같이 하여, 제1 땜납 범프(1)와 제2 땜납 범프(3)의 가접속체(23)를 형성한다.

가접속체(23)의 형성 공정에서는, 땜납 범프(1, 3)가 국소적으로 변형되는 것과 같은 하중을 가하는 것이 바람직하다. 땜납 범프(1, 3)에 가하는 하중은, 예컨대 하중 검출 기구(9)로 제어하는 것이 바람직하다. 이러한 땜납 범프(1, 3)의 국소적인 변형과 초음파 에너지의 인가를 동시에 실시함으로써, 접촉 계면에 끼워진 산화막에 균열이 생겨 이동이나 분열이 일어남과 동시에, 땜납 범프(1, 3) 전체 및 산화막의 균열 부분에 초음파 에너지가 작용하여 제1 땜납 범프(1)와 제2 땜납 범프(3)가 융합한다. 초음파 에너지는 땜납 재료의 연화나 그것에 기초한 변형, 또한 땜납 원자의 확산을 촉진하고, 이들에 의해 제1 땜납 범프(1)와 제2 땜납 범프(3)가 융합한다.

가접속체(23)를 형성할 때에, 땜납 범프(1, 3)의 표면에 존재하는 산화막은 땜납 원자의 확산과 초음파 에너지에 의한 진동에 의해 가접속체(23)의 측면으로 이동한다. 즉, 땜납 범프(1, 3)의 접촉 계면에 산화막을 잔존시키는 일 없이, 땜납 범프(1, 3)끼리가 직접적으로 일체화한 가접속체(23)를 형성할 수 있다. 이러한 공정에서 형성된 가접속체(23)는, 제1 실시형태와 마찬가지로 잘록한 부분을 갖는 「눈사람」형의 접속 형상을 갖는다.

초음파 에너지의 인가 공정은 실온 하에서 행하여도 좋고, 또한 툴(5)의 가열 기구(10)나 스테이지(6)의 가열 기구(11)로 땜납 범프(1, 3)를 가열하면서 행하여도 좋다. 땜납 범프(1, 3)를 가열하면서 초음파 에너지를 인가함으로써, 땜납 범프(1, 3)가 더욱 연화되어 변형되기 쉬워지기 때문에, 초음파 에너지로 산화막을 제거하기 쉬워진다. 또한, 땜납 범프(1, 3)의 접촉 공정이나 가접속 공정은, 기본적으로는 땜납 범프(1, 3)의 표면에 형성된 산화막을 제거하는 일 없이 실시하는 것이 가능하지만, 미리 과잉의 산화막을 제거한 후에 실시하여도 좋다. 제1 실시형태도 동일하다.

이 후, 도 9에 나타내는 바와 같이, 가접속된 제1 및 제2 기판(2, 4)을 리플로우 챔버(16) 내에 배치하고, 리플로우 챔버(16) 내에의 환원제를 포함하는 분위기 가스의 공급과 배기를 행하면서, 땜납 범프(1, 3)의 가접속체(23)를 땜납 범프(1, 3)의 융점 이상의 온도로 가열하여 용융시킨다. 제1 실시형태와 마찬가지로, 가접속체(23)의 표면에 존재하는 산화막을 환원성 가스로 환원하여 제거하면서, 가접속체(23)를 용융한 후에 냉각함으로써, 제1 기판(2)과 제2 기판(4)의 본접속을 완료시킨다. 땜납 범프(1, 3)에 의한 본접속체(24)는 제1 실시형태와 마찬가지로 잘록한 부분을 갖지 않는 구면형의 접속 형상을 갖는다. 리플로우 챔버(16)로부터 추출된 구조체는, 제1 실시형태와 동일한 어셈블리 공정으로 보내진다.

환원제나 그것을 포함하는 환원성 분위기에는, 제1 실시형태와 동일한 것이 사용된다. 또한, 구체적인 조건 등도 동일하다. 제1 실시형태와 마찬가지로, 산화막은 가접속체(23)의 표면에 존재하기 때문에, 산화막의 환원 반응으로 생기는 반응 생성물이 본접속체(24)의 내부에 갇히는 경우는 없다. 땜납 범프(1, 3)의 접촉 계면에 존재하는 산화막은 가접속 공정에서 외주면측으로 이동시키고 있기 때문에, 본접속체(24)의 내부에 잔류하는 경우는 없다. 따라서, 산화막이나 그 환원 반응 생성물에 기인하는 보이드나 접속 불량의 발생을 억제하는 것이 가능해진다. 또한, 제1 실시형태와 마찬가지로 땜납 범프(1, 3)의 접촉 공정이나 가접속 공정 전에 산화막의 제거 공정을 실시하는 일 없이, 양호한 접속 상태나 접속 형상을 얻을 수 있기 때문에, 보이드나 접속 불량의 발생을 억제한 본접속체(24)를 저비용으로 얻는 것이 가능해진다.

다음에, 실시예와 그 평가 결과에 대해서 서술한다.

(실시예 1)

우선, 전기 도금법으로 전극 단자 위에 Sn-0.7 질량％ Cu 조성의 땜납 범프가 형성된 제1 반도체 칩과, 이 제1 반도체 칩이 실장되는 피접속측의 제2 반도체 칩을 준비하였다. 제2 반도체 칩의 전극 단자 위에는, 제1 반도체 칩(1)과 마찬가지로 Sn-0.7 질량％ Cu 조성의 땜납 범프가 형성되어 있다. 제1 반도체 칩의 전극 단자와 제2 반도체 칩의 전극 단자는 상호 접속될 수 있도록, 대응한 정해진 위치에 배치되어 있다. 단자수는 약 2000, 땜납 범프의 높이는 20 ㎛, 인접하는 단자 피치의 최소값은 60 ㎛로 하였다. 플럭스제는 이용하고 있지 않다.

이들 반도체 칩을 위치 맞춤 기구, 가열 기구, 가압 기구, 툴 높이 제어 기구를 구비하는 플립 칩 본더에 의해, 툴에 유지된 제1 반도체 칩과 스테이지에 유지된 제2 반도체 칩을 위치 맞춤한 후, 대응하는 땜납 범프끼리를 접촉시켰다. 접촉 하중은 하중 검출 기구에 의해 측정하여, 땜납 범프를 거의 부수지 않는 하중인 1 N(범프 1개당 약 0.7 ㎫)으로 하였다. 접촉 후의 땜납 범프의 높이(H1)는 당초의 땜납 범프의 높이(H)(40 ㎛)의 95％로 하였다. 이러한 범프 높이(H1)가 되는 반도체 칩 사이의 간극(d1)을 다음 공정의 기준으로 한다.

계속해서, 2개의 반도체 칩의 평면 방향의 상대 위치를 유지하면서, 툴 및 스테이지의 온도를 250℃까지 상승시켜, 땜납 범프끼리의 접촉 계면의 온도가 Sn-Cu 땜납의 융점(227℃) 이상이 되도록 가열하였다. 계속해서, 용융 상태의 땜납 범프의 높이(H2)가 당초의 땜납 범프의 높이(H)의 70％가 되도록, 반도체 칩 사이의 간극(d2)을 접촉 시점의 간극(d1)에서 10 ㎛ 낮추도록 가압하며, 이 칩 간극(d2)(범프 높이(H2))을 유지하면서 25초간 유지하였다.

그리고, 용융 상태의 땜납 범프를 실온까지 냉각함으로써, 땜납 범프의 가접속체를 형성하였다. 땜납 범프의 가접속체의 확대 사진을 도 10에 나타낸다. 도 10으로부터 분명한 바와 같이, 제1 반도체 칩의 땜납 범프와 제2 반도체 칩의 땜납 범프는 중앙 부분이 직접 융합하고 있으며, 측면측에는 계면 잔부인 잘록한 부분이 보여졌다. 이와 같이, 땜납 범프의 가접속체는 「눈사람」형의 접속 형상을 갖고 있었다.

이 후, 땜납 범프의 가접속체를 리플로우 챔버 내에 배치하고, 포름산을 5 체적％ 혼합한 질소 가스 분위기의 공급과 배기를 행하면서, 땜납 범프의 가접속체를 250℃에서 60초간 가열하여 재차 용융시켰다. 이것을 실온까지 냉각함으로써, 땜납 범프에 의한 접속체(본접속체)를 형성하였다. 땜납 범프에 의한 접속체의 확대 사진을 도 11에 나타낸다.

도 11로부터 분명한 바와 같이, 포름산의 산화막 환원 효과에 기초하여 잘록한 부분의 원인인 측면 산화막이 환원?제거되어, 양호한 구형 형상을 갖는 접속체를 얻을 수 있었다. 접속체의 내부 상태를 관찰한 바, 보이드의 발생은 보이지 않았다. 또한, 포름산의 비점은 땜납 합금의 융점보다 충분히 낮기 때문에, 범프 간극이 미소함에도 불구하고, 반도체 칩의 중심 부근에 위치하는 범프 표면의 산화막까지 양호하게 환원되어 있는 것이 확인되었다. 리플로우 챔버 내는 가열 처리 후에 진공 상태로 하였기 때문에, 공정 완료 후의 반도체 칩의 표면으로부터 포름산 잔사는 검출되지 않았다.

이 실시예에서는 Sn-0.7 질량％ Cu 조성의 땜납 합금으로 이루어지는 땜납 범프를 사용한 경우에 대해서 설명하였지만, Sn-3.5 질량％ Ag 조성의 땜납 합금으로 이루어지는 땜납 범프를 사용한 경우에 있어서도 동일한 결과를 얻을 수 있었다. 이와 같이, 땜납 범프끼리의 접촉 공정과 땜납 범프의 용융에 의한 가접속 공정을 실시한 후에, 땜납 범프의 본접속 공정(리플로우 공정)을 행함으로써, 플럭스제를 이용하는 일 없이, 범프 표면의 산화막에 기인하는 보이드나 접속 불량의 발생을 유효하게 억제할 수 있다.

(실시예 2)

실시예 1과 동일한 2개의 반도체 칩을 준비하고, 이들을 위치 맞춤 기구, 가열 기구, 가압 기구, 초음파 발생 기구를 구비하는 플립 칩 본더에 의해, 실온 하에서 위치 맞춤한 후에 대응하는 땜납 범프끼리를 접촉시켰다. 접촉 하중은 실시예 1과 동일하게 하였다. 계속해서, 접촉시킨 땜납 범프에 10 N의 가압력을 가하면서, 50 ㎑, 40 W의 초음파 진동을 8초간 인가함으로써, 땜납 범프의 가접속체를 형성하였다.

땜납 범프의 가접속체의 확대 사진을 도 12에 나타낸다. 도 12로부터 분명한 바와 같이, 땜납 범프의 용융을 적용한 실시예 1과 마찬가지로, 초음파 에너지의 인가를 적용한 실시예 2의 가접속체에 있어서도 땜납 범프의 중앙 부분이 직접 융합하고 있고, 측면측에는 계면 잔부인 잘록한 부분이 보여졌다. 이와 같이, 땜납 범프의 가접속체는 「눈사람」형의 접속 형상을 갖고 있었다. 이 상태에서 일부의 샘플을 추출하여 접합 전단 강도를 측정한 바, 땜납 범프의 면적 환산으로 1.4 ㎫ 이상의 접합 강도를 얻을 수 있었다.

이 후, 땜납 범프의 가접속체를 리플로우 챔버 내에 배치하고, 실시예 1과 마찬가지로 포름산을 5 체적％ 혼합한 질소 가스 분위기의 공급과 배기를 행하면서, 땜납 범프의 가접속체를 250℃에서 60초간 가열하여 재차 용융시켰다. 이것을 실온까지 냉각함으로써, 땜납 범프에 의한 접속체(본접속체)를 형성하였다. 땜납 범프에 의한 접속체의 상태를 확인한 바, 실시예 1과 마찬가지로, 잘록한 부분의 원인인 측면 산화막이 환원?제거되어 양호한 구형 형상을 갖고 있고, 또한 내부에 보이드의 발생은 보여지지 않았다. 또한, 반도체 칩의 중심 부근에 위치하는 범프 표면의 산화막까지 양호하게 환원되어 있었다.

이 실시예에서는 Sn-0.7 질량％ Cu 조성의 땜납 합금으로 이루어지는 땜납 범프를 사용한 경우에 대해서 설명하였지만, Sn-3.5 질량％ Ag 조성의 땜납 합금으로 이루어지는 땜납 범프를 사용한 경우에 있어서도 동일한 결과가 얻어졌다. 이와 같이, 땜납 범프끼리의 접촉 공정과 초음파 에너지의 인가에 의한 가접속 공정을 실시한 후에, 땜납 범프의 본접속 공정(리플로우 공정)을 행함으로써, 플럭스제를 이용하는 일 없이, 범프 표면의 산화막에 기인하는 보이드나 접속 불량의 발생을 유효하게 억제할 수 있다.

특정 실시예들을 설명하였지만, 이들 실시예들은 예로써만 제시되었고, 본 발명의 범위를 제한하고자 함이 아니다. 사실, 여기에 설명된 신규한 방법들은 다양한 다른 형태로 구현될 수도 있고, 또한 여기에 설명된 방법들 형태에서의 다양한 생략, 대체 및 변화는 본 발명의 사상으로부터 벗어나지 않고 행해질 수도 있다. 첨부된 청구항 및 그 등가물은 본 발명의 범위 및 사상 내에 있을 것인 그러한 형태 또는 변형을 망라하고자 한다.

Claims (20)

1. 제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 공정과;
   상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여 용융시켜, 상기 제1 땜납 범프와 상기 제2 땜납 범프의 가접속체를 형성하는 공정과;
   상기 가접속체를 냉각하는 공정과;
   상기 냉각 후의 가접속체를 환원성 분위기 속에서 상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 상기 가접속체의 표면에 존재하는 산화막을 제거하면서, 상기 가접속체를 용융시켜 본접속체를 형성하는 공정
   을 포함하고,
   접촉시킨 상기 제1 땜납 범프와 제2 땜납 범프의 높이를 유지하면서, 상기 제1 및 제2 땜납 범프를 용융시킨 후, 용융 상태의 상기 제1 및 제2 땜납 범프를 변형시키도록, 상기 제1 기판과 상기 제2 기판의 간극을 조정하여 상기 가접속체를 형성하는 것인 반도체 장치의 제조 방법.
2. 삭제
3. 제1항에 있어서, 상기 제1 및 제2 땜납 범프의 표면에 존재하는 산화막을, 상기 용융 상태의 제1 및 제2 땜납 범프의 변형 시에 상기 가접속체의 측면으로 이동시키는 반도체 장치의 제조 방법.
4. 제1항에 있어서, 상기 가접속체는 잘록한 부분을 갖는 눈사람형의 접속 형상을 가지고, 상기 본접속체는 잘록한 부분을 갖지 않는 구면형의 접속 형상을 갖는 것인 반도체 장치의 제조 방법.
5. 제1항에 있어서, 상기 제1 및 제2 땜납 범프의 당초의 높이의 합(H)에 대하여, 접촉 후의 상기 제1 및 제2 땜납 범프의 높이의 합(H1)이 90～100％의 범위가 되도록, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 접촉시키는 반도체 장치의 제조 방법.
6. 제1항에 있어서, 하중을 가하면서 상기 제1 땜납 범프와 상기 제2 땜납 범프를 접촉시키는 반도체 장치의 제조 방법.
7. 제1항에 있어서, 상기 제1 및 제2 땜납 범프의 당초의 높이의 합(H)에 대하여, 상기 용융 상태의 제1 및 제2 땜납 범프의 높이의 합(H2)이 20～80％의 범위가 되도록, 상기 제1 기판과 상기 제2 기판의 간극을 조정하여 상기 가접속체를 형성하는 반도체 장치의 제조 방법.
8. 제1항에 있어서, 하중을 가하여 상기 용융 상태의 제1 및 제2 땜납 범프를 변형시키는 반도체 장치의 제조 방법.
9. 제1항에 있어서, 상기 환원성 분위기는 카르복실산 가스를 포함하는 것인 반도체 장치의 제조 방법.
10. 제1항에 있어서, 상기 환원성 분위기는 카르복실산 가스와 질소 가스의 혼합 가스를 포함하는 것인 반도체 장치의 제조 방법.
11. 제1항에 있어서, 상기 제1 및 제2 기판은, 각각 반도체 칩 또는 인터포저 칩을 구비하는 것인 반도체 장치의 제조 방법.
12. 제1 기판에 마련된 제1 땜납 범프와 제2 기판에 마련된 제2 땜납 범프를 위치 맞춤하여 접촉시키는 공정과;
    상기 제1 및 제2 땜납 범프에 초음파 에너지를 인가하여, 상기 제1 땜납 범프와 상기 제2 땜납 범프의 가접속체를 형성하는 공정과;
    상기 가접속체를 환원성 분위기 속에서 상기 제1 및 제2 땜납 범프의 융점 이상의 온도로 가열하여, 상기 가접속체의 표면에 존재하는 산화막을 제거하면서, 상기 가접속체를 용융시켜 본접속체를 형성하는 공정
    을 포함하고,
    상기 제1 및 제2 땜납 범프에 하중을 가하면서, 상기 초음파 에너지를 인가하여 상기 가접속체를 형성하는 것인 반도체 장치의 제조 방법.
13. 삭제
14. 제12항에 있어서, 상기 제1 및 제2 땜납 범프가 국부적으로 변형되도록 상기 하중을 가하는 반도체 장치의 제조 방법.
15. 제12항에 있어서, 상기 제1 및 제2 땜납 범프의 표면에 존재하는 산화막을, 상기 하중 및 상기 초음파 에너지의 인가 시에 상기 가접속체의 측면으로 이동시키는 반도체 장치의 제조 방법.
16. 제12항에 있어서, 상기 가접속체는 잘록한 부분을 갖는 눈사람형의 접속 형상을 가지고, 상기 본접속체는 잘록한 부분을 갖지 않는 구면형의 접속 형상을 갖는 것인 반도체 장치의 제조 방법.
17. 제12항에 있어서, 상기 제1 및 제2 땜납 범프의 당초의 높이의 합(H)에 대하여, 접촉 후의 상기 제1 및 제2 땜납 범프의 높이의 합(H1)이 90～100％의 범위가 되도록, 상기 제1 땜납 범프와 상기 제2 땜납 범프를 접촉시키는 반도체 장치의 제조 방법.
18. 제12항에 있어서, 상기 환원성 분위기는 카르복실산 가스를 포함하는 것인 반도체 장치의 제조 방법.
19. 제12항에 있어서, 상기 환원성 분위기는 카르복실산 가스와 질소 가스의 혼합 가스를 포함하는 것인 반도체 장치의 제조 방법.
20. 제12항에 있어서, 상기 제1 및 제2 기판은, 각각 반도체 칩 또는 인터포저 칩을 구비하는 것인 반도체 장치의 제조 방법.

Images