JP4259708B2 - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JP4259708B2 JP4259708B2 JP36928699A JP36928699A JP4259708B2 JP 4259708 B2 JP4259708 B2 JP 4259708B2 JP 36928699 A JP36928699 A JP 36928699A JP 36928699 A JP36928699 A JP 36928699A JP 4259708 B2 JP4259708 B2 JP 4259708B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- ingot
- wafer
- type point
- point defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【発明の属する技術分野】
本発明は、絶縁層上にシリコン層を形成したSOI(Silicon-On-Insulator)基板の製造方法に関する。更に詳しくはSIMOX(Separation by IMplanted Oxygen)技術によるSOI基板の製造方法に関するものである。
【0002】
【従来の技術】
SOI基板の製造方法の1つにSIMOX法が知られている。SIMOX法では、シリコンウェーハの表面から酸素イオンを注入した後、アニール処理することによりウェーハ表面から所定の深さの領域に埋込みシリコン酸化層を形成することにより、埋込みシリコン酸化層上に単結晶シリコン層(以下、SOI層という。)を有するSOI基板を得ている。
上記酸素イオン注入されるシリコンウェーハは、チョクラルスキー(以下、CZという。)法により作られたウェーハであって、通常結晶に起因したパーティクル(Crystal Originated Particle、以下、COPという。)が存在する。このCOPは、鏡面研磨後のシリコンウェーハをアンモニアと過酸化水素の混合液で洗浄したときにウェーハ表面に出現する結晶に起因したピットである。このウェーハをパーティクルカウンタで測定すると、このピットも本来のパーティクルとともに光散乱欠陥として検出される。
【0003】
【発明が解決しようとする課題】
このようなCOPの存在するCZシリコンウェーハを用いてSOI基板を製造した場合には、HF欠陥密度が増大する。HF欠陥とは、SOI基板をHF処理する際に埋込み酸化膜が局所的に浸食されるものを指し、通常、HF処理後のエッチングピットとして視認される。デバイス工程では基板に対するHF処理が一般的に不可欠であるが、本来、埋込み酸化膜はその名称が示す如く端部を除き基板表面に露呈しないため、埋込み酸化膜自身はHFに接することなく即ち何らの影響も受けない。しかしながら例えば、基板表面に開口し且つ埋込み酸化膜に達する孔(例えばCOP)が存在するとき、これよりHFが流入し埋込み酸化膜を浸食するため、この部位に形成された素子に不具合を生じさせる。
【0004】
この点を改善するために、薄膜のエピタキシャル層を積層したシリコンウェーハを用いてこのエピタキシャル層の表面から酸素イオンを注入してSOI基板を製造することが提案されているが、この方法ではエピタキシャル層を形成するための工程数が増えて煩雑化するとともにSOI基板のコストを押上げ、SOI基板の商業的な量産に適さない。
【0005】
本発明の目的は、HF欠陥密度が小さいSOI基板を工程数を増やさずに量産することができる製造方法を提供することにある。
【0006】
【課題を解決するための手段】
請求項1に係る発明は、図1に示すように、シリコンウェーハ11の表面から酸素イオンを注入した後、このシリコンウェーハ11をアニール処理してウェーハ表面から所定の深さに埋込みシリコン酸化層12を形成するSOI基板10の製造方法において、シリコンウェーハ11がインゴットの引上げ速度をV、ホットゾーン構造でインゴット−シリコン融液の接触面の温度勾配をGとするとき、温度勾配Gに対する引上げ速度Vの比(V/G)を格子間シリコン型点欠陥の凝集体の発生を防止する第1臨界比((V/G)1)以上、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第2臨界比((V/G)2)以下に維持されるようにホットゾーン炉内のシリコン溶融物からインゴットを引上げ、このインゴットからスライスされた中央に空孔型点欠陥の凝集体もなく、かつ縁部分に格子間シリコン型点欠陥の凝集体もないウェーハであり、シリコンウェーハ11が点欠陥の凝集体の検出下限値を1×103個/cm3とするとき、点欠陥の凝集体の数が上記検出下限値以下であり、かつ、アニール処理を1350℃、4時間にすることにより、HF欠陥密度が0.1個/cm 2 のSOI基板を工程数を増やさずに量産することを特徴とする。
請求項1に係る発明によれば、点欠陥の凝集体が殆ど存在しないため、COPに起因したSOI層のHF欠陥密度を低減することができる。
【0007】
【発明の実施の形態】
本発明のシリコンウェーハは、CZ法によりホットゾーン炉内のシリコン融液からインゴットをボロンコフ(Voronkov)の理論に基づいた所定の引上げ速度プロファイルで引上げた後、このインゴットをスライスして作製される。
一般的に、CZ法によりホットゾーン炉内のシリコン融液からシリコン単結晶のインゴットを引上げたときには、シリコン単結晶における欠陥として、点欠陥(point defect)と点欠陥の凝集体(agglomerates:三次元欠陥)が発生する。点欠陥は空孔型点欠陥と格子間シリコン型点欠陥という二つの一般的な形態がある。空孔型点欠陥は一つのシリコン原子がシリコン結晶格子で正常的な位置の一つから離脱したものである。このような空孔が空孔型点欠陥になる。一方、原子がシリコン結晶の格子点以外の位置(インタースチシャルサイト)で発見されるとこれが格子間シリコン点欠陥になる。
【0008】
点欠陥は一般的にシリコン融液(溶融シリコン)とインゴット(固状シリコン)の間の接触面で形成される。しかし、インゴットを継続的に引上げることによって接触面であった部分は引上げとともに冷却し始める。冷却の間、空孔型点欠陥又は格子間シリコン型点欠陥は拡散により互いに合併して、空孔型点欠陥の凝集体(vacancy agglomerates)又は格子間シリコン型点欠陥の凝集体(interstitial agglomerates)が形成される。言い換えれば、凝集体は点欠陥の合併に起因して発生する三次元構造である。
【0009】
空孔型点欠陥の凝集体は前述したCOPの他に、LSTD(Laser Scattering Tomograph Defects)又はFPD(Flow Pattern Defects)と呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体は侵入型転位(Interstitial-type Large Dislocation、以下、LDという。)呼ばれる欠陥を含む。FPDとは、インゴットをスライスして作製されたシリコンウェーハを30分間セコ(Secco)エッチング液で化学エッチングしたときに現れる特異なフローパターンを呈する痕跡の源であり、LSTDとは、シリコン単結晶内に赤外線を照射したときにシリコンとは異なる屈折率を有し散乱光を発生する源である。更にLDは、転位クラスタとも呼ばれたり、或いはこの欠陥を生じたシリコンウェーハをフッ酸を主成分とする選択エッチング液に浸漬するとピットを生じることから転位ピットとも呼ばれる。
【0010】
ボロンコフの理論は、欠陥の数が少ない高純度インゴットを成長させるために、インゴットの引上げ速度をV(mm/分)、ホットゾーン構造でインゴット−シリコン融液の接触面の温度勾配をG(℃/mm)とするときに、V/G(mm2/分・℃)を制御することである。この理論では、図2に示すように、V/Gをよこ軸にとり、空孔型点欠陥濃度と格子間シリコン型点欠陥濃度を同一のたて軸にとって、V/Gと点欠陥濃度との関係を図式的に表現し、空孔領域と格子間シリコン領域の境界がV/Gによって決定されることを説明している。より詳しくは、V/G比が臨界点以上では空孔型点欠陥濃度が上昇したインゴットが形成される反面、V/G比が臨界点以下では格子間シリコン型点欠陥濃度が上昇したインゴットが形成される。図2において、[I]は格子間シリコン型点欠陥が支配的であって、格子間シリコン型点欠陥が存在する領域((V/G)1以下)を示し、[V]はインゴット内での空孔型点欠陥が支配的であって、空孔型点欠陥の凝集体が存在する領域((V/G)2以上)を示し、[P]は空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域((V/G)1〜(V/G)2)を示す。領域[P]に隣接する領域[V]にはOSF核を形成する領域((V/G)2〜(V/G)3)が存在する。ここでOSFは酸化誘起積層欠陥(Oxidation Induced Stacking Fault)を意味し、結晶成長時にそのOSF核となる酸素析出物の微小欠陥が導入され、半導体デバイスを製造する際の熱酸化工程等で顕在化し、作製したデバイスのリーク電流の増加等の不良原因になる。
【0011】
本発明の所定の引上げ速度プロファイルは、インゴットがホットゾーン炉内のシリコン溶融物から引上げられる時、温度勾配に対する引上げ速度の比(V/G)が格子間シリコン型点欠陥の凝集体の発生を防止する第1臨界比((V/G)1)以上であって、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第2臨界比((V/G)2)以下に維持されるように決められる。
【0012】
この引上げ速度のプロファイルは、実験的に基準インゴットを軸方向にスライスすることで、又はこれらの技術を組合わせることで、シミュレーションによって上記ボロンコフの理論に基づき決定される。即ち、この決定は、シミュレーションの後、インゴットの軸方向スライス及びスライスされたウェーハの確認を行い、更にシミュレーションを繰り返すことによりなされる。シミュレーションのために複数種類の引上げ速度が所定の範囲で決められ、複数個の基準インゴットが成長される。図3に示すように、シミュレーションのための引上げ速度プロファイルは1.2mm/分のような高い引上げ速度(a)から0.5mm/分の低い引上げ速度(c)及び再び高い引上げ速度(d)に調整される。上記低い引上げ速度は0.4mm/分又はそれ以下であることもあってもよく、引上げ速度(b)及び(d)での変化は線形的なものが望ましい。
【0013】
異なった速度で引上げられ複数個の基準インゴットは各別に軸方向にスライスされる。最適のV/Gが軸方向のスライス、ウェーハの確認及びシミュレーションの結果の相関関係から決定され、続いて最適な引上げ速度プロファイルが決定され、そのプロファイルでインゴットが製造される。実際の引上げ速度プロファイルは所望のインゴットの直径、使用される特定のホットゾーン炉及びシリコン融液の品質等を含めてこれに限定されない多くの変数に依存する。
【0014】
引上げ速度を徐々に低下させてV/Gを連続的に低下させたときのインゴットの断面図を描いてみると、図4に示される事実が分かる。図4には、インゴット内での空孔型点欠陥が支配的に存在する領域が[V]、格子間シリコン型点欠陥が支配的に存在する領域が[I]、及び空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域が[P]としてそれぞれ示される。図4に示すように、インゴットの軸方向位置P1は、中央に空孔型点欠陥が支配的に存在する領域を含む。位置P3は格子間シリコン型点欠陥が支配的に存在するリング領域及び中央のパーフェクト領域を含む。また位置P2は、本発明に関連する中央に空孔型点欠陥の凝集体もなく、縁部分に格子間シリコン型点欠陥の凝集体もないので全てパーフェクト領域である。
【0015】
図4から明らかなように、位置P1に対応したウェーハW1は、中央に空孔型点欠陥が支配的に存在する領域を含む。位置P3に対応したウェーハW3は、格子間シリコン型点欠陥が支配的に存在するリング及び中央のパーフェクト領域を含む。また位置P2に対応したウェーハW2は、本発明に係るウェーハであって、中央に空孔型点欠陥の凝集体もないし、縁部分に格子間シリコン型点欠陥の凝集体もないので全てパーフェクト領域である。この空孔型点欠陥が支配的に存在する領域のパーフェクト領域に接する僅かな領域(図2の(V/G)2〜(V/G)3)は、ウェーハ面内でCOPもLDも発生していない領域である。しかしこのシリコンウェーハW1に対して、従来のOSF顕在化熱処理に従った、酸素雰囲気下、1000℃±30℃の温度で2〜5時間熱処理し、引続き1130℃±30℃の温度で1〜16時間熱処理すると、OSFを生じる。図5に示すように、ウェーハW1ではウェーハの半径の1/2付近にOSFリングが発生する。このOSFリングで囲まれた空孔型点欠陥が支配的に存在する領域はCOPが出現する傾向がある。
【0016】
なお、COPやLDなどの点欠陥の凝集体は検出方法によって検出感度、検出下限値が異なる値を示すことがあるため、本明細書においては、鏡面加工されたシリコン単結晶を無攪拌エッチングを施した後に光学顕微鏡により、観察面積とエッチング取り代との積を検査体積として観察するとき、フローパターン(空孔型欠陥)及び転位クラスタ(格子間シリコン型点欠陥)の各凝集体が1×10-3cm3の検査体積に対して1個欠陥が検出された場合を検出下限値(1×103個/cm3)とする。
【0017】
本発明のSIMOX法では、点欠陥の凝集体の数がこの検出下限値以下である上述したウェーハW2を用いる。図1に示すようにこの方法では、500〜650℃に加熱されたシリコンウェーハ11の表面から所定の領域に酸素イオンを加速電圧50〜200keV、ドーズ量(注入量)2×1017〜2×1018/cm2程度で注入する(図1(a))。次いで1300℃以上の高温でArとO2又はN2とO2の混合ガス雰囲気中、5時間程度アニール処理を行い、所定の領域に注入された酸素とシリコンとの反応により埋込みシリコン酸化層12を形成する(図1(b))。ウェーハW2は点欠陥の凝集体の数が検出下限値以下の極めて良質なウェーハであるため、上記方法によりウェーハ表面にSOI層13とウェーハ内部の埋込みシリコン酸化層12からなるSOI基板10を作製したときに、HF欠陥密度が極めて小さいSOI層が得られる。
【0018】
【実施例】
次に本発明の実施例を比較例とともに説明する。
<実施例1>
原料の多結晶シリコンを融解したシリコン融液からインゴット全長が図4に示した位置P2に対応する領域であって、図2に示したV/Gが(V/G)1以上(V/G)2以下の領域に入るように、インゴットを引上げた。引上げられたインゴットからスライスされたシリコンウェーハをラッピングし、面取り加工を施した後、化学エッチング処理によりウェーハ表面のダメージを除去して厚さ625μmの鏡面シリコンウェーハを得た。
図1(a)に示すように、このシリコンウェーハ11を500〜650℃に加熱し、この状態でウェーハ11の所定の領域(例えば、基板表面から約0.47μmの領域)に次の条件で酸素イオン(O+)を注入した。
加速電圧: 190keV
ビーム電流: 50mA
ドーズ量: 1.6×1018/cm2
イオン注入後に、図1(b)に示すように、ウェーハ11をArとO2の混合ガス雰囲気中で1350℃、4時間アニール処理を行って、上記所定の領域を埋込シリコン酸化層12に変え、SOI基板10を得た。13はSOI層である。
【0019】
<比較例1>
原料の多結晶シリコンを融解したシリコン融液からインゴット全長が図4に示した位置P1に対応する領域であって、図2に示したV/Gが(V/G)2以上の領域に入るように、インゴットを引上げた。引上げられたインゴットからスライスされたシリコンウェーハをラッピングし、面取り加工を施した後、化学エッチング処理によりウェーハ表面のダメージを除去して厚さ625μmの鏡面シリコンウェーハを得た。
このシリコンウェーハを実施例1と同様にしてSOI基板を得た。
【0020】
<比較評価>
実施例1及び比較例1の各SOI基板についてSOI層におけるHF欠陥密度を次の方法により測定した。即ち、各SOI基板から採取したサンプルを50%HFに10分間浸漬した後、引上げ、欠陥に起因したエッチングピットを光学顕微鏡により観察し、その密度を求めた。その結果、比較例1が0.3個/cm2であったのに対して、実施例1では0.1個/cm2であり、実施例1のSOI層の欠陥に起因するエッチングピットの密度が極めて少ないことが判る。
【0021】
【発明の効果】
以上述べたように、本発明によれば、シリコンウェーハは点欠陥の凝集体が殆ど存在しないため、SOI基板のSOI層のHF欠陥密度を小さくすることができる。また従来の薄膜エピタキシャル層を積層したシリコンウェーハから作られたSOI基板と比較して工程数を増やさずにSOI基板を量産することができる。
【図面の簡単な説明】
【図1】本発明のSOI基板の製造方法を示す部分断面図。
【図2】ボロンコフの理論を基づいた、V/G比が臨界点以上では空孔型点欠陥が優勢なインゴットが形成され、V/G比が臨界点以下では格子間シリコン型欠陥が優勢なインゴットが形成されることを示す図。
【図3】所望の引上げ速度プロファイルを決定するための引上げ速度の変化を示す特性図。
【図4】本発明による基準インゴットの空孔型点欠陥が支配的に存在する領域、格子間シリコン型点欠陥が支配的に存在する領域及びパーフェクト領域を示すX線トポグラフィの概略図。
【図5】図4の位置P1に対応するシリコンウェーハW1にOSFリングが出現する状況を示す図。
【符号の説明】
10 SOI基板
11 シリコンウェーハ
12 埋込みシリコン酸化層
13 SOI層
Claims (1)
- シリコンウェーハ(11)の表面から酸素イオンを注入した後、前記シリコンウェーハ(11)をアニール処理して前記ウェーハ表面から所定の深さに埋込みシリコン酸化層(12)を形成するSOI基板の製造方法において、
前記シリコンウェーハ(11)がインゴットの引上げ速度をV、ホットゾーン構造でインゴット−シリコン融液の接触面の温度勾配をGとするとき、前記温度勾配Gに対する前記引上げ速度Vの比(V/G)を格子間シリコン型点欠陥の凝集体の発生を防止する第1臨界比((V/G)1)以上、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第2臨界比((V/G)2)以下に維持されるようにホットゾーン炉内のシリコン溶融物からインゴットを引上げ、このインゴットからスライスされた中央に空孔型点欠陥の凝集体もなく、かつ縁部分に格子間シリコン型点欠陥の凝集体もないウェーハであり、
前記シリコンウェーハ(11)が点欠陥の凝集体の検出下限値を1×103個/cm3とするとき、前記点欠陥の凝集体の数が前記検出下限値以下であり、かつ、前記アニール処理を1350℃、4時間にすることにより、HF欠陥密度が0.1個/cm 2 のSOI基板を工程数を増やさずに量産することを特徴とするSOI基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36928699A JP4259708B2 (ja) | 1999-12-27 | 1999-12-27 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36928699A JP4259708B2 (ja) | 1999-12-27 | 1999-12-27 | Soi基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001185708A JP2001185708A (ja) | 2001-07-06 |
JP4259708B2 true JP4259708B2 (ja) | 2009-04-30 |
Family
ID=18494050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36928699A Expired - Lifetime JP4259708B2 (ja) | 1999-12-27 | 1999-12-27 | Soi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4259708B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067321A (ja) * | 2005-09-02 | 2007-03-15 | Sumco Corp | Simox基板およびその製造方法 |
JP6539959B2 (ja) * | 2014-08-28 | 2019-07-10 | 株式会社Sumco | エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法 |
-
1999
- 1999-12-27 JP JP36928699A patent/JP4259708B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001185708A (ja) | 2001-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100369761B1 (ko) | 실리콘 웨이퍼 및 그 열처리 방법 | |
EP1310583B1 (en) | Method for manufacturing of silicon single crystal wafer | |
JP4942606B2 (ja) | シリコンウェハおよびその作製方法 | |
KR101012350B1 (ko) | 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법 | |
JP2001217251A (ja) | シリコンウェーハの熱処理方法 | |
JP3731417B2 (ja) | 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 | |
JP4131077B2 (ja) | シリコンウェーハの製造方法 | |
JP4107628B2 (ja) | シリコンウェーハにig効果を付与するための前熱処理方法 | |
JP4259708B2 (ja) | Soi基板の製造方法 | |
JP2002134518A (ja) | 抵抗率を調整したシリコンウェーハ及びそのウェーハの製造方法 | |
JP3903655B2 (ja) | シリコンウェーハのig処理法 | |
JP2001089294A (ja) | 点欠陥の凝集体が存在しないシリコン単結晶の連続引上げ法 | |
JP3687403B2 (ja) | シリコンウェーハ | |
JP2001102385A (ja) | 点欠陥の凝集体が存在しないシリコンウェーハ | |
JP2002134517A (ja) | シリコンウェーハの熱処理方法 | |
JP3855531B2 (ja) | ポリシリコン層付きシリコンウェーハ及びその製造方法 | |
JP3687456B2 (ja) | シリコンウェーハにig効果を付与する熱処理方法及びこの方法によりig効果が付与されたigウェーハ | |
JP3855527B2 (ja) | シリコンウェーハの熱処理方法 | |
JP4003351B2 (ja) | Ig処理法 | |
JP2003335599A (ja) | シリコン単結晶インゴットの欠陥分布の識別方法 | |
JP4748178B2 (ja) | 点欠陥の凝集体が存在しないシリコンウェーハの製造方法 | |
US6461447B1 (en) | Substrate for epitaxial growth | |
KR100369767B1 (ko) | 실리콘 웨이퍼의 열처리 방법 및 이 방법에 사용되는 웨이퍼 및 이 방법으로 열처리한 웨이퍼 | |
JP2000272998A (ja) | エピタキシャル層付きシリコンウェーハ及びその製造方法。 | |
JP4124151B2 (ja) | Igウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050719 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050719 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060302 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060331 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4259708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |