JP4245036B2

JP4245036B2 - 液晶表示装置

Info

Publication number: JP4245036B2
Application number: JP2006296731A
Authority: JP
Inventors: 泰生瀬川; 竜也矢田; 智英小野木
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2006-10-31
Filing date: 2006-10-31
Publication date: 2009-03-25
Anticipated expiration: 2026-10-31
Also published as: TW200819882A; KR20080039264A; US20080100787A1; US7982840B2; US20110249207A1; CN101174049A; CN101174049B; JP2008116484A; TWI360705B; US8531639B2

Description

本発明は、液晶表示装置に係り、特に、同一基板上に絶縁層を介して形成された上部電極層と下部電極層について、いずれか一方を共通電極層に割り当て、他方を画素電極層に割り当て、前記上部電極層に電界を通す複数の開口部を相互に平行となるように形成し、前記上部電極層と前記下部電極層との間に電圧を印加して液晶分子を駆動する液晶表示装置に関する。

液晶表示装置の表示方式としては従来ＴＮ（ＴｗｉｓｔｅｄＮｅｍａｔｉｃ）方式が広く用いられてきているが、この方式は表示原理上、視野角に制限がある。これを解決する方法として、同一基板上に画素電極と共通電極とを形成し、この画素電極と共通電極との間に電圧を印加し、基板にほぼ平行な電界を発生させ、液晶分子を基板面に主に平行な面内で駆動する横電界方式が知られている。

横電界方式には、ＩＰＳ（ＩｎＰｌａｎｅＳｗｉｔｃｈｉｎｇ）方式と、ＦＦＳ（（ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈ）方式が知られている。ＩＰＳ方式では、櫛歯状の画素電極と櫛歯状の共通電極とを組み合わせて配置される。ＦＦＳ方式では、絶縁層を介して形成された上部電極層と下部電極層について、いずれか一方を共通電極層に割り当て、他方を画素電極層に割り当て、上部電極層に電界を通す開口として例えばスリット等が形成される。

この横電界方式の液晶表示装置の透過率と駆動電圧の間の関係は、ＴＮ方式等とはまた異なったものになることが考えられ、その透過率等の改善についていくつかの提案がなされている。

例えば、特許文献１には、ＩＰＳ方式の液晶表示装置において、高透過率と高開口率とを有する構成として、画素電極のストリップ幅は、対向電極のストリップ間の距離より狭く形成され、画素電極のストリップと対向電極のストリップとの間の距離はセルギャップより少ないこと、対向電極のストリップの幅と、画素電極のストリップの幅は、これらのあいだに形成される放物線電界により両電極の上部の液晶分子が全て動けるように形成されることが述べられている。

特開平１１−２０２３５６号公報

上記のように、特許文献１にはＩＰＳ方式の場合の表示品質について述べられているが、ＦＦＳ方式の場合の表示品質にそのまま当てはまるわけではない。すなわち、ＦＦＳ方式は画素電極層と共通電極層のうち、最表面側の電極にのみスリット構造または櫛歯状の電極構造となっており、その最表面層におけるスリット構造または櫛歯電極構造の電極は、同一電位を有する電極が開口部を隔てて配置されており、ＩＰＳ方式と異なる。したがって、最表面側の電極における開口部と電極部との配置関係、すなわち電極部の導電体部分の幅Ｌ、開口部の短軸幅Ｓ等と、表示品質との関係は、ＩＰＳ方式とは異なるものと考えられる。

本発明の目的は、ＦＦＳ方式において表示品質を向上することを可能とする電極構造を有する液晶表示装置を提供することである。

本発明は、ＦＦＳ方式の液晶表示装置について、最表面側の上部電極層における電極幅Ｌと開口部の短軸幅Ｓを変化させたときの表示品質の状況を、シミュレーションと実験によって確かめ、最適な表示品質のための条件を求めたことに基づく。その結果を実現するための手段は以下の通りである。

本発明に係る液晶表示装置は、同一基板上に絶縁層を介して形成された上部電極層と下部電極層を備え、前記上部電極層に電界を通す複数の開口部を相互に平行となるように形成し、前記上部電極層と前記下部電極層との間に電圧を印加して液晶分子を駆動する液晶表示装置において、隣接する前記開口部の間の距離である電極幅及び前記開口部の短軸幅は、前記電極幅の減少により透過率５０％の時の電圧が変化しない範囲の値であり、かつ、前記短軸幅の変動により透過率１０％の時の電圧及び透過率５０％の時の電圧が変化しない範囲の値であるあることを特徴とする。
また、本発明に係る液晶表示装置において、隣接する前記開口部の間の距離である電極幅をＬとし、前記開口部の短軸幅をＳとして、Ｌ＋Ｓが１０μｍ以下のとき、Ｌが２．５μｍ以上であり、かつ前記開口部の短軸幅Ｓが４．０μｍ以上であることが好ましい。
また、本発明に係る液晶表示装置において、前記液晶分子層の複屈折率Δｎと厚さｄとの積であるΔｎｄが０．３５のあることが好ましい。
また、本発明に係る液晶表示装置において、Ｌ＝２．５μｍ、かつ、Ｓ＝４．０μｍであることが好ましい。

また、本発明に係る液晶表示装置において、前記開口部は、閉じた形状で開口するスリット開口部であることが好ましい。また、本発明に係る液晶表示装置において、前記複数の開口部は、開口の一方端が相互に接続された櫛歯状開口部であってもよい。また、本発明に係る液晶表示装置において、前記上部電極層は共通電極層であってもよい。また、本発明に係る液晶表示装置において、前記上部電極層は画素電極層であってもよい。

本発明に係る液晶表示装置によれば、上記構成の電極構造をとることにより、ＦＦＳ方式における表示品質を向上することが可能となる。

以下に、図面を用いて本発明に係る実施の形態につき、詳細に説明する。以下では、ＦＦＳ方式の液晶表示装置で、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色で構成される表示を行うものについて説明するが、もちろん、Ｒ，Ｇ，Ｂの他に例えばＣ（シアン）等を含む多色構成であってもよく、端的に白黒表示を行うものであってもよい。また、以下に述べる形状、構造、材質等は、説明のための１例であり、液晶表示装置の用途にあわせ、適宜変更が可能である。

図１は、ＦＦＳ方式の液晶表示装置３０において、Ｒ、Ｇ，Ｂの３色構成で表示を行う場合の表示領域の１表示画素分、すなわち、３色に対応する３つのサブピクセルについての平面構成を示す図である。ＦＦＳ方式の液晶表示装置３０は、画素電極及び共通電極がアレイ基板３２の上に配置され、アレイ基板３２に対向する対向基板上にカラーフィルタ及びブラックマトリクス等が配置され、その間に液晶分子層が封止されて構成される。図１は、対向基板側からアレイ基板３２を見た平面図で、対向基板上に配置される各要素を省略してあるので、実質上はアレイ基板３２の平面図となっている。図２は、図１に示すＡ−Ａ線に沿って、厚さ方向を誇張して示す断面図であるが、ここでもアレイ基板３２についてのみ図示されている。

図１に示されるように、液晶表示装置３０において、複数のドレイン配線４６は、それぞれが直線状に延在し（図１の例では縦方向に延在）、その延在方向に交差する方向（ここでは直交する方向であり、図１の例では横方向）に複数のゲート配線４０がそれぞれ配列される。複数のドレイン配線４６と、複数のゲート配線４０とによって区画される個々の領域が、画素配置領域であり、図１では、Ｒ，Ｇ，Ｂの３色構成に対応して３つの画素配置領域が示される。ここでは、カラー表現単位ごとに１ピクセルと数えて、これを１表示画素とするので、ここで言う画素配置領域は、サブピクセルの領域に当る。以下において画素の語は、特に断らない限りサブピクセル単位として説明するものとする。なお、共通電極６０は、アレイ基板３２の全面または、複数の画素にまたがって配置されているので、図１においては、スリット６１の形状線を除いて、その輪郭線が示されていない。

ここでは、各ドレイン配線４６の配列ピッチは複数のドレイン配線４６全体において同じ場合を例示する。また、各ドレイン配線４６の幅（ドレイン配線４６の配列方向における寸法）も同じとする。また、図１ではドレイン配線４６が直線状の場合を図示しているが、例えば局所的に蛇行部を有し全体として上記延在方向に延在していてもよい。また、画素配列としては、ストライプ配列、デルタ配列、モザイク配列等を形成してもよい。

ドレイン配線４６とゲート配線４０とで区画される各画素配置領域には、画素ＴＦＴ７０がそれぞれ配置される。図１の例では、各画素ＴＦＴ７０について、半導体層３６（図２参照）は略Ｕ字型に延在しており（図面では略Ｕ字型が上下反転して示されている）、その略Ｕ字型の２本の腕部を横切ってゲート配線４０がドレイン配線４６の配列方向に直交して延在している。この構成では、画素ＴＦＴ７０のソース電極４８は、ドレイン配線４６に接続されるドレイン電極とともにゲート配線４０に対して同じ側に位置している。これにより、画素ＴＦＴ７０では、ゲート配線４０がソースとドレインとの間で半導体層３６に２回交差する構成、換言すれば半導体層３６のソースとドレインとの間にゲート電極が２個設けられた構成を有している。

このように、画素ＴＦＴ７０のドレインは直近のドレイン配線４６に接続され、一方、ソースは、ソース電極４８を介して、画素電極５２に接続される。画素電極５２は各画素ごとに設けられ、その画素の画素ＴＦＴ７０のソースに接続される平板状の電極である。図１では、矩形形状の画素電極５２が示されている。

共通電極６０は、上記のように、アレイ基板３２の上に配置される。もっとも、場合によっては、共通電極６０を各画素ごとに設けられるものとしてもよい。その構造の場合は、各画素の共通電極６０を接続する共通電極配線が配置される。共通電極６０は、透明電極膜層に、開口部であるスリット６１が設けられたものである。このスリット６１は、画素電極５２と共通電極６０との間に電圧を印加したときに、電気力線を通し、基板面に対し主に平行な横電界を発生させる機能を有する。

共通電極６０の上には、配向膜が配置され、配向処理としてラビング処理が行われる。ラビング方向は、例えば、図１において、ゲート配線４０に平行な方向に行うことができる。共通電極６０のスリット６１は、その長辺の延びる方向が、このラビング方向に対し僅かに傾いて形成される。例えば、角度で５°程度、ラビング方向に対し傾くように形成することができる。共通電極６０の上に配向膜を形成し、ラビング処理を行うことで、アレイ基板３２が出来上がる。

次に、図２の断面図を用いて、ＦＦＳ方式の液晶表示装置におけるアレイ基板３２の構造を説明する。図２は、上記のように、図１のＡ−Ａ線に沿った断面図で、１つの画素についての各要素が示されている。

アレイ基板３２は、透光性基板３４と、半導体層３６と、ゲート絶縁膜３８と、ゲート配線４０と、層間絶縁膜４４と、ドレイン配線４６と、ソース電極４８と、平坦化膜５０と、画素電極５２と、ＦＦＳ絶縁膜５８と、共通電極６０とを含んで構成される。

透光性基板３４は、例えばガラスによって構成される。半導体層３６は例えばポリシリコンによって構成され、透光性基板３４上に配置されている。ゲート絶縁膜３８は、例えば酸化シリコン、窒化シリコン等で構成され、半導体層３６を覆って透光性基板３４上に配置されている。ゲート配線４０は、例えばＭｏ、Ａｌ等の金属で構成され、半導体層３６に対向してゲート絶縁膜３８上に配置され、ゲート絶縁膜３８および半導体層３６とともに画素ＴＦＴ７０を構成している。なお、ゲート配線４０は走査線とも呼ばれる。

層間絶縁膜４４は、例えば酸化シリコン、窒化シリコン等で構成され、ゲート配線４０等を覆ってゲート絶縁膜３８上に配置されている。層間絶縁膜４４およびゲート絶縁膜３８を貫いてコンタクトホールが設けられており、当該コンタクトホールは半導体層３６のうちで画素ＴＦＴ７０のソースおよびドレインにあたる位置に設けられている。ドレイン配線４６は、例えばＭｏ、Ａｌ、Ｔｉ等の金属で構成され、層間絶縁膜４４上に配置されているとともに一方の上記コンタクトホールを介して半導体層３６に接続している。なお、ドレイン配線は信号線とも呼ばれる。ソース電極４８は、例えばドレイン配線４６と同じ材料で構成され、層間絶縁膜４４上に配置されているとともに他方の上記コンタクトホールを介して半導体層３６に接続している。

ここでは、半導体層３６において、ドレイン配線４６が接続する部分を画素ＴＦＴ７０のドレインとし、ソース電極４８を介して画素電極５２が接続する部分を画素ＴＦＴ７０のソースとするが、ドレインとソースとを上記とは逆に呼ぶことも可能である。

平坦化膜５０は、例えばアクリル等の絶縁性透明樹脂等で構成され、ドレイン配線４６およびソース電極４８を覆って層間絶縁膜４４上に配置されている。平坦化膜５０を貫いてソース電極４８上にコンタクトホールが設けられている。

画素電極５２は、例えばＩＴＯ（ＩｎｄｉｕｍＴｈｉｎＯｘｉｄｅ）等の透明導電材料で構成され、平坦化膜５０上に配置されているとともに上記コンタクトホールを介してソース電極４８に接続されている。

ＦＦＳ絶縁膜５８は、画素電極５２と共通電極６０との間に配置される絶縁膜層である。例えば窒素シリコンで構成され、画素電極５２を覆って平坦化膜５０上に配置されている。

共通電極６０は、例えばＩＴＯ等の透明導電材料で構成され、ＦＦＳ絶縁膜５８上に配置されており、図示されていないが共通電極用配線に接続されている。共通電極６０は、ＦＦＳ絶縁膜５８を介して画素電極５２に対向して設けられ、画素電極５２に対向する部分に複数のスリット６１を有している。スリット６１は、ゲート配線４０の延在する方向よりやや傾いた方向に長軸を有する細長く閉じた形状の開口である。この傾き角度は、上記のように、配向処理のラビング角度に関係して設定される。

共通電極６０の上には、図示されていないが、配向膜層が配置される。配向膜層は、液晶分子を初期配向させる機能を有する膜で、例えばポリイミド等の有機膜に、ラビング処理を施して用いられる。

このように、同一基板である透光性基板３４上に、絶縁層であるＦＦＳ絶縁膜５８を介して上部電極層である共通電極６０と下部電極層である画素電極５２とを形成し、上部電極層である共通電極６０にスリット６１を形成して、下部電極層である画素電極５２との間に電圧を印加し、基板面に対し主に平行な横電界を発生させて配向膜層を介して液晶分子を駆動することができる。

上記では、ＦＦＳ絶縁膜５８を介し、下部電極層を画素電極５２とし、上部電極層を共通電極６０として、共通電極６０にスリット６１が設けられるが、下部電極層を共通電極６０とし、上部電極層を画素電極５２とすることもできる。

図３、図４は、下部電極層を共通電極６０とし、上部電極層を画素電極５２とし、画素電極５２にスリット５３を設ける液晶表示装置３０の構成を示す図である。これらの図は、図１、図２に対応し、実質的にアレイ基板３２の構成を示す図となっている。図１、図２と同様の要素には同一の記号を付し、詳細な説明を省略する。

上部電極層を画素電極５２とする場合には、図４に示されるように、ソース電極４８に接続される画素電極５２が、ＦＦＳ絶縁膜５８の上部に配置される。そして、アレイ基板３２の最表面側の電極である画素電極５２に、スリット５３が設けられる。スリット５３は、図１、図２に関連して説明したように、ゲート配線４０の延在する方向よりやや傾いた方向に長軸を有する細長く閉じた形状の開口である。また、下部電極層である共通電極６０は、アレイ基板３２の全面、あるいは複数の画素にまたがって配置される。

また、上記において、上部電極層に設けられる電界を通すための開口部として、細長い開口溝であるスリットを説明したが、上部電極構造を、櫛歯状あるいは柵状の形状に形成することもできる。この場合には、電界は、櫛歯状あるいは柵状の間の開口を通ることになる。

図５は、下部電極層を共通電極６０とし、上部電極層を画素電極５２とし、画素電極５２を櫛歯状の形状とし、櫛歯の間の空間を電界が通る開口部５５とする液晶表示装置３０の構成を示す図である。これらの図は、図１、図２に対応し、実質的にアレイ基板３２の構成を示す図となっている。図１、図２と同様の要素には同一の記号を付し、詳細な説明を省略する。この場合においては、上部電極層である画素電極５２の形状が櫛歯状に形成される。また、下部電極層である共通電極６０は、アレイ基板３２の全面、あるいは複数の画素にまたがって配置される。

このように、ＦＦＳ方式においては、アレイ基板の最表面側の上部電極層に、スリットまたは櫛歯状の開口部が設けられる。したがって、上部電極層の構造は、導電体部分の電極部と、導電体部分が除去された開口部とが、繰り返し配置されたものとなっている。図６は、模式的に、１つの画素８０についての電極部８２と開口部８４の様子を示す図で、繰り返し部分では、開口部８４の短軸幅をＳとし、隣接する開口部８４の間の距離である導電体部分の電極部８２の幅をＬとして示すことができる。以下では、Ｓを電極間隔、Ｌを電極幅と呼ぶことにする。ここで、開口部８４は、上記で説明したスリット６１，５３あるいは、櫛歯状形状の開口部５５に対応する。

以下に、ＦＦＳ方式の上部電極層における電極構造の最適化について、図７から図１３を用いて説明する。ＦＦＳ構造の液晶表示素子の透過率、電圧−透過率の関係であるＶ−Ｔカーブのシミュレーションについては、市販のソフトウェア、例えば、ＬＣＤＭＡＳＴＥＲＳＨＩＮＴＥＣＨ社のソフトウェア等を用いて、比較的簡単に行うことができる。そこで、液晶分子層の複屈折率Δｎと厚さｄとの積Δｎｄを０．３５とし、電極間隔Ｓと電極幅Ｌとを変化させて、シミュレーションを行った。

図７は、電極幅Ｌ＝４．０μｍとして、電極間隔Ｓを変化させて、Ｖ−Ｔカーブを計算した図である。横軸は、画素電極と共通電極の間の電圧、縦軸は任意の基準からの透過率Ｔである。図７から、電極幅Ｌ、電極間隔Ｓの組合せを変えると、最大透過率が変化し、最大透過率を与える電圧である駆動電圧が変化することがわかる。また、Ｖ−Ｔカーブのパラメータである所定透過率のときの電圧も、ＬとＳの組合せを変えると変化する。例えば、透過率１０％のときの電圧であるＶ１０、透過率５０％のときの電圧であるＶ５０、透過率９０％のときの電圧であるＶ９０が、ＬとＳの組合せに応じて、それぞれ変化する。

図８は、電極幅Ｌを変化させたときの最大の透過率Ｔの変化を、電極間隔Ｓをパラメータとして示す図、図９は、電極間隔Ｓを変化させたときの最大の透過率Ｔの変化を、電極幅Ｌをパラメータとして示す図である。これらの図から、電極幅Ｌが細くなるほど、電極間隔Ｓが狭くなるほど、最大の透過率Ｔが向上することが分かる。

図１０は、（Ｌ＋Ｓ）を変化させたときの最大の透過率Ｔの変化を、電極幅Ｌをパラメータとして示す図である。図１０の結果から、最大の透過率を向上させるのは、（Ｌ＋Ｓ）を小さく設定することが有効であることが分かる。

一方、図１１は、電極間隔Ｓを変化させたときの最大透過率となる電圧、すなわち駆動電圧の変化を、電極幅Ｌをパラメータとして示す図である。図１１の結果から、駆動電圧は、Ｓが短くなると上昇することが分かる。同様に、図１２は、Ｖ−ＴカーブのパラメータであるＶ１０、Ｖ５０、Ｖ９０及びＶ１００に相当する白電圧について、電極幅Ｌを２μｍと４μｍとして、電極間隔Ｓを変化させたときの様子を示す図である。図１２からは、Ｓを狭くすると、Ｖ−Ｔカーブの各パラメータが高電圧側にシフトすることが分かる。

このようなＶ−Ｔカーブのシフトは、例えばプロセス上の変動で線幅ＬまたはＳがパネル面内で変動した場合に、輝度の変化となり、表示ムラとなるので、表示品位を落とすことになる。また、製造プロセスの余裕度を著しく低下させ、歩留まりを低下させることにもなる。したがって、表示品位の維持、プロセス余裕度の確保、歩留まりの維持等の観点から、Ｖ−Ｔカーブのシフトについて限界が必要であり、図１２の結果から、特に中間調であるＶ１０からＶ５０の特性についてＶ−Ｔカーブが変化しないことを考慮して、Ｓ＝４μｍ程度が、下限であることが分かる。

一方、図１１のシミュレーション結果からは、Ｌを小さくすると駆動電圧が高くなっている。そこで、そのことを確認するため、実際に電極間隔Ｓを４μｍ以上として、電極幅Ｌを変化させたパネルを試作した。図１３は、その試作パネルを評価し、Ｖ５０の電極幅Ｌ依存性をまとめた図である。図１２から、駆動電圧の上昇は、電極間隔Ｓの４μｍよりも短い寸法の領域で始まっていることが分かる。このことから、電極幅Ｌ＝２．５μｍ程度が下限であることが分かる。

図１０の結果から、（Ｌ＋Ｓ）が大きくなると最大の透過率Ｔが低下するので、上記のことをまとめると、Ｌ／Ｓの最適値は、２．５μｍ／４μｍとなる。あるいは、幅を持たせれば、（Ｌ＋Ｓ）が１０μｍ以下として、Ｌが２．５μｍ以上、Ｓが４．０μ以上とすることがよい。このようにして、ＦＦＳ方式の液晶表示装置において、表示品質のよい上部電極層の電極構造を設定することができる。

本発明に係る実施の形態において、上部電極層を共通電極としてスリットを設けるＦＦＳ方式の液晶表示装置の表示領域の１表示画素分の平面構成を示す図である。図１におけるＡ−Ａ線に沿った断面図である。本発明に係る実施の形態において、上部電極層を画素電極としてスリットを設けるＦＦＳ方式の液晶表示装置の表示領域の１表示画素分の平面構成を示す図である。図３におけるＡ−Ａ線に沿った断面図である。本発明に係る実施の形態において、上部電極層を櫛歯状形状の画素電極とするＦＦＳ方式の液晶表示装置の表示領域の１表示画素分の平面構成を示す図である。本発明に係る実施の形態において、模式的に、１つの画素についての電極部と開口部の様子を示す図である。本発明に係る実施の形態において、電極間隔Ｓを変化させて、Ｖ−Ｔカーブを計算した図である。本発明に係る実施の形態において、電極幅Ｌを変化させたときの最大の透過率Ｔの変化を、電極間隔Ｓをパラメータとして示す図である。本発明に係る実施の形態において、電極間隔Ｓを変化させたときの最大の透過率Ｔの変化を、電極幅Ｌをパラメータとして示す図である。本発明に係る実施の形態において、（Ｌ＋Ｓ）を変化させたときの最大の透過率Ｔの変化を、電極幅Ｌをパラメータとして示す図である。本発明に係る実施の形態において、電極間隔Ｓを変化させたときの駆動電圧の変化を、電極幅Ｌをパラメータとして示す図である。本発明に係る実施の形態において、Ｖ−ＴカーブのパラメータであるＶ１０、Ｖ５０、Ｖ９０及びＶ１００に相当する白電圧について、電極間隔Ｓを変化させたときの様子を示す図である。本発明に係る実施の形態において、実際に試作したパネルを評価し、Ｖ５０の電極幅Ｌ依存性をまとめた図である。

符号の説明

３０液晶表示装置、３２アレイ基板、３４透光性基板、３６半導体層、３８ゲート絶縁膜、４０ゲート配線、４４層間絶縁膜、４６ドレイン配線、４８ソース電極、５０平坦化膜、５２画素電極、５３，６１スリット、５５櫛歯状の開口部、５８ＦＦＳ絶縁膜、６０共通電極、７０画素ＴＦＴ、８０画素、８２電極部、８４開口部。

Claims

同一基板上に絶縁層を介して形成された上部電極層と下部電極層を備え、
前記上部電極層に電界を通す複数の開口部を相互に平行となるように形成し、前記上部電極層と前記下部電極層との間に電圧を印加して液晶分子を駆動する液晶表示装置において、
隣接する前記開口部の間の距離である電極幅は、前記電極幅の減少により透過率５０％の時の電圧が変化しない範囲の値であり、かつ、前記開口部の短軸幅は、前記短軸幅の変動により透過率１０％の時の電圧及び透過率５０％の時の電圧が変化しない範囲の値であることを特徴とする液晶表示装置。
請求項１に記載の液晶表示装置において、
隣接する前記開口部の間の距離である電極幅をＬとし、前記開口部の短軸幅をＳとして、Ｌ＋Ｓが１０μｍ以下のとき、Ｌが２．５μｍ以上であり、かつ前記開口部の短軸幅Ｓが４．０μｍ以上であることを特徴とする液晶表示装置。
請求項２に記載の液晶表示装置において、
前記液晶分子層の複屈折率Δｎと厚さｄとの積であるΔｎｄが０．３５のあることを特徴とする液晶表示装置。
請求項２に記載の液晶表示装置において、
Ｌ＝２．５μｍ、かつ、Ｓ＝４．０μｍであることを特徴とする液晶表示装置。
請求項１または２に記載の液晶表示装置において、
前記開口部は、閉じた形状で開口するスリット開口部であることを特徴とする液晶表示装置。
請求項１または２に記載の液晶表示装置において、
前記複数の開口部は、開口の一方端が相互に接続された櫛歯状開口部であることを特徴とする液晶表示装置。
請求項1から６のいずれか1項に記載の液晶表示装置において、
前記上部電極層は画素電極層であることを特徴とする液晶表示装置。
請求項1から６のいずれか1項に記載の液晶表示装置において、
前記上部電極層は画素電極層であることを特徴とする液晶表示装置。