JP4244760B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4244760B2
JP4244760B2 JP2003326367A JP2003326367A JP4244760B2 JP 4244760 B2 JP4244760 B2 JP 4244760B2 JP 2003326367 A JP2003326367 A JP 2003326367A JP 2003326367 A JP2003326367 A JP 2003326367A JP 4244760 B2 JP4244760 B2 JP 4244760B2
Authority
JP
Japan
Prior art keywords
lead frame
shape
semiconductor chip
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003326367A
Other languages
English (en)
Other versions
JP2005064441A (ja
Inventor
祐二 飯塚
良成 池田
克彦 吉原
満男 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2003326367A priority Critical patent/JP4244760B2/ja
Publication of JP2005064441A publication Critical patent/JP2005064441A/ja
Application granted granted Critical
Publication of JP4244760B2 publication Critical patent/JP4244760B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は半導体装置に関し、特に半導体チップの上面と配線基板との間を平板状あるいはブロック状のリードフレームによって接合してなる半導体装置に関する。
近年、電力変換装置の小型化・高密度化が進んできている。IGBT(Insulated GateBipolar Transistor)に代表されるパワーモジュールは、このような電力変換用途のスイッチングデバイスとして用いられている。
パワーモジュールを実装した半導体装置の構造について説明する。図13は、従来のパワーモジュールを実装した半導体装置の構造を示す断面図である。
従来の半導体装置は、良伝導体の材質で作られた放熱ベース3の上に半導体チップ1を固着した配線基板2が固着されて配置され、単体のモジュールが形成される。このような単体のモジュールが外部ケース4に収納され、半導体装置が構成される。また、半導体チップ1の表面電極からは、通常アルミワイヤ5などが接合され、回路パターンを有する配線基板2との間の導通を保持する構造を有する。このアルミワイヤ5には放熱上の効果は無く、半導体チップ1に発生した熱は、配線基板2に固着された下部の電極面および配線基板2を介して放熱ベース3に放熱される。
このようなパワーモジュールでは、中小容量のモジュールはチップサイズが年々小型化する傾向が顕著であるため、実装上の配線密度が限界に達しつつある。また、大容量のモジュールは大定格動作の必要からチップの発熱密度が著しく増大する傾向にある。
このため、良伝導性のリードフレームをチップ上面電極に固着させ、導通と放熱の双方の機能を付加する試みがなされている(たとえば、特許文献1参照。)。この構成は、チップ表面を冷却できる他、複数のアルミワイヤを接合する工程を、単一の部材をチップに接合する工程に集約できるという利点がある。
また、チップの発熱によって、チップとチップ上面電極に固着される金属リードとの間の熱膨張差により両者の接合部に発生する熱応力を低減させるため、金属リードに低熱膨張率の部材を張り合わせ、熱膨張率の差を小さくする半導体装置も提案されている(たとえば、特許文献2参照。)。
特開2000−156439号公報(段落番号〔0016〕〜〔0020〕、図1) 特開平9−64258号公報(段落番号[0018]〜[0027]、図1)
しかし、従来のリードフレーム構造を有する半導体装置では、放熱性を損なうことなく、長期に渡る使用環境温度の変化(熱サイクル)に対する信頼性を確保することが難しいという問題点があった。
上記の説明のように、リードフレームは、熱伝導率が高く、導電性も備えた、例えば銅などの材質で形成されており、半導体チップ上面の表面電極と放熱板上とを接合する平板状またはブロック状の形状を有する。また、リードフレーム/半導体チップ間およびリードフレーム/放熱板間は、はんだなどの接合層によって接合されている。
しかしながら、半導体チップを形成するシリコンの線膨張係数と、銅などを材料とするリードフレームの線膨張係数には差がある。このため、半導体チップの動作時および使用環境温度の変化(冷熱繰り返し)によって、線膨張係数の差異に起因する熱応力作用が発生する。この熱応力作用によるせん断効果によって接合層に生じる熱歪みが増大し、疲労破壊が早期に生じやすくなるという問題点がある。
特に、放熱性を向上させるためには、リードフレームの形状を平板状からブロック状にするなどして体積を増加させることが必要で、リードフレームは剛的な構造になる傾向がある。この場合、リードフレーム自体の体積効果で半導体チップとの接面部などに、熱サイクルに伴う熱変形時、膨張時に圧縮応力、収縮時に引っ張り応力が生じる。この熱変形時の応力と、上記のせん断効果との複合作用が働き、動作上の寿命がさらに損なわれる場合もある。このように、放熱性向上のためにリードフレームの体積を増やそうとすると、信頼性を低下させてしまうという問題点がある。
以上のように、熱サイクルによる負荷によって、リードフレームとの接合層に生じる歪みで接合層などの疲労が促進され、その結果として実機動作時の信頼性が低下するという問題があった。
本発明はこのような点に鑑みてなされたものであり、リードフレームの利点である放熱性を損なうことなく高信頼性が確保可能な半導体装置を提供することを目的とする。
本発明では上記課題を解決するために、半導体チップの上面と配線基板との間を平板状あるいはブロック状のリードフレームによって接合してなる半導体装置において、前記リードフレームは、前記リードフレームを前記半導体チップまたは前記配線基板表面に固着する接合層と接する接合面近傍、角部、もしくは前記リードフレーム途中に前記半導体チップからの熱によって生じる応力を遮断あるいは分散させる応力分散形状部を設け、前記応力の作用によって前記接合層に生じる熱歪みを低減させることを特徴とする半導体装置、が提供される。
このような半導体装置によれば、半導体チップの上面と配線基板との間を接合し、電流経路と、半導体チップが発生する熱を放熱する放熱経路を形成するリードフレームに対し、リードフレームを半導体チップまたは配線基板表面に固着する脆弱な接合層との接合面近傍、応力が集中する角部、もしくは熱応力による変形が生じるリードフレームの途中部分に、接合層あるいは角部にかかる応力を遮断あるいは分散させる応力分散形状部を設ける。接合面近傍に設けられた応力分散形状部は、接合層との接合面近傍にかかる応力を遮断あるいは分散させる。また、角部に設けられた応力分散形状部は、角部にかかる応力を分散させる。さらに、リードフレーム途中に設けられた応力分散形状部は、リードフレーム自体の熱変形効果によって接合層に及ぼす作用を吸収あるいは分散する。それぞれの応力分散形状部の作用、もしくは、これらの相乗作用によって、半導体チップの発熱によって生じる熱応力が、脆弱もしくは軟質な接合層に及ぼす応力効果を低減させる。
また、上記課題を解決するために、リードフレームが、前記半導体チップまたは前記配線基板表面に固着される接合面に対して、前記接合面の角部が面取りされていることを特徴とする半導体装置、が提供される。
このような半導体装置によれば、応力が集中するリードフレームの接合面に対する角部に関して、角部に応力を分散させる面取り加工を施す。このようにして、角部を除去することにより、応力が角部に集中するのを回避し、半導体チップの発熱によって生じる熱応力が及ぼす応力効果を低減させる。
また、上記課題を解決するために、リードフレームが、前記半導体チップの上面および配線基板上に接合されるスタッド状電極と、前記半導体チップ上面の前記スタッド状電極と前記配線基板上の前記スタッド状電極により前記半導体チップ上方に固定される導電板と、を具備し、前記スタッド状電極と前記半導体チップもしくは前記配線基板との間を接合して電気的配線を構成し、前記半導体チップあるいは前記配線基板に前記スタッド状電極を固着する接合層にかかる応力を遮断あるいは分散させる応力分散形状部を前記スタッド状電極もしくは前記導電板に設けたことを特徴とする半導体装置、が提供される。
このような半導体装置によれば、スタッド状電極と導電板とによってリードフレームの電気的配線および放熱経路が構成される。なお、このスタッド状電極もしくは導電板には、応力を遮断あるいは分散させる応力分散形状部が設けられている。
これにより、応力を遮断あるいは応力の集中を回避し、半導体チップの発熱によって生じる熱応力が、脆弱もしくは軟質な接合層に及ぼす応力効果を低減させる。また、リードフレームをスタッド状電極と導電板の分離構造としたことにより、量産が容易になる。
また、本発明では上記問題を解決するために、リードフレームが、半導体チップ側の接合面と配線基板側の接合面とを接続するリードフレームの長手方向に対して水平に、高伝導性の非鉄材料と、高伝導性で低膨張係数を有する重金属材料の複数の異種金属が積層された構造をとることを特徴とする半導体装置、が提供される。
このような半導体装置によれば、リードフレームの長手方向に対して水平に、線膨張係数の異なる異種金属が積層される。これにより、主にリードフレームの長手方向と配線基板の線膨張係数差を低減することが可能となり、接合層に対する熱応力が低減される。
本発明に係る半導体装置は、リードフレームの接合層との接合面近傍や角部、リードフレーム途中などに応力を遮断あるいは分散させる応力分散形状部を設けることによって、応力効果が接合層に集中するのを防ぎ、脆弱もしくは軟質な接合層に関する応力作用を減じる。また、本発明は、リードフレームに部分的に応力分散形状部を設けるだけであるので、その放熱性を維持することができる。これにより、放熱性を損なうことなく高信頼性を確保することができるという利点がある。
また、リードフレームを低膨張係数の複数の異種金属を積層させた構造とすることによって、線膨張係数のミスマッチによる熱応力を低減させる。これにより、接合層に対する熱応力を低減させ、信頼性を向上させることができるという利点がある。
本発明において、半導体チップ上面あるいは配線基板上面との接合面近傍、角部、もしくはリードフレーム途中に、応力を遮断あるいは分散させる応力分散形状部を設けることにより、リードフレームを形成する剛的な導体に発生する熱応力作用を脆弱もしくは軟質な接合層に対して低減させる。応力分散形状部として、例えば、応力のかかる経路を遮断する溝状あるいはスリット状の形状や、応力のかかる方向を分散する曲面状の形状などが挙げられる。また、リードフレームを低膨張係数の異なる素材を積層させることによって、線膨張係数差を低減させ、接合層に対する熱応力を低減させる。なお、配線基板は、絶縁基板上に形成された回路パターンを備え、半導体チップの裏面からと、放熱経路であるリードフレームを介して伝わる半導体チップの熱の放熱を図る。
まず、本発明が適用される半導体装置における配線形態について説明する。図1は、本発明を適用した半導体装置の概略構成を示す断面図である。
本発明が適用される半導体装置は、放熱のための放熱ベース3の上に接合する配線基板2上に半導体チップ1が固着され、単体モジュールが形成される。この半導体チップ1の表面電極は、はんだ層などの接合層によって接合するリードフレーム6を介して配線基板2上の回路パターンに接合する。さらに、このような構成の単体モジュールが外部ケース4に収納されるパッケージ構造がとられる。
半導体チップ1は、パワーモジュールで、運転時(大電流通電時)において、大きな熱が発生するという特徴を有する。
配線基板2は、セラミックなどの絶縁材質で形成され、両面に図示しない金属層が形成されており、うち半導体チップ1が搭載される面の金属層は、回路パターンとして形成されている。また、配線基板2の半導体チップ1の非搭載面の金属層は、放熱ベース3に接合され、接合する半導体チップ1の裏面および放熱経路であるリードフレーム6より伝導される半導体チップ1の熱を放熱ベース3へ伝える。
放熱ベース3は、主として金属が用いられ、配線基板2を介して伝導された半導体チップ1の熱を放熱する。なお、放熱ベース3には、カーボンが用いられる場合もある。
外部ケース4は、モジュールを内部に収納するケースで、放熱ベース3の配線基板2が接合されていない面を露出させた状態で、上記の構成のモジュールを格納する。モジュールが複数収納される場合もある。
上記のごとく構成されたモジュールの放熱ベース3を図示しないヒートシンクに固定することにより、放熱ベース3へ導かれた熱を効果的に放熱させる。
リードフレーム6は、図の例では、熱伝導性と導電性を兼ね備えたブロック状の良伝導体で形成されており、半導体チップ1の上面と配線基板2との間を接合する。また、図の例のブロック状リードフレーム6は、半導体チップ1の表面電極と接合して半導体チップ1上に突き出した構造をとる電極部6aと、配線基板2の回路パターンと接合して配線基板2上に突き出した電極部6bと、電極部6aと電極部6bとを接合して半導体チップ1および配線基板2上に配置されるはり部6cとを有する。ここで、リードフレーム6が接合層を介して半導体チップ1と接合する面をチップ接合面7、同様に配線基板2と接合する面を基板接合面8とする。また、チップ接合面7と基板接合面8とを接続する経路全体(電極部6a、電極部6bおよびはり部6cから構成される)を継ぎ手部とし、チップ接合面7と基板接合面8とを接続する方向をリードフレームの長手方向とする。
このようなリードフレーム6は、半導体チップ1の表面電極と配線基板2の回路パターンを電気的に接続する配線経路として機能するとともに、半導体チップ1の熱を配線基板2の回路パターンに伝える放熱経路として機能する。
本発明では、リードフレーム6のチップ接合面7あるいは基板接合面8の近傍、角部、あるいはリードフレーム6の途中に、半導体チップ1が発生する熱により生じる応力を遮断あるいは分散させる応力分散形状部を設ける。応力分散形状部は実施の形態に応じて異なるため、図1には図示せず、以下の個々の実施の形態の説明において詳細に説明する。
また、図に示した配線は、半導体チップ1の表面電極と配線基板との間の電流経路としての構成であるが、本発明は剛的な導体の応力作用を脆弱もしくは軟質の接合部分(接合層)に対して低減させる機能を付与するものであるから、図示した形式の配線形態に限定されず、例えば、半導体チップ1と接合される部分の他端を外部ケース4の外に張り出して外部電極とする構成、配線基板2上の回路パターン電極同士の配線などに関しても適用が可能であり、適用対象の接合物には限定を受けない。
以下、本発明の実施の形態を図面を参照して詳細に説明する。本発明の実施の形態を示した図面では、図1に示した半導体装置のリードフレーム部分を取り出して示しているが、特に断らないかぎり、他の構成は図1と同様である。また、以下では、接合形式がはんだの例を挙げて説明するが、本発明は、接合材料が導電性接着材、あるいは、ろう材の場合、さらに超音波接合などによる直接拡散接合の形態をとる場合についても適用が可能である。
本発明の第1の実施の形態について説明する。図2は、本発明の第1の実施の形態の半導体装置のリードフレームの形状を示した側面図と底面図である。(A)はリードフレームを横から見た側面図、(B)はリードフレームを下方(A−A’方向)から見た底面図である。図1と同じものには同じ番号を付し、説明は省略する。
第1の実施の形態のリードフレーム61は、リードフレームの接合面(チップ接合面7と基板接合面8)に関する角部に対して面取り加工が施された形状を有している。図の例のリードフレーム61では、電極部6aの角形のチップ接合面7の4角に対して面取り部9a、9b、9c、9dが設けられ、同様に、電極部6bの角形の基板接合面8の4角に対して面取り部9a’、9b’、9c’、9d’が設けられている。また、電極部6a、6bの垂直方向に対しても角部の面取りが行われており、電極部6a、6bは、角部が取り除かれた棒状の形状をしている。
リードフレームは、はんだなどの延性傾向に富んだ軟質の導電材料により形成された接合層が、チップ接合面7および基板接合面8と、半導体チップ1もしくは配線基板2に挟み込まれ、互いが固着された状態で機能する。ヒートサイクルなどの実験から、半導体チップとリードフレームとの線膨張係数の差異で発生する熱応力作用で生じるせん断効果によって、特に角部に関して熱歪みによるはんだ接合層の疲労破壊が生じ易く、クラック進展の起点となることが知られている。
第1の実施の形態のリードフレーム61では、接合面に対して丸み付けなどの面取り加工を施した面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’を具備することで、角部における応力集中を回避することができ、接合層の疲労によるクラックの発生の危険性を低減させ、モジュールの信頼性を向上させることができる。
また、半導体チップの電極パターンは通常角型状であるため、上記の形状は有効接合面積を十分に保った状態で放熱、通電作用を損なうことなく、モジュールの信頼性を向上させることができる。
なお、上記では、接合面の角部近傍に対して面取りを行ったが、十分な有効接合面積が保てれば、面取りは接合面の全周に対して行われても良い。
次に、本発明の第2の実施の形態について説明する。図3は、本発明の第2の実施の形態の半導体装置のリードフレームの形状を示した側面図である。図1、図2と同じものには同じ番号を付し、説明は省略する。
第2の実施の形態のリードフレーム62は、電極部6aのチップ接合面7の上方で接合面に近い位置に、チップ接合面7に対して水平方向に切り込みを入れてスリット部10aを形成している。また、図の例では、電極部6bの基板接合面8の上方近傍にも同様のスリット部10bが形成されている。このスリット部10a、10bは、電極部の角部近傍の一部、あるいは、全周に対して、スリット部10a、10b上方からかかる応力が下部へ伝達されるのを遮断するものである。さらに、図の例では、電極部に対して第1の実施の形態で適用された面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’も設けられている。
リードフレームは、良好に放熱を行うことが求められる性質上、十分な体積で固有の熱容量を稼ぐことが必要となる。この場合、半導体チップ1上方の電極部6aは、半導体チップ1に固着した状態で下面のみが拘束を受ける。このため、熱変形が生じた場合自体の体積効果でチップ接合面7の外周部に対し、膨張時に圧縮応力、収縮時に引っ張り応力が過大に生じ、先に記したせん断作用との複合作用で動作上の寿命を損なう場合がある。
加えて、半導体チップ1の下側の構成は、通常、線膨張係数の大きさが放熱ベース3>配線基板2>半導体チップ1の関係が成り立つ。このため、これらの間で上記の説明と同様の熱変形が生じるため、上側構造と下側構造が反発してそりを生じる状態が発生し、結果としてリードフレームと半導体チップ1との接合部に関する熱歪みが増大する場合がある。
第2の実施の形態のリードフレーム62では、チップ接合面7に近い位置にスリット部10aを具備することで電極部6aの熱変形による応力効果を遮断し、接合部付近の剛性を下げることで接合部に及ぼす応力効果を減じる。同様に、基板接合面8に近い位置にスリット部10bを具備することで、電極部6bにも同様の作用を生じさせる。その結果として、はんだ接合部の熱歪みを低減させることができ、モジュールの信頼性が向上する。さらに、第1の実施の形態の面取り部を設けることにより、角部に集中する応力を分散させ、モジュールの信頼性をさらに向上させることができる。
また、スリットは底部形状が鋭角状の場合、却って直下の接合面が熱変形時の屈曲点となるおそれがあるので、底部を面取りしてR加工をすることによって、十分にそのような作用を緩和することが望ましい。
なお、この場合、スリットで応力効果が遮断された部分も、伝熱上の容量体としての機能は損なわず、有効に作用する。
次に、本発明の第3の実施の形態について説明する。図4は、本発明の第3の実施の形態の半導体装置のリードフレームの形状を示した側面図である。図1、図2、図3と同じものには同じ番号を付し、説明は省略する。
第3の実施の形態のリードフレーム63は、電極部6aと電極部6bとを接続するはり部6cの電極部近傍に溝部11a、11bが設けられている。図の例では、さらに、上記の説明の面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’とスリット部10a、10bが設けられている。
溝部11a、11bは、はり部6cの長手方向に対して垂直に溝が形成される形状で、溝部11aは電極部6a側、溝部11bは電極部6b側に設けられる。溝部11a、11bによって、はり部6cの長手方向に生じる応力を低減させるばね効果を生じる。
リードフレームは、モジュールの熱変形時において、上記の説明の接合部近傍での応力作用に加え、中央のはり部6cを含めた全体で伸縮する作用がある。この伸縮作用が、結果として接合部分に関して偶力効果を生じさせ、応力作用を増大させる要因となる。
第3の実施の形態のリードフレーム63では、溝部11a、11bを設けることによって、はり部6cの長手方向にばね効果を生じさせることで偶力作用を減少させ、接合部に関する応力作用を減ずることで、信頼性を向上させることができる。また、ばね効果を生じさせるためには、電極部6a、6bに近いはり部6cの根元付近に溝部11a、11bを設けることが望ましい。さらに、第1の実施の形態の面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’とスリット部10a、10bを加えることにより、第1の実施の形態および第2の実施の形態の効果も相乗される。
なお、上記の説明では、溝部11a、11bを設けることによりばね効果を生じさせるとしたが、はり部6cに凸状あるいは凹状の曲げ加工を施すことにより、同様の効果を得ることができる。曲げ形状も、溝部11a、11bと同様に、はり部6cの根元付近に、はり部6cの長手方向に対して垂直に設けられる。また、リードフレーム63が、電極部6a、6bおよびはり部6cから成る橋状の形状ではない場合には、全体の継ぎ手部の任意の位置に溝部11a、11bが設けられる。
次に、本発明の第4の実施の形態について説明する。図5は、本発明の第4の実施の形態の半導体装置のリードフレームの形状を示した上面図と側面図である。(A)は、リードフレームを上方から見た上面図、(B)は横から見た側面図である。図1、図2と同じものには同じ番号を付し、説明は省略する。
第4の実施の形態のリードフレーム64は、電極部6aのチップ接合面7上方に段差状に削られた段差状肉抜き部12aが設けられ、電極部6bの基板接合面8上方に段差状肉抜き部12bが設けられた形状を備える。図の例では、さらに、上記の説明の面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’も設けられている。段差状肉抜き部12a、12bでは、リードフレーム64の電極部6a、6bの上方が、垂直方向に段差状に削られており、電極部6a、6bの体積が減少されている。
リードフレームでは、熱変形が生じた場合に、電極部6a、6bの形状による体積効果によって、応力作用が増大する。
第4の実施の形態では、電極部6a、6bに設けた段差状肉抜き部12a、12bによって電極部6a、6bの体積を減少させ、体積効果による応力作用を低減させることができる。さらに、体積が減少したことにより、剛性が低減され、はり部6cに起因して生じる応力効果をも低減させることができる。このように、偶力効果と体積効果の双方による応力作用を低減させることが可能であり、結果的にモジュールの信頼性を向上させることができる。さらに、第1の実施の形態の面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’が加えられたことにより、第1の実施の形態の効果も相乗される。
なお、図に示した構造は、モジュールの基板を含む下側構造との線膨張係数のミスマッチ傾向が非常に大きいか、外側部もしくは内側部に偏ってクラックが発生する傾向がある場合に、接合部に生じる応力作用をバランスさせ、部分的な応力集中を防ぐ作用を持ち、結果として実モジュールの寿命を向上させる効果も有する。
また、上記の説明の肉抜き形状は、段差状のほかに、接合面上方を直線状に削った形状あるいは曲線状に削った形状をとることもできる。以下、曲線状に削った肉抜き形状について説明する。
図6は、本発明の第4の実施の形態の半導体装置のリードフレームの別の例を示した上面図と側面図である。(A)は、リードフレームを上方から見た上面図、(B)は横から見た側面図である。図1、図2と同じものには同じ番号を付し、説明は省略する。
第4の実施の形態の別の例であるリードフレーム65は、図5に示した段差状肉抜き部12aに替わって、電極部6aの角形の1辺ごとに曲線状肉抜き部13a、13b、13c、13dが設けられている。同様に、段差状肉抜き部12bに替わって、電極部6bの角形の1辺ごとに曲線状肉抜き部13a’、13b’、13c’、13d’が設けられている。さらに、図の例では、電極部に対して第1の実施の形態で適用された面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’も設けられている。
このように形状を曲線状にした場合にも、段差状の場合と同様に、偶力効果と体積効果の双方による応力作用を低減させることが可能であり、結果的にモジュールの信頼性を向上させることができる。さらに、第1の実施の形態の面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’が加えられたことにより、第1の実施の形態の効果も相乗される。
なお、図6の例の構造は、リードフレームをさらに柔構造にできるものであり、上側構造の主として体積効果による応力効果が接合部に影響する作用を低減させる効果を有する。
次に、本発明の第5の実施の形態について説明する。図7は、本発明の第5の実施の形態の半導体装置のリードフレームの形状を示した側面図である。図1、図2と同じものには同じ番号を付し、説明は省略する。
第5の実施の形態のリードフレーム66は、電極部6a、6b、あるいは、はり部6cに、ザグリ状あるいは突き抜け状の穴加工部14a、14b、14cが設けられた形状をとる。穴加工が施される位置は、上記の第2の実施の形態のスリット部、第3の実施の形態のはり部の溝部、あるいは第4の実施の形態の肉抜き部についての説明で指定された箇所に行われる。すなわち、チップ接合面7あるいは基板接合面8の上方の近い位置に穴加工部14a、はり部6cの電極部6a、6bに近い根元の位置に穴加工部14b、あるいは、電極部6a、6bの上方の位置に穴加工部14cが設けられる。さらに、図の例では、電極部に対して第1の実施の形態で適用された面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’も設けられている。
小容量モジュールの場合は、部材が小径化するため、上記の説明の第2から第4の実施の形態のリードフレームに関する外形の加工が困難な場合が生じる。そこで、第5の実施の形態のリードフレーム66では、それぞれの作用が効果的に働く位置に穴加工を施す。この場合、穴形状は任意であるが、接合面近傍に関する加工について、固着対象が比較的脆弱な部材である場合、鋭角形状の部分が存在すると局所的な応力集中が伝達されるため、円形の加工を行うことが望ましい。
このように、接合部近傍の穴加工部14aである場合には、第2の実施の形態と同等の効果、はり部6cの根元付近の穴加工部14bである場合には、第3の実施の形態と同等の効果、および電極部6a、6bの上方の穴加工部14cである場合には、第4の実施の形態と同等の効果、を得ることができる。さらに、第1の実施の形態の面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’が加えられたことにより、第1の実施の形態の効果も相乗される。
なお、穴加工は、例えば、第2の実施の形態のスリット部に関する代用であればザグリ状の加工が望ましく、第3の実施の形態の溝部に関する代用であれば突き抜け状に近い加工が望ましい。
次に、本発明の第6の実施の形態について説明する。図8は、本発明の第6の実施の形態の半導体装置のリードフレームの形状を示した側面図と底面図である。(A)はリードフレームを横から見た側面図、(B)はリードフレームを下方から見た底面図である。図1、図2と同じものには同じ番号を付し、説明は省略する。さらに、図の例では、電極部に対して第1の実施の形態で適用された面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’も設けられている。
第6の実施の形態のリードフレーム67は、電極部6aについてチップ接合面7より上方を幅広の形状とし、同様に、電極部6bについて基板接合面8より上方を幅広の形状としている。さらに、図の例では、電極部に対して第1の実施の形態で適用された面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’も設けられている。
このように、半導体チップ1の大きさにより決定されるチップ接合面7に対して、上方の部分を幅広の形状とすることにより、チップサイズ小径化に起因する発熱密度増大もしくはパターン、その他の要素で発生するジュール発熱源のような対象からの放熱効率を向上させることができる。この場合、熱源からの距離に従い伝熱有効面積を拡大する形状のため、熱流の広がり角が大きく取れ、結果、実施の熱抵抗が低減し、放熱効率が向上する。さらに、第1の実施の形態の面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’が加えられたことにより、第1の実施の形態の効果も相乗される。
また、上記の説明のように、リードフレームは良導体であることが必要であるが、一般に、良導性の材質は線膨張係数が大きくなる傾向が避けられない。そこで、応力を低減させるには、リードフレームの素材が低剛性であることが望ましい。
このために好適な材料としては銅、アルミニウムなどが挙げられる。これら高純度の非鉄材料に関しては、焼きなましにより材料が軟化する作用が顕著であるため、高温の熱処理をあらかじめストレスフリーで作用させ、軟化させることで降伏点応力が減少する性質を利用して見かけの剛性を低下させることが可能である。
これにより、モジュール動作の熱変形時にリードフレーム部材内部応力が減じることで接合層への応力作用を低減し、結果としてはんだの歪み量が減少し、モジュールの寿命が向上する。
また、このような良伝導性の軟金属を焼鈍することで軟化させた材質を用いることによりリードフレームの剛性を低下させる手法と、上記の説明の第1、第2、第3、第4、第5および第6の実施の形態の形状を組み合わせることにより、さらに、接合層への応力作用を低減し、モジュールの信頼性を向上させることができる。
なお、モジュールの製作は熱履歴が作用する工程が多いため、品質の安定上、フルアニールした材質を用いることが望ましい。
また、本発明では、リードフレームの素材を低剛性にするばかりでなく、半導体チップあるいは配線基板などの低線膨張係数素材とリードフレームとの線膨張係数差によるバイメタル効果によって生じる熱応力を低減させるため、リードフレームに線膨張係数差を低減させる素材を用いる。
図9は、本発明の第7の実施の形態の半導体装置のリードフレームを示した側面図である。
第7の実施の形態のリードフレーム68は、継ぎ手部(図の例では、はり部6cと、はり部6cと接続する電極部6a、6bの上部)に、異種素材積層層21が設けられる。
異種素材積層層21は、リードフレーム68の長手方向に水平に、線膨張係数の異なる素材を積層した構成をとる。例えば、積層材として、高伝導性の銅もしくは銅合金、またはアルミニウムもしくはアルミニウム合金と、低線膨張係数のモリブデン、もしくはタングステンのいずれか一方、もしくは双方の銅合金との組み合わせを用いる。
これにより、継ぎ手部の実質の線膨張係数を高伝導性の銅、アルミ材より低減させることができ、チップ接合面7に接する接合層あるいは基板接合面8に接する接合層の熱膨張とバランスをとることが可能となる。このように、主として、リードフレーム68の長手方向と配線基板の線膨張係数差を低減させることで、結果的に接合層に対する熱応力を低減させ、信頼性を向上させることができる。なお、放熱、導電性の効果は減じることがない。
ここで、異種素材積層層21の積層は、各層が強固に結合されていることが前提となる。この種の積層の形態は、互いの層が拡散された状態の直接結合状態であればよく、具体的には、部材加工前後の超音波接合または熱圧着、板状素材の熱間、冷間圧延による直接接合方法などがある。量産性の観点からは、異種材接合後に一括して打ち抜く成形が可能な後者が好適である。
直接接合方法によれば、比較的容易な加工で所望の機能を実現できるという特徴がある。例えば、モリブデン−銅−モリブデン−銅の4層の積層材を熱間圧延などで製造し、所望の長さと幅で各層が互いに接合された圧延材を打ち抜き、最後に側面部の肉抜き部を打ち抜き、もしくは研削加工することでリードフレーム68を成形加工することができる。
さらに、第1の実施の形態の面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’が加えられたことにより、第1の実施の形態の効果も相乗される。また、上記の説明の第2、第3、第4、第5のおよび第6の実施の形態の継ぎ手部に、この異種素材積層層21を設けることもでき、これにより、第2、第3、第4、第5のおよび第6の実施の形態による効果に異種素材積層層21による線膨張係数差の低減効果を相乗させることができる。
また、上記の説明では、異種素材積層層21を継ぎ手部に設けるとしたが、これを接合層と接する接合面との間に挿入することもできる。
図10は、本発明の第8の実施の形態の半導体装置のリードフレームを示した側面図である。図9と同じものには同じ番号を付し、説明は省略する。
第8の実施の形態のリードフレーム69は、図9に示した第7の実施の形態のリードフレーム68に加えて、チップ電極面に接して異種素材積層層22が設けられる。
異種素材積層層22は、異種素材積層層21と同様に、線膨張係数の異なる素材が積層されており、主として半導体チップとの間に生じる線膨張係数のミスマッチによる熱応力を低減させることができる。この場合、異種素材積層層22は、半導体チップとの接合層に接するチップ接合面7側に重金属などの低い線膨張係数を有する素材を用い、その上に高伝導性の非鉄金属を積層する。例えば、チップ接合面7側に、モリブデン、タングステンもしくはそれらの一方を含有する銅合金を用い、その上部に銅もしくは銅合金、またはアルミニウムもしくはアルミニウム合金を積層する。
このような構成をとることにより、配線基板に固着された半導体チップとリードフレーム69界面の線膨張係数差を減じ、接合層にかかる熱応力を低減させ、半導体装置の信頼性を向上させる。加えて、第7の実施の形態の異種素材積層層21が設けられることにより、接合相手材との熱応力の緩和作用に加え、配線基板とリードフレーム69の線膨張係数差で生じる熱応力の接合部への応力作用を減じることができる。さらに、第1の実施の形態の面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’が加えられたことにより、第1の実施の形態の効果も相乗される。また、上記の説明の第2、第3、第4、第5のおよび第6の実施の形態の継ぎ手部に、この異種素材積層層22を設けることもでき、これにより、第2、第3、第4、第5のおよび第6の実施の形態による効果に異種素材積層層22による線膨張係数差の低減効果を相乗させることができる。
ここで、打ち抜き加工などで成形されたリードフレーム69は、表面をニッケル(Ni)、ニッケル(Ni)/金(Au)などでコーティング処理することで、はんだの濡れ性を向上させることができる。加えて、鉛フリーはんだ接合を行う際には、Snの組成比が大きい特徴を有するSn−Ag系、Sn−Ag−Cu系、Sn−Zn系、Sn−Bi系などの組成に対して、上述のコーティングを用いることでSnの拡散を防ぐバリアメタルとして機能する。この結果、Sn以外の微小含有成分の凝集を防ぎ、はんだの経時脆化による早期破壊を防ぎ、元来有する低サイクル疲労強度を保障するため、信頼性確保に有効な手段となる。
上記の説明では、半導体チップとの接合面側に異種素材積層層22を設けるとしたが、配線基板上にメタライズされた回路パタンとしての機能を有する薄層部に対する接合を行う場合に関し、メタライズされる金属自体の熱膨張は母材であるセラミックなどの線膨張係数を反映した変形量となるため、基板接合面8側にも同様の異種素材積層層を設けることによって、接合層に対する信頼性を向上させることができる。この際、パタンは下地の絶縁層に比較して薄ければ薄いほど効果が生じるため、特に薄いメタライズ層、もしくは蒸着した金属薄膜をパタンとする構成に関しては有効である。
また、チップ接合面7に関して銅合金を用いた場合、銅のはんだ層内に拡散で生成されるCu−Sn合金は脆性傾向が強く、上述の組成を有する鉛フリーはんだのため、延性傾向を劣化させる要因となるが、表面処理を行うことで、リードフレーム69から図示しないはんだ層へのバリアメタルとして同様に作用し、信頼性向上に効果を奏する。
なお、表面処理は電解、無電解めっきもしくはスパッタなどの蒸着成膜のいずれでもよい。また、このような表面処理を第7の実施の形態のリードフレーム68にも施すことで、実装品質の向上と鉛フリーはんだ接合時の信頼性を向上させることができる。
以上の実施の形態では、リードフレームが平面状あるいはブロック状の一体構造で構成されている場合に、接合部にかかる応力を低減させることが可能な形状について説明したが、リードフレームを分離構造とすることもできる。
次に、分離構造を有する第9の実施の形態について説明する。図11は、本発明の第9の実施の形態の半導体装置の分離型リードフレームの形状を示した上面図と側面図である。(A)は、リードフレームを上方から見た上面図、(B)は横から見た側面図である。
第9の実施の形態のリードフレーム70は、電極部として機能するスタッド状電極16a、16bと、スタッド状電極16aおよびスタッド状電極16bの間を接合する導電板17と、導電板17をスタッド状電極に固定するネジ18a、18bと、を具備する。
スタッド状電極16a、16bは、熱伝導性と導電性を兼ね備えた良伝導体で形成されており、回転対称性を備えたスタッド状の形状を有し、下面は、半導体チップ1または配線基板2と接合層を介して接合し、上面は、ネジ18a、18bによって導電板17と接する。図の例では、スタッド状電極16aは、チップ接合面7を介して半導体チップ1と接合し、ネジ18aによって導電板17と接する。一方、スタッド状電極16bは、基板接合面8を介して配線基板2と接合し、ネジ18bによって導電板17と接する。また、このスタッド状電極16a、16bは、上記の説明の電極部6a、6bと同様に熱応力に応じた作用が働くため、図の例では、第1の実施の形態で示した面取り部9a、9b、9c、9d、9a’、9b’、9c’、9d’、および第2の実施の形態のスリット部10a、10bが全周に対して設けられている。なお、図の例では、面取り形状、スリット形状を設けるとしたが、さらに、第4の実施の形態の肉抜き形状、あるいは、第5の実施の形態のように、所定の位置に穴形状を設けることもできる。また、小容量のモジュールであれば、第6の実施の形態と同様に、スタッド状電極16a、16bの上部を幅広にすることができる。このように、スタッド状電極16a、16bに第1、第2、第4、第5および第6の実施の形態の形状を備えることにより、スタッド状電極16a、16bによって接合層にかかる熱応力を低減させることができる。
導電板17は、スタッド状電極16a、16bと同様に、熱伝導性と導電性を兼ね備えた良伝導体で形成される。また、長手方向の端近傍に、ネジ18a、18bを挿入するネジ穴部17a、17bが設けられており、ネジ穴部17a、17bに挿入されるネジ18a、18bによってスタッド状電極16a、16bに固定される。この導電板17は、上記の説明のはり部16cと同様に、熱変形時に接合層に対して偶力効果を生じさせる。このため、図示していないが、第3の実施の形態と同様に、導電板17のスタッド状電極16a、16bと接続する根元付近に溝形状、凸状または凹状に曲げられた曲げ形状を設けることができる。また、第6の実施の形態と同様に、スタッド状電極16a、16bと接続する根元付近に穴形状が形成されてもよい。このようにすることで、第3の実施の形態と同様に、偶力効果を低減させ、接合層に関する応力作用を減ずることができる。
ネジ18a、18bは、導電板17をスタッド状電極16a、16bに固定する。
このような構成の第9の実施の形態の分離型リードフレームでは、スタッド状電極16a、導電板17、スタッド状電極16bという経路で、電気的配線が構成されるとともに、放熱が行われる。このとき、放熱経路であるスタッド状電極16a、16bには、第1の実施の形態の面取り形状、第2の実施の形態のスリット形状、第4の実施の形態の肉抜き形状、第5の実施の形態の穴形状、第6の実施の形態の上部幅広形状のいずれか1つまたは複数の形状が設けられており、導電板17には第3の実施の形態の溝形状または曲げ形状、第6の実施の形態の穴形状のいずれか1つまたは複数が設けられる。これらの作用により、接合層にかかる応力効果を低減させ、モジュールの信頼性を向上させることができる。
さらに、スタッド状電極16a、16b、および導電板17を良伝導性の軟金属を焼鈍することで軟化させた材質で形成することにより、剛性を低減させ、応力効果を低減させてもよい。また、第7の実施の形態および第8の実施の形態に示したように、継ぎ手部あるいは接合面に接するように異種素材積層層を設け、線膨張係数差で生じる熱応力の低減や接合する接合相手材との熱応力の緩和作用を加えることもできる。
なお、部材の製作においては、このように分離構造にすると、スタッド部の形状が回転対称性を有し切削などの都合がよいため、部品点数が増える反面、量産性を向上させることができる。また、導電板17は、ネジ18a、18bにより固定されるが、図に示したように、ネジ穴部17a、17bを縦溝状につけることで、はんだなどの接合実装時の位置決めを厳密にしなくても組み立てが可能であり、作業性を向上させることができる。
また、上記の説明では、半導体チップ1が1つの単体モジュール構成の場合について説明したが、本発明は、複数のモジュールから構成される場合についても適用することができる。
以下、第9の実施の形態を複数モジュールから成る構成に適用した場合について説明する。図12は、本発明の第10の実施の形態の分離型リードフレームの形状を示す上面図である。図11と同じものには同じ番号を付し、説明は省略する。図12は、並列接続構成の例である。
第10の実施の形態では、並列に接続される半導体チップ1aと半導体チップ1bが同一装置内に配置されている。半導体チップ1aは、スタッド状電極16aに接合し、スタッド状電極16aと配線パターン2aに接合するスタッド電極16bとが、導電板17によって接続されて配線が行われる。半導体チップ1bは、スタッド状電極16cに接合し、スタッド状電極16cと配線パターン2bに接合するスタッド電極16dとが、共通の導電板17によって接続されて、配線が行われる。導電板17は、2つの半導体チップ1a、1bに共通で、半導体チップ1aに接合するスタッド状電極16a、スタッド状電極16b、および半導体チップ1bに接合するスタッド状電極16c、スタッド状電極16dに、それぞれネジ18a、18b、18c、18dによって固定される。
このように、半導体チップが並列接続される場合、導電板17を共通にして、配線を行うことができる。
本発明を適用した半導体装置の概略構成を示す断面図である。 本発明の第1の実施の形態の半導体装置のリードフレームの形状を示した側面図と底面図である。 本発明の第2の実施の形態の半導体装置のリードフレームの形状を示した側面図である。 本発明の第3の実施の形態の半導体装置のリードフレームの形状を示した側面図である。 本発明の第4の実施の形態の半導体装置のリードフレームの形状を示した上面図と側面図である。 本発明の第4の実施の形態の半導体装置のリードフレームの別の例を示した上面図と側面図である。 本発明の第5の実施の形態の半導体装置のリードフレームの形状を示した側面図である。 本発明の第6の実施の形態の半導体装置のリードフレームの形状を示した側面図と底面図である。 本発明の第7の実施の形態の半導体装置のリードフレームを示した側面図である。 本発明の第8の実施の形態の半導体装置のリードフレームを示した側面図である。 本発明の第9の実施の形態の半導体装置の分離型リードフレームの形状を示した上面図と側面図である。 本発明の第10の実施の形態の分離型リードフレームの形状を示す上面図である。 従来のパワーモジュールを実装した半導体装置の構造を示す断面図である。
符号の説明
1 半導体チップ
2 配線基板
3 放熱ベース
4 外部ケース
6 リードフレーム
6a、6b 電極部
6c はり部
7 チップ接合面
8 基板接合面
9a、9b、9c、9d、9a’、9b’、9c’、9d’ 面取り部
10a、10b スリット部
11a、11b 溝部
12a、12b 段差状肉抜き部
13a、13b、13c、13d、13a’、13b’、13c’、13d’ 曲線状肉抜き部
14a 穴加工部(スリット部)
14b 穴加工部(はり部)
14c 穴加工部(肉抜き部)
16a、16b スタッド状電極
17 導電板
17a、17b ネジ穴部(導電板)
18a、18b ネジ
21、22 異種素材積層層
61 リードフレーム(第1の実施の形態)
62 リードフレーム(第2の実施の形態)
63 リードフレーム(第3の実施の形態)
64 リードフレーム(第4の実施の形態)
65 リードフレーム(第4の実施の形態の別の例)
66 リードフレーム(第5の実施の形態)
67 リードフレーム(第6の実施の形態)
68 リードフレーム(第7の実施の形態)
69 リードフレーム(第8の実施の形態)
70 分離型リードフレーム(第9の実施の形態)

Claims (10)

  1. 半導体チップの上面と配線基板との間をリードフレームによって接合してなる半導体装置において、
    前記リードフレームは、前記半導体チップまたは前記配線基板表面に固着する接合層と接する接合面に関する角部に面取りが施されていることを特徴とする半導体装置。
  2. 半導体チップの上面と配線基板との間をリードフレームによって接合してなる半導体装置において、
    前記リードフレームは、前記半導体チップまたは前記配線基板表面に固着する接合層と接する接合面近傍の全周もしくは角部近傍に前記接合面に対して水平方向に切り込みを入れたスリット形状を有することを特徴とする半導体装置。
  3. 半導体チップの上面と配線基板との間をリードフレームによって接合してなる半導体装置において、
    前記リードフレームは、前記半導体チップまたは前記配線基板表面に固着されるものであって、該リードフレームの材質が電気的および熱的に良伝導性の軟金属からなり、前記材質を焼鈍することで軟化させたことを特徴とする半導体装置。
  4. 半導体チップの上面と配線基板との間をリードフレームによって接合してなる半導体装置において、
    前記リードフレームは、前記半導体チップまたは前記配線基板表面に固着する接合層と接する接合面から上方を前記接合面より幅広にしたことを特徴とする半導体装置。
  5. 半導体チップの上面と配線基板との間をリードフレームによって接合してなる半導体装置において、
    前記リードフレームは、
    前記半導体チップの上面および前記配線基板上に接合されるスタッド状電極と、
    前記半導体チップの上面の前記スタッド状電極と前記配線基板上の前記スタッド状電極により前記半導体チップ上方に固定される導電板と、
    を具備し、前記スタッド状電極と前記半導体チップもしくは前記配線基板との間を接合して電気的配線を構成し、前記半導体チップあるいは前記配線基板に前記スタッド状電極を固着する接合層にかかる応力を遮断あるいは分散させる応力分散形状部を前記スタッド状電極もしくは前記導電板に設けたことを特徴とする半導体装置。
  6. 複数の前記半導体チップもしくは前記配線基板上に設けられた前記スタッド状電極に単一の前記導電板を固定することで配線を行うことを特徴とする請求項5記載の半導体装置。
  7. 前記導電板あるいは前記スタッド状電極の材質が、電気的および熱的に良伝導性の軟金属からなり、前記材質を焼鈍することで軟化させたことを特徴とする請求項5記載の半導体装置。
  8. 前記スタッド状電極は、前記応力分散形状部として、前記半導体チップの上面もしくは前記配線基板の上面に接合される接合面に関する角部が面取りされた面取り形状、前記接合面近傍の全周もしくは角部近傍に前記接合面に対して水平方向が削られたスリット形状、前記接合面から上方の部分の一部もしくは全周が段差状、直線状もしくは曲線状に肉抜きされた肉抜き形状、前記接合面近傍に突き抜けもしくはザグリ状に穴が形成された穴あき形状、あるいは、前記接合面から上方を前記接合面より幅広にした幅広形状を有することを特徴とする請求項5記載の半導体装置。
  9. 前記導電板は、前記応力分散形状部として、前記スタッド状電極との接続部近傍が前記導電板の長手方向に対して垂直方向に溝状に削られた溝形状、凸状もしくは凹状に曲げられた曲げ形状、あるいは、突き抜けもしくはザグリ状に穴が形成された穴あき形状を有することを特徴とする請求項5記載の半導体装置。
  10. 前記導電板および/または前記スタッド状電極は、
    銅もしくは銅合金、またはアルミニウムもしくはアルミニウム合金と、
    モリブデンもしくはタングステンもしくはそれらの一方もしくは双方を含有する銅合金と、
    が積層される異種素材積層層を有することを特徴とする請求項5記載の半導体装置。
JP2003326367A 2003-07-29 2003-09-18 半導体装置 Expired - Fee Related JP4244760B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003326367A JP4244760B2 (ja) 2003-07-29 2003-09-18 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003281437 2003-07-29
JP2003326367A JP4244760B2 (ja) 2003-07-29 2003-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2005064441A JP2005064441A (ja) 2005-03-10
JP4244760B2 true JP4244760B2 (ja) 2009-03-25

Family

ID=34380153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003326367A Expired - Fee Related JP4244760B2 (ja) 2003-07-29 2003-09-18 半導体装置

Country Status (1)

Country Link
JP (1) JP4244760B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984730B2 (ja) * 2006-08-09 2012-07-25 富士電機株式会社 半導体装置
JP5103863B2 (ja) 2006-10-16 2012-12-19 富士電機株式会社 半導体装置
JP5076440B2 (ja) 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5176507B2 (ja) 2007-12-04 2013-04-03 富士電機株式会社 半導体装置
CN102468395A (zh) * 2010-11-04 2012-05-23 浙江雄邦节能产品有限公司 一种陶瓷基板led装置
JP2012212713A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造
US9153519B2 (en) 2011-05-13 2015-10-06 Fuji Electric Co., Ltd. Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same
JP6097013B2 (ja) * 2012-02-29 2017-03-15 ローム株式会社 パワーモジュール半導体装置
US9402311B2 (en) 2012-11-05 2016-07-26 Nsk Ltd. Semiconductor module
WO2014068937A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
JP6354415B2 (ja) 2013-08-14 2018-07-11 富士電機株式会社 レーザ溶接機とそれを用いたレーザ溶接方法
WO2016152258A1 (ja) * 2015-03-23 2016-09-29 株式会社日立製作所 半導体装置
US10714404B2 (en) 2016-01-29 2020-07-14 Mitsubishi Electric Corporation Semiconductor device
WO2018021322A1 (ja) 2016-07-26 2018-02-01 三菱電機株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03256881A (ja) * 1990-02-28 1991-11-15 Okuma Mach Works Ltd パワー半導体モジュールのパッケージ構造
JPH06224261A (ja) * 1993-01-22 1994-08-12 Toppan Printing Co Ltd 半導体装置
JPH0936186A (ja) * 1995-07-24 1997-02-07 Hitachi Ltd パワー半導体モジュール及びその実装方法
JPH0964258A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 大電力半導体デバイス
JP2004128265A (ja) * 2002-10-03 2004-04-22 Toyota Industries Corp 半導体モジュールおよび板状リード
JP2004349300A (ja) * 2003-05-20 2004-12-09 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2005064441A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
JP5572678B2 (ja) クラッド型ベースプレートを含む半導体装置
US8963321B2 (en) Semiconductor device including cladded base plate
JP4244760B2 (ja) 半導体装置
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
JP6199397B2 (ja) 半導体装置およびその製造方法
KR100705868B1 (ko) 반도체 장치 및 그 제조 방법
US8754510B2 (en) Conduction path, semiconductor device using the same, and method of manufacturing conduction path, and semiconductor device
KR101486137B1 (ko) 방열 장치 및 그 제조 방법
CN102593081A (zh) 包括散热器的半导体器件
JP2006253183A (ja) 半導体パワーモジュール
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP2007088030A (ja) 半導体装置
JP6299407B2 (ja) パワー半導体モジュール及びその製造方法
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
WO2018070343A1 (ja) 半導体装置
JP2002064169A (ja) 放熱構造体
JP2007300059A (ja) 半導体装置およびその製造方法
JP2004158659A (ja) モジュール構造体とそれを用いたモジュール
KR20180103097A (ko) 회로 캐리어를 제조하는 방법, 회로 캐리어, 반도체 모듈을 제조하는 방법, 및 반도체 모듈
JP6316219B2 (ja) パワー半導体モジュール
JP6128005B2 (ja) 半導体装置
JPH0780272B2 (ja) 熱伝導複合材料
JPH11340381A (ja) 半導体装置及びその製造方法
JP4461268B2 (ja) 半導体装置部品およびその製造方法ならびにこれを用いた半導体装置
JPH0677678A (ja) ヒートシンク構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081229

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees