JP6128005B2 - 半導体装置 - Google Patents

Description

本発明は、応力緩和層を介して、基材上に半導体チップをＰｂフリーはんだによって、はんだ接合してなる半導体装置に関する。

従来より、応力緩和層を介して基材上に半導体チップをはんだ接合してなる半導体装置が知られている。この種の半導体装置として、例えば、特許文献１に記載されている半導体装置が提案されている。

この半導体装置は、半導体チップと、半導体チップを搭載する基材と、半導体チップと基材との間に設けられるとともに、はんだを有する構成とされて半導体チップと基材とを接合する接合部材と、を備えて構成されている。

ここで、応力緩和層は、接合部材の一部として構成され、Ａｌ（アルミニウム）などの金属で構成されたものである。このような接合部材は、半導体チップと応力緩和層との間に設けられ、半導体チップと応力緩和層とを接合する第１のはんだ層と、応力緩和層と基材との間に設けられ、応力緩和層と基材とを接合する第２のはんだ層とを有する構成とされている。

この応力緩和層は、半導体チップと基材との線膨張係数差に起因して接合部材に生じる熱応力を緩和する部分である。ここで、上記特許文献１では、第１のはんだ層および第２のはんだ層は、Ｐｂ（鉛）を含有するはんだで構成されている。

特開平４−１９２３４１号公報

上記特許文献１に記載されている半導体装置では、上記したように、応力緩和層が設けられており、高温となった際に、応力緩和層が塑性変形して応力緩和効果を発揮するように構成されている。また、この半導体装置では、第１のはんだ層および第２のはんだ層がＰｂを含有するはんだで構成されている。

しかし、近年、ＲｏＨＳ（Ｒｅｓｔｒｉｃｔｉｏｎ ｏｆ Ｈａｚａｒｄｏｕｓ Ｓｕｂｓｔａｎｃｅｓ）指令にみられるように、Ｐｂなどの有害化学物質の使用を削減する動向がある。このことから、上記のような半導体装置において、Ｐｂを含有するはんだに代えて、Ｐｂを含有しないはんだ（以下、Ｐｂフリーはんだという）を用いることが検討されている。

そこで、第１、第２のはんだ層の少なくとも一方を、Ｐｂフリーはんだよりなるものとすることが必要となる。このＰｂフリーはんだは、具体的には、高融点の材料であるＺｎ（亜鉛）、Ａｕ（金）、Ｂｉ（ビスマス）等を主成分とするものである。しかしながら、このような高融点のＰｂフリーはんだは、Ｐｂを含有するはんだに比べて硬く、塑性変形しにくいものである。

上記の半導体装置において、このようなＰｂフリーはんだを第１、第２のはんだ層に用いた場合でも、高温となった際に、応力緩和層が塑性変形して応力緩和効果を発揮するため、第１、第２のはんだ層におけるクラックの発生を防止できると考えられる。

ここで、このような半導体装置は、自動車に搭載される電子装置に適用される場合等では、高電圧での電流制御や高速動作等の事情から、高温（例えば、２５０℃以上）の環境で使用されることとなる。このような高温の環境で使用される場合、半導体チップに発生する熱は、接合部材を介して基材へ放熱されるものとなる。そこで、この接合部材を介した半導体チップの放熱性の向上が望まれる。

この放熱性向上の問題に対して、本発明者は、上記半導体装置において、図７に示されるように、基材２０上における接合部材３０の平面サイズを半導体チップ１０よりも大きくした構成のものを、試作し検討した。つまり、接合部材３０における第１のはんだ層３２、第２のはんだ層３３、および応力緩和層３１を、いずれも平面サイズが半導体チップ１０よりも大きく、且つ、周辺部が半導体チップ１０の端部１０ａの外側にはみ出した構成を採用することとした。

従来では、接合部材３０の平面サイズ、特に応力緩和層３１の平面サイズは、半導体チップ１０と同等以下とされていたので、放熱性向上には限界があった。しかし、本発明者が採用する上記構成によれば、接合部材３０において、半導体チップ１０の熱が平面方向にて半導体チップ１０の端部１０ａの外側まで拡散されて放熱されることになるので、放熱性の向上が期待できる。

しかしながら、このような構成の場合、半導体チップ１０の端部１０ａの外側にはみ出している応力緩和層３１の周辺部は、半導体チップ１０による押さえ付けが無い部分となる。つまり、応力緩和層３１の上記周辺部は、半導体チップ１０の直下に位置する応力緩和層３１の部分に比べて拘束が弱い傾向にある。

そのため、高温時等には、図７に示されるように、応力緩和層３１のうち半導体チップ１０の直下に位置する部位では、反りが発生しにくく平坦性を維持するが、半導体チップ１０の端部１０ａの直下に位置する部位よりも周辺部側に位置する部位では、応力緩和層３１に反りが生じやすい。

この反りは、各部の線膨張係数の差に起因して発生するものである。具体的には、線膨張係数は、半導体チップ１０、各はんだ層３２、３３、およびリードフレーム２０に比べて、応力緩和層３１が最も大きい。そのため、たとえば、図７に示されるように、半導体チップ１０の端部１０ａの外側にはみ出している応力緩和層３１の周辺部が、基材２０上方に曲がるように反りが生じる。

そして、このような半導体チップ１０の外側における応力緩和層３１の反りが発生することにより、比較的硬いＰｂフリーはんだよりなる第１、第２のはんだ層３２、３３において、図７に示されるようなクラックＫ１等のダメージが発生しやすくなる。

つまり、第１、第２のはんだ層３２、３３が従来の比較的軟らかく塑性変形しやすいＰｂを含有するはんだであるならば、当該応力緩和層３１の反りによるダメージは発生しにくいが、硬いＰｂフリーはんだであるがゆえに当該ダメージが問題となるのである。

本発明は、上記問題に鑑みてなされたものであり、半導体チップよりも平面サイズが大きな応力緩和層を介して、当該半導体チップをＰｂフリーはんだによって基材上に、はんだ接合してなる半導体装置において、応力緩和層の反りを抑制して当該反りによるはんだ層のダメージを軽減することを目的とする。

上記目的を達成するため、請求項１に記載の発明は、半導体チップ（１０）と、半導体チップを搭載する基材（２０）と、半導体チップと基材との間に設けられ、半導体チップと前記基材とを接合する接合部材（３０）と、を有し、
接合部材が、半導体チップと基材との線膨張係数差に起因して接合部材に生じる熱応力を緩和する部分であって、半導体チップと基材との間に設けられ、金属を主成分とする構成とされた応力緩和層（３１）と、半導体チップと応力緩和層との間に設けられ、半導体チップと応力緩和層とを接合する第１のはんだ層（３２）と、応力緩和層と基材との間に設けられ、応力緩和層と基材とを接合する第２のはんだ層（３３）と、を有する構成とされている半導体装置であって、さらに、以下の構成を備えている。

すなわち、請求項１の半導体装置では、第１のはんだ層および第２のはんだ層の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだよりなるものとされており、接合部材における第１のはんだ層、第２のはんだ層、および応力緩和層は、いずれも平面サイズが半導体チップよりも大きく、且つ、周辺部が半導体チップの端部（１０ａ）の外側にはみ出しており、応力緩和層のうち半導体チップの端部の直下に位置する部位は、当該部位よりも周辺部側に位置する部位における応力緩和層の反りを抑制する形状をなす反り抑制部とされており、反り抑制部は、応力緩和層のうち半導体チップの端部の直下に位置する部位において、応力緩和層のなかで最も薄肉の部位とされていることを特徴とする。

それによれば、応力緩和層のうち半導体チップの端部の直下に位置する部位が、反り抑制部として構成されているため、応力緩和層のうち半導体チップの端部の直下に位置する部位よりも周辺側に位置する部位、すなわち、半導体チップの端部から外側にはみ出している応力緩和層の周辺部が、反り変形しにくいものとなる。こうして、本発明によれば、応力緩和層の反りが抑制されて、当該反りによるはんだ層のダメージを軽減することができる。

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

（ａ）は本発明の第１実施形態にかかる半導体装置の概略断面図であり、（ｂ）は（ａ）中の溝の平面形状を示す概略平面図である。 本発明の第２実施形態にかかる半導体装置の概略断面図である。 本発明の第３実施形態にかかる半導体装置の概略断面図である。 （ａ）は本発明の第４実施形態にかかる半導体装置の概略断面図であり、（ｂ）は（ａ）中の貫通孔の平面パターンを示す概略平面図である。 本発明の第５実施形態にかかる半導体装置の概略断面図である。 本発明の第６実施形態にかかる半導体装置の概略断面図である。 本発明者の試作品としての半導体装置の概略断面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

（第１実施形態）
本発明の第１実施形態にかかる半導体装置Ｓ１について、図１を参照して述べる。この半導体装置Ｓ１は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。

本実施形態の半導体装置Ｓ１は、大きくは、図１に示されるように、半導体チップ１０と、半導体チップ１０を搭載する基材としてのリードフレーム２０と、を備える。さらに、半導体装置Ｓ１は、半導体チップ１０とリードフレーム２０との間に設けられ、Ｐｂフリーはんだを有する構成とされて半導体チップ１０とリードフレーム２０とを接合する接合部材３０を備えている。

接合部材３０は、熱応力を緩和する応力緩和層３１と、半導体チップ１０と応力緩和層３１とを接合する第１のはんだ層３２と、応力緩和層３１とリードフレーム２０とを接合する第２のはんだ層３３とを有する。ここで、熱応力は、高温時において半導体チップ１０とリードフレーム２０との線膨張係数差に起因して生じる熱応力を指す。以下において単に「熱応力」という場合も、この熱応力を指すこととする。

半導体チップ１０は、薄板状の半導体基板に半導体素子が実装されたチップである。半導体チップ１０を構成する半導体基板は、例えば、Ｓｉ（シリコン）やＳｉＣ（炭化珪素）等の半導体で構成されている。そして、半導体基板に実装された半導体素子は、例えば、集積回路、ＭＯＳトランジスタ等のパワー素子、コンデンサ等の受動素子等で構成されている。

リードフレーム２０は、Ｃｕや４２アロイなどの導電性に優れた金属で構成される部材であり、エッチングやプレスなどにより形成される。図１に示されるように、リードフレーム２０は、一面２１を有する板状に形成されており、このリードフレーム２０の一面２１において半導体チップ１０が搭載されている。

上記したように、接合部材３０は、リードフレーム２０の一面２１側から半導体チップ１０側に向かって、応力緩和層３１、第１のはんだ層３２、および第２のはんだ層３３が、順次積層された構成とされている。

応力緩和層３１は、半導体チップ１０とリードフレーム２０との線膨張係数差に起因して接合部材３０に生じる熱応力を緩和する板状部材である。この応力緩和層３１は、第１のはんだ層３２に対向する一面３１１と、この一面３１１と反対側において第２のはんだ層３３に対向する他面３１２とを有する構成とされている。つまり、応力緩和層３１は一面３１１と他面３１２とを表裏の板面とする板状部材とされている。

応力緩和層３１は、Ａｌ（アルミニウム）を主材として構成された板状部材を採用している。応力緩和層３１に使用するＡｌとしては、ここでは一例として、市販されている純Ａｌを採用しているが、１００％のＡｌ以外にも、例えば市販品のレベルで純Ａｌとされたものを採用できる。また、たとえば、Ａｌが９９％程度あるいはそれ以上の濃度のものであればよい。

また、図示しないが、応力緩和層３１におけるＡｌの表面のうち少なくとも一面３１１および他面３１２には、第１、第２のはんだ層３２、３３とのはんだ接合性を確保するために、Ｎｉ等のめっき処理が施されている。なお、半導体チップ１０における接合部材３０側の面には、第１のはんだ層３２とのはんだ接合性を確保するためのＴｉ−Ｎｉ−Ａｕ等のめっき処理が施されていることが好ましい。

また、本実施形態にかかる半導体装置Ｓ１では、応力緩和層３１の一面３１１と半導体チップ１０との間において、第１のはんだ層３２が備えられている。また、応力緩和層３１の他面３１２とリードフレーム２０の一面２１との間において、第２のはんだ層３３が備えられている。

これら第１、第２のはんだ層３２、３３を構成する材料としては、通常のＰｂフリーはんだを採用することができる。たとえば、Ｐｂフリーはんだとしては、Ｓｎ−Ａｇ系はんだやＳｎ−Ａｇ−Ｃｕ系はんだなどが挙げられる。なお、第１のはんだ層３２と第２のはんだ層３３とは、同一のＰｂフリーはんだであってもよいし、異なるＰｂフリーはんだであってもよい。

そして、本実施形態の半導体装置Ｓ１においては、図１に示されるように、接合部材３０の平面サイズを、半導体チップ１０よりも大きいものとしている。つまり、接合部材３０における第１のはんだ層３２、第２のはんだ層３３、および応力緩和層３１は、いずれも平面サイズが半導体チップ１０の平面サイズよりも大きい。それにより、第１のはんだ層３２、第２のはんだ層３３、および応力緩和層３１の各周辺部が、半導体チップ１０の端部１０ａの外側にはみ出した構成とされている。

ここでは、図１に示されるように、半導体チップ１０は、４辺を端部１０ａとする平面矩形板状をなしており、接合部材３０における第１のはんだ層３２、第２のはんだ層３３、および応力緩和層３１は、いずれも半導体チップ１０よりも一回り大きい平面矩形をなしている。また、第１のはんだ層３２、第２のはんだ層３３、および応力緩和層３１は、互いに実質同一の平面サイズ、実質同一の平面形状とされている。

このように接合部材３０の平面サイズを半導体チップ１０の平面サイズよりも大きくすることにより、半導体チップ１０の熱が、接合部材３０を介して、平面方向にて半導体チップ１０の端部１０ａの外側まで拡散されて放熱されることになる。このことから、放熱性の向上が期待できる。

そして、本実施形態の半導体装置Ｓ１では、応力緩和層３１において、半導体チップ１０の端部１０ａの直下に位置する部位には、反り抑制部としての溝４０が、設けられている。この溝４０は、当該半導体チップ１０の端部１０ａの直下に位置する部位よりも周辺部側に位置する部位における応力緩和層３１の反りを抑制するためのものである。

この溝４０は、応力緩和層３１のうち半導体チップ１０の端部１０ａの直下に位置する部位に部分的に設けられるもので、当該部位に発生する反り応力を緩和するものである。ここでは、反り抑制部としての溝４０の部分では、応力緩和層３１は、溝４０以外の部位よりも層厚さが薄い形状とされている。

つまり、溝４０の部分は、応力緩和層３１のなかで最も肉薄の部位とされることで、反り抑制部を構成している。そして、応力緩和層３１のうち溝４０以外の部位、具体的には溝４０よりも応力緩和層３１の中央寄りの部位では、層厚さを確保することによって、放熱性が確保されている。

ここでは、溝４０は、応力緩和層３１の一面３１１側には設けられずに、他面３１２側のみに設けられている。また、溝４０の平面形状は、半導体チップ１０の端部１０ａの全周に対応した矩形リング状をなしている。つまり、図１に示されるように、半導体チップ１０の端部１０ａの全周が、溝４０の幅の範囲内に位置したものとされている。

また、ここでは、溝４０は、底側が狭くなった台形状の溝形状とされている。このような溝４０は、プレス加工、エッチング加工、切削加工等により形成される。ここで、溝４０の内面においても、第１、第２のはんだ層３２、３３とのはんだ接合性を確保するためのＮｉ等による上記めっき処理が施されている。

ところで、本実施形態の半導体装置Ｓ１においては、応力緩和層３１のうち半導体チップ１０の端部１０ａの外側にはみ出している応力緩和層３１の周辺部では、半導体チップ１０による拘束が無い。

そのため、高温時等には、半導体装置Ｓ１における各部の線膨張係数差に起因して、上記図７に示されるような反りが生じやすい。各部の線膨張係数の一例を示すと、半導体チップ１０：３ｐｐｍ／℃のＳｉＣ、各はんだ層３２、３３：１９ｐｐｍ／℃のＰｂフリーはんだ、リードフレーム２０：１６．８ｐｐｍ／℃のＣｕ、応力緩和層３１：２３ｐｐｍ／℃のＡｌ、となる。

これに対して、本実施形態では、応力緩和層３１のうち半導体チップ１０の端部１０ａの直下に位置する部位は、反り抑制部としての溝４０を有する形状として構成されている。つまり、本実施形態の反り抑制部は、溝４０を設けたものとすることで、当該溝４０以外の応力緩和層３１の部位に比べて溝４０の分、層厚さが薄くなった肉薄の形状とされた部位である。

そのため、本実施形態によれば、この肉薄形状である溝４０の部位にて反り応力が緩和されるため、応力緩和層３１のうち溝４０よりも周辺部側に位置する部位における反りが、抑制される。

つまり、本実施形態によれば、半導体チップ１０の端部１０ａから外側にはみ出している応力緩和層３１の周辺部が、反り変形しにくいものとなる。これにより、本実施形態によれば、応力緩和層３１の反りが抑制されて、当該反りによる第１、第２のはんだ層３２、３３のダメージを軽減することができる。

特に、本実施形態では、上記のように、第１、第２のはんだ層３２、３３は、Ｐｂを含有するはんだに比べて硬いＰｂフリーはんだよりなるものである。しかし、このような硬いＰｂフリーはんだであっても、応力緩和層３１の反りによるダメージを極力防止することができるのである。

このような本実施形態の半導体装置Ｓ１の製造方法は、次のとおりである。まず、リードフレーム２０の一面２１上に、第２のはんだ層３３、溝４０を有する応力緩和層３１、第１のはんだ層３２、および、半導体チップ１０を順次積層する。ここで、第１、第２のはんだ層３２、３３は、はんだペーストやはんだ箔等の状態で設置する。

そして、この積層体に対し、必要に応じて加圧しながら、第１、第２のはんだ層３２、３３を溶融させた後、固化する。これにより、第１、第２のはんだ層３２、３３を介して、リードフレーム２０、応力緩和層３１、半導体チップ１０が、はんだ接合される。こうして、本実施形態の半導体装置Ｓ１ができあがる。

なお、上記図１では、溝４０は、半導体チップ１０の端部１０ａ直下の全周に位置するリング状のものであったが、本実施形態の溝４０としては、半導体チップ１０の端部１０ａ直下にて部分的に位置する不連続な形状であってもよい。

また、上記図１に示される溝４０は、底側が狭くなった台形状の溝形状とされていたが、本実施形態の溝４０の溝形状としては、これに限定されるものではなく、たとえば、長方形状の溝形状、Ｖ字状の溝形状、Ｕ字状の溝形状等であってもよい。

（第２実施形態）
本発明の第２実施形態にかかる半導体装置Ｓ２について、図２を参照して、上記第１実施形態との相違点を中心に述べることとする。上記第１実施形態では、反り抑制部としての溝４０は、応力緩和層３１の一面３１１側には設けられずに、他面３１２側のみに設けられていた。

これに対して、本実施形態の半導体装置Ｓ２では、図２に示されるように、反り抑制部としての溝４０は、応力緩和層３１の一面３１１側と他面３１２側との両方に対称的に設けられている。

ここで、一面３１１側と他面３１２側との両方の溝４０の平面形状は、上記図１に示される溝４０と同様、半導体チップ１０の端部１０ａの全周に対応した矩形リング状をなしている。そして、本実施形態においても、半導体チップ１０の端部１０ａの全周が、当該両方の溝４０の幅の範囲内に位置したものとされている。

また、ここでは、上記両方の溝４０は、底側が狭くなった台形状の溝形状とされている。このような溝４０は、プレス加工、エッチング加工、切削加工等により形成される。ここで、上記両方の溝４０の内面においても、第１、第２のはんだ層３２、３３とのはんだ接合性を確保するためのＮｉ等による上記めっき処理が、施されている。

このように、本実施形態においても、応力緩和層３１のうち半導体チップ１０の端部１０ａの直下に位置する部位は、溝４０を有する形状とされることによって、反り抑制部を構成している。

つまり、本実施形態における反り抑制部は、応力緩和層３１の一面３１１側と他面３１２側との両方に溝４０を設けたものとすることで、当該両方の溝４０以外の応力緩和層３１の部位に比べて、当該両方の溝４０の分、層厚さが薄くなった肉薄の形状とされた部位である。

そのため、本実施形態によっても、この肉薄形状である上記両方の溝４０の部位にて、反り応力が緩和されるため、応力緩和層３１のうち上記両方の溝４０よりも周辺部側に位置する部位における反りが、抑制される。そのため、本実施形態においても、応力緩和層３１の反りが抑制されて、当該反りによる第１、第２のはんだ層３２、３３のダメージを軽減することができる。

なお、本実施形態において、応力緩和層３１の一面３１１側と他面３１２側との両方の溝４０は、半導体チップ１０の端部１０ａの直下に位置すればよく、当該両方の溝４０の位置や溝幅が、多少、相違するものであってもよい。

また、当該両方の溝４０は、互いの溝形状が相違するものであってもよい。たとえば、一方の溝４０の溝形状がＶ字状であり、他方の溝４０の溝形状がＵ字状であるものであってもよい。

また、本実施形態においても、当該両方の溝４０としては、半導体チップ１０の端部１０ａ直下にて部分的に位置する不連続な形状であってもよい。さらには、当該両方の溝４０の一方が当該不連続な形状であり、他方が、半導体チップ１０の端部１０ａ直下の全周に位置する連続したリング形状であってもよい。

また、上記第１実施形態および第２実施形態に対して、反り抑制部としての溝４０は、応力緩和層３１の一面３１１側のみに設けられているものであってもよい。つまり、反り抑制部としての溝４０は、応力緩和層３１のうち半導体チップ１０の端部１０ａの直下に位置する部位において、応力緩和層３１の表裏両面であり一面３１１と他面３１２との少なくとも一方に設けられたものであればよい。

（第３実施形態）
本発明の第３実施形態にかかる半導体装置Ｓ３について、図３を参照して、上記第１実施形態との相違点を中心に述べることとする。上記第１実施形態では、反り抑制部は溝４０を有するものであった。

これに対して、本実施形態の半導体装置Ｓ３では、反り抑制部は、応力緩和層３１のうち半導体チップ１０の端部１０ａの直下に位置する部位において、応力緩和層３１の内部に設けられた内孔４１を有するものである。この内孔４１は、たとえばエッチング等により応力緩和層３１を多孔質のものとすることで形成される。

この内孔４１は、応力緩和層３１のうち半導体チップ１０の端部１０ａの直下に位置する部位に部分的に設けられるものである。そして、この内孔４１の部分では、応力緩和層３１は内孔４１以外の部位よりも内孔４１の分、相対的に層厚さが薄い形状とされ、反り抑制部が構成されている。具体的には、多数の内孔４１が、上記図１に示される溝４０と同様に、半導体チップ１０の端部１０ａの全周に対応した領域に分布するように形成されている。

つまり、応力緩和層３１のうち反り抑制部である内孔４１の部分は、応力緩和層３１のなかで実効的な層厚さが最も薄い部位とされている。そのため、応力緩和層３１のうち内孔４１による薄肉形状とされた部位である反り抑制部にて、反り応力が緩和されるようになっている。

また、本実施形態においても、応力緩和層３１のうち内孔４１以外の部位、具体的には内孔４１よりも応力緩和層３１の中央寄りの部位では、層厚さを確保することによって、放熱性が確保されている。

このように、本実施形態によれば、肉薄形状とされた内孔４１の部位にて反り応力が緩和されるため、応力緩和層３１のうち内孔４１よりも周辺部側に位置する部位における反りが抑制される。そのため、本実施形態においても、応力緩和層３１の反りによる第１、第２のはんだ層３２、３３のダメージを軽減することができる。

なお、この内孔４１についても、半導体チップ１０の端部１０ａの全周に対応した領域に分布するものでなくてもよく、半導体チップ１０の端部１０ａの全周に対応した領域内にて部分的に分布したものであってもよい。

（第４実施形態）
本発明の第４実施形態にかかる半導体装置Ｓ４について、図４を参照して、上記第１実施形態との相違点を中心に述べることとする。上記第１実施形態では、反り抑制部は溝４０を有するものであった。

これに対して、本実施形態の半導体装置Ｓ４では、反り抑制部は、応力緩和層３１のうち半導体チップ１０の端部１０ａの直下に位置する部位において、応力緩和層３１を層厚さ方向に貫通する貫通孔４２を有するものとされている。

この場合、貫通孔４２を境として応力緩和層３１が分離されずに、機械的強度を確保することが必要である。そのため、図４に示されるように、複数個の貫通孔４２を、応力緩和層３１のうち半導体チップ１０の端部１０ａの直下に位置する部位に、断続的に配置した構成としている。

このような貫通孔４２は、プレス加工、エッチング加工、あるいは切削加工等により形成される。なお、図４では、貫通孔４２は、開口形状が円形の孔であるが、それ以外の角形等の孔でもよい。また、複数個の貫通孔４２において、互いに同一形状でもよいし、異なる形状でもよい。また、貫通孔４２の開口サイズについても、複数個の貫通孔４２で同一でもよいし異なってもよい。

本実施形態によれば、応力緩和層３１において、反り抑制部としての貫通孔４２を設けることにより、この貫通孔４２の部位では、貫通孔４２以外の部位に比べて、貫通孔４２を設けた分、機械的強度が低下された形状となる。そのため、この貫通孔４２の部位では、反り応力が緩和できるようになっている。

また、本実施形態においても、応力緩和層３１のうち貫通孔４２以外の部位、具体的には貫通孔４２よりも応力緩和層３１の中央寄りの部位では、貫通孔４２が存在しないことで実効的な層厚さが確保されて、放熱性が確保されている。

このように、本実施形態によれば、反り抑制部としての貫通孔４２の部位にて反り応力が緩和されるため、応力緩和層３１のうち貫通孔４２よりも周辺部側に位置する部位における反りが抑制される。そのため、本実施形態においても、応力緩和層３１の反りによる第１、第２のはんだ層３２、３３のダメージを軽減することができる。

（第５実施形態）
本発明の第５実施形態にかかる半導体装置Ｓ５について、図５を参照して、上記第１実施形態との相違点を中心に述べることとする。上記第１実施形態では、反り抑制部は溝４０を有するものであった。

これに対して、本実施形態の半導体装置Ｓ５では、反り抑制部は、応力緩和層３１のうち半導体チップ１０の端部１０ａの直下に位置する部位において、応力緩和層３１の内部に設けられた空隙部４３を有するものとされている。

この空隙部４３の平面パターンは、上記図１に示される溝４０と同様、半導体チップ１０の端部１０ａの全周に対応した矩形リング状をなしている。そして、本実施形態においても、半導体チップ１０の端部１０ａの全周が、空隙部４３の平面方向の幅の範囲内に位置したものとされている。

この空隙部４３は、応力緩和層３１の内部に形成された閉空間であるが、このような空隙部４３は、たとえば、応力緩和層３１を、複数の板材を圧延加工等により積層して一体化されたものとすることで形成される。具体的には、平面サイズの小さい板材の表裏両面側に、それよりも平面サイズの大きな板材を積層した後、これらを圧延加工等で一体化すればよい。

本実施形態によれば、応力緩和層３１のうち反り抑制部としての空隙部４３の部分は、応力緩和層３１のなかで実効的な層厚さが最も薄い部位とされている。そのため、応力緩和層３１のうち空隙部４３による薄肉形状とされた部位にて、反り応力が緩和されるようになっている。

また、本実施形態においても、応力緩和層３１のうち空隙部４３以外の部位、具体的には空隙部４３よりも応力緩和層３１の中央寄りの部位では、層厚さを確保することによって、放熱性が確保されている。

このように、本実施形態によれば、肉薄形状とされた空隙部４３の部位、すなわち反り抑制部にて、反り応力が緩和されるため、応力緩和層３１のうち空隙部４３よりも周辺部側に位置する部位における反りが抑制される。そのため、本実施形態においても、応力緩和層３１の反りによる第１、第２のはんだ層３２、３３のダメージを軽減することができる。

なお、本実施形態において、上記した例では、空隙部４３の平面パターンは、半導体チップ１０の端部１０ａ直下の全周に位置するリング状のものであったが、本実施形態の空隙部４３としては、半導体チップ１０の端部１０ａ直下にて部分的に位置する不連続な平面パターンであってもよい。

（第６実施形態）
本発明の第６実施形態にかかる半導体装置Ｓ６について、図６を参照して、上記第１実施形態との相違点を中心に述べることとする。上記第１実施形態では、反り抑制部は応力緩和層３１の板面である他面３１２に形成された溝４０を有するものであった。

これに対して、本実施形態の半導体装置Ｓ６では、反り抑制部は、応力緩和層３１の外郭に位置する端面３１ａにおいて、当該端面３１ａから応力緩和層３１のうち半導体チップ１０の端部１０ａの直下に位置する部位まで到達する溝４４を有するものとされている。

ここでは、この溝４４は、半導体チップ１０の端部１０ａの全周に設けられている。なお、ここでは、第１、第２のはんだ層３２、３３のはんだの一部が、回り込んで溝４４に入り込んでいる。

本実施形態によれば、応力緩和層３１のなかで溝４４が存在する部位は、当該溝４４が存在する部位よりも、溝４４の分だけ層厚さが薄い部位とされることで、反り抑制部を構成している。そのため、応力緩和層３１のうち溝４４による薄肉形状とされた部位にて、反り応力が緩和されるようになっている。

また、本実施形態においても、応力緩和層３１のうち溝４４以外の部位、具体的には溝４４よりも応力緩和層３１の中央寄りの部位では、層厚さを確保することによって、放熱性が確保されている。

このように、本実施形態によれば、反り抑制部としての肉薄形状とされた溝４４の部位にて反り応力が緩和されるため、応力緩和層３１のうち溝４４よりも周辺部側に位置する部位における反りが抑制される。そのため、本実施形態においても、応力緩和層３１の反りによる第１、第２のはんだ層３２、３３のダメージを軽減することができる。

なお、本実施形態においても、溝４４は、半導体チップ１０の端部１０ａの全周ではなく、一部に設けられているものであってもよい。また、本実施形態の溝４４の溝形状についても、上記図６ではＶ字状であったが、これに限定されるものではなく、たとえばＵ字状、矩形状等であってもよい。

（他の実施形態）
なお、上記各実施形態では、応力緩和層３１は、主材であるＡｌの表面にＮｉ等のめっきを施したものであったが、それ以外にも、応力緩和層３１の主材としては、たとえばＣｕ、Ａｇ、Ａｕ、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ｎｉ、およびＢＮ（窒化ホウ素）のうちの少なくとも一つの元素を成分とする材料であってもよい。

また、応力緩和層３１における表面のめっき処理については、当該めっき処理が無くても各はんだ層３２、３３とのはんだ接合性の確保が十分なされる場合には、省略してもよい。

また、上記各実施形態では、基材としてＣｕ等の金属で構成されたリードフレーム２０を採用した例を示したが、基材はリードフレーム２０に限られない。すなわち、たとえば、基材としては、セラミックなどで構成された配線基板などを用いてもよい。

なお、上記各実施形態にかかる半導体装置Ｓ１〜Ｓ６において、上記したリードフレーム２０に加えて別のリードフレーム２０を設けて、２枚のリードフレーム２０によって半導体チップ１０、接合部材３０が挟み込まれた構成としてもよい。

また、第１のはんだ層３２、第２のはんだ層３３の一方のみがＰｂフリーはんだであって、他方は、Ｐｂを含有するはんだであってもよい。

また、上記した各実施形態は可能な範囲で組み合わせてもよい。具体的には、応力緩和層３１の機械的強度が確保される範囲で、上記した溝４０と内孔４１との組み合わせ、あるいは、上記した溝４０と空隙部４３との組み合わせ等を採用してもよい。

また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。

１０ 半導体チップ
１０ａ 半導体チップの端部
２０ 基材としてのリードフレーム
３０ 接合部材
３１ 応力緩和層
３２ 第１のはんだ層
３３ 第２のはんだ層
４０、４４ 反り抑制部としての溝
４１ 反り抑制部としての内孔
４２ 反り抑制部としての貫通孔
４３ 反り抑制部としての空隙部

Claims (5)

1. 半導体チップ（１０）と、
   前記半導体チップを搭載する基材（２０）と、
   前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合部材（３０）と、を有し、
   前記接合部材が、
   前記半導体チップと前記基材との線膨張係数差に起因して前記接合部材に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和層（３１）と、
   前記半導体チップと前記応力緩和層との間に設けられ、前記半導体チップと前記応力緩和層とを接合する第１のはんだ層（３２）と、
   前記応力緩和層と前記基材との間に設けられ、前記応力緩和層と前記基材とを接合する第２のはんだ層（３３）と、を有する構成とされている半導体装置であって、
   前記第１のはんだ層および前記第２のはんだ層の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだよりなるものとされており、
   前記接合部材における前記第１のはんだ層、前記第２のはんだ層、および前記応力緩和層は、いずれも平面サイズが前記半導体チップよりも大きく、且つ、周辺部が前記半導体チップの端部（１０ａ）の外側にはみ出しており、
   前記応力緩和層のうち前記半導体チップの端部の直下に位置する部位は、前記半導体チップの端部の直下に位置する部位よりも周辺部側に位置する部位における前記応力緩和層の反りを抑制する形状をなす反り抑制部とされており、
   前記反り抑制部は、前記応力緩和層のうち前記半導体チップの端部の直下に位置する部位において、前記応力緩和層のなかで最も薄肉の部位とされていることを特徴とする半導体装置。
2. 半導体チップ（１０）と、
   前記半導体チップを搭載する基材（２０）と、
   前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合部材（３０）と、を有し、
   前記接合部材が、
   前記半導体チップと前記基材との線膨張係数差に起因して前記接合部材に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和層（３１）と、
   前記半導体チップと前記応力緩和層との間に設けられ、前記半導体チップと前記応力緩和層とを接合する第１のはんだ層（３２）と、
   前記応力緩和層と前記基材との間に設けられ、前記応力緩和層と前記基材とを接合する第２のはんだ層（３３）と、を有する構成とされている半導体装置であって、
   前記第１のはんだ層および前記第２のはんだ層の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだよりなるものとされており、
   前記接合部材における前記第１のはんだ層、前記第２のはんだ層、および前記応力緩和層は、いずれも平面サイズが前記半導体チップよりも大きく、且つ、周辺部が前記半導体チップの端部（１０ａ）の外側にはみ出しており、
   前記応力緩和層のうち前記半導体チップの端部の直下に位置する部位は、前記半導体チップの端部の直下に位置する部位よりも周辺部側に位置する部位における前記応力緩和層の反りを抑制する形状をなす反り抑制部とされており、
   前記反り抑制部は、前記応力緩和層のうち前記半導体チップの端部の直下に位置する部位において、前記応力緩和層の内部に設けられた内孔（４１）を有するものであることを特徴とする半導体装置。
3. 半導体チップ（１０）と、
   前記半導体チップを搭載する基材（２０）と、
   前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合部材（３０）と、を有し、
   前記接合部材が、
   前記半導体チップと前記基材との線膨張係数差に起因して前記接合部材に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和層（３１）と、
   前記半導体チップと前記応力緩和層との間に設けられ、前記半導体チップと前記応力緩和層とを接合する第１のはんだ層（３２）と、
   前記応力緩和層と前記基材との間に設けられ、前記応力緩和層と前記基材とを接合する第２のはんだ層（３３）と、を有する構成とされている半導体装置であって、
   前記第１のはんだ層および前記第２のはんだ層の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだよりなるものとされており、
   前記接合部材における前記第１のはんだ層、前記第２のはんだ層、および前記応力緩和層は、いずれも平面サイズが前記半導体チップよりも大きく、且つ、周辺部が前記半導体チップの端部（１０ａ）の外側にはみ出しており、
   前記応力緩和層のうち前記半導体チップの端部の直下に位置する部位は、前記半導体チップの端部の直下に位置する部位よりも周辺部側に位置する部位における前記応力緩和層の反りを抑制する形状をなす反り抑制部とされており、
   前記反り抑制部は、前記応力緩和層のうち前記半導体チップの端部の直下に位置する部位において、前記応力緩和層を層厚さ方向に貫通する貫通孔（４２）を有するものであることを特徴とする半導体装置。
4. 半導体チップ（１０）と、
   前記半導体チップを搭載する基材（２０）と、
   前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合部材（３０）と、を有し、
   前記接合部材が、
   前記半導体チップと前記基材との線膨張係数差に起因して前記接合部材に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和層（３１）と、
   前記半導体チップと前記応力緩和層との間に設けられ、前記半導体チップと前記応力緩和層とを接合する第１のはんだ層（３２）と、
   前記応力緩和層と前記基材との間に設けられ、前記応力緩和層と前記基材とを接合する第２のはんだ層（３３）と、を有する構成とされている半導体装置であって、
   前記第１のはんだ層および前記第２のはんだ層の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだよりなるものとされており、
   前記接合部材における前記第１のはんだ層、前記第２のはんだ層、および前記応力緩和層は、いずれも平面サイズが前記半導体チップよりも大きく、且つ、周辺部が前記半導体チップの端部（１０ａ）の外側にはみ出しており、
   前記応力緩和層のうち前記半導体チップの端部の直下に位置する部位は、前記半導体チップの端部の直下に位置する部位よりも周辺部側に位置する部位における前記応力緩和層の反りを抑制する形状をなす反り抑制部とされており、
   前記反り抑制部は、前記応力緩和層のうち前記半導体チップの端部の直下に位置する部位において、前記応力緩和層の内部に設けられた空隙部（４３）を有するものであることを特徴とする半導体装置。
5. 半導体チップ（１０）と、
   前記半導体チップを搭載する基材（２０）と、
   前記半導体チップと前記基材との間に設けられ、前記半導体チップと前記基材とを接合する接合部材（３０）と、を有し、
   前記接合部材が、
   前記半導体チップと前記基材との線膨張係数差に起因して前記接合部材に生じる熱応力を緩和する部分であって、前記半導体チップと前記基材との間に設けられ、金属を主成分とする構成とされた応力緩和層（３１）と、
   前記半導体チップと前記応力緩和層との間に設けられ、前記半導体チップと前記応力緩和層とを接合する第１のはんだ層（３２）と、
   前記応力緩和層と前記基材との間に設けられ、前記応力緩和層と前記基材とを接合する第２のはんだ層（３３）と、を有する構成とされている半導体装置であって、
   前記第１のはんだ層および前記第２のはんだ層の少なくとも一方が、Ｐｂを含有しないＰｂフリーはんだよりなるものとされており、
   前記接合部材における前記第１のはんだ層、前記第２のはんだ層、および前記応力緩和層は、いずれも平面サイズが前記半導体チップよりも大きく、且つ、周辺部が前記半導体チップの端部（１０ａ）の外側にはみ出しており、
   前記応力緩和層のうち前記半導体チップの端部の直下に位置する部位は、前記半導体チップの端部の直下に位置する部位よりも周辺部側に位置する部位における前記応力緩和層の反りを抑制する形状をなす反り抑制部とされており、
   前記反り抑制部は、前記応力緩和層の外郭に位置する端面（３１ａ）において、当該端面から前記応力緩和層のうち半導体チップの端部の直下に位置する部位まで到達する溝（４４）を有するものであることを特徴とする半導体装置。

Images