JP2012212713A - 半導体装置の実装構造 - Google Patents

半導体装置の実装構造 Download PDF

Info

Publication number
JP2012212713A
JP2012212713A JP2011076411A JP2011076411A JP2012212713A JP 2012212713 A JP2012212713 A JP 2012212713A JP 2011076411 A JP2011076411 A JP 2011076411A JP 2011076411 A JP2011076411 A JP 2011076411A JP 2012212713 A JP2012212713 A JP 2012212713A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting structure
bonding
electrode
joining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011076411A
Other languages
English (en)
Inventor
Hajime Nakajima
元 中島
Kohei Hiyama
浩平 樋山
Miki Mori
三樹 森
Jun Karasawa
純 唐沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011076411A priority Critical patent/JP2012212713A/ja
Publication of JP2012212713A publication Critical patent/JP2012212713A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 より省スペースで、より省スペースで、接続信頼性の確保が可能な半導体装置の実装構造を目的とする。
【解決手段】 基材５上の一部に形成されている配線層７と、前記配線層７の複数のパッド部を囲むように前記絶縁層６と前記配線層７上に形成されているレジスト層８とを有する配線基板２と、配線基板２の前記複数のパッド部の一方に設けられている第１の接合材９と、第１の電極３ａと前記第１の電極３ａの対向面側に第２の電極３ｂを有し、前記第１の接合材９と前記第１の電極３ｂとが接するように設けられている半導体装置３と、前記複数のパッド部の他方に電気的に接続して設けられている第２の接合材１０と、前記半導体装置３の前記第２の電極３ｂ上に設けられている第３の接合材１１とに接するように設けられ、応力分散部が形成されている接続部材４とを有することを特徴としている。
【選択図】 図１

Description

本発明の実施形態は、半導体装置の実装構造に関する。
従来、半導体装置を配線基板上に実装する場合、半導体装置を含む半導体パッケージを配線基板上に実装してきた。
より具体的に説明すると、半導体パッケージは、半導体装置が複数のリードフレームのうちの１つに設けられ、他のリードフレームとワイヤボンディング等の接続部材により電気的に接続している。そして、樹脂によりリードフレームのリード端子を露出するように樹脂封止して形成されている。
また、半導体パッケージを配線基板上に実装する際には、露出しているリード端子を配線基板の金属パッドに位置合わせして半田等により接続させて実装を行ってきた。
特開２００６−４０９２８号
しかし、従来の半導体装置の実装構造では、半導体装置を有する半導体パッケージのリードフレームの厚みや、接続部材まで覆うように封止している樹脂の厚みにより、半導体パッケージが大型化してしまっていた。また、従来の半導体パッケージへと電流を流した際、配線基板や半導体パッケージのリードフレームが熱膨張することで、配線基板と半導体パッケージのリードフレームとの接合部へと応力がかかり、接合部が破断することがあった。そのため、接続信頼性が十分に確保できなかった。
そこで本発明では、より省スペースで、接続信頼性の確保が可能な半導体装置の実装構造の提供を目的とする。
上記目的を達成するために、実施形態の半導体装置の実装構造は、基材上の一部に形成されている配線層と、配線層の複数のパッド部を囲むように絶縁層と配線層上に形成されているレジスト層とを有する配線基板と、配線基板の複数のパッド部の一方に設けられている第１の接合材と、第１の電極と第１の電極の対向面側に第２の電極を有し、第１の接合材と第１の電極とが接するように設けられている半導体装置と、複数のパッド部の他方に電気的に接続して設けられている第２の接合材と、半導体装置の第２の電極上に設けられている第３の接合材とに接するように設けられ、応力分散部が形成されている接続部材とを有することを特徴としている。
本発明の第１実施形態に係る半導体装置の実装構造を示す図で、（ａ）は上面図、（ｂ）は配線基板の上面図、（ｃ）は（ａ）のＡ−Ａ線に沿う断面図。 本発明の第１実施形態の応用例に係る半導体装置の実装構造を示す図で、（ａ）は上面図、（ｂ）は配線基板の上面図、（ｃ）は（ａ）のＢ−Ｂ線に沿う断面図。 本発明の第１実施形態に係る接続部材を示す図で、（ａ）は上面図、（ｂ）は（ａ）のＡ´−Ａ´線に沿う断面図。 本発明の第２実施形態に係る半導体装置の実装構造を示す図で、（ａ）は上面図、（ｂ）は配線基板の上面図、（ｃ）は（ａ）のＣ−Ｃ線に沿う断面図。 本発明の第２実施形態に係る接続部材を示す図で、（ａ）は上面図、（ｂ）は（ａ）のＣ´−Ｃ´線に沿う断面図。 本発明の第２実施形態に係る接続部材の応用例を示す図で、（ａ）は上面図、（ｂ）は（ａ）のＤ−Ｄ線に沿う断面図。
以下、本発明の実施形態に係るより省スペースで、接続信頼性の確保が可能な接続部材、半導体装置の実装構造を、図面を参照して詳細に説明する。
（第１実施形態）
まず、本発明の第１実施形態に係る半導体装置の実装構造について、図１乃至図３を参照して説明する。図１（ａ），（ｂ），（ｃ）に示すように、半導体装置の実装構造１は、配線基板２と、半導体装置３と、接続部材４とから構成されている。
配線基板２は、基材５と絶縁層６、配線層７、レジスト層８とから構成されている。また、基材５の材質としては、本実施形態ではＣｕから形成されている。これは、半導体装置３に大電流を流した際に発生する熱を効率よく放熱させるために設けている。なお、本実施形態では基材５の材質はＣｕであるが、これに限られることはなく、例えばＡｌ等の放熱性の高い金属や、ＡｌＮやＳｉ３Ｎ４等の放熱性の高いセラミックから形成されていれば良い。また、セラミックから形成されている場合、絶縁性が確保出来るため、絶縁層６が不要となる。
絶縁層６は、基材５を覆うように設けられており、基材５と後述する配線層７との導通を防ぐために設けられている。また、配線層７の材質としては、絶縁性の樹脂、あるいは絶縁性の樹脂内に、例えばＳｉＯ２やＡｌ２Ｏ３等の放熱性の高い絶縁性粒子を含むものから形成されている。
配線層７は、絶縁層６上の所定の位置に設けられており、配線層７の端部には、半導体装置３及び接続部材４と接続するための第１，第２のパッド部Ｐ１，Ｐ２が形成されている。また、配線層７の第１のパッド部Ｐ１の面積は、半導体装置３の面積と同等又は大きい面積に形成されており、第２のパッド部Ｐ２の面積は、後述する接続部材４の第１の接合部材４ａの面積と同等又は大きい面積となるように形成されている。
配線層７の材質としては、本実施形態ではＣｕから形成されているが、これに限られることはなく、導電性の金属であればよい。
レジスト層８は、配線層７の第１，第２のパッド部Ｐ１，Ｐ２から一定の間隔を設けて囲むように、絶縁層６と配線層７上に形成されている。そのため、第１，第２のパッド部Ｐ１，Ｐ２と接続する配線層７の一部が露出する。また、レジスト層８の材質としては、絶縁性の樹脂から形成されている。なお、本実施形態では第１，第２のパッド部Ｐ１，Ｐ２から一定の間隔を設けて囲むようにレジスト層８が形成されているが、これに限られることはなく、例えば図２（ａ），（ｂ），（ｃ）に示すように、間隔を設けずに第１，第２のパッド部Ｐ１，Ｐ２を囲むように設けても良く、また、配線層７の一部を覆うように形成されていてもよい。
半導体装置３は、一方の面に第１の電極３ａが形成され、他方の面に第２の電極３ｂが形成されており、お互いが対向するように設けられている。また、半導体装置３は、半導体装置３の第１の電極３ａと、配線層７の第１のパッド部Ｐ１とを第１の接合材９を介して接続するように設けている。接続の為に用いている第１の接合材９の材質としては、本実施形態では半田を使用しているが、これに限られることはなく、導電性の金属であればよい。
このように、配線基板２の第１のパッド部Ｐ１上に第１の接合材９を介して半導体装置３を設けることにより、従来の半導体パッケージのリードフレームの厚みや、接続部材まで覆うように封止している樹脂の厚みの分だけ薄くすることが可能となる。また、リードフレームのリード端子の長さを配慮して実装面積を確保する必要がないため、より省スペースに半導体装置３を実装することが可能となる。
更に、配線基板２と半導体装置３を第１の接合材９を介して設けていることにより、大電流を流した際に半導体装置３から発生する熱を、効率よく配線基板２へと放熱することが可能となる。その結果、半導体装置３の寿命を伸ばす事ができる。
接続部材４は、板状のＣｕから形成されており、第２の接合材１０と接する第１の接合部材４ａと、第３の接合材１１と接する第２の接合部材４ｂと、第１の接合部材４ａと第２の接合部材４ｂと一定の間隔を設けて形成され、応力分散部である第１の部材４ｃと、第１の部材４ｃを支持し、第１の接合部材４ａと接続している第２の部材４ｄと、第１の部材４ｃを支持し、第２の接合部材４ｂと接続している第３の部材４ｅとから構成されている。
なお、本実施形態では接合部材４はＣｕから形成されているが、これに限られることはなく、導電性金属のもの、望ましくは配線基板２の基材５の材質と同じ材質又は近似する熱膨張係数のものを用いても良い。これにより、熱膨張により発生する応力を同程度とすることができるため、熱膨張率の差による応力の発生の抑制することが可能となる。
より詳しく説明すると、図１（ａ），図３（ａ）に示すように、接続部材４の第１の接合部材４ａの幅Ｗ１と第２の接合部材４ｂの幅Ｗ２は、ほぼ同じ幅となるように形成されており、半導体装置３の第２の電極３ｂや第２のパッド部Ｐ２に対して同じ幅、もしくは少し狭くなるように形成されている。なお、本実施形態では第１，第２の接合部材４ａ，４ｂの幅Ｗ１，Ｗ２がほぼ同じ幅となるように形成されているが、これに限られることはなく、異なる幅となるように形成されていてもよい。その際、第１，第２の接合部４ａ，４ｂのＹ方向の断面積をそれぞれＳＡ，ＳＢとし、例えばＳＡ≦ＳＢであった場合、ＳＡが仕様電流を流せる最小の面積以上となるように形成されていればよい。
また、接続部材４の応力分散部である第１の部材４ｃは、第１，第２の接合部材４ａ，４ｂの幅Ｗ１，Ｗ２より第１の部材４ｃの幅Ｗ３の方が広くなるように形成されている。そして、図３（ｂ）に示すように、第１の部材４ｃの厚みＴ１は、第１，第２の接合部材４ａ、４ｂの厚みＴ２，Ｔ３より薄くなるように形成されている。また、第１の部材４ｃの厚みＴ１と幅Ｗ３は、第１，第２の接合部材４ａ，４ｂのＹ方向の断面積と同じ断面積となるように形成されている。なお、本実施形態の第１の部材４ｃのＹ方向の断面積が第１，第２の接合部材４ａ，４ｂと同じとなるように形成されているが、これに限られることはなく、第１，第２の接合材４ａ，４ｂの断面積よりも大きくなるように形成されていてもよい。すなわち、第１，第２の接合部４ａ，４ｂのＹ方向の断面積をそれぞれＳＡ，ＳＢとし、第１の部材４ｃのＹ方向の断面積をＳＣとし、例えばＳＡ≦ＳＢであった場合、ＳＣはＳＡ≦ＳＣとなるように形成されていてもよい。
第２，第３の部材４ｄ，４ｅの長さＬ１，Ｌ２は、第１の部材４ｃが配線基板２に対して略平行となるように形成されており、本実施形態では第２の部材４ｄの長さＬ１の方が第３の部材４ｅの長さよりも長くなるように形成されている。なお、本実施形態では第２，第３の部材４ｄ，４ｅの長さＬ１，Ｌ２が異なる長さとなるように形成されているが、これに限られることはなく、例えば第２，第３の部材４ｄ，４ｅの長さＬ１，Ｌ２がほぼ同じ長さとなるように形成されていてもよく、また、第１の部材４ｃが配線基板２に対して平行とならないような長さにしてもよい。
また、第２，第３の部材４ｄ，４ｅは、第１，第２の接合部材４ａ，４ｂと第１の部材４ｃとに連続して接続するために、第１，第２の接合部材４ａ，４ｂの幅Ｗ１，Ｗ２から第１の部材４ｃの幅Ｗ３へと向かうに従って広くなるように形成されている。そして、第１，第２の接合部材４ａ，４ｂの厚みＴ２，Ｔ３から第１の部材４ｃの厚みＴ１へと向かうに従って薄くなるように形成されている。
すなわち、第１，第２の接続部材４ａ，４ｂのＹ方向の断面積と同じ断面積となるように形成されている。なお、本実施形態の第２，第３の部材４ｄ，４ｅのＹ方向の断面積が第１，第２の接合部材４ａ，４ｂと同じとなるように形成されているが、これに限られることはなく、第１，第２の接合材４ａ，４ｂの断面積よりも大きくなるように形成されていてもよい。
この様に、第１，第２，第３の部材４ｃ，４ｄ，４ｅを第１，第２の接合部材４ａ，４ｂの厚みＴ２，Ｔ３より薄くなるように形成することにより、配線基板２や接続部材４が熱膨張することで応力を発生させても、第１の部材４ｃへと応力が働きやすくなり、撓む事が可能となるので、応力を分散することができる。そのため、第１，第２の接合部材４ａ，４ｂと第２，第３の接合材１０，１１の破断を抑制することができる。
また、第１の部材４ｃの幅Ｗ３を第１，第２の接続部材４ａ，４ｂの幅Ｗ１，Ｗ２より広くすることで、熱を放熱しやすくなる。そのため、熱による膨張を抑制することができ、熱膨張により発生する応力を小さくすることができる。その結果、第１，第２の接合部材４ａ，４ｂと第２，第３の接合材１０，１１の破断を抑制することができる。
以上、第１実施形態の半導体装置の実装構造１によれば、配線基板２の第１のパッド部Ｐ１上に第１の接合材９を介して半導体装置３を設けている。そして、接続部材４の応力分散部である第１の部材４ｃの厚みＴ１を、第１，第２の接合部材４ａ，４ｂの厚みＴ２，Ｔ３よりも薄くなるように形成している。また、第１の部材４ｃの幅Ｗ３を第１，第２の接合部材４ａ，４ｂの幅Ｗ１，Ｗ２よりも広くなるように形成している。
これにより、小型化して実装することが可能となり、また応力を分散させて破断を抑制することが可能となる。そのため、より省スペースで接続信頼性の確保が可能な半導体装置の実装をすることができる。また、半導体装置３が発生する熱を接続部材４から放熱することが出来るため、熱膨張により発生する応力を小さくすることが可能となる。
更に、第１実施形態の半導体装置の実装構造１によれば、接続部材４の第１，第２，第３の部材４ｃ，４ｄ，４ｅのＹ方向の断面積を第１，第２の接合部材４ａ，４ｂの断面積以上に形成している。これにより、電流が流れることによる接続部材４の断線を防止する。
（第２実施形態）
次に、本発明の第２実施形態に係る半導体装置の実装構造について、図４乃至図６を参照して説明する。本実施形態の半導体装置の実装構造２０は、接続部材２１の応力分散部である第１の部材２１ｃがＳ字クランク形状である点で第１実施形態と異なり、その他の構成部分については、同様の構成を有している。従って、図４乃至図６では、接続部材２１を示し、以下の説明においては、第１実施形態と同様の構成部分については、詳細説明を省略して異なる構成部分についてのみ説明する。
図４（ａ），（ｂ），（ｃ）に示すように、接続部材２１は、Ｃｕから形成されており、第２の接合材１０と接する第１の接合部材２１ａと、第３の接合材１１と接する第２の接合部材２１ｂと、第１の接合部材２１ａと第２の接合部材２１ｂと一定の間隔を設けて形成され、応力分散部である第１の部材２１ｃと、第１の部材２１ｃを支持し、第１の接合部材２１ａと接続している第２の部材２１ｄと、第１の部材２１ｃを支持し、第２の接合部材２１ｂと接続している第３の部材２１ｅとから構成されている。
なお、本実施形態では接合部材４はＣｕから形成されているが、これに限られることはなく、導電性金属のもの、望ましくは配線基板２の基材５の材質と同じ材質又はほぼ同じ熱膨張係数のものを用いても良い。
接合部材２１についてより詳しく説明すると、図５（ａ）に示すように接続部材２１の第１の接合部材２１ａの幅Ｗ４と第２の接合部材４ｂの幅Ｗ５は、ほぼ同じ幅となるように形成されており、半導体装置３の第２の電極３ｂや第２のパッド部Ｐ２に対して同じ幅、もしくは少し狭くなるように形成されている。なお、本実施形態では第１，第２の接合部材２１ａ，２１ｂの幅Ｗ１，Ｗ２がほぼ同じ幅となるように形成されているが、これに限られることはなく、第１実施形態と同様に異なる幅となるように形成されていてもよい。
また、接続部材２１の応力分散部である第１の部材２１ｃは、Ｓ字クランク形状に形成されており、Ｙ軸方向と−Ｙ軸方向に向かって曲部が形成されている。なお、本実施形態の第１の部材２１ｃがＳ字クランク形状であるが、これに限られることはなく、例えば図６（ａ），（ｂ）に示すように、接合部材２２の第１の部材２２ａがＵ字形状に形成されている等、曲部を有する形状であればどのような形状であってもよい。
そして、図５（ｂ）に示すように、第１の部材２１ｃの厚みＴ４は、第１，第２の接合部材４ａ、４ｂの厚みＴ５，Ｔ６と同じ厚みとなるように形成されている。また、第１の部材２１ｃは、第１，第２の接合部材２１ａ，２１ｂのＹ軸方向の断面積と同じ断面積以上となるように形成されている。
このように、曲部を有する形状にすることにより、配線基板２や接続部材２１が熱膨張することで応力を発生させても、第１の部材２１ｃへと応力が働き、変形することで応力を吸収することが可能となる。そのため、第１，第２の接合部材２１ａ，２１ｂと第２，第３の接合材１０，１１の破断を抑制することができる。
また、第１の部材４ｃをＳ字クランク形状にすることにより、放熱する面積を大きくすることが可能となるため、より放熱しやすくなる。そのため、熱による膨張を抑制することができ、熱膨張により発生する応力を小さくすることができる。その結果、第１，第２の接合部材２１ａ，２１ｂと第２，第３の接合材１０，１１の破断を抑制することができる。
第２，第３の部材２１ｄ，２１ｅの長さＬ３，Ｌ４は、第１の部材２１ｃが配線基板２に対して略平行となるように形成されており、本実施形態では第２の部材２１ｄの長さＬ１の方が第３の部材２１ｅの長さよりも長くなるように形成されている。なお、本実施形態では第２，第３の部材２１ｄ，２１ｅの長さＬ３，Ｌ４が異なる長さとなるように形成されているが、これに限られることはなく、ほぼ同じ長さとなるように形成してもよく、また、第１の部材２１ｃが配線基板２に対して平行とならないような長さにしてもよい。
また、第２，第３の部材２１ｄ，２１ｅの幅Ｗ６，Ｗ７は、第１，第２の接合部材２１ａ，２１ｂと第１の部材２１ｃとに連続して接続しており、第１，第２の接合部材２１ａ，２１ｂの幅Ｗ４，Ｗ５と同じとように形成されている。そして、第２，第３の部材２１ｄ，２１ｅの厚みＴ７，Ｔ８は、第１，第２の接合部材４ａ，４ｂの厚みＴ５，Ｔ６と同じ厚みとなるように形成されている。
以上、第２実施形態の半導体装置の実装構造２０によれば、配線基板２の第１のパッド部Ｐ１上に第１の接合材９を介して半導体装置３を設けている。そして、接続部材２１の応力分散部である第１の部材２１ｃがＳ字クランク形状に形成されている。
これにより、小型化して実装することが可能となり、また応力を吸収させて破断を抑制することが可能となる。そのため、より省スペースで接続信頼性の確保が可能な半導体装置の実装をおこなうことができる。また、半導体装置３が発生する熱を接続部材２１から放熱することが出来るため、熱膨張により発生する応力を小さくすることが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，２０…半導体装置の実装構造
２…配線基板
３…半導体装置
３ａ…第１の電極
３ｂ…第２の電極
４，２１，２２…接続部材
４ａ，２１ａ…第１の接合部材
４ｂ，２１ｂ…第２の接合部材
４ｃ，２１ｃ，２２ａ…第１の部材
４ｄ，２１ｄ…第２の部材
４ｅ，２１ｅ…第３の部材
５…基材
６…絶縁層
７…配線層
８…レジスト層
９…第１の接合材
１０…第２の接合材
１１…第３の接合材
Ｐ１…第１のパッド部
Ｐ２…第２のパッド部
Ｗ１，Ｗ４…第１の接合部材の幅
Ｗ２，Ｗ５…第２の接合部材の幅
Ｗ３…第１の部材の幅
Ｔ１，Ｔ４…第１の部材の厚み
Ｔ２，Ｔ５…第１の接合部材の厚み
Ｔ３，Ｔ６…第２の接合部材の厚み
Ｔ７…第２の部材の厚み
Ｔ８…第３の部材の厚み
Ｌ１，Ｌ３…第２の部材の長さ
Ｌ２，Ｌ４…第３の部材の長さ

Claims (6)

  1. 基材上の一部に形成されている配線層と、前記配線層の複数のパッド部を囲むように前記絶縁層と前記配線層上に形成されているレジスト層とを有する配線基板と、
    前記配線基板の前記複数のパッド部の一方に設けられている第１の接合材と、
    第１の電極と前記第１の電極の対向面側に第２の電極を有し、前記第１の接合材と前記第１の電極とが接するように設けられている半導体装置と、
    前記複数のパッド部の他方に電気的に接続して設けられている第２の接合材と、前記半導体装置の前記第２の電極上に設けられている第３の接合材とに接するように設けられ、応力分散部が形成されている接続部材と、
    を有することを特徴とする半導体装置の実装構造。
  2. 前記接続部材は、前記第２の接合材と接する第１の接合部材と、
    前記第３の接合材と接する第２の接合部材と、
    前記第１の接合部材と前記第２の接合部材と一定の間隔を設けて形成される第１の部材と、
    前記第１の部材を支持し、前記第１の接合部材と接続している第２の部材と、
    前記第１の部材を支持し、前記第２の接合部材と接続している第３の部材と、
    を有し、
    前記応力分散部は前記第１の部材、前記第２の部材、前記第３の部材のうち少なくとも１つ以上であることを特徴とする請求項１記載の半導体装置の実装構造。
  3. 前記第１の部材、前記第２の部材、前記第３の部材のうち少なくとも１つ以上の厚みは、前記第１の接合部材と前記第２の接合部材の少なくとも一方の厚みより薄く形成されていることを特徴とする請求項２に記載の半導体装置の実装構造。
  4. 前記第１の部材、前記第２の部材、前記第３の部材のうち少なくとも１つ以上の幅は、前記第１の接合部材と前記第２の接合部材の少なくとも一方の幅より広く形成されていることを特徴とする請求項３に記載の半導体装置の実装構造。
  5. 前記第１の部材には、曲部が形成されていることを特徴とする請求項２に記載の半導体装置の実装構造。
  6. 前記基材と前記接合部材は、同じ材質又は熱膨張係数が近似していることを特徴とする請求項１乃至請求項５に記載の半導体装置の実装構造。
JP2011076411A 2011-03-30 2011-03-30 半導体装置の実装構造 Pending JP2012212713A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011076411A JP2012212713A (ja) 2011-03-30 2011-03-30 半導体装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011076411A JP2012212713A (ja) 2011-03-30 2011-03-30 半導体装置の実装構造

Publications (1)

Publication Number Publication Date
JP2012212713A true JP2012212713A (ja) 2012-11-01

Family

ID=47266465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011076411A Pending JP2012212713A (ja) 2011-03-30 2011-03-30 半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JP2012212713A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212712A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造及び半導体装置の実装方法
WO2014068937A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
CN103918076A (zh) * 2012-11-05 2014-07-09 日本精工株式会社 半导体模块
JP2016027677A (ja) * 2012-05-29 2016-02-18 日本精工株式会社 半導体モジュール
EP3024024A4 (en) * 2013-10-21 2016-10-05 Nsk Ltd SEMICONDUCTOR MODULE
EP3244448A1 (de) * 2016-05-09 2017-11-15 Heraeus Deutschland GmbH & Co. KG Verbinder, verfahren zur herstellung eines verbinders, leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls
WO2019082346A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
WO2020003495A1 (ja) * 2018-06-29 2020-01-02 三菱電機株式会社 半導体装置
US10903149B2 (en) 2017-02-06 2021-01-26 Fuji Electric Co., Ltd. Semiconductor module, electric vehicle, and power control unit
US11631641B2 (en) 2018-10-05 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device, semiconductor module, and vehicle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129797A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd パワー半導体装置
JP2005064441A (ja) * 2003-07-29 2005-03-10 Fuji Electric Holdings Co Ltd 半導体装置
JP2008098585A (ja) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129797A (ja) * 1995-10-27 1997-05-16 Hitachi Ltd パワー半導体装置
JP2005064441A (ja) * 2003-07-29 2005-03-10 Fuji Electric Holdings Co Ltd 半導体装置
JP2008098585A (ja) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd 半導体装置及び半導体装置の製造方法
JP2010245212A (ja) * 2009-04-03 2010-10-28 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212712A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造及び半導体装置の実装方法
JP2016027677A (ja) * 2012-05-29 2016-02-18 日本精工株式会社 半導体モジュール
WO2014068937A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
CN103918076A (zh) * 2012-11-05 2014-07-09 日本精工株式会社 半导体模块
US9397030B2 (en) 2012-11-05 2016-07-19 Nsk Ltd. Semiconductor module
US9402311B2 (en) 2012-11-05 2016-07-26 Nsk Ltd. Semiconductor module
EP3024024A4 (en) * 2013-10-21 2016-10-05 Nsk Ltd SEMICONDUCTOR MODULE
EP3244448A1 (de) * 2016-05-09 2017-11-15 Heraeus Deutschland GmbH & Co. KG Verbinder, verfahren zur herstellung eines verbinders, leistungshalbleitermodul und verfahren zur herstellung eines leistungshalbleitermoduls
US10903149B2 (en) 2017-02-06 2021-01-26 Fuji Electric Co., Ltd. Semiconductor module, electric vehicle, and power control unit
JPWO2019082346A1 (ja) * 2017-10-26 2020-04-09 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
WO2019082346A1 (ja) * 2017-10-26 2019-05-02 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
US11069538B2 (en) 2017-10-26 2021-07-20 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2020003495A1 (ja) * 2018-06-29 2020-01-02 三菱電機株式会社 半導体装置
JPWO2020003495A1 (ja) * 2018-06-29 2020-12-17 三菱電機株式会社 半導体装置
CN112335025A (zh) * 2018-06-29 2021-02-05 三菱电机株式会社 半导体装置
US11302655B2 (en) 2018-06-29 2022-04-12 Mitsubishi Electric Corporation Semiconductor device including a semiconductor element and a lead frame with a plurality of holes
CN112335025B (zh) * 2018-06-29 2024-06-07 三菱电机株式会社 半导体装置
US11631641B2 (en) 2018-10-05 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device, semiconductor module, and vehicle

Similar Documents

Publication Publication Date Title
JP2012212713A (ja) 半導体装置の実装構造
JP2006295158A (ja) 材料結合式で配設された端子要素を有するパワー半導体モジュール
WO2011136358A1 (ja) Ｌｅｄモジュール
JP6012533B2 (ja) 電力用半導体装置
JP4989552B2 (ja) 電子部品
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2016213308A (ja) プリント回路板及びプリント配線板
CN110933900B (zh) 电气设备和散热器
JP6094197B2 (ja) パワーモジュール
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
CN211182196U (zh) 引线框架、半导体器件以及电路装置
JP5124329B2 (ja) 半導体装置
JP2009164511A (ja) 半導体装置およびその製造方法
JP2012129393A (ja) 半導体装置
JP7050487B2 (ja) 電子デバイス
JP5167856B2 (ja) 半導体素子の実装構造
JP2009158769A (ja) 半導体装置
JP2009158825A (ja) 半導体装置
JP5037398B2 (ja) 半導体装置
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
US20240072010A1 (en) Package
JP2012028636A (ja) テープキャリア基板及び該テープキャリア基板を備えた半導体装置
JP5124330B2 (ja) 半導体装置
JP2011222626A (ja) 半導体発光装置および発光素子パッケージ
US20200402901A1 (en) Semiconductor device and mounting structure thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150612