JP4237161B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4237161B2 JP4237161B2 JP2005136726A JP2005136726A JP4237161B2 JP 4237161 B2 JP4237161 B2 JP 4237161B2 JP 2005136726 A JP2005136726 A JP 2005136726A JP 2005136726 A JP2005136726 A JP 2005136726A JP 4237161 B2 JP4237161 B2 JP 4237161B2
- Authority
- JP
- Japan
- Prior art keywords
- indium
- layer
- semiconductor device
- contact hole
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000010410 layer Substances 0.000 claims description 140
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 51
- 229910052710 silicon Inorganic materials 0.000 claims description 51
- 239000010703 silicon Substances 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 50
- 238000009792 diffusion process Methods 0.000 claims description 36
- 229910052738 indium Inorganic materials 0.000 claims description 35
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 34
- 239000011229 interlayer Substances 0.000 claims description 28
- 229910021332 silicide Inorganic materials 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 21
- 229910001449 indium ion Inorganic materials 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- 229910008484 TiSi Inorganic materials 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 10
- -1 phosphorus ions Chemical class 0.000 claims description 10
- 229910019001 CoSi Inorganic materials 0.000 claims description 8
- 230000001133 acceleration Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910005881 NiSi 2 Inorganic materials 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910021340 platinum monosilicide Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 11
- 239000010941 cobalt Substances 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 150000002471 indium Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は半導体装置の製造方法に関し、特にコンタクトプラグを備える半導体装置の製
造方法に関する。
造方法に関する。
半導体装置では、一般的に半導体シリコン基板と上部配線層とはコンタクトプラグを用いて接続される。
ここで従来の半導体装置の製造方法を図１（ａ）〜（ｅ）を参照して説明する。
図１（ａ）に示す通り、半導体シリコン基板１上にＳｉＯ２等からなる層間絶縁膜２が形成される。
次に前記層間絶縁膜２上の所定の位置にフォトレジスト層（図示せず）を形成し、この
フォトレジスト層をマスクとして公知のドライエッチング操作により、図１（ｂ）に示さ
れるコンタクトホール３が形成される。
続いて図１（ｃ）に示す通り、スパッタリング操作により、前記コンタクトホール３の
表面にチタン層４が形成される。次にＮ２ガス雰囲気下にアニール操作を行なうことによ
り、図１（ｄ）に示す通り、前記チタン層４をＴｉＮからなるバリア層６とすることがで
きる。このとき、前記コンタクトホール下部の前記半導体シリコン基板１にＴｉＳｉ２からなる金属シリサイド層５が形成される。
そして前記コンタクトホール３に、タングステン、不純物を含有するポリシリコン等による導電層を設けることにより、図１（ｅ）に示すコンタクトプラグ７を形成することができる。
この様に形成されたコンタクトプラグの抵抗は、前記半導体装置の消費電力を抑えるた
めに低いことが好ましい。前記コンタクトプラグの抵抗を低くすること等を目的として、
前記コンタクトホールの底面にＴｉＳｉ２層を形成する方法が知られている。
ここで従来の半導体装置の製造方法を図１（ａ）〜（ｅ）を参照して説明する。
図１（ａ）に示す通り、半導体シリコン基板１上にＳｉＯ２等からなる層間絶縁膜２が形成される。
次に前記層間絶縁膜２上の所定の位置にフォトレジスト層（図示せず）を形成し、この
フォトレジスト層をマスクとして公知のドライエッチング操作により、図１（ｂ）に示さ
れるコンタクトホール３が形成される。
続いて図１（ｃ）に示す通り、スパッタリング操作により、前記コンタクトホール３の
表面にチタン層４が形成される。次にＮ２ガス雰囲気下にアニール操作を行なうことによ
り、図１（ｄ）に示す通り、前記チタン層４をＴｉＮからなるバリア層６とすることがで
きる。このとき、前記コンタクトホール下部の前記半導体シリコン基板１にＴｉＳｉ２からなる金属シリサイド層５が形成される。
そして前記コンタクトホール３に、タングステン、不純物を含有するポリシリコン等による導電層を設けることにより、図１（ｅ）に示すコンタクトプラグ７を形成することができる。
この様に形成されたコンタクトプラグの抵抗は、前記半導体装置の消費電力を抑えるた
めに低いことが好ましい。前記コンタクトプラグの抵抗を低くすること等を目的として、
前記コンタクトホールの底面にＴｉＳｉ２層を形成する方法が知られている。
一方、図２（ａ）および（ｂ）に示す様に、半導体シリコン基板中のＮ導電型拡散層全面に重ねてインジウムイオンを注入することにより、絶縁ゲート型電界効果トランジスタを製造する方法も提案されている。
この方法について説明すると次の通りである。
まず図２（ａ）に示す通り、半導体シリコン基板に素子間分離絶縁領域１３および絶縁膜１４を形成してから、前記半導体シリコン基板にリンイオンおよびホウ素イオンを注入することにより、それぞれＰ導電型ウエル８およびＮ導電型ウエル９が前記半導体シリコン基板中に形成される。
続いて前記Ｐ導電型ウエル８にはホウ素イオンを、Ｎ導電型ウエル９にはリンイオンを
選択的に注入して、それぞれ前記Ｐ導電型ウエル８にＰ導電型高濃度ウエル層１０が形成され、前記Ｎ導電型ウエル９にＮ導電型高濃度ウエル層１１が形成される。
続いて前記Ｐ導電型ウエル８およびＮ導電型ウエル９の全面にインジウムイオンを注入
することにより、インジウム含有層１２が前記半導体シリコン基板に形成される。
この方法について説明すると次の通りである。
まず図２（ａ）に示す通り、半導体シリコン基板に素子間分離絶縁領域１３および絶縁膜１４を形成してから、前記半導体シリコン基板にリンイオンおよびホウ素イオンを注入することにより、それぞれＰ導電型ウエル８およびＮ導電型ウエル９が前記半導体シリコン基板中に形成される。
続いて前記Ｐ導電型ウエル８にはホウ素イオンを、Ｎ導電型ウエル９にはリンイオンを
選択的に注入して、それぞれ前記Ｐ導電型ウエル８にＰ導電型高濃度ウエル層１０が形成され、前記Ｎ導電型ウエル９にＮ導電型高濃度ウエル層１１が形成される。
続いて前記Ｐ導電型ウエル８およびＮ導電型ウエル９の全面にインジウムイオンを注入
することにより、インジウム含有層１２が前記半導体シリコン基板に形成される。
さらに図２（ｂ）に示す通り、前記半導体シリコン基板上に設けたゲート電極構造１９を注入阻止マスクとして、前記Ｐ導電型高濃度ウエル層１０にヒ素イオンを選択的に注入することにより、高濃度Ｎ導電型拡散層１５および１６が形成される。
同様にＮ導電型高濃度ウエル層１１にＢＦ2イオンを選択的に注入することにより、高
濃度Ｐ導電型拡散層１７および１８が形成される。
なお前記高濃度Ｎ導電型拡散層１５および１６ならびに前記高濃度Ｐ導電型拡散層１７
および１８は、それぞれ前記絶縁ゲート型電界効果トランジスタのソース・ドレイン構造
に対応するものである。
この様に、インジウム含有層を備えた半導体装置の製造方法も提案されている（特許文
献１）。
特開２００２−３６８２１２号公報
同様にＮ導電型高濃度ウエル層１１にＢＦ2イオンを選択的に注入することにより、高
濃度Ｐ導電型拡散層１７および１８が形成される。
なお前記高濃度Ｎ導電型拡散層１５および１６ならびに前記高濃度Ｐ導電型拡散層１７
および１８は、それぞれ前記絶縁ゲート型電界効果トランジスタのソース・ドレイン構造
に対応するものである。
この様に、インジウム含有層を備えた半導体装置の製造方法も提案されている（特許文
献１）。
しかしながら、近年の半導体装置の小型化、高集積化に伴い、前記コンタクトホール径
が小さくなればなるほど、前記コンタクトホールの底面に単にＴｉＳｉ２層を形成するだ
けでは、前記コンタクトプラグの抵抗値上昇を抑えることはできなかった。
また、先の高濃度Ｎ導電型拡散層全面に重ねてインジウムイオンを注入する方法では、
シリコンに比べて原子半径の大きいインジウムイオンが半導体シリコン基板内部においてシリコン結晶の欠陥を引き起こすため、前記インジウムイオンの注入量は、５×１０１１／ｃｍ２以下の範囲である必要があると考えられていた。
本発明の目的は、良好な抵抗値を示すコンタクトプラグを備えた半導体装置の製造方法
を提供することにある。
が小さくなればなるほど、前記コンタクトホールの底面に単にＴｉＳｉ２層を形成するだ
けでは、前記コンタクトプラグの抵抗値上昇を抑えることはできなかった。
また、先の高濃度Ｎ導電型拡散層全面に重ねてインジウムイオンを注入する方法では、
シリコンに比べて原子半径の大きいインジウムイオンが半導体シリコン基板内部においてシリコン結晶の欠陥を引き起こすため、前記インジウムイオンの注入量は、５×１０１１／ｃｍ２以下の範囲である必要があると考えられていた。
本発明の目的は、良好な抵抗値を示すコンタクトプラグを備えた半導体装置の製造方法
を提供することにある。
本発明者は前記課題を解決すべく鋭意検討した結果、半導体シリコン基板表面に設けられた高濃度Ｎ導電型拡散層に到達するコンタクトホールを形成した後に、前記Ｎ導電型とは反対の導電型であるインジウムイオンを前記コンタクトホールを通して注入する方法であって、そのインジウムイオン注入量が１．０×１０１３〜５．０×１０１４／ｃｍ２の範囲である半導体装置の製造方法が、良好な抵抗値を示すコンタクトプラグを備えた半導体装置を与えることを見出し、本発明を完成するに至った。
すなわち本発明は、
［１］下記（１）〜（８）の工程を有する半導体装置の製造方法を提供するものであり、
（１）半導体シリコン基板の表面領域に高濃度Ｎ導電型拡散層を形成する工程
（２）前記高濃度Ｎ導電型拡散層を備えた半導体シリコン基板に対して層間絶縁膜を形成する工程
（３）前記層間絶縁膜の所定の位置に対しエッチングすることにより、前記高濃度Ｎ導電型拡散層に到達するコンタクトホールを形成する工程
（４）前記高濃度Ｎ導電型拡散層の表面部分に対し、前記コンタクトホールを通して、加速エネルギーを３０〜１２０ｋｅＶの範囲とし、注入量を１．０×１０13〜５．０×１０14／ｃｍ2の範囲として、インジウムイオンを注入し、前記コンタクトホールの底面にインジウム含有層を形成する工程
（５）前記インジウムイオンを注入した後、前記半導体基板を熱処理する工程
（６）前記熱処理の後に、前記コンタクトホールの底面に形成された前記インジウム含有層に、その周りが前記インジウム含有層の一部で包まれたままとなるように、金属シリサイド層を形成する工程
（７）前記コンタクトホールの底面の前記シリサイド層面とコンタクトホール内面と前記層間絶縁膜上面にバリア層を形成する工程
（８）前記コンタクトホールにコンタクトプラグを形成する工程
［２］前記金属シリサイド層は、ＴｉＳｉ2、ＣｏＳｉ2、ＴａＳｉ2、ＰｔＳｉ2およびＮｉＳｉ2からなる群より選ばれる少なくとも一つであることを特徴とする上記［１］に記載の半導体装置の製造方法を提供するものであり、
［３］前記インジウムイオンを注入するための加速エネルギーは４０〜１００ｋｅＶの範囲である上記［１］または［２］のいずれかに記載の半導体装置の製造方法を提供するものであり、
［４］前記インジウムイオンの注入量は、４．０×１０13〜１×１０14／ｃｍ2の範囲である上記［１］〜［３］のいずれかに記載の半導体装置の製造方法を提供するものであり、
［５］上記［１］〜［４］のいずれかに記載の製造方法により得られた半導体装置を提供するものであり、
［６］半導体シリコン基板と、
前記半導体シリコン基板の表面領域に設けられた高濃度Ｎ導電型拡散層と、
前記高濃度Ｎ導電型拡散層中に設けられたインジウム含有層と、
前記半導体シリコン基板上の所定の位置に設けられた層間絶縁膜と、
前記半導体シリコン基板表面と前記層間絶縁膜とにより区画されたコンタクトホール内面ならびに前記層間絶縁膜に接して設けられたバリア層と、
前記バリア層に接して設けられたコンタクトプラグと、
前記インジウム含有層と前記バリア層との境界領域に設けられた金属シリサイド層であって、前記インジウム含有層でその周りが包まれた金属シリサイド層と、
を備えた半導体装置であって、
前記インジウム含有層に含まれるインジウムの濃度は５．０×１０18〜５．０×１０19／ｃｍ3の範囲であることを特徴とする半導体装置を提供するものであり、
［７］前記半導体装置はＮチャネル絶縁ゲート型電界効果トランジスタ構造を具備することを特徴とする上記［５］または［６］のいずれかに記載の半導体装置を提供するものである。
［１］下記（１）〜（８）の工程を有する半導体装置の製造方法を提供するものであり、
（１）半導体シリコン基板の表面領域に高濃度Ｎ導電型拡散層を形成する工程
（２）前記高濃度Ｎ導電型拡散層を備えた半導体シリコン基板に対して層間絶縁膜を形成する工程
（３）前記層間絶縁膜の所定の位置に対しエッチングすることにより、前記高濃度Ｎ導電型拡散層に到達するコンタクトホールを形成する工程
（４）前記高濃度Ｎ導電型拡散層の表面部分に対し、前記コンタクトホールを通して、加速エネルギーを３０〜１２０ｋｅＶの範囲とし、注入量を１．０×１０13〜５．０×１０14／ｃｍ2の範囲として、インジウムイオンを注入し、前記コンタクトホールの底面にインジウム含有層を形成する工程
（５）前記インジウムイオンを注入した後、前記半導体基板を熱処理する工程
（６）前記熱処理の後に、前記コンタクトホールの底面に形成された前記インジウム含有層に、その周りが前記インジウム含有層の一部で包まれたままとなるように、金属シリサイド層を形成する工程
（７）前記コンタクトホールの底面の前記シリサイド層面とコンタクトホール内面と前記層間絶縁膜上面にバリア層を形成する工程
（８）前記コンタクトホールにコンタクトプラグを形成する工程
［２］前記金属シリサイド層は、ＴｉＳｉ2、ＣｏＳｉ2、ＴａＳｉ2、ＰｔＳｉ2およびＮｉＳｉ2からなる群より選ばれる少なくとも一つであることを特徴とする上記［１］に記載の半導体装置の製造方法を提供するものであり、
［３］前記インジウムイオンを注入するための加速エネルギーは４０〜１００ｋｅＶの範囲である上記［１］または［２］のいずれかに記載の半導体装置の製造方法を提供するものであり、
［４］前記インジウムイオンの注入量は、４．０×１０13〜１×１０14／ｃｍ2の範囲である上記［１］〜［３］のいずれかに記載の半導体装置の製造方法を提供するものであり、
［５］上記［１］〜［４］のいずれかに記載の製造方法により得られた半導体装置を提供するものであり、
［６］半導体シリコン基板と、
前記半導体シリコン基板の表面領域に設けられた高濃度Ｎ導電型拡散層と、
前記高濃度Ｎ導電型拡散層中に設けられたインジウム含有層と、
前記半導体シリコン基板上の所定の位置に設けられた層間絶縁膜と、
前記半導体シリコン基板表面と前記層間絶縁膜とにより区画されたコンタクトホール内面ならびに前記層間絶縁膜に接して設けられたバリア層と、
前記バリア層に接して設けられたコンタクトプラグと、
前記インジウム含有層と前記バリア層との境界領域に設けられた金属シリサイド層であって、前記インジウム含有層でその周りが包まれた金属シリサイド層と、
を備えた半導体装置であって、
前記インジウム含有層に含まれるインジウムの濃度は５．０×１０18〜５．０×１０19／ｃｍ3の範囲であることを特徴とする半導体装置を提供するものであり、
［７］前記半導体装置はＮチャネル絶縁ゲート型電界効果トランジスタ構造を具備することを特徴とする上記［５］または［６］のいずれかに記載の半導体装置を提供するものである。
本発明の製造方法によれば、良好な抵抗値を示すコンタクトプラグを備えた半導体装置
を提供することができる。
を提供することができる。
以下図面を参照しつつ、本発明により得られる半導体装置について説明する。
ここで図３は、本発明の一実施態様である半導体装置の構成を例示した部分要部断面図
である。
半導体装置１００は、Ｎチャネル絶縁ゲート型電界効果トランジスタ（ＮチャネルＭＯ
Ｓ）構造を具備する半導体装置であり、図３にはこの半導体装置１００の高濃度Ｎ導電型
拡散層１９上に設けられたコンタクトプラグ部分の構造の一実施態様が例示されている。
図３に示される通り、前記高濃度Ｎ導電型拡散層１９は半導体シリコン基板１中に設けられたＰ導電型ウエル８の中に設けられている。
なお特に図示していないが、Ｐ導電型ウエル８の半導体シリコン基板表面領域には、先の図２で説明した場合と同様、Ｐ導電型高濃度ウエル層を設けることができる。
ここで図３は、本発明の一実施態様である半導体装置の構成を例示した部分要部断面図
である。
半導体装置１００は、Ｎチャネル絶縁ゲート型電界効果トランジスタ（ＮチャネルＭＯ
Ｓ）構造を具備する半導体装置であり、図３にはこの半導体装置１００の高濃度Ｎ導電型
拡散層１９上に設けられたコンタクトプラグ部分の構造の一実施態様が例示されている。
図３に示される通り、前記高濃度Ｎ導電型拡散層１９は半導体シリコン基板１中に設けられたＰ導電型ウエル８の中に設けられている。
なお特に図示していないが、Ｐ導電型ウエル８の半導体シリコン基板表面領域には、先の図２で説明した場合と同様、Ｐ導電型高濃度ウエル層を設けることができる。
前記高濃度Ｎ導電型拡散層１９は、前記半導体装置１００のソース・ドレイン構造に対
応するものである。このソース・ドレイン構造とゲート電極構造（図示せず）等により、
前記半導体装置１００はＮチャネルＭＯＳとして機能するものである。
応するものである。このソース・ドレイン構造とゲート電極構造（図示せず）等により、
前記半導体装置１００はＮチャネルＭＯＳとして機能するものである。
また前記半導体装置１００は、図３に例示する通りコンタクトプラグ７を備えるもので
ある。
かかるコンタクトプラグ７は、通常タングステン、不純物を含有するポリシリコン等の一種もしくは二種以上から構成されるものである。
前記不純物としては、例えば、リンやホウ素等を挙げることができる。
ある。
かかるコンタクトプラグ７は、通常タングステン、不純物を含有するポリシリコン等の一種もしくは二種以上から構成されるものである。
前記不純物としては、例えば、リンやホウ素等を挙げることができる。
前記コンタクトプラグ７は、バリア層６を介して、層間絶縁膜２と半導体シリコン基板１とに接して設けられている。
前記層間絶縁膜２は、例えば、ＳｉＯ２等から構成されるものである。
また前記バリア層６は、例えば、ＴｉＮ、ＴａＮ等の一種もしくは二種以上から構成さ
れるものである。
前記バリア層６は、取り扱い性等の面からＴｉＮからなるものであることが好ましい。
また前記バリア層６は、層間絶縁膜２と前記半導体シリコン基板１とにより区画されたコンタクトホールと呼ばれる部分に接して設けられている。
本発明においては前記コンタクトホールの深さは、取り扱い性等の面から４００〜１０
００ｎｍの範囲であれば好ましい。
さらに前記コンタクトホールの底面部分、すなわち前記半導体シリコン基板１表面に対応する部分の径は５０〜２６０ｎｍの範囲であれば好ましく、前記コンタクトホールの上面部分、すなわち前記層間絶縁膜２の上部表面とほぼ同じ面に対応する部分の径は１００〜３００ｎｍの範囲であれば好ましい。
前記層間絶縁膜２は、例えば、ＳｉＯ２等から構成されるものである。
また前記バリア層６は、例えば、ＴｉＮ、ＴａＮ等の一種もしくは二種以上から構成さ
れるものである。
前記バリア層６は、取り扱い性等の面からＴｉＮからなるものであることが好ましい。
また前記バリア層６は、層間絶縁膜２と前記半導体シリコン基板１とにより区画されたコンタクトホールと呼ばれる部分に接して設けられている。
本発明においては前記コンタクトホールの深さは、取り扱い性等の面から４００〜１０
００ｎｍの範囲であれば好ましい。
さらに前記コンタクトホールの底面部分、すなわち前記半導体シリコン基板１表面に対応する部分の径は５０〜２６０ｎｍの範囲であれば好ましく、前記コンタクトホールの上面部分、すなわち前記層間絶縁膜２の上部表面とほぼ同じ面に対応する部分の径は１００〜３００ｎｍの範囲であれば好ましい。
さらに前記半導体シリコン基板１には、前記高濃度Ｎ導電型拡散層１９に重ねてインジウム含有層１２が形成されている。前記インジウム含有層１２は前記半導体シリコン基板１の表面領域に形成されたものである。
前記インジウム含有層１２は、前記コンタクトプラグ７の抵抗を小さくする観点から、
前記半導体シリコン基板１の表面から２５ｎｍ以上、同表面から５０ｎｍの厚みを持つことが好ましい。
前記インジウム含有層１２は、前記コンタクトプラグ７の抵抗を小さくする観点から、
前記半導体シリコン基板１の表面から２５ｎｍ以上、同表面から５０ｎｍの厚みを持つことが好ましい。
前記インジウム含有層１２に含まれるインジウムの濃度は、前記コンタクトプラグ７の
抵抗を小さくする観点から、５．０×１０１８〜５．０×１０１９／ｃｍ３の範囲であれば好ましく、５．０×１０１８〜１．０×１０１９／ｃｍ３の範囲であればより好ましい。
抵抗を小さくする観点から、５．０×１０１８〜５．０×１０１９／ｃｍ３の範囲であれば好ましく、５．０×１０１８〜１．０×１０１９／ｃｍ３の範囲であればより好ましい。
さらに前記インジウム含有層１２と前記バリア層６との境界領域には、金属シリサイド
化合物層５０２が形成されている。
この様な金属シリサイド化合物層５０１は、例えば、ＴｉＳｉ２、ＣｏＳｉ２、ＴａＳ
ｉ２、ＰｔＳｉ２、ＮｉＳｉ２等の一種もしくは二種以上から構成されるものである。
前記金属シリサイド化合物層５０１は、ＴｉＳｉ２、ＣｏＳｉ２およびＮｉＳｉ２より
なる群から選ばれる少なくとも一種からなるものであることが好ましく、ＴｉＳｉ２から
なるものであればさらに好ましい。
化合物層５０２が形成されている。
この様な金属シリサイド化合物層５０１は、例えば、ＴｉＳｉ２、ＣｏＳｉ２、ＴａＳ
ｉ２、ＰｔＳｉ２、ＮｉＳｉ２等の一種もしくは二種以上から構成されるものである。
前記金属シリサイド化合物層５０１は、ＴｉＳｉ２、ＣｏＳｉ２およびＮｉＳｉ２より
なる群から選ばれる少なくとも一種からなるものであることが好ましく、ＴｉＳｉ２から
なるものであればさらに好ましい。
次に本発明の製造方法について、図面を参照しつつ下記の実施例に基づいてさらに詳細
に説明する。なお本発明の内容は、以下の実施例に示された態様により何ら限定されるも
のではない。
に説明する。なお本発明の内容は、以下の実施例に示された態様により何ら限定されるも
のではない。
本発明の製造方法は、図４に示す通り、半導体シリコン基板１の表面領域に前記高濃度Ｎ導電型拡散層１９を形成する工程（１）を有するものである。
前記半導体シリコン基板１には濃度１０１６〜１０１８／ｃｍ３のＢイオンが含まれていて、前記Ｐ導電型ウエル８が形成されている。
前記Ｐ導電型ウエル８の所定の位置にＡｓイオンを１０ｋｅＶのエネルギーにより、前
記半導体シリコン基板１に対して垂直方向から２．８×１０１４ｃｍ２の注入量により一回注入した。
続いて同様にＰイオンを１８ｋｅＶのエネルギーにより、前記半導体シリコン基板１に対して垂直方向から３．０×１０１３ｃｍ２の注入量により一回注入し、さらにＡｓイオンを３５ｋｅＶのエネルギーにより、前記半導体シリコン基板１に対して垂直方向から４．０×１０１５ｃｍ２の注入量により一回注入した。
記半導体シリコン基板１に対して垂直方向から２．８×１０１４ｃｍ２の注入量により一回注入した。
続いて同様にＰイオンを１８ｋｅＶのエネルギーにより、前記半導体シリコン基板１に対して垂直方向から３．０×１０１３ｃｍ２の注入量により一回注入し、さらにＡｓイオンを３５ｋｅＶのエネルギーにより、前記半導体シリコン基板１に対して垂直方向から４．０×１０１５ｃｍ２の注入量により一回注入した。
さらに９５０〜１０００℃の範囲の温度でこれらのイオンを拡散させることにより、前
記高濃度Ｎ導電型拡散層１９を形成した。
このときの前記高濃度Ｎ導電型拡散層１９は、前記半導体シリコン基板１表面から１００〜１５０ｎｍの範囲であった。
記高濃度Ｎ導電型拡散層１９を形成した。
このときの前記高濃度Ｎ導電型拡散層１９は、前記半導体シリコン基板１表面から１００〜１５０ｎｍの範囲であった。
前記高濃度Ｎ導電型拡散層１９は、本発明の製造方法により得られるＮチャネル型ＭＯ
Ｓ半導体装置のソース・ドレイン構造に対応するものである。このソース・ドレイン構造
とゲート電極構造（図示せず）等により、本発明の製造方法により得られる半導体装置は
Ｎチャネル型ＭＯＳとして機能するものである。
Ｓ半導体装置のソース・ドレイン構造に対応するものである。このソース・ドレイン構造
とゲート電極構造（図示せず）等により、本発明の製造方法により得られる半導体装置は
Ｎチャネル型ＭＯＳとして機能するものである。
また本発明の製造方法は、図５に示す通り、前記高濃度Ｎ導電型拡散層１９を備えたシ
リコン基板１に対して層間絶縁膜２を形成する工程（２）を有するものである。
前記層間絶縁膜２を形成する方法は公知であり、例えば、ＳｉＯ２、ＢＰＳＧ（Boro-P
hospho Silicate Glass)等を用いて形成することができる。
リコン基板１に対して層間絶縁膜２を形成する工程（２）を有するものである。
前記層間絶縁膜２を形成する方法は公知であり、例えば、ＳｉＯ２、ＢＰＳＧ（Boro-P
hospho Silicate Glass)等を用いて形成することができる。
また本発明の製造方法は、図６に示す通り、前記層間絶縁膜２の所定の位置に対しエッ
チング操作を行なうことにより、前記高濃度Ｎ導電型拡散層に到達するコンタクトホール
３を形成する工程（３）を有するものである。
前記層間絶縁膜２上の所定の位置にフォトレジスト層（図示せず）を形成し、このフォ
トレジスト層をマスクとして公知のドライエッチング等のエッチング操作を行なうことに
より、図６に示すコンタクトホール３を形成することができる。
チング操作を行なうことにより、前記高濃度Ｎ導電型拡散層に到達するコンタクトホール
３を形成する工程（３）を有するものである。
前記層間絶縁膜２上の所定の位置にフォトレジスト層（図示せず）を形成し、このフォ
トレジスト層をマスクとして公知のドライエッチング等のエッチング操作を行なうことに
より、図６に示すコンタクトホール３を形成することができる。
この様にして得られたコンタクトホール３の深さは、５５０〜７５０ｎｍの範囲であっ
た。
また、前記コンタクトホール３の底面部分、すなわち半導体シリコン基板１表面に対応する部分の径は６０〜１６０ｎｍの範囲であり、前記コンタクトホールの上面部分、すなわち層間絶縁膜２の上部表面とほぼ同じ面に対応する部分の径は１１０〜１９０ｎｍの範囲であった。
た。
また、前記コンタクトホール３の底面部分、すなわち半導体シリコン基板１表面に対応する部分の径は６０〜１６０ｎｍの範囲であり、前記コンタクトホールの上面部分、すなわち層間絶縁膜２の上部表面とほぼ同じ面に対応する部分の径は１１０〜１９０ｎｍの範囲であった。
また本発明の製造方法は、図７に示す通り、前記高濃度Ｎ導電型拡散層の表面部分に対
し、前記コンタクトホールを通して、加速エネルギーを３０〜１２０ｋｅＶの範囲とし、
注入量を１．０×１０１３〜５．０×１０１４／ｃｍ２の範囲として、インジウムイオン
を注入し、前記コンタクトホールの底面にインジウム含有層１２を形成する工程（４）を
有するものである。
このインジウム注入操作により、前記高濃度Ｎ導電型拡散層１９に重ねて形成された前
記インジウム含有層１２を形成することができ、前記コンタクトプラグの抵抗を低減する
ことが可能となる。
し、前記コンタクトホールを通して、加速エネルギーを３０〜１２０ｋｅＶの範囲とし、
注入量を１．０×１０１３〜５．０×１０１４／ｃｍ２の範囲として、インジウムイオン
を注入し、前記コンタクトホールの底面にインジウム含有層１２を形成する工程（４）を
有するものである。
このインジウム注入操作により、前記高濃度Ｎ導電型拡散層１９に重ねて形成された前
記インジウム含有層１２を形成することができ、前記コンタクトプラグの抵抗を低減する
ことが可能となる。
なおインジウムイオンの注入の前に、前記高濃度Ｎ導電型拡散層の表面部分に対し、前
記コンタクトホールを通して、加速エネルギーを５〜１０ｋｅＶの範囲とし、注入量を１
．０×１０１３〜３．０×１０１３／ｃｍ２の範囲として、リンイオンが注入されている。
記コンタクトホールを通して、加速エネルギーを５〜１０ｋｅＶの範囲とし、注入量を１
．０×１０１３〜３．０×１０１３／ｃｍ２の範囲として、リンイオンが注入されている。
インジウムイオン注入後、窒素雰囲気下、温度７００℃で６０秒間、前記半導体シリコン基板１をランプ光源を用いて加熱し、アニールすることにより、インジウム含有層１２を形成した。
また本発明の製造方法は、前記コンタクトホール３の底面に形成された前記インジウム含有層上１２に金属シリサイド層を形成する工程（５）ならびに前記コンタクトホールの底面とコンタクトホール内面と前記層間絶縁膜上面にバリア層を形成する工程（６）を有するものである。
図８に示す通り、前記コンタクトホールに対して流量１２ｃｍ３／分のＴｉＣｌ４ガス
、流量４０００ｃｍ３／分のＨ２ガスおよび流量１６００ｃｍ３／分のＡｒガスを６５０
℃の温度で作用させ、ＣＶＤ法により、膜厚１０ｎｍのＴｉＳｉ２からなる金属シリサイ
ド層５０１を形成した。
、流量４０００ｃｍ３／分のＨ２ガスおよび流量１６００ｃｍ３／分のＡｒガスを６５０
℃の温度で作用させ、ＣＶＤ法により、膜厚１０ｎｍのＴｉＳｉ２からなる金属シリサイ
ド層５０１を形成した。
続いて流量６３ｃｍ３／分のＴｉＣｌ４ガス、流量２４０ｃｍ３／分のＮＨ３ガスおよ
び流量５５００ｃｍ３／分のＮ２ガスを６５０℃の温度で作用させ、ＣＶＤ法により、前
記ＴｉＳ２からなる金属シリサイド層５０１の上に膜厚１２．５ｎｍのＴｉＮからなるバ
リア層６を形成した。
び流量５５００ｃｍ３／分のＮ２ガスを６５０℃の温度で作用させ、ＣＶＤ法により、前
記ＴｉＳ２からなる金属シリサイド層５０１の上に膜厚１２．５ｎｍのＴｉＮからなるバ
リア層６を形成した。
なお、本実施例では上記の通りＴｉＳｉ２からなる金属シリサイド層５０１を有する半
導体装置を製造したが、ＣｏＳｉ２からなる金属シリサイド層を形成する方法は次の通り
である。
まず、図７に記載の前記コンタクトホール３の内面および前記層間絶縁膜２上面に対し
、スパッタリング等の手法により、図９に示す様にコバルト層４０１を形成することがで
きる。かかるスパッタリングの方法に特に限定はなく、公知の方法等により実施すること
が可能である。
続いて加熱処理により、図１０に示す様に、前記コンタクトホール３底面のコバルト層
４０１を前記半導体シリコン基板中のシリコンと反応させることにより、前記ＣｏＳｉ２からなる金属シリサイド層５０２を形成することができる。
図１１に示す様に、エッチング等の公知の手法により前記コバルト層４０１を除去した
後、図１２に示す様に、先に説明した場合と同様の方法により、前記ＣｏＳｉ２からなる
金属シリサイド層５０２の上にＴｉＮからなるバリア層６を形成することができる。
導体装置を製造したが、ＣｏＳｉ２からなる金属シリサイド層を形成する方法は次の通り
である。
まず、図７に記載の前記コンタクトホール３の内面および前記層間絶縁膜２上面に対し
、スパッタリング等の手法により、図９に示す様にコバルト層４０１を形成することがで
きる。かかるスパッタリングの方法に特に限定はなく、公知の方法等により実施すること
が可能である。
続いて加熱処理により、図１０に示す様に、前記コンタクトホール３底面のコバルト層
４０１を前記半導体シリコン基板中のシリコンと反応させることにより、前記ＣｏＳｉ２からなる金属シリサイド層５０２を形成することができる。
図１１に示す様に、エッチング等の公知の手法により前記コバルト層４０１を除去した
後、図１２に示す様に、先に説明した場合と同様の方法により、前記ＣｏＳｉ２からなる
金属シリサイド層５０２の上にＴｉＮからなるバリア層６を形成することができる。
次に本発明の製造方法は、図３に示す通り、前記コンタクトホールにコンタクトプラグ
７を形成する工程（７）を有するものである。
７を形成する工程（７）を有するものである。
前記コンタクトホール内面に接して形成された前記バリア層６に対し、流量３４０ｃｍ
３／分のＷＦ６ガス、流量２２００ｃｍ３／分のＨ２ガス、流量４０００ｃｍ３／分のＡｒガスおよび流量２００ｃｍ３／分のＮ２ガスを４５０℃の温度で作用させ、ＣＶＤ法により、タングステンからなるコンタクトプラグ７を形成した。
この後、エッチング、ＣＭＰ等の操作によりコンタクトプラグ７の形状を整えることが
できる。
３／分のＷＦ６ガス、流量２２００ｃｍ３／分のＨ２ガス、流量４０００ｃｍ３／分のＡｒガスおよび流量２００ｃｍ３／分のＮ２ガスを４５０℃の温度で作用させ、ＣＶＤ法により、タングステンからなるコンタクトプラグ７を形成した。
この後、エッチング、ＣＭＰ等の操作によりコンタクトプラグ７の形状を整えることが
できる。
前記コンタクトプラグ７を形成した後は、公知の方法に従って半導体装置を製造するこ
とができる。
この様にして、上記（１）〜（７）の工程を有する製造方法により、半導体装置を得る
ことができる。
前記製造方法により得られたコンタクトプラグ７の抵抗値は、３６０〜４２０Ωの範囲
であり、インジウム含有層１２を設けなかった場合のコンタクトプラグ７の抵抗値は５８
０〜６４０Ωの範囲であった。
とができる。
この様にして、上記（１）〜（７）の工程を有する製造方法により、半導体装置を得る
ことができる。
前記製造方法により得られたコンタクトプラグ７の抵抗値は、３６０〜４２０Ωの範囲
であり、インジウム含有層１２を設けなかった場合のコンタクトプラグ７の抵抗値は５８
０〜６４０Ωの範囲であった。
また、上記実施例１の場合で、前記インジウムイオンの加速エネルギーを６０ｋｅＶと
し、前記インジウムイオンの注入量を８．０×１０１３／ｃｍ２の場合と１．０×１０１
４／ｃｍ２の場合とにより比較したところ、前記コンタクトプラグ７の抵抗値はほぼ同程
度であった。
し、前記インジウムイオンの注入量を８．０×１０１３／ｃｍ２の場合と１．０×１０１
４／ｃｍ２の場合とにより比較したところ、前記コンタクトプラグ７の抵抗値はほぼ同程
度であった。
１ 半導体シリコン基板
２ 層間絶縁膜
３ コンタクトホール
４ チタン層 ４０１ コバルト層
５ 金属シリサイド層 ５０１ ＴｉＳｉ２からなる金属シリサイド層
５０２ ＣｏＳｉ２からなる金属シリサイド層
６ バリア層
７ コンタクトプラグ
８ Ｐ導電型ウエル
９ Ｎ導電型ウエル
１０ Ｐ導電型高濃度ウエル層
１１ Ｎ導電型高濃度ウエル層
１２ インジウム含有層
１３ 素子間分離絶縁領域
１４ 絶縁膜
１５、１６ 高濃度Ｎ導電型拡散層
１７、１８ 高濃度Ｐ導電型拡散層
２ 層間絶縁膜
３ コンタクトホール
４ チタン層 ４０１ コバルト層
５ 金属シリサイド層 ５０１ ＴｉＳｉ２からなる金属シリサイド層
５０２ ＣｏＳｉ２からなる金属シリサイド層
６ バリア層
７ コンタクトプラグ
８ Ｐ導電型ウエル
９ Ｎ導電型ウエル
１０ Ｐ導電型高濃度ウエル層
１１ Ｎ導電型高濃度ウエル層
１２ インジウム含有層
１３ 素子間分離絶縁領域
１４ 絶縁膜
１５、１６ 高濃度Ｎ導電型拡散層
１７、１８ 高濃度Ｐ導電型拡散層
Claims (10)
- 下記（１）〜（８）の工程を有する半導体装置の製造方法。
（１）半導体シリコン基板の表面領域に高濃度Ｎ導電型拡散層を形成する工程
（２）前記高濃度Ｎ導電型拡散層を備えた半導体シリコン基板に対して層間絶縁膜を形成する工程
（３）前記層間絶縁膜の所定の位置に対しエッチングすることにより、前記高濃度Ｎ導電型拡散層に到達するコンタクトホールを形成する工程
（４）前記高濃度Ｎ導電型拡散層の表面部分に対し、前記コンタクトホールを通して、加速エネルギーを３０〜１２０ｋｅＶの範囲とし、注入量を１．０×１０13〜５．０×１０14／ｃｍ2の範囲として、インジウムイオンを注入し、前記コンタクトホールの底面にインジウム含有層を形成する工程
（５）前記インジウムイオンを注入した後、前記半導体基板を熱処理する工程
（６）前記熱処理の後に、前記コンタクトホールの底面に形成された前記インジウム含有層に、その周りが前記インジウム含有層の一部で包まれたままとなるように、金属シリサイド層を形成する工程
（７）前記コンタクトホールの底面の前記シリサイド層面とコンタクトホール内面と前記層間絶縁膜上面にバリア層を形成する工程
（８）前記コンタクトホールにコンタクトプラグを形成する工程 - 前記金属シリサイド層は、ＴｉＳｉ2、ＣｏＳｉ2、ＴａＳｉ2、ＰｔＳｉ2およびＮｉＳｉ2からなる群より選ばれる少なくとも一つであることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記インジウムイオンを注入するための加速エネルギーは４０〜１００ｋｅＶの範囲である請求項１または２のいずれかに記載の半導体装置の製造方法。
- 前記インジウムイオンの注入量は、４．０×１０13〜１×１０14／ｃｍ2の範囲である請求項１〜３のいずれかに記載の半導体装置の製造方法。
- 請求項１〜４のいずれかに記載の製造方法により得られた半導体装置。
- 半導体シリコン基板と、
前記半導体シリコン基板の表面領域に設けられた高濃度Ｎ導電型拡散層と、
前記高濃度Ｎ導電型拡散層中に設けられたインジウム含有層と、
前記半導体シリコン基板上の所定の位置に設けられた層間絶縁膜と、
前記半導体シリコン基板表面と前記層間絶縁膜とにより区画されたコンタクトホール内面ならびに前記層間絶縁膜に接して設けられたバリア層と、
前記バリア層に接して設けられたコンタクトプラグと、
前記インジウム含有層と前記バリア層との境界領域に設けられた金属シリサイド層であって、前記インジウム含有層でその周りが包まれた金属シリサイド層と、
を備えた半導体装置であって、
前記インジウム含有層に含まれるインジウムの濃度は５．０×１０18〜５．０×１０19／ｃｍ3の範囲であることを特徴とする半導体装置。 - 前記半導体装置はＮチャネル絶縁ゲート型電界効果トランジスタ構造を具備することを特徴とする請求項５または６のいずれかに記載の半導体装置。
- 前記コンタクトホールを形成する工程の後、前記インジウム含有層を形成する工程の前に、前記高濃度Ｎ導電型拡散層の表面部分に対し、前記コンタクトホールを通して、加速エネルギーを５〜１０ｋｅＶの範囲とし、注入量を１．０×１０13〜３．０×１０13／ｃｍ2の範囲として、リンイオンを注入する工程をさらに有することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記金属シリサイド層を形成する工程は、ＣＶＤ法により供給する金属原料ガスとシリコン基板とを反応させて、前記コンタクトホールの底面に形成されたインジウム含有層に金属シリサイド層を形成する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記金属シリサイド層の厚さが１０ｎｍ程度であり、前記インジウム含有層の厚さが前記半導体シリコン基板の表面から２５〜５０ｎｍの範囲であり、前記高濃度Ｎ導電型拡散層の厚さが前記半導体シリコン基板の表面から１００〜１５０ｎｍの範囲であることを特徴とする請求項６に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005136726A JP4237161B2 (ja) | 2005-05-09 | 2005-05-09 | 半導体装置の製造方法 |
| US11/417,044 US7399701B2 (en) | 2005-05-09 | 2006-05-04 | Semiconductor device manufacturing method including forming a metal silicide layer on an indium-containing layer |
| TW095116097A TWI309450B (en) | 2005-05-09 | 2006-05-05 | Semiconductor device and manufacturing method thereof |
| CNB2006100794961A CN100421219C (zh) | 2005-05-09 | 2006-05-09 | 半导体器件制造方法和半导体器件 |
| US12/213,747 US20080265294A1 (en) | 2005-05-09 | 2008-06-24 | Semiconductor device manufacturing method including forming a metal silicide layer on an indium-containing layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005136726A JP4237161B2 (ja) | 2005-05-09 | 2005-05-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006313867A JP2006313867A (ja) | 2006-11-16 |
| JP4237161B2 true JP4237161B2 (ja) | 2009-03-11 |
Family
ID=37390155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005136726A Active JP4237161B2 (ja) | 2005-05-09 | 2005-05-09 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7399701B2 (ja) |
| JP (1) | JP4237161B2 (ja) |
| CN (1) | CN100421219C (ja) |
| TW (1) | TWI309450B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080116494A1 (en) * | 2006-11-20 | 2008-05-22 | Matthias Goldbach | Method for manufacturing a semiconductor device |
| JP5264187B2 (ja) * | 2008-01-08 | 2013-08-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8004718B2 (en) * | 2009-01-12 | 2011-08-23 | Xerox Corporation | Post RIP trapping |
| US8193081B2 (en) * | 2009-10-20 | 2012-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for metal gate formation with wider metal gate fill margin |
| KR101932532B1 (ko) | 2012-06-22 | 2018-12-27 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US8907483B2 (en) * | 2012-10-10 | 2014-12-09 | Globalfoundries Inc. | Semiconductor device having a self-forming barrier layer at via bottom |
| CN113517289B (zh) * | 2020-04-10 | 2024-02-09 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425410U (ja) | 1987-08-05 | 1989-02-13 | ||
| US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| KR950007354B1 (ko) * | 1992-06-05 | 1995-07-10 | 현대전자산업주식회사 | 티탄늄 실리사이드 콘택 제조방법 |
| DE69424717T2 (de) * | 1993-03-17 | 2001-05-31 | Canon K.K., Tokio/Tokyo | Verbindungsverfahren einer Verdrahtung mit einem Halbleitergebiet und durch dieses Verfahren hergestellte Halbleitervorrichtung |
| JPH08250746A (ja) * | 1995-03-13 | 1996-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US5821147A (en) * | 1995-12-11 | 1998-10-13 | Lucent Technologies, Inc. | Integrated circuit fabrication |
| EP0942460A1 (fr) * | 1998-03-13 | 1999-09-15 | STMicroelectronics SA | Procédé de formation d'une couche de siliciure de titane de faible résistivité sur un substrat semiconducteur de silicium et dispositif obtenu |
| US6686629B1 (en) | 1999-08-18 | 2004-02-03 | International Business Machines Corporation | SOI MOSFETS exhibiting reduced floating-body effects |
| JP2002368212A (ja) | 2001-06-12 | 2002-12-20 | Hitachi Ltd | 絶縁ゲート型電界効果トランジスタ及びその製造方法 |
| JP3803631B2 (ja) * | 2002-11-07 | 2006-08-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP4040534B2 (ja) * | 2003-06-04 | 2008-01-30 | 株式会社東芝 | 半導体記憶装置 |
| US7211516B2 (en) * | 2005-04-01 | 2007-05-01 | Texas Instruments Incorporated | Nickel silicide including indium and a method of manufacture therefor |
-
2005
- 2005-05-09 JP JP2005136726A patent/JP4237161B2/ja active Active
-
2006
- 2006-05-04 US US11/417,044 patent/US7399701B2/en active Active
- 2006-05-05 TW TW095116097A patent/TWI309450B/zh active
- 2006-05-09 CN CNB2006100794961A patent/CN100421219C/zh active Active
-
2008
- 2008-06-24 US US12/213,747 patent/US20080265294A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060267199A1 (en) | 2006-11-30 |
| US7399701B2 (en) | 2008-07-15 |
| TW200727396A (en) | 2007-07-16 |
| JP2006313867A (ja) | 2006-11-16 |
| TWI309450B (en) | 2009-05-01 |
| US20080265294A1 (en) | 2008-10-30 |
| CN1862773A (zh) | 2006-11-15 |
| CN100421219C (zh) | 2008-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4237161B2 (ja) | 半導体装置の製造方法 | |
| JP2001210711A (ja) | 半導体装置の構造及びその製造方法 | |
| JP2585140B2 (ja) | 半導体装置の配線接触構造 | |
| US7416934B2 (en) | Semiconductor device | |
| JP2834775B2 (ja) | Ｃｍｏｓ型半導体装置の製造方法 | |
| US20050064637A1 (en) | [method of manufacturing nmos transistor with p-type gate] | |
| JPH0227716A (ja) | 半導体装置の製造方法 | |
| US20060091436A1 (en) | Methods of forming field effect transistors having metal silicide gate electrodes | |
| JP2006060173A (ja) | 半導体装置及びその製造方法 | |
| US20070145492A1 (en) | Semiconductor device and method of manufacture | |
| US20050048774A1 (en) | Method for manufacturing semiconductor device | |
| US6197672B1 (en) | Method for forming polycide dual gate | |
| JPH1065171A (ja) | モストランジスタの製造方法 | |
| JP2006013284A (ja) | 半導体装置及びその製造方法 | |
| KR100831977B1 (ko) | 반도체 소자 제조방법 | |
| KR100351895B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100443517B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100240272B1 (ko) | 반도체 소자의 제조방법 | |
| KR100596925B1 (ko) | 반도체 소자의 샐리사이드 형성 방법 | |
| JP2005150565A (ja) | 半導体装置及びその製造方法 | |
| JPH10189471A (ja) | 半導体装置の製造方法 | |
| KR20050008884A (ko) | 엔모스 트랜지스터의 제조 방법 | |
| JPH10284730A (ja) | 半導体装置及びその製造方法 | |
| KR100613585B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2004311764A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4237161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |