KR20050008884A - 엔모스 트랜지스터의 제조 방법 - Google Patents
엔모스 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR20050008884A KR20050008884A KR1020030047763A KR20030047763A KR20050008884A KR 20050008884 A KR20050008884 A KR 20050008884A KR 1020030047763 A KR1020030047763 A KR 1020030047763A KR 20030047763 A KR20030047763 A KR 20030047763A KR 20050008884 A KR20050008884 A KR 20050008884A
- Authority
- KR
- South Korea
- Prior art keywords
- manufacturing
- film
- nmos transistor
- ion implantation
- ions
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 3
- -1 arsenic ions Chemical class 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 21
- 229910052698 phosphorus Inorganic materials 0.000 claims description 14
- 239000011574 phosphorus Substances 0.000 claims description 14
- 229910052785 arsenic Inorganic materials 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- CTNCAPKYOBYQCX-UHFFFAOYSA-N [P].[As] Chemical compound [P].[As] CTNCAPKYOBYQCX-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 콘택홀 크기가 작아짐에 따른 콘택저항 증가를 억제하면서 숏채널효과 마진 저하를 방지하는데 적합한 엔모스 트랜지스터의 제조 방법을 제공하기 위한 것으로, 본 발명의 엔모스 트랜지스터의 제조 방법은 반도체 기판 상에 게이트산화막과 게이트전극을 차례로 형성하는 단계, 상기 게이트전극의 양측벽에 스페이서를 형성하는 단계, 상기 스페이서 외측의 상기 반도체 기판에 비소 이온을 이온주입하여 고농도 소스/드레인영역을 형성하는 단계, 상기 반도체 기판의 전면에 층간절연막을 형성하는 단계, 상기 소스/드레인영역의 일부 표면을 노출시키도록 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계, 상기 콘택홀내에 노출된 상기 소스/드레인영역의 일부 표면에 인 이온을 이온주입하는 단계, 및 상기 콘택홀을 채우는 플러그를 형성하는 단계를 포함한다.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 콘택저항을 개선시킨 엔모스 트랜지스터의 제조 방법에 관한 것이다.
소자의 디멘젼(dimension)이 점점 감소함에 따라 트랜지스터의 채널길이(channel length)는 점점 짧아지고 소스/드레인 콘택의 크기는 점점 작아지고 있다. 그에 따라 숏채널효과(short channel effect)가 심화되어 소스/드레인간 펀치쓰루(punchthrough)가 발생하여 오프상태(off-state)에서도 전류가 흐르는 오프누설(off-leakage)이 발생하는 문제가 있으며, 콘택크기 감소로 콘택저항이 증가되는 문제가 발생하고 있다.
그리고, 채널길이가 감소하여 채널저항은 감소하지만 소스/드레인 콘택의 크기 감소로로 콘택저항은 증가하므로 트랜지스터의 총저항성분중 콘택저항이 차지하는 비중이 더욱 증가하고 있는 실정이며, 이러한 문제는 pMOSFET뿐만 아니라 nMOSFET에서도 치명적인 문제로 작용한다.
따라서, 콘택홀의 크기가 매우 작아짐에 따라 소스/드레인영역 형성 및 콘택홀 형성후 추가 이온주입과정을 수행하여 콘택저항을 낮춘다. 이와 같은 추가 이온주입과정을 플러그 이온 주입(plug implantation) 공정이라고도 일컬으며, 일반적으로 반도체 소자의 금속 콘택 형성 공정에서 소스/드레인영역에 콘택홀을 형성한 후 금속 배선을 형성하기 전에 콘택 저항을 개선하기 위하여 소스/드레인영역과 동일한 형태의 도펀트로 추가 이온 주입 공정을 실시한다. 전술한 플러그 이온주입은 pMOSFET 제조시 주로 적용되고 있다.
한편, nMOSFET 제조시에는 소스/드레인영역을 형성할 때 비소(Asenic, As)와인(Phosphorous, P)을 혼합이온주입하여 콘택저항을 낮추었다.
도 1은 종래 기술에 따른 엔모스 트랜지스터의 제조 방법을 개략적으로 도시한 도면이다.
도 1을 참조하면, 반도체 기판(11) 상에 게이트산화막(12)과 게이트전극(13)을 패터닝을 통해 형성한 후, 게이트전극(13) 및 게이트산화막(12)의 양측벽에 스페이서(14)를 형성한다. 그리고 나서, 비소(As) 이온과 인(P) 이온을 혼합하여 스페이서 외측의 반도체 기판에 이온주입하므로써 n+소스/드레인영역(15)을 형성한다.
전술한 종래 기술은 콘택저항 감소에는 탁월한 효과를 발휘하나, 중량이 가벼운 인(P)이 후속 열처리중에 급속히 확산하여 게이트전극(13) 아래의 채널로 침투하기 쉽다. 이처럼 인(P)이 채널로 침투하게 되면, 펀치쓰루를 억제하기위한 전압 감소, 오프누설 증가, GIDL(Gate Induced Drain leakage) 증가 등의 숏채널효과 마진이 감소하는 문제가 발생한다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 콘택홀 크기가 작아짐에 따른 콘택저항 증가를 억제하면서 숏채널효과 마진 저하를 방지하는데 적합한 엔모스 트랜지스터의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 엔모스 트랜지스터의 제조 방법을 개략적으로 도시한 도면,
도 2a 내지 도 2c는 본 발명의 실시예에 따른 엔모스 트랜지스터의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : p형 웰
23 : 게이트산화막 24 : 게이트전극
25 : 스페이서 26 : n+소스/드레인영역
27 : 층간절연막 28 : 감광막패턴
29 : 콘택홀 30 : 비소-인 혼합영역
상기 목적을 달성하기 위한 본 발명의 엔모스 트랜지스터의 제조 방법은 반도체 기판 상에 게이트산화막과 게이트전극을 차례로 형성하는 단계, 상기 게이트전극의 양측벽에 스페이서를 형성하는 단계, 상기 스페이서 외측의 상기 반도체 기판에 비소 이온을 이온주입하여 고농도 소스/드레인영역을 형성하는 단계, 상기 반도체 기판의 전면에 층간절연막을 형성하는 단계, 상기 소스/드레인영역의 일부 표면을 노출시키도록 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계, 상기 콘택홀내에 노출된 상기 소스/드레인영역의 일부 표면에 인 이온을 이온주입하는 단계, 및 상기 콘택홀을 채우는 플러그를 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 비소 이온의 이온 주입시, 도즈는 1E15ions/cm2∼4E15ions/cm2이고 이온주입에너지는 10keV∼30keV 범위인 것을 특징으로 하며, 상기 인 이온의 이온 주입시, 도즈는 1E15ions/cm2∼4E15ions/cm2이고 이온주입에너지는 10keV∼30keV 범위인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 엔모스 트랜지스터(nMOSFET)의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21)에 붕소(Boron) 이온 또는 붕소 이온을 포함하는 붕소화합물 이온(BF2)을 이온주입하여 p형 웰(22)을 형성한 후, 반도체 기판(21) 상에 게이트산화막(23)과 게이트전극(24)을 형성한다.
이때, 게이트산화막(23)으로는 열산화막, 질화산화막(oxynitride), 고유전막 또는 산화막/고유전막의 적층막중에서 하나를 선택하여 사용한다. 그리고, 게이트전극(24)은 폴리실리콘막, 폴리실리콘막과 실리사이드의 적층막, 폴리실리콘막과 금속막의 적층막, 실리콘게르마늄막, 실리콘게르마늄막과 금속막의 적층막 또는 금속막중에서 하나를 선택하여 사용하며, 실리콘질화막과 같은 하드마스크(hard mask)를 최상부에 포함할 수 있다.
다음으로, 반도체 기판(21) 상부에 절연층을 증착한 후, 전면식각을 진행하여 게이트전극(24)의 양측벽에 스페이서(25)를 형성한다. 이때, 스페이서(25)를 형성하는 절연층은 실리콘질화막, 실리콘산화막 또는 실리콘질화막과 실리콘산화막의 조합을 이용한다.
한편, 스페이서(25)를 형성하기 전에 통상 LDD(Lightly Doped Drain) 영역이라고 일컫는 저농도 소스/드레인영역을 형성할 수 있다.
그 다음, 스페이서(25) 외측의 반도체 기판(21)에 비소 이온(71As)을 이온주입하여 n+소스/드레인영역(26)을 형성한 후, 어닐링하여 n+소스/드레인영역(26) 내에 주입된 비소 이온을 전기적으로 활성화시킨다.
여기서, 비소 이온 주입시, 도즈(dose)는 1E15ions/cm2∼4E15ions/cm2이고 이온주입에너지는 10keV∼30keV 범위이며, 활성화를 위한 어닐링은 RTP(Rapid Thermal Process)를 이용한다. 여기서, RTP는 실리콘의 용융점인 1414℃보다 낮으면서 비소-인 혼합 영역(30)에 주입된 도펀트를 활성화시키는 온도, 예컨대 750℃∼1100℃의 범위에서 진행한다.
도 2b에 도시된 바와 같이, 반도체 기판(21) 상부에 층간절연막(27)을 증착한다. 이때, 층간절연막(27)은 실리콘산화막 또는 실리콘질화막 상부에 갭필(Gapfill)용 BPSG(Boro Phospho Silicate Glass), HDP CVD(High Density Plasma Chemical Vapor Deposition)막 또는 저유전율막 등이 적층된 막이다.
다음에, 층간절연막(27) 상에 n+소스/드레인영역(26)을 노출시키기 위한 감광막 패턴(28)을 공지의 포토리소그래피 방식에 의하여 형성한다.
다음으로, 감광막 패턴(28)을 식각마스크로 층간절연막(27)을 식각하여 콘택홀(29)을 형성한다.
이어서, 감광막패턴(28)을 잔류시킨 상태에서 인(31P) 이온을 이온주입하여 n+소스/드레인 영역(26) 내에 국부적으로 이온주입영역(30)을 형성한 후, 이온주입영역(30)에 주입된 인 이온을 전기적으로 활성화시키기 위한 어닐링을 진행한다. 이때, 이온주입영역(30)은 비소이온과 인이온이 혼합된 영역이므로, 이하 비소-인 혼합영역(30)이라고 약칭한다.
전술한 인이온의 이온주입이 n+소스/드레인영역(26) 상부를 오픈시키는 콘택홀(29) 지역에만 국부적으로 진행되므로 n+소스/드레인영역(26)의 전영역에 걸쳐 비소-인 혼합영역(30)이 형성되지 않는다. 따라서, 비소-인 혼합영역(30)은 콘택저항 감소의 효과를 구현한다.
한편, 인 이온 주입시, 도즈(dose)는 1E15ions/cm2∼4E15ions/cm2이고 이온주입에너지는 10keV∼30keV 범위이며, 활성화를 위한 어닐링은 RTP(Rapid Thermal Process)를 이용한다. 여기서, RTP는 실리콘의 용융점인 1414℃보다 낮으면서 비소-인 혼합 영역(30)에 주입된 도펀트를 활성화시키는 온도, 예컨대 750℃∼1100℃의 범위에서 진행한다.
도 2c에 도시된 바와 같이, 감광막패턴(28)을 제거한 후 콘택홀(29)의 프로파일을 따라 배리어막을 증착한다. 이때, 배리어막은 티타늄막(31)과 티타늄나이트라이드막(32)을 차례로 형성한 것으로, 티타늄막(31)은 오믹콘택(ohmic contact)을 형성해주기 위한 것이고, 티타늄나이트라이드막(32)은 후속 플러그와 n형 소스/드레인영역간 상호확산을 방지하기 위한 확산방지막이다.
여기서, 배리어막으로 사용된 티타늄막(31)외에도 코발트막(Co) 또는 니켈막(Ni)을 이용하고, 티타늄나이트라이드막(32)외에 텅스텐나이트라이드막(WN)을 이용할 수 있다.
한편, 티타늄나이트라이드막(32)은 티타늄막(31)이 대기 중에 노출되는 것을 방지하여 장기간 노출에 따른 자연 산화막의 형성 및 오염원의 발생으로부터 티타늄막(30)을 보호하는 역할도 한다.
다음으로, 어닐링 공정을 진행하여 티타늄막(31)과 비소-인 혼합영역(30)의 실리콘원자가 반응하여 티타늄실리사이드막(33)을 형성한다. 전술한 바와 같은 어닐링 공정은, 500℃∼1100℃에서 NH3, Ar, N2또는 N2O 분위기로 5초∼1000초동안 실시한다. 위와 같은 티타늄실리사이드막(33)을 형성하므로써 오믹콘택을 형성한다.
다음으로, 티타늄나이트라이드막(32) 상에 콘택홀을 채울때까지 텅스텐막을 증착한 후, 콘택홀을 제외한 부분의 텅스텐막과 티타늄나이트라이드막(32) 및 티타늄막(31)을 제거하여 콘택홀에 매립되는 텅스텐플러그(34)를 형성한다.
텅스텐플러그(34)를 형성하기 위한 다양한 방법을 설명하면 다음과 같다. 제1방법은 에치백을 통해 텅스텐막과 배리어메탈을 한번의 에치백 공정을 통해 형성하거나, 텅스텐막을 화학적기계적연마(CMP)를 통해 평탄화한 후 에치백을 통해 배리어메탈을 제거하여 형성하거나, 텅스텐막과 배리어메탈을 한번에 화학적기계적연마하여 형성할 수 있다.
전술한 실시예에서는 텅스텐플러그(34)를 예로 들었으나, 콘택물질로 알루미늄(Al), 알루미늄합금, 구리(Cu) 또는 구리합금 등의 금속막을 이용할 수도 있다.
전술한 실시예에 따르면, n+소스/드레인영역(26)을 비소 이온만을 이온주입하여 형성하므로 숏채널효과 마진이 우수하고, 텅스텐플러그(34)와 접하는 콘택지역에 국부적으로 인 이온을 주입하여 비소-인 혼합영역(30)을 형성하므로써 콘택저항을 현저히 감소시킨다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 콘택지역에만 비소-인 혼합영역을 형성하므로써 숏채널효과 마진의 저하없이 콘택저항을 감소시켜 소자의 전기적 특성을 향상시킬 수 있는 효과가 있다.
Claims (7)
- 반도체 기판 상에 게이트산화막과 게이트전극을 차례로 형성하는 단계;상기 게이트전극의 양측벽에 스페이서를 형성하는 단계;상기 스페이서 외측의 상기 반도체 기판에 비소 이온을 이온주입하여 고농도 소스/드레인영역을 형성하는 단계;상기 반도체 기판의 전면에 층간절연막을 형성하는 단계;상기 소스/드레인영역의 일부 표면을 노출시키도록 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계;상기 콘택홀내에 노출된 상기 소스/드레인영역의 일부 표면에 인 이온을 이온주입하는 단계; 및상기 콘택홀을 채우는 플러그를 형성하는 단계를 포함하는 엔모스 트랜지스터의 제조 방법.
- 제1항에 있어서,상기 비소 이온의 이온 주입시, 도즈는 1E15ions/cm2∼4E15ions/cm2이고 이온주입에너지는 10keV∼30keV 범위인 것을 특징으로 하는 엔모스 트랜지스터의 제조 방법.
- 제1항에 있어서,상기 인 이온의 이온 주입시, 도즈는 1E15ions/cm2∼4E15ions/cm2이고 이온주입에너지는 10keV∼30keV 범위인 것을 특징으로 하는 엔모스 트랜지스터의 제조 방법.
- 제1항에 있어서,상기 인 이온을 이온주입하는 단계는,상기 인 이온을 전기적으로 활성화시키기 위한 어닐링 단계를 더 포함하는 것을 특징으로 하는 엔모스 트랜지스터의 제조 방법.
- 제4항에 있어서,상기 어닐링 단계는,750℃∼1100℃의 범위에서 RTP하는 것을 특징으로 하는 엔모스 트랜지스터의 제조 방법.
- 제1항에 있어서,상기 비소 이온을 이온주입하는 단계는,상기 비소 이온을 전기적으로 활성화시키기 위한 어닐링 단계를 더 포함하는 것을 특징으로 하는 엔모스 트랜지스터의 제조 방법.
- 제6항에 있어서,상기 어닐링 단계는,750℃∼1100℃의 범위에서 RTP하는 것을 특징으로 하는 엔모스 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030047763A KR20050008884A (ko) | 2003-07-14 | 2003-07-14 | 엔모스 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030047763A KR20050008884A (ko) | 2003-07-14 | 2003-07-14 | 엔모스 트랜지스터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050008884A true KR20050008884A (ko) | 2005-01-24 |
Family
ID=37221793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030047763A KR20050008884A (ko) | 2003-07-14 | 2003-07-14 | 엔모스 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050008884A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100854892B1 (ko) * | 2006-10-31 | 2008-08-28 | 주식회사 하이닉스반도체 | 고전압 소자의 제조 방법 |
| CN103367148A (zh) * | 2012-03-29 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制造方法 |
| CN103378149A (zh) * | 2012-04-20 | 2013-10-30 | 中国科学院微电子研究所 | Mosfet及其制造方法 |
-
2003
- 2003-07-14 KR KR1020030047763A patent/KR20050008884A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100854892B1 (ko) * | 2006-10-31 | 2008-08-28 | 주식회사 하이닉스반도체 | 고전압 소자의 제조 방법 |
| CN103367148A (zh) * | 2012-03-29 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制造方法 |
| CN103367148B (zh) * | 2012-03-29 | 2016-07-06 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制造方法 |
| CN103378149A (zh) * | 2012-04-20 | 2013-10-30 | 中国科学院微电子研究所 | Mosfet及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107039531B (zh) | 半导体结构及其形成方法 | |
| KR20030084144A (ko) | 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법 | |
| KR20020066137A (ko) | 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법 | |
| JP2001156291A (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR100458086B1 (ko) | 반도체소자의 콘택 형성 방법 및 그를 이용한 피모스소자의 제조 방법 | |
| KR20020016497A (ko) | 절연 게이트형 전계효과 트랜지스터 및 그 제조방법 | |
| TWI229374B (en) | Method for fabricating semiconductor device | |
| US5844276A (en) | CMOS integrated circuit and method for implanting NMOS transistor areas prior to implanting PMOS transistor areas to optimize the thermal diffusivity thereof | |
| KR100540490B1 (ko) | 플러그이온주입을 포함하는 반도체소자의 콘택 형성 방법 | |
| US7745292B2 (en) | Method for fabricating a semiconductor gate structure | |
| CN110098146B (zh) | 半导体器件及其形成方法 | |
| US5874343A (en) | CMOS integrated circuit and method for forming source/drain areas prior to forming lightly doped drains to optimize the thermal diffusivity thereof | |
| KR100396709B1 (ko) | 반도체 소자의 제조방법 | |
| US6245603B1 (en) | Manufacturing method for semiconductor device | |
| KR100749373B1 (ko) | 샬로우 접합부 반도체 디바이스의 제조 방법 | |
| KR20050008884A (ko) | 엔모스 트랜지스터의 제조 방법 | |
| KR100508867B1 (ko) | ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법 | |
| KR100431324B1 (ko) | 반도체장치의 제조방법 | |
| JP3714757B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| KR100705233B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101131965B1 (ko) | 반도체 장치 제조방법 | |
| JP4118255B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR100477832B1 (ko) | 데카보렌을 이용한 플러그 이온주입을 포함하는 피모스트랜지스터의 제조 방법 | |
| KR100995332B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060077160A (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |