JPH1065171A - モストランジスタの製造方法 - Google Patents
モストランジスタの製造方法Info
- Publication number
- JPH1065171A JPH1065171A JP16730497A JP16730497A JPH1065171A JP H1065171 A JPH1065171 A JP H1065171A JP 16730497 A JP16730497 A JP 16730497A JP 16730497 A JP16730497 A JP 16730497A JP H1065171 A JPH1065171 A JP H1065171A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- titanium
- mos transistor
- silicide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 モストランジスタにおいて、拡散層の上には
薄いチタニウムシリサイドを形成し、ポリシリコンゲー
トの上には厚いチタニウムシリサイドを形成する。 【解決手段】 半導体素子の形成方法は、シリコン基板
の上にゲート絶縁膜とポリシリコン層と第１高融点金属
薄膜を順に形成する工程と、第１高融点金属薄膜とポリ
シリコン層とゲート絶縁膜を蝕刻してゲート電極を形成
する工程と、ポリシリコン層の上に第１シリサイドを形
成して、シリコン基板上の所定領域に拡散層を形成する
工程と、拡散層と第１シリサイドに接触するように全体
構造の上に第２高融点金属薄膜を形成する工程と、ポリ
シリコン層と拡散層上に第２シリサイドが全面に形成さ
れるように第１熱処理工程を施すとを有する。
薄いチタニウムシリサイドを形成し、ポリシリコンゲー
トの上には厚いチタニウムシリサイドを形成する。 【解決手段】 半導体素子の形成方法は、シリコン基板
の上にゲート絶縁膜とポリシリコン層と第１高融点金属
薄膜を順に形成する工程と、第１高融点金属薄膜とポリ
シリコン層とゲート絶縁膜を蝕刻してゲート電極を形成
する工程と、ポリシリコン層の上に第１シリサイドを形
成して、シリコン基板上の所定領域に拡散層を形成する
工程と、拡散層と第１シリサイドに接触するように全体
構造の上に第２高融点金属薄膜を形成する工程と、ポリ
シリコン層と拡散層上に第２シリサイドが全面に形成さ
れるように第１熱処理工程を施すとを有する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に関するもので、特にポリシリコンゲートの上にチタ
ニウムシリサイドを形成すると共に拡散層上にもチタニ
ウムシリサイドを形成したトランジスタの製造方法にお
いて、拡散層上のチタニウムシリサイドの厚さとポリシ
リコンゲート上のチタニウムシリサイドの厚さを異なら
しめ、トランジスタの特性を向上させるモストランジス
タの製造方法に関するものである。
法に関するもので、特にポリシリコンゲートの上にチタ
ニウムシリサイドを形成すると共に拡散層上にもチタニ
ウムシリサイドを形成したトランジスタの製造方法にお
いて、拡散層上のチタニウムシリサイドの厚さとポリシ
リコンゲート上のチタニウムシリサイドの厚さを異なら
しめ、トランジスタの特性を向上させるモストランジス
タの製造方法に関するものである。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９６−２３６６１号（１
９９６年０６月２５日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
の基礎たる韓国特許出願第１９９６−２３６６１号（１
９９６年０６月２５日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
【０００３】
【従来の技術】従来の自己整合シリサイド（ｓｅｌｆ−
ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅ）技術は、拡散層と
ポリシリコンゲート上に同一な厚さのチタニウムを形成
した後、熱処理してチタニウムシリサイドを同時に形成
していた。
ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅ）技術は、拡散層と
ポリシリコンゲート上に同一な厚さのチタニウムを形成
した後、熱処理してチタニウムシリサイドを同時に形成
していた。
【０００４】しかし、最近素子の集積度の増加と共にポ
リシリコンゲートの幅が減少し、また拡散層の接合の深
さが減少することによりシリサイドを形成するために堆
積するチタニウム薄膜の厚さが制限されている。
リシリコンゲートの幅が減少し、また拡散層の接合の深
さが減少することによりシリサイドを形成するために堆
積するチタニウム薄膜の厚さが制限されている。
【０００５】即ち、拡散層の接合の深さが減少するの
で、拡散層の上に厚いチタニウム膜を堆積すると、熱処
理によりチタニウムシリサイドを形成するとき拡散層の
シリコンが消耗される。これにより接合の深さが浅い場
合には接合漏洩電流が増加する。従って、チタニウムシ
リサイドの厚さを減少させなければならない。しかし、
チタニウムシリサイドの厚さを減少させると、ポリシリ
コンゲートについて、また別の問題が発生する。
で、拡散層の上に厚いチタニウム膜を堆積すると、熱処
理によりチタニウムシリサイドを形成するとき拡散層の
シリコンが消耗される。これにより接合の深さが浅い場
合には接合漏洩電流が増加する。従って、チタニウムシ
リサイドの厚さを減少させなければならない。しかし、
チタニウムシリサイドの厚さを減少させると、ポリシリ
コンゲートについて、また別の問題が発生する。
【０００６】図１はゲート線幅とシート抵抗との関係を
示す図である。図示するようにシート抵抗は、特にポリ
シリコンゲートの線幅が小さい場合、線幅に反比例し、
ポリシリコンゲート上に形成されるシリサイド膜の面積
にも反比例する。
示す図である。図示するようにシート抵抗は、特にポリ
シリコンゲートの線幅が小さい場合、線幅に反比例し、
ポリシリコンゲート上に形成されるシリサイド膜の面積
にも反比例する。
【０００７】図２はポリシリコンゲート上にチタニウム
を４００Åと５００Åの厚さで堆積した後、６９５℃の
温度で熱処理してポリシリコンゲート上にチタニウムシ
リサイドを形成した場合にゲート線幅によるシート抵抗
の変化を図示したものである。
を４００Åと５００Åの厚さで堆積した後、６９５℃の
温度で熱処理してポリシリコンゲート上にチタニウムシ
リサイドを形成した場合にゲート線幅によるシート抵抗
の変化を図示したものである。
【０００８】図３はチタニウムを４００Åの厚さで堆積
し、７１５℃の温度で熱処理した場合と、チタニウムを
厚さ３００Å堆積し、７２５℃の温度で熱処理した場合
のゲート線幅によるシート抵抗の変化を、それぞれ図示
した。
し、７１５℃の温度で熱処理した場合と、チタニウムを
厚さ３００Å堆積し、７２５℃の温度で熱処理した場合
のゲート線幅によるシート抵抗の変化を、それぞれ図示
した。
【０００９】図１〜図３から明らかなように、シート抵
抗を減少させるためには、チタニウムシリサイドの形成
のための熱処理の温度を増加させたり、ポリシリコンゲ
ート上に形成されるチタニウムの厚さを増加させればよ
い。しかし、前者の場合は７５０℃の温度で熱処理する
とゲートと拡散層の間にブリッジの発生の可能性が高い
ので、熱処理の温度を無限定に増加させることはできな
い。後者の場合は従来のチタニウムシリサイドの形成方
法によりチタニウムシリサイドを形成すると、拡散層に
関して、また別の問題が生じる。
抗を減少させるためには、チタニウムシリサイドの形成
のための熱処理の温度を増加させたり、ポリシリコンゲ
ート上に形成されるチタニウムの厚さを増加させればよ
い。しかし、前者の場合は７５０℃の温度で熱処理する
とゲートと拡散層の間にブリッジの発生の可能性が高い
ので、熱処理の温度を無限定に増加させることはできな
い。後者の場合は従来のチタニウムシリサイドの形成方
法によりチタニウムシリサイドを形成すると、拡散層に
関して、また別の問題が生じる。
【００１０】即ち、素子の高集積化によりゲートの線幅
が減少する場合、ゲート上に形成されるシリサイドの面
積が減少し、従って金属の接触抵抗を減少させるために
使用するチタニウムシリサイドは自身の役割を演ずるこ
となく、大きい抵抗を持つことになる。チタニウムシリ
サイドの厚さが薄いほど大きい抵抗を持つことになる。
そのために、限定されたゲート線幅内で、できる限り厚
いシリサイド膜を形成して抵抗を減少させなければなら
ない。
が減少する場合、ゲート上に形成されるシリサイドの面
積が減少し、従って金属の接触抵抗を減少させるために
使用するチタニウムシリサイドは自身の役割を演ずるこ
となく、大きい抵抗を持つことになる。チタニウムシリ
サイドの厚さが薄いほど大きい抵抗を持つことになる。
そのために、限定されたゲート線幅内で、できる限り厚
いシリサイド膜を形成して抵抗を減少させなければなら
ない。
【００１１】
【発明が解決しようとする課題】本発明は、このような
従来の問題点を解決すべくなされたもので、拡散層の上
には薄いチタニウムシリサイドを形成し、ポリシリコン
ゲートの上には厚いチタニウムシリサイドを形成できる
方法を提供することを目的とする。
従来の問題点を解決すべくなされたもので、拡散層の上
には薄いチタニウムシリサイドを形成し、ポリシリコン
ゲートの上には厚いチタニウムシリサイドを形成できる
方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明によるモストラン
ジスタの製造方法は、シリコン基板の上にゲート絶縁膜
とポリシリコン層と第１高融点金属薄膜を順に形成する
工程と、前記第１高融点金属薄膜とポリシリコン層とゲ
ート絶縁膜を蝕刻してゲート電極を形成する工程と、前
記ポリシリコン層の上に第１シリサイド層を形成し、前
記シリコン基板の所定領域に拡散層を形成する工程と、
得られた全体の構造上に、前記拡散層と第１シリサイド
に接触するように第２高融点金属薄膜を形成する工程
と、前記ポリシリコン層と拡散層上に第２シリサイド層
が全面に形成されるように第１熱処理工程を施す工程と
を有することを特徴とする。
ジスタの製造方法は、シリコン基板の上にゲート絶縁膜
とポリシリコン層と第１高融点金属薄膜を順に形成する
工程と、前記第１高融点金属薄膜とポリシリコン層とゲ
ート絶縁膜を蝕刻してゲート電極を形成する工程と、前
記ポリシリコン層の上に第１シリサイド層を形成し、前
記シリコン基板の所定領域に拡散層を形成する工程と、
得られた全体の構造上に、前記拡散層と第１シリサイド
に接触するように第２高融点金属薄膜を形成する工程
と、前記ポリシリコン層と拡散層上に第２シリサイド層
が全面に形成されるように第１熱処理工程を施す工程と
を有することを特徴とする。
【００１３】ここで、前記第１熱処理工程によって形成
された窒化膜を除去する工程をさらに有してもよい。
された窒化膜を除去する工程をさらに有してもよい。
【００１４】前記拡散層を形成する工程は、第１イオン
注入工程によりゲート電極の両端の基板部位に低濃度の
不純物拡散領域を形成する工程と、前記ゲート電極の側
壁にスペーサを形成する工程と、第２イオン注入工程に
より前記低濃度の不純物の拡散領域に高濃度の不純物拡
散層を形成する工程と、第２熱処理工程を施す工程とを
有してもよく、前記第１シリサイド層の形成は、全体の
構造の上に自然に形成された自然酸化膜を除去した後に
第１シリサイド層を形成してもよい。
注入工程によりゲート電極の両端の基板部位に低濃度の
不純物拡散領域を形成する工程と、前記ゲート電極の側
壁にスペーサを形成する工程と、第２イオン注入工程に
より前記低濃度の不純物の拡散領域に高濃度の不純物拡
散層を形成する工程と、第２熱処理工程を施す工程とを
有してもよく、前記第１シリサイド層の形成は、全体の
構造の上に自然に形成された自然酸化膜を除去した後に
第１シリサイド層を形成してもよい。
【００１５】前記自然酸化膜の除去はＢＯＥ（Ｂｕｆｆ
ｅｒｅｄ−Ｏｘｉｄｅ−Ｅｔｃｈ）使用してもよく、前
記第１および第２高融点金属薄膜は、それぞれチタニウ
ムあるいはコバルトであってもよい。
ｅｒｅｄ−Ｏｘｉｄｅ−Ｅｔｃｈ）使用してもよく、前
記第１および第２高融点金属薄膜は、それぞれチタニウ
ムあるいはコバルトであってもよい。
【００１６】ここで、好ましくは、前記第２熱処理工程
を、アルゴンガスの雰囲気中で行う。
を、アルゴンガスの雰囲気中で行う。
【００１７】好ましくは、前記第２シリサイド層の形成
は、前記第１熱処理工程の後に残留する第２高融点金属
薄膜を、ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５の
比で混合された溶液を使用して、選択的に蝕刻して除去
する工程を含み、あるいは前記第１熱処理工程の後に残
留する第２高融点金属薄膜を、ＨＣＬ：Ｈ2 Ｏ2 ＝３：
１の比で混合された溶液を使用して、選択的に蝕刻して
除去する工程を包む。前記スペーサを、酸化膜または窒
化シリコン膜で形成してもよい。
は、前記第１熱処理工程の後に残留する第２高融点金属
薄膜を、ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５の
比で混合された溶液を使用して、選択的に蝕刻して除去
する工程を含み、あるいは前記第１熱処理工程の後に残
留する第２高融点金属薄膜を、ＨＣＬ：Ｈ2 Ｏ2 ＝３：
１の比で混合された溶液を使用して、選択的に蝕刻して
除去する工程を包む。前記スペーサを、酸化膜または窒
化シリコン膜で形成してもよい。
【００１８】
【発明の実施の形態】以下、図４〜図９を参照しながら
本発明の実施の形態について説明する。なお、各図にお
いて共通する部分、部位には同一の符号を付し、重複す
る説明は省略する。
本発明の実施の形態について説明する。なお、各図にお
いて共通する部分、部位には同一の符号を付し、重複す
る説明は省略する。
【００１９】図４〜図９は本発明に係るモストランジス
タ製造方法を工程順に図示した断面図である。
タ製造方法を工程順に図示した断面図である。
【００２０】まず、図４のようにフィールド酸化膜
（２）により素子形成領域と素子分離領域に区分された
シリコン基板（１）上にゲート酸化膜（３）を形成し、
その上にゲート電極としてドープされたポリシリコン
（４）を堆積する。さらに、その上に高融点金属膜とし
て、例えば第１チタニウム薄膜（５）を所定厚さに形成
する。この時、上記第１チタニウム薄膜（５）を形成す
る前に全体の表面に形成された自然酸化膜をＢＯＥ（Ｂ
ｕｆｆｅｒｅｄ−Ｏｘｉｄｅ−Ｅｔｃｈ）工程により除
去する。
（２）により素子形成領域と素子分離領域に区分された
シリコン基板（１）上にゲート酸化膜（３）を形成し、
その上にゲート電極としてドープされたポリシリコン
（４）を堆積する。さらに、その上に高融点金属膜とし
て、例えば第１チタニウム薄膜（５）を所定厚さに形成
する。この時、上記第１チタニウム薄膜（５）を形成す
る前に全体の表面に形成された自然酸化膜をＢＯＥ（Ｂ
ｕｆｆｅｒｅｄ−Ｏｘｉｄｅ−Ｅｔｃｈ）工程により除
去する。
【００２１】続いて、図５のように上記第１チタニウム
薄膜（５）の上に所定のマスク（図示せず）を形成し、
これを利用した蝕刻工程を経て上記第１チタニウム薄膜
（５）とポリシリコン層（４）とゲート酸化膜（３）を
順に蝕刻してゲート電極（４）を形成する。そして、ゲ
ート電極（４）を利用した自己整合方式によりイオン注
入してＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｐｅｄ ｄｒａ
ｉｎ）領域（６）を形成する。
薄膜（５）の上に所定のマスク（図示せず）を形成し、
これを利用した蝕刻工程を経て上記第１チタニウム薄膜
（５）とポリシリコン層（４）とゲート酸化膜（３）を
順に蝕刻してゲート電極（４）を形成する。そして、ゲ
ート電極（４）を利用した自己整合方式によりイオン注
入してＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｐｅｄ ｄｒａ
ｉｎ）領域（６）を形成する。
【００２２】続いて、図６のように、基板の全面に絶縁
膜として、例えば酸化膜（７）を形成した後、図７のよ
うに非等方性乾式蝕刻により酸化膜（７）を全面蝕刻し
てゲート電極（４）（および第１チタニウム薄膜
（５）、ゲート酸化膜（３））の側面にスペーサ（８）
を形成する。場合によってスペーサは窒化シリコン膜で
形成することもできる。
膜として、例えば酸化膜（７）を形成した後、図７のよ
うに非等方性乾式蝕刻により酸化膜（７）を全面蝕刻し
てゲート電極（４）（および第１チタニウム薄膜
（５）、ゲート酸化膜（３））の側面にスペーサ（８）
を形成する。場合によってスペーサは窒化シリコン膜で
形成することもできる。
【００２３】そして、スペーサ（８）を利用した自己整
合方式により、イオン注入と熱処理工程を施して、ＬＤ
Ｄ領域（６）上に拡散層（９）を形成する。この時、第
１チタニウム薄膜（５）は上記熱処理工程時にゲート電
極（４）のポリシリコンと反応して第１チタニウムシリ
サイド層（１０）を形成する。ここで、熱処理工程はア
ルゴンガス雰囲気中で行ってチタニウム薄膜の表面に窒
化チタニウムが形成されないようにする。
合方式により、イオン注入と熱処理工程を施して、ＬＤ
Ｄ領域（６）上に拡散層（９）を形成する。この時、第
１チタニウム薄膜（５）は上記熱処理工程時にゲート電
極（４）のポリシリコンと反応して第１チタニウムシリ
サイド層（１０）を形成する。ここで、熱処理工程はア
ルゴンガス雰囲気中で行ってチタニウム薄膜の表面に窒
化チタニウムが形成されないようにする。
【００２４】次に、図８のように基板の全面に第２チタ
ニウム膜（１１）を所定厚さに形成した後、例えば７０
０℃で熱処理を行うと、第１チタニウムシリサイド層
（１０）の上に形成されたチタニウムは第１チタニウム
シリサイド層（１０）を介して下部のポリシリコンと反
応し、一方、拡散層（９）の上に形成されたチタニウム
は基板のシリコンと反応して、第２チタニウムシリサイ
ド層（１２）を形成する。その後、選択的湿式蝕刻を通
じて、残留した第２チタニウム膜（１１）と熱処理工程
の時に第２チタニウム膜（１１）の表面に形成される窒
化チタニウム膜を除去した後、再度、例えば８５０℃で
熱処理して低抵抗の第２チタニウムシリサイド層（１
２）を形成する。この時、上記選択的な湿式蝕刻はＮＨ
4 ＯＨ：Ｈ2Ｏ2 ：Ｈ2 Ｏ＝１：１：５の比で混合され
た溶液を使用することが望ましい。場合によって、チタ
ニウムの代わりに高融点金属としてコバルトを使用する
こともできる。このときの湿式蝕刻溶液はＨＣＬ：Ｈ2
Ｏ2 ＝３：１を使用する。
ニウム膜（１１）を所定厚さに形成した後、例えば７０
０℃で熱処理を行うと、第１チタニウムシリサイド層
（１０）の上に形成されたチタニウムは第１チタニウム
シリサイド層（１０）を介して下部のポリシリコンと反
応し、一方、拡散層（９）の上に形成されたチタニウム
は基板のシリコンと反応して、第２チタニウムシリサイ
ド層（１２）を形成する。その後、選択的湿式蝕刻を通
じて、残留した第２チタニウム膜（１１）と熱処理工程
の時に第２チタニウム膜（１１）の表面に形成される窒
化チタニウム膜を除去した後、再度、例えば８５０℃で
熱処理して低抵抗の第２チタニウムシリサイド層（１
２）を形成する。この時、上記選択的な湿式蝕刻はＮＨ
4 ＯＨ：Ｈ2Ｏ2 ：Ｈ2 Ｏ＝１：１：５の比で混合され
た溶液を使用することが望ましい。場合によって、チタ
ニウムの代わりに高融点金属としてコバルトを使用する
こともできる。このときの湿式蝕刻溶液はＨＣＬ：Ｈ2
Ｏ2 ＝３：１を使用する。
【００２５】前述のような工程で、ゲート電極（４）の
上部には第１チタニウムシリサイド層（１０）と第２チ
タニウムシリサイド層（１２）が形成されるので、ゲー
ト電極（４）の上部には厚いチタニウムシリサイド層が
形成され、一方、上記拡散層（９）上には第２チタニウ
ムシリサイド膜層（１２）のみが形成されるので相対的
に薄いチタニウムシリサイド層が形成される。
上部には第１チタニウムシリサイド層（１０）と第２チ
タニウムシリサイド層（１２）が形成されるので、ゲー
ト電極（４）の上部には厚いチタニウムシリサイド層が
形成され、一方、上記拡散層（９）上には第２チタニウ
ムシリサイド膜層（１２）のみが形成されるので相対的
に薄いチタニウムシリサイド層が形成される。
【００２６】
【発明の効果】以上説明したように、本発明による自己
整合シリサイド層を持つモストランジスタは、ポリシリ
コンゲートの上には厚いシリサイド層を形成してゲート
線幅の減少によるシート抵抗の増加を防止し、一方、拡
散層の上には薄いシリサイド層を形成して接合漏洩電流
が増加しない。
整合シリサイド層を持つモストランジスタは、ポリシリ
コンゲートの上には厚いシリサイド層を形成してゲート
線幅の減少によるシート抵抗の増加を防止し、一方、拡
散層の上には薄いシリサイド層を形成して接合漏洩電流
が増加しない。
【００２７】本発明は前述した実施例と図面に限定され
るものではなく、本発明の技術的思想を逸脱しない範囲
内で種々の置換と変更が可能であることは当然である。
るものではなく、本発明の技術的思想を逸脱しない範囲
内で種々の置換と変更が可能であることは当然である。
【図１】ゲート電極の線幅とシート抵抗との関係を示す
図である。
図である。
【図２】ゲート電極の線幅とシート抵抗との関係を示す
図である。
図である。
【図３】ゲート電極の線幅とシート抵抗との関係を示す
図である。
図である。
【図４】本発明に係るモストランジスタの製造方法の工
程を示す断面図である。
程を示す断面図である。
【図５】本発明に係るモストランジスタの製造方法の工
程を示す断面図である。
程を示す断面図である。
【図６】本発明に係るモストランジスタの製造方法の工
程を示す断面図である。
程を示す断面図である。
【図７】本発明に係るモストランジスタの製造方法の工
程を示す断面図である。
程を示す断面図である。
【図８】本発明に係るモストランジスタの製造方法の工
程を示す断面図である。
程を示す断面図である。
【図９】本発明に係るモストランジスタの製造方法の工
程を示す断面図である。
程を示す断面図である。
１ シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ポリシリコン層（ゲート電極） ５ 第１チタニウム薄膜 ６ ＬＤＤ領域 ７ 酸化膜 ８ スペーサ ９ 拡散層 １０ 第１チタニウムシリサイド層 １１ 第２チタニウム薄膜 １２ 第２チタニウムシリサイド層
Claims (11)
- 【請求項１】 シリコン基板の上にゲート絶縁膜とポリ
シリコン層と第１高融点金属薄膜を順に形成する工程
と、 前記第１高融点金属薄膜とポリシリコン層とゲート絶縁
膜を蝕刻してゲート電極を形成する工程と、 前記ポリシリコン層の上に第１シリサイド層を形成し、
前記シリコン基板の所定領域に拡散層を形成する工程
と、 得られた全体の構造上に、前記拡散層と第１シリサイド
層に接触するように第２高融点金属薄膜を形成する工程
と、 前記ポリシリコン層と拡散層上に第２シリサイド層が全
面に形成されるように第１熱処理工程を施す工程とを有
することを特徴とするモストランジスタの製造方法。 - 【請求項２】 前記第１熱処理工程によって形成された
窒化膜を除去する工程をさらに有する請求項１記載のモ
ストランジスタの製造方法。 - 【請求項３】 前記拡散層を形成する工程は、 第１イオン注入工程によりゲート電極の両端の基板部位
に低濃度の不純物拡散領域を形成する工程と、 前記ゲート電極の側壁にスペーサを形成する工程と、 第２イオン注入工程により前記低濃度の不純物の拡散領
域に高濃度の不純物拡散層を形成する工程と、 第２熱処理工程を施す工程とを有する請求項１記載のモ
ストランジスタの製造方法。 - 【請求項４】 前記第１シリサイド層の形成は、 全体の構造の上に自然に形成された自然酸化膜を除去し
た後に第１シリサイド層を形成する請求項１記載のモス
トランジスタの製造方法。 - 【請求項５】 前記自然酸化膜の除去はＢＯＥを使用す
る請求項４記載のモストランジスタの製造方法。 - 【請求項６】 前記第１および第２高融点金属薄膜は、
それぞれチタニウムである請求項１記載のモストランジ
スタの製造方法。 - 【請求項７】 前記第１および第２高融点金属薄膜は、
それぞれコバルトである請求項１記載のモストランジス
タの製造方法。 - 【請求項８】 前記第２熱処理工程を、アルゴンガスの
雰囲気中で行う請求項３記載のモストランジスタの製造
方法。 - 【請求項９】 前記第２シリサイド層の形成は、前記第
１熱処理工程の後に残留する第２高融点金属薄膜を、Ｎ
Ｈ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏ＝１：１：５の比で混合さ
れた溶液を使用して、選択的に蝕刻して除去する工程を
含む請求項６記載のモストランジスタの製造方法。 - 【請求項１０】 前記第２シリサイド層の形成は、前記
第１熱処理工程の後に残留する第２高融点金属薄膜を、
ＨＣＬ：Ｈ2 Ｏ2 ＝３：１の比で混合された溶液を使用
して、選択的に蝕刻して除去する工程を含む請求項６記
載のモストランジスタの製造方法。 - 【請求項１１】 前記スペーサを、酸化膜または窒化シ
リコン膜で形成する請求項３記載のモストランジスタの
製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996-23661 | 1996-06-25 | ||
| KR1019960023661A KR100223736B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1065171A true JPH1065171A (ja) | 1998-03-06 |
Family
ID=19463376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16730497A Pending JPH1065171A (ja) | 1996-06-25 | 1997-06-24 | モストランジスタの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1065171A (ja) |
| KR (1) | KR100223736B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334866B1 (ko) * | 1998-12-28 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체소자의트랜지스터형성방법 |
| KR20020083795A (ko) * | 2001-04-30 | 2002-11-04 | 삼성전자 주식회사 | 자기정렬 실리사이드 기술을 사용하는 모스 트랜지스터의제조방법 |
| US6724057B2 (en) | 1999-12-14 | 2004-04-20 | Sanyo Electric Co., Ltd. | Semiconductor device with reduced short circuiting between gate electrode and source/drain region |
| KR100444720B1 (ko) * | 2001-12-20 | 2004-08-16 | 동부전자 주식회사 | 반도체소자의 살리사이드막 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880336B1 (ko) * | 2002-06-29 | 2009-01-28 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
-
1996
- 1996-06-25 KR KR1019960023661A patent/KR100223736B1/ko not_active IP Right Cessation
-
1997
- 1997-06-24 JP JP16730497A patent/JPH1065171A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100334866B1 (ko) * | 1998-12-28 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체소자의트랜지스터형성방법 |
| US6724057B2 (en) | 1999-12-14 | 2004-04-20 | Sanyo Electric Co., Ltd. | Semiconductor device with reduced short circuiting between gate electrode and source/drain region |
| KR20020083795A (ko) * | 2001-04-30 | 2002-11-04 | 삼성전자 주식회사 | 자기정렬 실리사이드 기술을 사용하는 모스 트랜지스터의제조방법 |
| KR100444720B1 (ko) * | 2001-12-20 | 2004-08-16 | 동부전자 주식회사 | 반도체소자의 살리사이드막 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100223736B1 (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190757B1 (ko) | 모스 전계 효과 트랜지스터 형성방법 | |
| JPH10173177A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPH08148561A (ja) | 半導体装置とその製造方法 | |
| JPH11111981A (ja) | 半導体デバイス及びその製造方法 | |
| US5924001A (en) | Ion implantation for preventing polycide void | |
| JPH10144921A (ja) | 半導体素子の構造及び製造方法 | |
| JPH04223341A (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| JPH1065171A (ja) | モストランジスタの製造方法 | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| US6040238A (en) | Thermal annealing for preventing polycide void | |
| US20020028558A1 (en) | Method for forming gate electrode of MOS type transistor | |
| JPH10335645A (ja) | シリサイドを利用したスイッチング素子及びその製造方法 | |
| JP2008078356A (ja) | 半導体装置およびその製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| US6221725B1 (en) | Method of fabricating silicide layer on gate electrode | |
| JP2001015754A (ja) | 半導体素子の電導性ライン形成方法 | |
| JPH09116150A (ja) | Ｇｏｌｄ構造を持つ半導体装置及びその製造方法 | |
| JPH05190566A (ja) | 半導体装置の製造方法 | |
| KR100418571B1 (ko) | 저농도 도핑 드레인 구조의 모스 트랜지스터 제조방법 | |
| JPH07106559A (ja) | 半導体装置の製造方法 | |
| JPH0621089A (ja) | 半導体装置とその製造方法 | |
| JPH10125623A (ja) | 半導体装置の製造方法 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JP3030569B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| KR100226748B1 (ko) | 반도체 소자의 접합 제조방법 |