JP4164615B2 - ホ−ル素子を備えた電流検出装置 - Google Patents
ホ−ル素子を備えた電流検出装置 Download PDFInfo
- Publication number
- JP4164615B2 JP4164615B2 JP36117899A JP36117899A JP4164615B2 JP 4164615 B2 JP4164615 B2 JP 4164615B2 JP 36117899 A JP36117899 A JP 36117899A JP 36117899 A JP36117899 A JP 36117899A JP 4164615 B2 JP4164615 B2 JP 4164615B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- edge
- support plate
- current
- current path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する分野】
本発明は、ホ−ル素子を備えた電流検出装置に関する。
【０００２】
【従来の技術】
ホ−ル素子は、ここに印加される磁界に正比例した電圧即ちホ−ル電圧を発生する。従って、ホ−ル素子を電流通路に沿って配置すると、電流通路を流れる電流に比例して発生する磁界がホ−ル素子に作用し、ホ−ル素子から電流に比例した電圧を得ることができる。電流通路の電流の検出感度を高めるためには、電流通路をホ−ル素子に出来る限り接近させた方が良い。この目的のために、本件出願人はＰＣＴ／ＪＰ９９／０５４０８において、ホ−ル素子を含む半導体基体の上面に絶縁膜を介して被検出電流が流れる導体層を設けた半導体装置を提案した。
【０００３】
【発明が解決しようとする課題】
ところで、上記構造の半導体装置において、導体層に１０Ａ程度の電流を流すことはできるが、これよりも大きな電流（例えば１００Ａ程度）を流すことは困難である。
【０００４】
そこで、本発明の目的は、比較的大きな電流を検出することができるホ−ル素子を備えた電流検出装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、電気回路の電流を検出するための装置であって、ホ−ル素子と、このホ−ル素子を支持する金属製の支持板と、被検出電流を流すための第1及び第2の端子とを備え、前記支持板は所定の電流通路を形成するための溝を有しており、前記第1の端子は前記電流通路の一方の端に接続されており、前記第2の端子は前記電流通路の他方の端に接続されており、前記ホ−ル素子の主動作領域が前記電流通路に沿うように前記ホ−ル素子が前記支持板上に配置されており、前記支持板は、平面的に見て互いに対向する第 1 及び第 2 の縁と前記第 1 及び第 2 の縁に対して直角な方向に延びて互いに対向している第 3 及び第 4 の縁を有し、前記第 1 及び第 2 の端子は前記第 1 の縁からそれぞれ導出され、前記支持板の前記溝は平面的に見て前記電流通路がＵ字状となるように前記第 1 の縁の前記第 1 及び第 2 の端子の間から切り込まれていることを特徴とする電流検出装置に係わるものである。
【０００６】
なお、請求項２に示すように、溝は平面的に見てＪ字状であり、ホ−ル素子の主動作領域がＪ字状溝の外側の縁よりも内側に配置されていることが望ましい。これにより、ホ−ル素子の３方向に沿って電流通路を配置し、磁束を主動作領域に効果的に与えることができる。
また、請求項３に示すように、支持板の第１の縁から互いに平行に延びる第１及び第２の溝を形成し、これ等の外側の縁よりも内側にホ−ル素子の主動作領域を配置することが望ましい。これにより、Ｊ字形溝を同一の効果で得ることができる。
また、請求項４に示すように、溝を直線的に延びる１つの溝とし、この溝の内側に主動作領域を配置することができる。
また、請求項５に示すように、第１の端子を支持板の第２の縁から導出し、第２の端子を支持板の第１の縁から導出し、第１の縁から切り込まれた第１の溝と、第２の縁から切り込まれた第２の溝とを設けることができる。これにより、第１及び第２の端子を互いに対向する第１及び第２の縁に配置することが可能になる。
また、請求項６に示すように、請求項５の第１の溝の代わりに、2本の平行に延びる溝を形成し、請求項５と同一の効果を得ることができる。
また、請求項７に示すように、第2、第3及び第4の縁の少なくとも1つに支持板の内部に延びる補助溝を設け、電流通路の形成を助けること及び放熱性を向上させることが望ましい。
また、請求項８に示すように、第2、第3及び第4の縁の全てに補助溝を形成し、請求項８と同様な効果を得ることが望ましい。
また、請求項９に示すように絶縁層を設け、支持板とホ−ル素子を電気的に分離することが望ましい。
また、請求項1 ０に示すように、例えば銅層から成るシ−ルド層を設け、外来ノイズを防ぐことが望ましい。
また、請求項1 １に示すように、ホ−ル素子を外部回路に接続するためのリ−ド端子を支持板と同一の材料で形成し、両者のコストの低減を図ることが望ましい。
また、請求項1 ２に示すように、例えば樹脂から成る絶縁性層外囲体を設け、各部の一体化及び保護を達成することが望ましい。
また、請求項１３に示すように、増幅器をホ−ル素子に一体に形成し、小型化及び低コスト化を図ることができる。
また、請求項１４〜１６に示すように、電流検出の感度を高めるために第１及び第２のホ−ル素子を設けることができる。
【０００７】
【発明の効果】
各請求項の発明によれば次の効果が得られる。
（１） 金属製支持板に被検出電流のための通路を形成するので、電流通路の許容電流容量を大きくすることができる。
（２） ホ−ル素子を支持する支持板に溝を設け、支持板に電流通路を形成し、この電流通路に沿うようにホ−ル素子の主動作流域を配置するので、ホ−ル素子に接近した電流通路を容易に得ることができる。
なお、請求項１４〜１６の発明によれば上記（１）（２）の他に電流検出の感度向上効果が得られる。
また、請求項１６の発明によればノイズ除去効果が得られる。
【０００８】
【実施形態及び実施例】
次に、図１〜図２０を参照して本発明の実施形態及び実施例を説明する。
【０００９】
【第１の実施例】
図１〜図９に示す第１の実施例の電流検出装置は、大別して、ホール素子１と、金属製支持板２と、第１及び第２の端子３、４と、外部リード端子５、６、７、８と、絶縁板９と、シールド層１０と、樹脂封止体１１とを備えている。
【００１０】
ホール素子１は、図３及び図９に示すように平面的見て即ちホ−ル素子1の主面及び支持板２の主面に対して垂直な方向から見て四角形であって、例えばアルミニウム層から成る第１、第２、第３及び第４の電極１２、１３、１４、１５を有している。ホール素子１を使用する時には、第１及び第２の電極１２、１３に周知の制御電流供給回路１６が接続される。第３及び第４の電極１４、１５には増幅器１７が接続される。第１、第２、第３及び第４の電極１２、１３、１４、１５は、図７及び図８に示すシリコンから成る半導体基体１８の第１、第２、第３及び第４の半導体領域１９、２０、２１、２２にそれぞれ接続されている。
【００１１】
半導体基体１８は、平面的に見て四角形であり、ｎ型の第１、第２、第３及び第４の導体領域１９、２０、２１、２２の他に、第５、第６，第７及び第８の半導体領域２３、２４、２５、２６を有する。第５の半導体領域２３はｎ型導電型を有し、半導体基体１８の大部分を占めるｐ型の第８の半導体領域２６の中に島状に形成され、図８に示すように平面的に見て十字状のパターンを有する。第１及び第２の半導体領域１９、２０は第５の半導体領域２３の不純物濃度よりも高い不純物濃度を有するｎ＋型半導体領域であって、図８に示すようにＹ軸方向において互いに離間して対向配置され且つ第５の半導体領域２３の中に島状に形成されている。この第１及び第２の半導体領域１９、２０には第１及び第２の電極１２、１３がオーミック接触している。第１及び第２の電極１２、１３に制御電流供給回路１６を接続すると、第５の半導体領域２３に第１の半導体領域１９から第２の半導体領域２０に向って周知の制御電流Ｉc が流れる。従って、第１及び第２の半導体領域１９、２０を制御電流供給用半導体領域と呼ぶこともできる。
【００１２】
第３及び第４の半導体領域２１、２２は、第５の半導体領域２３のｎ型不純物濃度よりも高い不純物濃度を有するｎ＋型半導体領域であって、第５の半導体領域２３のＹ軸方向の中央部分の両端の近くに配置されている。この第３及び第４の半導体領域２１、２２の一部は第５の半導体領域２３に隣接し、残部はｐ型半導体から成る第６及び第７の半導体領域２４、２５に隣接している。Ｘ軸方向において互いに対向している第３及び第４の半導体領域２１、２２には第３及び第４の電極１４、１５がオーミック接触している。従って、第３及び第４の半導体領域２１、２２をホール電圧検出用半導体領域と呼ぶこともできる。ｐ型の第６及び第７の半導体領域２４、２５はｎ＋型の第３及び第４の半導体領域２１、２２の第５の半導体領域２３に対する接触面積を制限するものである。
【００１３】
第１及び第２の半導体領域１９、２０間に制御電流Ｉc が流れ、この制御電流Ｉc に対して直交するように磁界を印加すると、第３及び第４の半導体領域２１、２２間に周知のホ−ル効果の原理に従ってホール電圧が得られる。従って、ホール素子１のホール電圧を発生させるための主動作領域は、第５の半導体領域２３における第１及び第２の半導体領域１９、２０の相互間及び第３及び第４の半導体領域２１、２２の相互間である。しかし、概略的には第５の半導体領域２３の全体をホール素子の主動作領域と呼ぶことができる。
【００１４】
半導体基体１８の一方の主面には例えばシリコン酸化膜から成る絶縁膜２７が設けられ、他方の主面には例えばアルミニウムから成る非磁性体金属層２８が設けられている。第１、第２、第３及び第４の電極１２、１３、１４、１５は絶縁膜２７の上に設けられ、この絶縁膜２７の開口を通して第１、第２、第３及び第４の半導体領域１９、２０、２１、２２に接続されている。
【００１５】
支持板２は、図５から明らかなように、この主面に垂直な方向から見て即ち平面的に見て全体的に四角形のパターンに形成されており、互いに対向する第１及び第２の縁２９、３０と、第１及び第２の縁２９、３０に対して直角に延び且つ互いに対向している第３及び第４の縁３１、３２を有している。第１及び第２の端子３、４は支持板２の第１の縁２９に連結され、第１の縁２９から直角に延びるように導出されている。なお、支持板２と第１及び第２の端子３、４とホール素子用の第１〜第４の外部リード端子５〜８とは図６に示すリードフレーム３３に基づいて形成されており、同一厚み且つ同一の材料の例えば銅板にニッケルメッキした金属板から成る。リードフレーム３３は第１及び第２の端子３、４を相互に連結する第１の帯状連結部３４と、複数の外部リード端子５〜８を相互に連結する第２の帯状連結部３５と、第１及び第２の帯状連結部３４、３５を相互に連結する複数の第３の帯状連結部３６とを有する。第１及び第２の端子３、４及び第１〜第４の外部リード端子は樹脂封止体１１が形成された後に図６の鎖線の位置で切断される。
なお、図６には１個のホ−ル素子のための支持板２、端子３、4、６〜９が示されているが、実際には1つのリ−ドフレ−ム３３の多数のホ−ル素子のための支持板及び端子が設けられている。
【００１６】
支持板２は、ホール素子１の機械的支持と、放熱体と、電流通路との機能を得るために半導体基体１８とほぼ同一の０．５〜１．０ｍｍ程度の厚さを有し且つ平面的に見て半導体基体１８よりも少し大きな四角形に形成されている。従って、支持板２の上に絶縁膜９を介してホール素子１を配置した時に図１に示すように支持板２の第１〜第４の縁２９〜３２はホール素子１及び絶縁板９の周縁から少し突出する。支持板２に被測定電流即ち被検出電流を流すためのＵ字状電流通路３４を形成するために第１の縁２９の第１及び第２の端子３、４の相互間から切り込まれたＪ字状溝３５が支持板２に形成されている。Ｊ字状溝３５は支持板２のほぼ中央に形成され、第１の縁２９から第２の縁３０に向って延びている第１の部分３５ａとこの第１の部分３５ａに対して平行に延び且つ第１の部分３５ａよりも短い第２の部分３５ｂと第１及び第２の部分３５ａ、３５ｂを結ぶ第３の部分３５ｃとから成る。また、支持板２には電流通路３４の外周方向への広がりを制限するために支持板２の内部に向って延びる第１、第２、第３、第４、第５、第６及び第７の補助溝３６、３７、３８、３９、４０、４１、４２が形成されている。第１の補助溝３６は第２の縁３０から第１の縁２９に向って切り込まれている。第２の補助溝３７は第２及び第３の縁３０、３１の境界の角部から支持板２の中央部に向って切り込まれている。第３及び第４の補助溝３８、３９は第３の縁３１から第４の縁３２の方向に延びるように切り込まれている。第５の補助溝４０は第２及び第４の縁３０、３２の境界の角部から支持板２の中央部に向うように切り込まれている。第６及び第７の補助溝４１、４２は第４の縁３２から第３の縁３１に向うように切り込まれている。支持板２における第１〜第７の補助溝３６〜４２の先端を結ぶ破線とＪ字状溝３５との間が略Ｕ字状電流通路３４となる。外部の電気回路に接続するための第１及び第２の端子３、４は支持板２の電流通路３４の一方の端と他方の端に接続されているので、被検出電流Ｉｓ は第１の端子３と電流通路３４と第２の端子４の経路又はこれと逆向きの経路で流れる。
【００１７】
Ｊ字状溝３５は、図８で破線で示すようにホール素子１の主動作領域である第５の半導体領域２３を包囲するようなパターンを有する。即ち、Ｊ字状溝３５の外側の縁の内側に第５の半導体領域２３が収まるように溝３５が形成されている。更に詳細には、溝３５の第１及び第２の部分３５ａ、３５ｂの外側の縁の相互間隔は第５の半導体領域２３のＸ軸方向の最大幅と同一又はこれよりも少し大きく設定され、また、第２及び第３の部分３５ｂ、３５ｃの合計のＹ軸方向の長さが第５の半導体領域２３のＹ軸方向の最大の長さにほぼ一致するように設定されている。
なお、Ｊ字状溝３５の大きさを、第１及び第２の半導体領域１９、２０の相互間領域と第３及び第４の半導体領域２１、２２の相互間領域とから成る真のホール素子主動作領域がこのＪ字状溝３５の外側の縁よりも内側になるように変形することができる。
支持板２のＪ字状溝３５に囲まれた中央部分４３は支持板２の電流通路３４に連結されている。従って、この中央部分４３も支持機能及び放熱機能を有する。支持板２において、電流通路３４よりも外側の複数のフイン部分４４は、電流通路としては機能せず、放熱板及び支持板として機能する。
【００１８】
絶縁板９は平面形状がホール素子１よりも少し大きい四角形の例えばセラミック板であって、ホール素子１を支持板２から絶縁する機能の他に、シールド層１０及びホール素子１を機械的に支持する機能を有する。絶縁板９の上面にはＣｕから成るシールド層１０が形成され、このシールド層１０の上に半田から成る非磁性体の接合材層４５によってホール素子１の下面の導体層２８が固着されている。また、絶縁板９の下面は支持板２に絶縁性接着層４６によって固着されている。銅から成るシールド層１０は外部電界を遮蔽してホール素子１を保護する。なお、シ−ルド層１０はワイヤ１０ａによって制御電流供給端子６に接続されている。制御電流供給端子６はグランドに接続されているので、シ−ルド層１０もグランドに接続される。勿論、独立にグランド端子を設け、ここにシ−ルド層１０を接続すること、又はグランド側となる第４の電極１５に接続することもできる。
【００１９】
ホール素子１の第１、第２、第３及び第４の電極１２、１３、１４、１５は、図１に示すように第１、第２、第３及び第４の外部リード端子５、６、７、８にそれぞれの金属ワイヤ４７、４８、４９、５０によって接続されている。
【００２０】
外囲体としての樹脂封止体１１は、ホール素子１と支持板２と第１及び第２の端子３、４の一部と第１〜第４のホール素子用外部リード端子５〜８のそれぞれの一部と絶縁板９とシールド層１０とワイヤ４７〜５０、１０ａを被覆するように形成されている。
【００２１】
図１の電流検出装置によって電流を検出する時には、被検出電流が流れている電気回路に第１及び第２の端子３、４を接続し、例えば第１の端子３、支持板２のＵ字状電流通路３４及び第２の端子４の経路に電流Ｉｓ を流す。電流経路３４は平面的に見てホール素子１の主動作領域となる第５の半導体領域２３の３方向に近接しているので、電流通路３４の電流Ｉsが流れると、アンペアの右ネジの法則に従って図７で破線で示す向きの磁界Ｈが発生する。この磁界Ｈの向きは第５の半導体領域２３の制御電流Ｉc の向きに垂直であるので、第３及び第４の半導体領域２１、２２間即ち第３及び第４の電極１４、１５間にホール電圧が発生する。このホール電圧は磁界Ｈに比例し、磁界Ｈは被検出電流Ｉｓに比例するので、ホール電圧によって被検出電流Ｉｓ を検出することができる。
【００２２】
本実施例の電流検出装置は次の利点を有する。
（１） ホール素子１を支持する支持板２に電流通路３４を形成したので、ホール素子１に接近させて例えば１００Ａのような大電流を流すことが可能になり、大電流の検出を高精度に行うことができる。
（２） 支持板２にＪ字状溝３５を設け、この溝３５の外周側にＵ字状の電流通路３４を形成し、このＵ字状電流通路３４の中にホール素子１の主動作領域となる第５の半導体領域２３を配置したので、第５の半導体領域２３に対して作用する磁束の数が多くなり、電流Ｉｓの検出感度が高くなる。
（３） 支持板２に第１〜第７の補助溝３６〜４２を設けて電流通路３４を狭めているので、電流が集中的に流れ、ホール素子１に対して有効に作用する磁束を増大させることができる。
（４） 支持板２の電流通路３４の外周側に多数のフイン部分４４を有するので、放熱性が向上し、良好に大電流の検出を行うことができる。
（５） Ｊ字状溝３５の中に残存している部分４３が放熱機能及び支持機能を有するので、これ等の機能を更に高めることができる。
（６） 支持板２の４つの縁２９〜３２はホール素子１の外周縁よりも外側に延びているので、ホール素子１を高い安定性を有して支持することができる。
（７） 樹脂封止体１１でホール素子１、支持板２、第１及び第２の端子３、４、外部リード端子６〜８、及びワイヤ４７〜５０、１０ａを被覆しているので、これ等の一体化及び保護を良好に達成できる。
（８） 絶縁板９を設けたので、ホール素子１と支持板２の電気的分離を良好に達成することができる。
（９） シールド層１０を設けたので、外部の不要電界又は電磁界に基づくノイズを除去することができる。
（10） 支持板２、第１及び第２の端子３、４，第１〜第４のホール素子用外部リード端子５〜８をリードフレーム３３に基づいて形成するので、電流検出装置の製造が容易になり、このコストの低減を図ることができる。
【００２３】
【第２の実施例】
次に、図１０を参照して第２の実施例の電流検出装置を説明する。但し、図１０及び後述する図１１〜図２０において図１〜図９と共通する部分には同一の符号を付してその説明を省略する。
また、図１０〜図２０の説明において、図１〜図９も参照する。
【００２４】
第２の実施例の電流検出装置は、図５の支持板２を図１０の支持板２ａに変形した他は、第１の実施例の電流検出装置と同一に構成されている。図１０の支持板２ａは、図５の支持板２のＪ字状溝３５の代りに第１及び第２の溝５１、５２を設けた他は図５の支持板２と同一に形成したものである。図１０の第１及び第２の溝５１、５２は、支持板２ａの第１の縁２９の第１及び第２の端子３、４の間から第２の縁３０に向って直線的に延びている。第１及び第２の溝５１、５２の長さは、図５のＪ字状溝３５の最大の長さとほぼ同一である。第１の溝５１の左側の縁と第２の溝５２の右側の縁との間隔は、図８に示した第５の半導体領域２３のＸ軸方向の幅にほぼ一致するように設定されている。従って、ホール素子１の主動作領域が平面的に見て第１及び第２の溝５１、５２の外側の縁の間に収まる。第１及び第２の溝５１、５２の間に舌状に残存している部分４３ａは電流Ｉs の通路の働きは有さず、放熱体及び支持体としての働きを有する。図１０の支持板２ａの電流通路３４ａは、第１及び第２の溝５１、５２の外側に隣接するＵ字状領域から成る。
【００２５】
図１０の支持板２ａを使用して第１の実施例と同様に電流検出装置を構成すると、第１の実施例と同一の効果を得ることができる。
【００２６】
【第３の実施例】
図１１に示す第３の実施例の支持板２ｂは、図５の支持板２のＪ字状溝３５の代りに幅の広い直線状溝５３を設けた他は図５と同一に形成したものである。直線状溝５３は支持板２ｂの第１の縁２９から第２の縁３０に向って延びている。溝５３のＸ軸方向の幅は図８の第５の半導体領域２３のＸ軸方向の幅にほぼ一致し、且つ半導体基体１８のＸ軸方向の幅よりも狭くなるように設定されている。また、溝５３のＹ軸方向の長さは第５の半導体領域２３のＹ軸方向の長さ以上に設定されている。
【００２７】
図１１の支持板２ｂにおいては、溝５３に隣接してＵ字状に電流通路３４ｂが形成される。従って、図１１の支持板２ｂを使用して第１の実施例と同様に電流検出装置を構成すると、第１の実施例の（５）の効果即ち部分４３の効果を除いて第１の実施例と同一の効果を得ることができる。
【００２８】
【第４の実施例】
図１２に示す第４の実施例の支持板２ｃ及び第１及び第２の端子３、４は、第１の溝としてのＪ字状溝３５の他に第２の溝５４を設け、第１の端子３を第２の縁３０から導出し、図５の第２、第３及び第４の補助溝３７、３８、３９を省いた他は図５と同一に形成したものである。図１２の第２の溝５４は第３の縁３１とＪ字状の第１の溝３５との間に入り込むように支持板２の第２の縁３０から第１の縁２９に向って直線状に延びている。第１の端子３は第２の縁３０における第３の縁３１と第２の溝５４との間に接続されている。従って、支持板２ｃの第２の溝５４と第３の縁３１との間の部分５５も電流通路として機能する。なお、図１２では補助溝３７、３８、３９が省かれている。
【００２９】
図１２の電流検出装置は、第１の実施例と同一の効果を有する他に、第１及び第２の端子３、４を互いに反対方向に導出できるという効果を有する。
【００３０】
【第５の実施例】
図１３に示す第５の実施例の電流検出装置の支持板２ｄは、図１２のＪ字状の溝３５の代りに、図１０の支持板２ａと同一の第１及び第２の溝５１、５２を設け、この他は第４の実施例と同一に構成したものである。この第１及び第２の溝５１、５２の間には図１０と同様にホール素子１の第５の半導体領域２３が配置される。
【００３１】
図１３では、第１、第２及び第３の溝５１、５２、５４によってＳ字状に屈曲した電流通路３４ｄが形成される。従って、第５の実施例は第４の実施例と同一の効果を有する。
【００３２】
【第６の実施例】
図１４の第６の実施例は、絶縁板９に延長部分９ａを設けた他は図１〜図９の第１の実施例を同一に構成したものである。延長部分９ａは支持板２と４本の外部リード端子５〜８との間に入り込んでいる。
【００３３】
第６の実施例は第１の実施例と同一の効果を有する他に、支持板２と第１〜第４の外部リード端子５〜８との間の電気的絶縁性が向上するという効果を有する。
【００３４】
【第７の実施例】
図１５に示す第７の実施例は、図１〜図９の第１の実施例から絶縁板９とシールド層１０を省き、この他は第１の実施例と同一に構成したものである。この様に絶縁板９を省いても支持板２がホール素子１の機械的支持を達成しているので、問題が発生しない。また、シールド層１０を省いても、半導体基体１８がシリコンの場合には、比較的導電性の高いシリコンが外来ノイズを阻止する機能を有するので、耐ノイズ性の低下はさほどない。従って、外来ノイズの影響の少ない場所には、第７の実施例の電流検出器を使用することができる。なお、第７の実施例は第１の実施例の（１）〜（７）及び（１０）と同一の効果を得ることができる。
【００３５】
【第８の実施例】
図１６は第８の実施例の電流検出装置に使用するための半導体基体１８ａを概略的に示す。図１６の半導体基体１８ａには、ホール素子６１と増幅器６２とが設けられている。ホール素子６１は第１の実施例のホール素子１と同様に形成されている。増幅器６２は図９の増幅器１７と同一の機能を有するものである。第８の実施例の電流検出装置は、増幅器６２をホール素子６１と同一の半導体基体１８ａに設けた他は、第１の実施例と同一に構成されているので、第１の実施例と同一の効果を有すると共に、増幅器６２のコストの低減効果も有する。
【００３６】
【第９の実施例】
図１７〜図２０に示す第９の実施例の電流検出装置は、図１８及び図２０に概略的に示すように第１及び第２のホール素子１、１′の組合せによって電流を検出するように構成されている。なお、第１及び第２のホール素子１、１′は同一構造であるので、互いに共通する部分には同一の符号を付し、第２のホール素子１′の各部の符号にダッシュを付して両者を区別する。
【００３７】
図１７に示す支持板２ｅは、第１及び第２のホール素子１、１′の主動作領域である第５の半導体領域２３、２３′に隣接する電流通路３４ｅを有する。電流通路３４ｅは、支持板２ｅに形成された第１及び第２のＪ字状溝３５、３５′と第１、第２、第３、第４、第５、第６、第７及び第８の補助溝３６、４０、４１、４２、３６′、４０′、４１′、４２′とで構成されている。図１７の右半分の第１のＪ字状溝３５、第１〜第４の補助溝３６、４０、４１、４２及び第２の端子４は、図５で同一符号で示すものと同一に形成されている。第２のＪ字状溝３５′は、支持板２ｅの第２の縁３０から切り込まれている。第５の補助溝３６′は、第１の縁２９から切り込まれている。第６の補助溝４０′は第１及び第２の縁２９、３１の境界から切り込まれている。第７及び第８の補助溝４１′、４２′は第３の縁３１から切り込まれている。第１の端子は第２の縁３０に連結されている。第２のＪ字状溝３５′のパターン及び寸法は第１のＪ字状溝３５と同一である。
更に詳しく説明すると、電流通路３４ｅは、第３の縁３１と前記第２の溝３５´との間の第１の部分８１と、第２の溝３５´と第１の縁２９との間の第２の部分８２と、第１の溝３５と第２の溝３５´の相互間の第３の部分８３と、第１の溝３５と第２の縁３０との間の第４の部分８４と、第１の溝３５と第４の縁３２との間の第５の部分８５とを有する。
第１のホ−ル素子１の主動作領域としての第５の半導体領域２３は電流通路３４ｅの第３の部分８３と第５の部分８５との間に配置され、第２のホ−ル素子１１の主動作領域としての半導体領域２３´は電流通路３４ｅの第１の部分８１と第３の部分８３との間に配置されている。
【００３８】
支持板２ｅの電流通路３４ｅに流れる電流Ｉs に基づいて生じる磁界Ｈの向きは第１及び第２のホール素子１、１′に対して図１９で破線で示すように互いに逆になる。第１及び第２のホール素子１、１′に周知の制御電流Ｉc を流すために第１のホール素子１の第１及び第２の電極１２、１３と第２のホール素子１′の第１及び第２の電極１２′、１３′とが図２０の周知の制御電流供給回路１６ａに接続されている。第１及び第２のホール素子１、１′の出力電圧を合成して被検出電流Ｉs に対応する電圧を得るための出力回路１７ａは、第１、第２及び第３の差動増幅器７１、７２、７３から成る。第１の差動増幅器７１の正入力端子は第１のホール素子１の第３の電極１４に接続され、この負入力端子は第１のホール素子１の第４の電極１５に接続されている。第２の差動増幅器７２の正入力端子は第２のホール素子１′の第３の電極１４′に接続され、この負入力端子は第２のホール素子１′の第４の電極１５′に接続されている。従って、第１の差動増幅器７１から得られる第１のホール電圧Ｖh1と第２の差動増幅器７２から得られる第２のホール電圧−Ｖh2は互いに逆の極性を有する。第３の差動増幅器７３の正入力端子は第１の差動増幅器７１に接続され、この負入力端子は第２の差動増幅器７２に接続されている。従って、第３の差動増幅器７３からはＶh1−（−Ｖh2）＝Ｖh1＋Ｖh2の出力が得られる。即ち、演算手段としての第３の差動増幅器７３からは、第１の差動増幅器７１の出力Ｖh1の絶対値と第２の差動増幅器７２の出力−Ｖh2の絶対値との和が得られる。
なお、第２の差動増幅器７２の出力段に反転回路を設け、第３の差動増幅器７３の代りに加算器を設けることによってＶh1＋Ｖh2を示す出力を得ることもできる。
【００３９】
第１及び第２のホール素子１、１′は、図１９に示すように共通の半導体基体１８ｂに形成されている。勿論、第１及び第２のホール素子１、１′を個別の半導体基体に形成することもできる。半導体基体１８ｂは図７と同様にシールド層４５と絶縁板９とを介して支持板３４ｅに固着されている。
【００４０】
第９の実施例は第１の実施例と同一の効果を有する他に次の効果も有する。
（１） 第１及び第２のホール素子１、１′の出力の絶対値の加算値が得られるので、電流検出感度が大きくなる。
（２） 電流通路３４ｅの中間部分を第１及び第２のホール素子１、１′で共用しているので、スペースの増大が抑えられている。
（３） 第１及び第２のホール素子１、１′を並置し、この合成出力を得る構成であり、且つ第１及び第２のホール素子１、１′に対する磁界Ｈの方向が逆になるので、不要な外部磁界（ノイズ）が第１及び第２のホール素子１、１′に加わった場合にこれ等の相殺が生じ、外部磁界の影響の少ない電流検出を行うことができる。即ち不要外部磁界に基づくホール電圧をＶ0 とすると、第１の差動増幅器７１の出力はＶh1＋Ｖ0 、第２の差動増幅器７２の出力は−Ｖh2＋Ｖ0 となり、第３の差動増幅器７３の出力はＶh1＋Ｖ0 −（−Ｖh2＋Ｖ0 ）＝Ｖh1＋Ｖh2となり、不要外部磁界の影響の少ない出力を得ることができ、電流Ｉs の検出精度が向上する。
【００４１】
【変形例】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図１２のＪ字状溝３５の代りに、図１１の幅の広い溝５３を設けることができる。
（２） 図１７の溝３５、３５′の代りに、図１０に示す第１及び第２の溝５１、５２に相当するもの、又は図１２の溝５３に相当するものを設けることができる。
（３） 各実施例において、半導体基体１８〜１８ｂの支持板２〜２ｅと反対側の主面上に磁性体から成る集磁板を配置することができる。
（４） 電流通路３４に電気回路の検出又は測定すべき電流の全部を流さずに、分流回路の一部を流すことができる。
（５） 半導体基体１８、１８ａ，１８ｂをシリコン以外の３−５族
化合物半導体等の別の半導体で形成することができる。３−５族化合物半導体の場合は外部磁界や誘導ノイズの影響を受け易いので、シ−ルド層１０の価値がより高くなる。
（６） 第２〜第６の実施例、第８及び第９の実施例においても、図１５と同様に絶縁板９とシ−ルド層１０とのいずれか一方又は両方を省くことができる。
【図面の簡単な説明】
【図１】第１の実施例の電流検出装置を樹脂封止体を省いて示す平面図である。
【図２】図１の第１の実施例の電流検出装置をＡ−Ａ線に相当する部分で示す断面図である。
【図３】図１のホール素子を示す平面図である。
【図４】図１のシールド層を有する絶縁板を示す平面図である。
【図５】図１の支持板、第１及び第２の端子、及び第１〜第４の外部リード端子を示す平面図である。
【図６】図１の電流検出装置のためのリードフレームの一部を示す平面図である。
【図７】図１のＢ−Ｂ線の一部を拡大して示す断面図である。
【図８】図１のホール素子の半導体基体を拡大して示す平面図である。
【図９】制御電流供給回路と増幅器を伴なって図１のホール素子を示す拡大平面図である。
【図１０】第２の実施例の支持板及び第１及び第２の端子を示す平面図である。
【図１１】第３の実施例の支持板及び第１及び第２の端子を示す平面図である。
【図１２】第４の実施例の支持板、第１及び第２の端子、及び第１〜第４の外部リード端子を示す平面図である。
【図１３】第５の実施例の支持板、第１及び第２の端子、及び第１〜第４の外部リード端子を示す平面図である。
【図１４】第６の実施例の電流検出装置を図２と同一の部分で示す断面図である。
【図１５】第７の実施例の電流検出装置を図２と同一の部分で示す断面図である。
【図１６】第７の実施例の電流検出装置の半導体基体を概略的に示す平面図である。
【図１７】第８の実施例の電流検出装置の支持板、第１及び第２の端子、及び第１〜第４の外部リード端子を示す平面図である。
【図１８】第９の実施例の半導体基体を概略的に示す平面図である。
【図１９】第９の実施例の電流検出装置の図１８のＣ−Ｃ線に相当する部分の拡大断面図である。
【図２０】第９の実施例の電流検出装置を示す電気回路図である。
【符号の説明】
１ ホール素子
２ 支持板
３、４ 第１及び第２の端子
５、６、７、８ 外部リード端子
９ 絶縁板
１０ シールド層
１１ 樹脂封止体
１２ 第１の電極
１３ 第２の電極
１４ 第３の電極
１５ 第４の電極
１８ 半導体基体
３４ 電流通路
３５ Ｊ字状溝
３６〜４２ 補助溝
【発明の属する分野】
本発明は、ホ−ル素子を備えた電流検出装置に関する。
【０００２】
【従来の技術】
ホ−ル素子は、ここに印加される磁界に正比例した電圧即ちホ−ル電圧を発生する。従って、ホ−ル素子を電流通路に沿って配置すると、電流通路を流れる電流に比例して発生する磁界がホ−ル素子に作用し、ホ−ル素子から電流に比例した電圧を得ることができる。電流通路の電流の検出感度を高めるためには、電流通路をホ−ル素子に出来る限り接近させた方が良い。この目的のために、本件出願人はＰＣＴ／ＪＰ９９／０５４０８において、ホ−ル素子を含む半導体基体の上面に絶縁膜を介して被検出電流が流れる導体層を設けた半導体装置を提案した。
【０００３】
【発明が解決しようとする課題】
ところで、上記構造の半導体装置において、導体層に１０Ａ程度の電流を流すことはできるが、これよりも大きな電流（例えば１００Ａ程度）を流すことは困難である。
【０００４】
そこで、本発明の目的は、比較的大きな電流を検出することができるホ−ル素子を備えた電流検出装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、電気回路の電流を検出するための装置であって、ホ−ル素子と、このホ−ル素子を支持する金属製の支持板と、被検出電流を流すための第1及び第2の端子とを備え、前記支持板は所定の電流通路を形成するための溝を有しており、前記第1の端子は前記電流通路の一方の端に接続されており、前記第2の端子は前記電流通路の他方の端に接続されており、前記ホ−ル素子の主動作領域が前記電流通路に沿うように前記ホ−ル素子が前記支持板上に配置されており、前記支持板は、平面的に見て互いに対向する第 1 及び第 2 の縁と前記第 1 及び第 2 の縁に対して直角な方向に延びて互いに対向している第 3 及び第 4 の縁を有し、前記第 1 及び第 2 の端子は前記第 1 の縁からそれぞれ導出され、前記支持板の前記溝は平面的に見て前記電流通路がＵ字状となるように前記第 1 の縁の前記第 1 及び第 2 の端子の間から切り込まれていることを特徴とする電流検出装置に係わるものである。
【０００６】
なお、請求項２に示すように、溝は平面的に見てＪ字状であり、ホ−ル素子の主動作領域がＪ字状溝の外側の縁よりも内側に配置されていることが望ましい。これにより、ホ−ル素子の３方向に沿って電流通路を配置し、磁束を主動作領域に効果的に与えることができる。
また、請求項３に示すように、支持板の第１の縁から互いに平行に延びる第１及び第２の溝を形成し、これ等の外側の縁よりも内側にホ−ル素子の主動作領域を配置することが望ましい。これにより、Ｊ字形溝を同一の効果で得ることができる。
また、請求項４に示すように、溝を直線的に延びる１つの溝とし、この溝の内側に主動作領域を配置することができる。
また、請求項５に示すように、第１の端子を支持板の第２の縁から導出し、第２の端子を支持板の第１の縁から導出し、第１の縁から切り込まれた第１の溝と、第２の縁から切り込まれた第２の溝とを設けることができる。これにより、第１及び第２の端子を互いに対向する第１及び第２の縁に配置することが可能になる。
また、請求項６に示すように、請求項５の第１の溝の代わりに、2本の平行に延びる溝を形成し、請求項５と同一の効果を得ることができる。
また、請求項７に示すように、第2、第3及び第4の縁の少なくとも1つに支持板の内部に延びる補助溝を設け、電流通路の形成を助けること及び放熱性を向上させることが望ましい。
また、請求項８に示すように、第2、第3及び第4の縁の全てに補助溝を形成し、請求項８と同様な効果を得ることが望ましい。
また、請求項９に示すように絶縁層を設け、支持板とホ−ル素子を電気的に分離することが望ましい。
また、請求項1 ０に示すように、例えば銅層から成るシ−ルド層を設け、外来ノイズを防ぐことが望ましい。
また、請求項1 １に示すように、ホ−ル素子を外部回路に接続するためのリ−ド端子を支持板と同一の材料で形成し、両者のコストの低減を図ることが望ましい。
また、請求項1 ２に示すように、例えば樹脂から成る絶縁性層外囲体を設け、各部の一体化及び保護を達成することが望ましい。
また、請求項１３に示すように、増幅器をホ−ル素子に一体に形成し、小型化及び低コスト化を図ることができる。
また、請求項１４〜１６に示すように、電流検出の感度を高めるために第１及び第２のホ−ル素子を設けることができる。
【０００７】
【発明の効果】
各請求項の発明によれば次の効果が得られる。
（１） 金属製支持板に被検出電流のための通路を形成するので、電流通路の許容電流容量を大きくすることができる。
（２） ホ−ル素子を支持する支持板に溝を設け、支持板に電流通路を形成し、この電流通路に沿うようにホ−ル素子の主動作流域を配置するので、ホ−ル素子に接近した電流通路を容易に得ることができる。
なお、請求項１４〜１６の発明によれば上記（１）（２）の他に電流検出の感度向上効果が得られる。
また、請求項１６の発明によればノイズ除去効果が得られる。
【０００８】
【実施形態及び実施例】
次に、図１〜図２０を参照して本発明の実施形態及び実施例を説明する。
【０００９】
【第１の実施例】
図１〜図９に示す第１の実施例の電流検出装置は、大別して、ホール素子１と、金属製支持板２と、第１及び第２の端子３、４と、外部リード端子５、６、７、８と、絶縁板９と、シールド層１０と、樹脂封止体１１とを備えている。
【００１０】
ホール素子１は、図３及び図９に示すように平面的見て即ちホ−ル素子1の主面及び支持板２の主面に対して垂直な方向から見て四角形であって、例えばアルミニウム層から成る第１、第２、第３及び第４の電極１２、１３、１４、１５を有している。ホール素子１を使用する時には、第１及び第２の電極１２、１３に周知の制御電流供給回路１６が接続される。第３及び第４の電極１４、１５には増幅器１７が接続される。第１、第２、第３及び第４の電極１２、１３、１４、１５は、図７及び図８に示すシリコンから成る半導体基体１８の第１、第２、第３及び第４の半導体領域１９、２０、２１、２２にそれぞれ接続されている。
【００１１】
半導体基体１８は、平面的に見て四角形であり、ｎ型の第１、第２、第３及び第４の導体領域１９、２０、２１、２２の他に、第５、第６，第７及び第８の半導体領域２３、２４、２５、２６を有する。第５の半導体領域２３はｎ型導電型を有し、半導体基体１８の大部分を占めるｐ型の第８の半導体領域２６の中に島状に形成され、図８に示すように平面的に見て十字状のパターンを有する。第１及び第２の半導体領域１９、２０は第５の半導体領域２３の不純物濃度よりも高い不純物濃度を有するｎ＋型半導体領域であって、図８に示すようにＹ軸方向において互いに離間して対向配置され且つ第５の半導体領域２３の中に島状に形成されている。この第１及び第２の半導体領域１９、２０には第１及び第２の電極１２、１３がオーミック接触している。第１及び第２の電極１２、１３に制御電流供給回路１６を接続すると、第５の半導体領域２３に第１の半導体領域１９から第２の半導体領域２０に向って周知の制御電流Ｉc が流れる。従って、第１及び第２の半導体領域１９、２０を制御電流供給用半導体領域と呼ぶこともできる。
【００１２】
第３及び第４の半導体領域２１、２２は、第５の半導体領域２３のｎ型不純物濃度よりも高い不純物濃度を有するｎ＋型半導体領域であって、第５の半導体領域２３のＹ軸方向の中央部分の両端の近くに配置されている。この第３及び第４の半導体領域２１、２２の一部は第５の半導体領域２３に隣接し、残部はｐ型半導体から成る第６及び第７の半導体領域２４、２５に隣接している。Ｘ軸方向において互いに対向している第３及び第４の半導体領域２１、２２には第３及び第４の電極１４、１５がオーミック接触している。従って、第３及び第４の半導体領域２１、２２をホール電圧検出用半導体領域と呼ぶこともできる。ｐ型の第６及び第７の半導体領域２４、２５はｎ＋型の第３及び第４の半導体領域２１、２２の第５の半導体領域２３に対する接触面積を制限するものである。
【００１３】
第１及び第２の半導体領域１９、２０間に制御電流Ｉc が流れ、この制御電流Ｉc に対して直交するように磁界を印加すると、第３及び第４の半導体領域２１、２２間に周知のホ−ル効果の原理に従ってホール電圧が得られる。従って、ホール素子１のホール電圧を発生させるための主動作領域は、第５の半導体領域２３における第１及び第２の半導体領域１９、２０の相互間及び第３及び第４の半導体領域２１、２２の相互間である。しかし、概略的には第５の半導体領域２３の全体をホール素子の主動作領域と呼ぶことができる。
【００１４】
半導体基体１８の一方の主面には例えばシリコン酸化膜から成る絶縁膜２７が設けられ、他方の主面には例えばアルミニウムから成る非磁性体金属層２８が設けられている。第１、第２、第３及び第４の電極１２、１３、１４、１５は絶縁膜２７の上に設けられ、この絶縁膜２７の開口を通して第１、第２、第３及び第４の半導体領域１９、２０、２１、２２に接続されている。
【００１５】
支持板２は、図５から明らかなように、この主面に垂直な方向から見て即ち平面的に見て全体的に四角形のパターンに形成されており、互いに対向する第１及び第２の縁２９、３０と、第１及び第２の縁２９、３０に対して直角に延び且つ互いに対向している第３及び第４の縁３１、３２を有している。第１及び第２の端子３、４は支持板２の第１の縁２９に連結され、第１の縁２９から直角に延びるように導出されている。なお、支持板２と第１及び第２の端子３、４とホール素子用の第１〜第４の外部リード端子５〜８とは図６に示すリードフレーム３３に基づいて形成されており、同一厚み且つ同一の材料の例えば銅板にニッケルメッキした金属板から成る。リードフレーム３３は第１及び第２の端子３、４を相互に連結する第１の帯状連結部３４と、複数の外部リード端子５〜８を相互に連結する第２の帯状連結部３５と、第１及び第２の帯状連結部３４、３５を相互に連結する複数の第３の帯状連結部３６とを有する。第１及び第２の端子３、４及び第１〜第４の外部リード端子は樹脂封止体１１が形成された後に図６の鎖線の位置で切断される。
なお、図６には１個のホ−ル素子のための支持板２、端子３、4、６〜９が示されているが、実際には1つのリ−ドフレ−ム３３の多数のホ−ル素子のための支持板及び端子が設けられている。
【００１６】
支持板２は、ホール素子１の機械的支持と、放熱体と、電流通路との機能を得るために半導体基体１８とほぼ同一の０．５〜１．０ｍｍ程度の厚さを有し且つ平面的に見て半導体基体１８よりも少し大きな四角形に形成されている。従って、支持板２の上に絶縁膜９を介してホール素子１を配置した時に図１に示すように支持板２の第１〜第４の縁２９〜３２はホール素子１及び絶縁板９の周縁から少し突出する。支持板２に被測定電流即ち被検出電流を流すためのＵ字状電流通路３４を形成するために第１の縁２９の第１及び第２の端子３、４の相互間から切り込まれたＪ字状溝３５が支持板２に形成されている。Ｊ字状溝３５は支持板２のほぼ中央に形成され、第１の縁２９から第２の縁３０に向って延びている第１の部分３５ａとこの第１の部分３５ａに対して平行に延び且つ第１の部分３５ａよりも短い第２の部分３５ｂと第１及び第２の部分３５ａ、３５ｂを結ぶ第３の部分３５ｃとから成る。また、支持板２には電流通路３４の外周方向への広がりを制限するために支持板２の内部に向って延びる第１、第２、第３、第４、第５、第６及び第７の補助溝３６、３７、３８、３９、４０、４１、４２が形成されている。第１の補助溝３６は第２の縁３０から第１の縁２９に向って切り込まれている。第２の補助溝３７は第２及び第３の縁３０、３１の境界の角部から支持板２の中央部に向って切り込まれている。第３及び第４の補助溝３８、３９は第３の縁３１から第４の縁３２の方向に延びるように切り込まれている。第５の補助溝４０は第２及び第４の縁３０、３２の境界の角部から支持板２の中央部に向うように切り込まれている。第６及び第７の補助溝４１、４２は第４の縁３２から第３の縁３１に向うように切り込まれている。支持板２における第１〜第７の補助溝３６〜４２の先端を結ぶ破線とＪ字状溝３５との間が略Ｕ字状電流通路３４となる。外部の電気回路に接続するための第１及び第２の端子３、４は支持板２の電流通路３４の一方の端と他方の端に接続されているので、被検出電流Ｉｓ は第１の端子３と電流通路３４と第２の端子４の経路又はこれと逆向きの経路で流れる。
【００１７】
Ｊ字状溝３５は、図８で破線で示すようにホール素子１の主動作領域である第５の半導体領域２３を包囲するようなパターンを有する。即ち、Ｊ字状溝３５の外側の縁の内側に第５の半導体領域２３が収まるように溝３５が形成されている。更に詳細には、溝３５の第１及び第２の部分３５ａ、３５ｂの外側の縁の相互間隔は第５の半導体領域２３のＸ軸方向の最大幅と同一又はこれよりも少し大きく設定され、また、第２及び第３の部分３５ｂ、３５ｃの合計のＹ軸方向の長さが第５の半導体領域２３のＹ軸方向の最大の長さにほぼ一致するように設定されている。
なお、Ｊ字状溝３５の大きさを、第１及び第２の半導体領域１９、２０の相互間領域と第３及び第４の半導体領域２１、２２の相互間領域とから成る真のホール素子主動作領域がこのＪ字状溝３５の外側の縁よりも内側になるように変形することができる。
支持板２のＪ字状溝３５に囲まれた中央部分４３は支持板２の電流通路３４に連結されている。従って、この中央部分４３も支持機能及び放熱機能を有する。支持板２において、電流通路３４よりも外側の複数のフイン部分４４は、電流通路としては機能せず、放熱板及び支持板として機能する。
【００１８】
絶縁板９は平面形状がホール素子１よりも少し大きい四角形の例えばセラミック板であって、ホール素子１を支持板２から絶縁する機能の他に、シールド層１０及びホール素子１を機械的に支持する機能を有する。絶縁板９の上面にはＣｕから成るシールド層１０が形成され、このシールド層１０の上に半田から成る非磁性体の接合材層４５によってホール素子１の下面の導体層２８が固着されている。また、絶縁板９の下面は支持板２に絶縁性接着層４６によって固着されている。銅から成るシールド層１０は外部電界を遮蔽してホール素子１を保護する。なお、シ−ルド層１０はワイヤ１０ａによって制御電流供給端子６に接続されている。制御電流供給端子６はグランドに接続されているので、シ−ルド層１０もグランドに接続される。勿論、独立にグランド端子を設け、ここにシ−ルド層１０を接続すること、又はグランド側となる第４の電極１５に接続することもできる。
【００１９】
ホール素子１の第１、第２、第３及び第４の電極１２、１３、１４、１５は、図１に示すように第１、第２、第３及び第４の外部リード端子５、６、７、８にそれぞれの金属ワイヤ４７、４８、４９、５０によって接続されている。
【００２０】
外囲体としての樹脂封止体１１は、ホール素子１と支持板２と第１及び第２の端子３、４の一部と第１〜第４のホール素子用外部リード端子５〜８のそれぞれの一部と絶縁板９とシールド層１０とワイヤ４７〜５０、１０ａを被覆するように形成されている。
【００２１】
図１の電流検出装置によって電流を検出する時には、被検出電流が流れている電気回路に第１及び第２の端子３、４を接続し、例えば第１の端子３、支持板２のＵ字状電流通路３４及び第２の端子４の経路に電流Ｉｓ を流す。電流経路３４は平面的に見てホール素子１の主動作領域となる第５の半導体領域２３の３方向に近接しているので、電流通路３４の電流Ｉsが流れると、アンペアの右ネジの法則に従って図７で破線で示す向きの磁界Ｈが発生する。この磁界Ｈの向きは第５の半導体領域２３の制御電流Ｉc の向きに垂直であるので、第３及び第４の半導体領域２１、２２間即ち第３及び第４の電極１４、１５間にホール電圧が発生する。このホール電圧は磁界Ｈに比例し、磁界Ｈは被検出電流Ｉｓに比例するので、ホール電圧によって被検出電流Ｉｓ を検出することができる。
【００２２】
本実施例の電流検出装置は次の利点を有する。
（１） ホール素子１を支持する支持板２に電流通路３４を形成したので、ホール素子１に接近させて例えば１００Ａのような大電流を流すことが可能になり、大電流の検出を高精度に行うことができる。
（２） 支持板２にＪ字状溝３５を設け、この溝３５の外周側にＵ字状の電流通路３４を形成し、このＵ字状電流通路３４の中にホール素子１の主動作領域となる第５の半導体領域２３を配置したので、第５の半導体領域２３に対して作用する磁束の数が多くなり、電流Ｉｓの検出感度が高くなる。
（３） 支持板２に第１〜第７の補助溝３６〜４２を設けて電流通路３４を狭めているので、電流が集中的に流れ、ホール素子１に対して有効に作用する磁束を増大させることができる。
（４） 支持板２の電流通路３４の外周側に多数のフイン部分４４を有するので、放熱性が向上し、良好に大電流の検出を行うことができる。
（５） Ｊ字状溝３５の中に残存している部分４３が放熱機能及び支持機能を有するので、これ等の機能を更に高めることができる。
（６） 支持板２の４つの縁２９〜３２はホール素子１の外周縁よりも外側に延びているので、ホール素子１を高い安定性を有して支持することができる。
（７） 樹脂封止体１１でホール素子１、支持板２、第１及び第２の端子３、４、外部リード端子６〜８、及びワイヤ４７〜５０、１０ａを被覆しているので、これ等の一体化及び保護を良好に達成できる。
（８） 絶縁板９を設けたので、ホール素子１と支持板２の電気的分離を良好に達成することができる。
（９） シールド層１０を設けたので、外部の不要電界又は電磁界に基づくノイズを除去することができる。
（10） 支持板２、第１及び第２の端子３、４，第１〜第４のホール素子用外部リード端子５〜８をリードフレーム３３に基づいて形成するので、電流検出装置の製造が容易になり、このコストの低減を図ることができる。
【００２３】
【第２の実施例】
次に、図１０を参照して第２の実施例の電流検出装置を説明する。但し、図１０及び後述する図１１〜図２０において図１〜図９と共通する部分には同一の符号を付してその説明を省略する。
また、図１０〜図２０の説明において、図１〜図９も参照する。
【００２４】
第２の実施例の電流検出装置は、図５の支持板２を図１０の支持板２ａに変形した他は、第１の実施例の電流検出装置と同一に構成されている。図１０の支持板２ａは、図５の支持板２のＪ字状溝３５の代りに第１及び第２の溝５１、５２を設けた他は図５の支持板２と同一に形成したものである。図１０の第１及び第２の溝５１、５２は、支持板２ａの第１の縁２９の第１及び第２の端子３、４の間から第２の縁３０に向って直線的に延びている。第１及び第２の溝５１、５２の長さは、図５のＪ字状溝３５の最大の長さとほぼ同一である。第１の溝５１の左側の縁と第２の溝５２の右側の縁との間隔は、図８に示した第５の半導体領域２３のＸ軸方向の幅にほぼ一致するように設定されている。従って、ホール素子１の主動作領域が平面的に見て第１及び第２の溝５１、５２の外側の縁の間に収まる。第１及び第２の溝５１、５２の間に舌状に残存している部分４３ａは電流Ｉs の通路の働きは有さず、放熱体及び支持体としての働きを有する。図１０の支持板２ａの電流通路３４ａは、第１及び第２の溝５１、５２の外側に隣接するＵ字状領域から成る。
【００２５】
図１０の支持板２ａを使用して第１の実施例と同様に電流検出装置を構成すると、第１の実施例と同一の効果を得ることができる。
【００２６】
【第３の実施例】
図１１に示す第３の実施例の支持板２ｂは、図５の支持板２のＪ字状溝３５の代りに幅の広い直線状溝５３を設けた他は図５と同一に形成したものである。直線状溝５３は支持板２ｂの第１の縁２９から第２の縁３０に向って延びている。溝５３のＸ軸方向の幅は図８の第５の半導体領域２３のＸ軸方向の幅にほぼ一致し、且つ半導体基体１８のＸ軸方向の幅よりも狭くなるように設定されている。また、溝５３のＹ軸方向の長さは第５の半導体領域２３のＹ軸方向の長さ以上に設定されている。
【００２７】
図１１の支持板２ｂにおいては、溝５３に隣接してＵ字状に電流通路３４ｂが形成される。従って、図１１の支持板２ｂを使用して第１の実施例と同様に電流検出装置を構成すると、第１の実施例の（５）の効果即ち部分４３の効果を除いて第１の実施例と同一の効果を得ることができる。
【００２８】
【第４の実施例】
図１２に示す第４の実施例の支持板２ｃ及び第１及び第２の端子３、４は、第１の溝としてのＪ字状溝３５の他に第２の溝５４を設け、第１の端子３を第２の縁３０から導出し、図５の第２、第３及び第４の補助溝３７、３８、３９を省いた他は図５と同一に形成したものである。図１２の第２の溝５４は第３の縁３１とＪ字状の第１の溝３５との間に入り込むように支持板２の第２の縁３０から第１の縁２９に向って直線状に延びている。第１の端子３は第２の縁３０における第３の縁３１と第２の溝５４との間に接続されている。従って、支持板２ｃの第２の溝５４と第３の縁３１との間の部分５５も電流通路として機能する。なお、図１２では補助溝３７、３８、３９が省かれている。
【００２９】
図１２の電流検出装置は、第１の実施例と同一の効果を有する他に、第１及び第２の端子３、４を互いに反対方向に導出できるという効果を有する。
【００３０】
【第５の実施例】
図１３に示す第５の実施例の電流検出装置の支持板２ｄは、図１２のＪ字状の溝３５の代りに、図１０の支持板２ａと同一の第１及び第２の溝５１、５２を設け、この他は第４の実施例と同一に構成したものである。この第１及び第２の溝５１、５２の間には図１０と同様にホール素子１の第５の半導体領域２３が配置される。
【００３１】
図１３では、第１、第２及び第３の溝５１、５２、５４によってＳ字状に屈曲した電流通路３４ｄが形成される。従って、第５の実施例は第４の実施例と同一の効果を有する。
【００３２】
【第６の実施例】
図１４の第６の実施例は、絶縁板９に延長部分９ａを設けた他は図１〜図９の第１の実施例を同一に構成したものである。延長部分９ａは支持板２と４本の外部リード端子５〜８との間に入り込んでいる。
【００３３】
第６の実施例は第１の実施例と同一の効果を有する他に、支持板２と第１〜第４の外部リード端子５〜８との間の電気的絶縁性が向上するという効果を有する。
【００３４】
【第７の実施例】
図１５に示す第７の実施例は、図１〜図９の第１の実施例から絶縁板９とシールド層１０を省き、この他は第１の実施例と同一に構成したものである。この様に絶縁板９を省いても支持板２がホール素子１の機械的支持を達成しているので、問題が発生しない。また、シールド層１０を省いても、半導体基体１８がシリコンの場合には、比較的導電性の高いシリコンが外来ノイズを阻止する機能を有するので、耐ノイズ性の低下はさほどない。従って、外来ノイズの影響の少ない場所には、第７の実施例の電流検出器を使用することができる。なお、第７の実施例は第１の実施例の（１）〜（７）及び（１０）と同一の効果を得ることができる。
【００３５】
【第８の実施例】
図１６は第８の実施例の電流検出装置に使用するための半導体基体１８ａを概略的に示す。図１６の半導体基体１８ａには、ホール素子６１と増幅器６２とが設けられている。ホール素子６１は第１の実施例のホール素子１と同様に形成されている。増幅器６２は図９の増幅器１７と同一の機能を有するものである。第８の実施例の電流検出装置は、増幅器６２をホール素子６１と同一の半導体基体１８ａに設けた他は、第１の実施例と同一に構成されているので、第１の実施例と同一の効果を有すると共に、増幅器６２のコストの低減効果も有する。
【００３６】
【第９の実施例】
図１７〜図２０に示す第９の実施例の電流検出装置は、図１８及び図２０に概略的に示すように第１及び第２のホール素子１、１′の組合せによって電流を検出するように構成されている。なお、第１及び第２のホール素子１、１′は同一構造であるので、互いに共通する部分には同一の符号を付し、第２のホール素子１′の各部の符号にダッシュを付して両者を区別する。
【００３７】
図１７に示す支持板２ｅは、第１及び第２のホール素子１、１′の主動作領域である第５の半導体領域２３、２３′に隣接する電流通路３４ｅを有する。電流通路３４ｅは、支持板２ｅに形成された第１及び第２のＪ字状溝３５、３５′と第１、第２、第３、第４、第５、第６、第７及び第８の補助溝３６、４０、４１、４２、３６′、４０′、４１′、４２′とで構成されている。図１７の右半分の第１のＪ字状溝３５、第１〜第４の補助溝３６、４０、４１、４２及び第２の端子４は、図５で同一符号で示すものと同一に形成されている。第２のＪ字状溝３５′は、支持板２ｅの第２の縁３０から切り込まれている。第５の補助溝３６′は、第１の縁２９から切り込まれている。第６の補助溝４０′は第１及び第２の縁２９、３１の境界から切り込まれている。第７及び第８の補助溝４１′、４２′は第３の縁３１から切り込まれている。第１の端子は第２の縁３０に連結されている。第２のＪ字状溝３５′のパターン及び寸法は第１のＪ字状溝３５と同一である。
更に詳しく説明すると、電流通路３４ｅは、第３の縁３１と前記第２の溝３５´との間の第１の部分８１と、第２の溝３５´と第１の縁２９との間の第２の部分８２と、第１の溝３５と第２の溝３５´の相互間の第３の部分８３と、第１の溝３５と第２の縁３０との間の第４の部分８４と、第１の溝３５と第４の縁３２との間の第５の部分８５とを有する。
第１のホ−ル素子１の主動作領域としての第５の半導体領域２３は電流通路３４ｅの第３の部分８３と第５の部分８５との間に配置され、第２のホ−ル素子１１の主動作領域としての半導体領域２３´は電流通路３４ｅの第１の部分８１と第３の部分８３との間に配置されている。
【００３８】
支持板２ｅの電流通路３４ｅに流れる電流Ｉs に基づいて生じる磁界Ｈの向きは第１及び第２のホール素子１、１′に対して図１９で破線で示すように互いに逆になる。第１及び第２のホール素子１、１′に周知の制御電流Ｉc を流すために第１のホール素子１の第１及び第２の電極１２、１３と第２のホール素子１′の第１及び第２の電極１２′、１３′とが図２０の周知の制御電流供給回路１６ａに接続されている。第１及び第２のホール素子１、１′の出力電圧を合成して被検出電流Ｉs に対応する電圧を得るための出力回路１７ａは、第１、第２及び第３の差動増幅器７１、７２、７３から成る。第１の差動増幅器７１の正入力端子は第１のホール素子１の第３の電極１４に接続され、この負入力端子は第１のホール素子１の第４の電極１５に接続されている。第２の差動増幅器７２の正入力端子は第２のホール素子１′の第３の電極１４′に接続され、この負入力端子は第２のホール素子１′の第４の電極１５′に接続されている。従って、第１の差動増幅器７１から得られる第１のホール電圧Ｖh1と第２の差動増幅器７２から得られる第２のホール電圧−Ｖh2は互いに逆の極性を有する。第３の差動増幅器７３の正入力端子は第１の差動増幅器７１に接続され、この負入力端子は第２の差動増幅器７２に接続されている。従って、第３の差動増幅器７３からはＶh1−（−Ｖh2）＝Ｖh1＋Ｖh2の出力が得られる。即ち、演算手段としての第３の差動増幅器７３からは、第１の差動増幅器７１の出力Ｖh1の絶対値と第２の差動増幅器７２の出力−Ｖh2の絶対値との和が得られる。
なお、第２の差動増幅器７２の出力段に反転回路を設け、第３の差動増幅器７３の代りに加算器を設けることによってＶh1＋Ｖh2を示す出力を得ることもできる。
【００３９】
第１及び第２のホール素子１、１′は、図１９に示すように共通の半導体基体１８ｂに形成されている。勿論、第１及び第２のホール素子１、１′を個別の半導体基体に形成することもできる。半導体基体１８ｂは図７と同様にシールド層４５と絶縁板９とを介して支持板３４ｅに固着されている。
【００４０】
第９の実施例は第１の実施例と同一の効果を有する他に次の効果も有する。
（１） 第１及び第２のホール素子１、１′の出力の絶対値の加算値が得られるので、電流検出感度が大きくなる。
（２） 電流通路３４ｅの中間部分を第１及び第２のホール素子１、１′で共用しているので、スペースの増大が抑えられている。
（３） 第１及び第２のホール素子１、１′を並置し、この合成出力を得る構成であり、且つ第１及び第２のホール素子１、１′に対する磁界Ｈの方向が逆になるので、不要な外部磁界（ノイズ）が第１及び第２のホール素子１、１′に加わった場合にこれ等の相殺が生じ、外部磁界の影響の少ない電流検出を行うことができる。即ち不要外部磁界に基づくホール電圧をＶ0 とすると、第１の差動増幅器７１の出力はＶh1＋Ｖ0 、第２の差動増幅器７２の出力は−Ｖh2＋Ｖ0 となり、第３の差動増幅器７３の出力はＶh1＋Ｖ0 −（−Ｖh2＋Ｖ0 ）＝Ｖh1＋Ｖh2となり、不要外部磁界の影響の少ない出力を得ることができ、電流Ｉs の検出精度が向上する。
【００４１】
【変形例】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図１２のＪ字状溝３５の代りに、図１１の幅の広い溝５３を設けることができる。
（２） 図１７の溝３５、３５′の代りに、図１０に示す第１及び第２の溝５１、５２に相当するもの、又は図１２の溝５３に相当するものを設けることができる。
（３） 各実施例において、半導体基体１８〜１８ｂの支持板２〜２ｅと反対側の主面上に磁性体から成る集磁板を配置することができる。
（４） 電流通路３４に電気回路の検出又は測定すべき電流の全部を流さずに、分流回路の一部を流すことができる。
（５） 半導体基体１８、１８ａ，１８ｂをシリコン以外の３−５族
化合物半導体等の別の半導体で形成することができる。３−５族化合物半導体の場合は外部磁界や誘導ノイズの影響を受け易いので、シ−ルド層１０の価値がより高くなる。
（６） 第２〜第６の実施例、第８及び第９の実施例においても、図１５と同様に絶縁板９とシ−ルド層１０とのいずれか一方又は両方を省くことができる。
【図面の簡単な説明】
【図１】第１の実施例の電流検出装置を樹脂封止体を省いて示す平面図である。
【図２】図１の第１の実施例の電流検出装置をＡ−Ａ線に相当する部分で示す断面図である。
【図３】図１のホール素子を示す平面図である。
【図４】図１のシールド層を有する絶縁板を示す平面図である。
【図５】図１の支持板、第１及び第２の端子、及び第１〜第４の外部リード端子を示す平面図である。
【図６】図１の電流検出装置のためのリードフレームの一部を示す平面図である。
【図７】図１のＢ−Ｂ線の一部を拡大して示す断面図である。
【図８】図１のホール素子の半導体基体を拡大して示す平面図である。
【図９】制御電流供給回路と増幅器を伴なって図１のホール素子を示す拡大平面図である。
【図１０】第２の実施例の支持板及び第１及び第２の端子を示す平面図である。
【図１１】第３の実施例の支持板及び第１及び第２の端子を示す平面図である。
【図１２】第４の実施例の支持板、第１及び第２の端子、及び第１〜第４の外部リード端子を示す平面図である。
【図１３】第５の実施例の支持板、第１及び第２の端子、及び第１〜第４の外部リード端子を示す平面図である。
【図１４】第６の実施例の電流検出装置を図２と同一の部分で示す断面図である。
【図１５】第７の実施例の電流検出装置を図２と同一の部分で示す断面図である。
【図１６】第７の実施例の電流検出装置の半導体基体を概略的に示す平面図である。
【図１７】第８の実施例の電流検出装置の支持板、第１及び第２の端子、及び第１〜第４の外部リード端子を示す平面図である。
【図１８】第９の実施例の半導体基体を概略的に示す平面図である。
【図１９】第９の実施例の電流検出装置の図１８のＣ−Ｃ線に相当する部分の拡大断面図である。
【図２０】第９の実施例の電流検出装置を示す電気回路図である。
【符号の説明】
１ ホール素子
２ 支持板
３、４ 第１及び第２の端子
５、６、７、８ 外部リード端子
９ 絶縁板
１０ シールド層
１１ 樹脂封止体
１２ 第１の電極
１３ 第２の電極
１４ 第３の電極
１５ 第４の電極
１８ 半導体基体
３４ 電流通路
３５ Ｊ字状溝
３６〜４２ 補助溝
Claims (16)
- 電気回路の電流を検出するための装置であって、ホ−ル素子と、このホ−ル素子を支持する金属製の支持板と、被検出電流を流すための第1及び第2の端子とを備え、
前記支持板は所定の電流通路を形成するための溝を有しており、
前記第1の端子は前記電流通路の一方の端に接続されており、
前記第2の端子は前記電流通路の他方の端に接続されており、
前記ホ−ル素子の主動作領域が前記電流通路に沿うように前記ホ−ル素子が前記支持板上に配置されており、
前記支持板は、平面的に見て互いに対向する第 1 及び第 2 の縁と前記第 1 及び第 2 の縁に対して直角な方向に延びて互いに対向している第 3 及び第 4 の縁を有し、
前記第 1 及び第 2 の端子は前記第 1 の縁からそれぞれ導出され、
前記支持板の前記溝は平面的に見て前記電流通路がＵ字状となるように前記第 1 の縁の前記第 1 及び第 2 の端子の間から切り込まれていることを特徴とする電流検出装置。 - 前記第1の縁から切り込まれている溝は平面的に見てＪ字状であり、
前記ホ−ル素子の主動作領域が平面的に見て前記Ｊ字状の溝の外側の縁よりも内側に配置されていることを特徴とする請求項１記載の電流検出装置。 - 前記支持板の前記第1の縁から切り込むように形成された溝は互いに平行に延びる第1及び第2の溝であり、
前記ホ−ル素子の主動作領域が平面的に見て前記第1及び第2の溝のそれぞれの外側の縁よりも内側に配置されていることを特徴とする請求項１記載の電流検出装置。 - 前記支持板の前記第1の縁から切り込まれた溝は直線状に延びる溝であり、前記ホ−ル素子の主動作領域が平面的に見て前記直線状に延びる溝の対向する対の縁の間に配置されていることを特徴とする請求項１記載の電流検出装置。
- 電気回路の電流を検出するための装置であって、ホ−ル素子と、このホ−ル素子を支持する金属製の支持板と、被検出電流を流すための第 1 及び第 2 の端子とを備え、
前記支持板は所定の電流通路を形成するための溝を有しており、
前記第 1 の端子は前記電流通路の一方の端に接続されており、
前記第 2 の端子は前記電流通路の他方の端に接続されており、
前記ホ−ル素子の主動作領域が前記電流通路に沿うように前記ホ−ル素子が前記支持板上に配置されており、
前記支持板は、平面的に見て互いに対向する第1及び第２の縁と前記第１及び第２の縁に対して直角な方向に延びて互いに対向している第３及び第４の縁を有し、
前記第１の端子は前記第２の縁から導出され、
前記第２の端子は前記第１の縁から導出され、
前記支持板の溝は第１及び第２の溝から成り、
前記第１の溝は平面的に見てＵ字状電流通路を形成するように前記第１の縁から切り込まれたものであり、
前記第２の溝は、これと前記第１の溝との間に前記電流通路の一部が形成されるように前記第２の縁から切り込まれたものであり、
前記第１の端子は前記第２の溝と前記第３の縁との間の電流通路に接続されており、
前記第2の端子は前記第1の溝と前記第4の縁との間の電流通路に接続されており、
前記ホ−ル素子の主動作領域が平面的に見て前記Ｕ字状電流通路の内側に配置されていることを特徴とする電流検出装置。 - 電気回路の電流を検出するための装置であって、ホ−ル素子と、このホ−ル素子を支持する金属製の支持板と、被検出電流を流すための第 1 及び第 2 の端子とを備え、
前記支持板は所定の電流通路を形成するための溝を有しており、
前記第 1 の端子は前記電流通路の一方の端に接続されており、
前記第 2 の端子は前記電流通路の他方の端に接続されており、
前記ホ−ル素子の主動作領域が前記電流通路に沿うように前記ホ−ル素子が前記支持板上に配置されており、
前記支持板は、平面的に見て互いに対向する第１及び第２の縁と前記第１及び第２の縁に対して直角な方向に延びて互いに対向する第３及び第４の縁を有し、
前記第１の端子は前記第２の縁から導出され、
前記第２の端子は前記第１の縁から導出され、
前記支持板の溝は第１、第２及び第３の溝から成り、
前記第１の溝は前記第３の縁と前記第２の端子との間において前記第１の縁から直線状に切り込まれたものであり、
前記第２の溝は前記第１の溝と前記第４の縁との間において前記第１の縁から前記第１の溝に平行に切り込まれたものであり、
前記第３の溝は、これと前記第１の溝との間に前記電流通路の一部が形成されるように前記第２の縁から切り込まれたものであり、
前記第１の端子は前記第３の溝と第３の縁との間の電流通路に接続されており、
前記第2の端子は前記第2の溝と前記第4の縁との間の電流通路に接続されており、
前記ホ−ル素子の主動作領域が平面的に見て前記第１及び第２の溝のそれぞれの外側の縁よりも内側に配置されていることを特徴とする電流検出装置。 - 更に、前記第２、第３及び第４の縁の少なくとも１つから前記支持板の内部に延びるように切り込まれた補助溝が形成されていることを特徴とする請求項１乃至６のいずれかに記載の電流検出装置。
- 前記第２、第３及び第４の縁の全てに前記支持板の内部に延びるように切り込まれた補助溝が形成されていることを特徴とする請求項１乃至６のいずれかに記載の電流検出装置。
- 更に、前記支持板と前記ホ−ル素子との間に配置された絶縁層を有していることを特徴とする請求項１乃至８のいずれかに記載の電流検出装置。
- 更に、前記ホ−ル素子と前記絶縁層との間にシ−ルド層を有していることを特徴とする請求項９記載の電流検出装置。
- 更に、前記ホ−ル素子を外部回路に接続するための複数の板状リ−ド端子を有し、前記複数の板状リ−ド端子は前記支持板と同一材料で形成されていることを特徴とする請求項１乃至１０のいずれかに記載の電流検出装置。
- 更に、前記ホ−ル素子、前記支持板、前記第１及び第２の端子の一部、及び前記複数の板状リ−ド端子のそれぞれの一部を覆う絶縁性外囲体を有することを特徴とする請求項１１記載の電流検出装置。
- 前記ホ−ル素子は半導体基体に形成されており、更に、前記半導体基体に前記ホ−ル素子の出力電圧を増幅する増幅器が形成されていることを特徴とする請求項１乃至１２のいずれかに記載の電流検出装置。
- 電気回路の電流を検出するための装置であって、第1及び第2のホ−ル素子と、前記第1及び第2のホ−ル素子を支持する金属製の支持板と、被検出電流を流すための第1及び第2の端子とを備え、
前記支持板は、平面的に見て互いに対向する第1及び第2の縁と前記第1及び第2の縁に対して直角な方向に延びて互いに対向している第3及び第4の縁を有し、且つ所定の電流通路を形成するための第1及び第2の溝を有しており、
前記第1の溝は前記第1の縁から切り込まれており、
前記第2の溝は前記第1の溝と前記第3の縁との間に延びるように前記第2の縁から切り込まれており、
前記電流通路は、前記第3の縁と前記第2の溝との間の第1の部分と、前記第2の溝と前記第1の縁との間の第2の部分と、前記第1の溝と前記第2の溝の相互間の第3の部分と、前記第1の溝と前記第2の縁との間の第4の部分と、前記第1の溝と前記第4の縁との間の第5の部分とを有しており、
前記第1の端子は前記電流通路の前記第1の部分に接続されており、
前記第2の端子は前記電流通路の前記第5の部分に接続されており、
前記第1のホ−ル素子の主動作領域は前記電流通路の前記第3の部分と前記第5の部分との間に配置され、
前記第2のホ−ル素子の主動作領域は前記電流通路の前記第1の部分と前記第3の部分との間に配置されていることを特徴とする電流検出装置。 - 前記第1及び第2のホ−ル素子の出力電圧の絶対値の加算値に対応する出力を得るように前記第1及び第2のホ−ル素子に接続された出力手段を備えていることを特徴とする請求項１４記載の電流検出装置。
- 前記出力手段は、
前記第１のホ−ル効果素子に接続された第１の増幅器と、
前記第２のホ−ル効果素子に接続された第２の増幅器と、
前記第１及び第２の増幅器の出力の絶対値の加算値を得るために前記第１及び第２の増幅器に接続された演算手段と
から成ることを特徴とする請求項１５記載の電流検出装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36117899A JP4164615B2 (ja) | 1999-12-20 | 1999-12-20 | ホ−ル素子を備えた電流検出装置 |
| US09/723,440 US6683448B1 (en) | 1999-12-20 | 2000-11-28 | Large current detector having a hall-effect device |
| DE60027680T DE60027680T2 (de) | 1999-12-20 | 2000-11-29 | Hochstromdetektor mit einer Hall-Effektanordnung |
| EP00126092A EP1111693B1 (en) | 1999-12-20 | 2000-11-29 | Large current detector having a Hall-effect device |
| US10/689,017 US6791313B2 (en) | 1999-12-20 | 2003-10-20 | Electrical current detector having a U-shaped current path and hall-effect device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36117899A JP4164615B2 (ja) | 1999-12-20 | 1999-12-20 | ホ−ル素子を備えた電流検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001174486A JP2001174486A (ja) | 2001-06-29 |
| JP4164615B2 true JP4164615B2 (ja) | 2008-10-15 |
Family
ID=18472517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36117899A Expired - Fee Related JP4164615B2 (ja) | 1999-12-20 | 1999-12-20 | ホ−ル素子を備えた電流検出装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6683448B1 (ja) |
| EP (1) | EP1111693B1 (ja) |
| JP (1) | JP4164615B2 (ja) |
| DE (1) | DE60027680T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11320463B2 (en) | 2019-12-19 | 2022-05-03 | Kabushiki Kaisha Toshiba | Current detection device |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1295514C (zh) * | 2001-11-01 | 2007-01-17 | 旭化成电子材料元件株式会社 | 电流传感器与电流传感器的制造方法 |
| US7859105B2 (en) * | 2002-04-04 | 2010-12-28 | Hitachi, Ltd. | Power converter, power system provided with same, and mobile body |
| US6781359B2 (en) | 2002-09-20 | 2004-08-24 | Allegro Microsystems, Inc. | Integrated current sensor |
| US7259545B2 (en) * | 2003-02-11 | 2007-08-21 | Allegro Microsystems, Inc. | Integrated sensor |
| US20060219436A1 (en) * | 2003-08-26 | 2006-10-05 | Taylor William P | Current sensor |
| US7075287B1 (en) | 2003-08-26 | 2006-07-11 | Allegro Microsystems, Inc. | Current sensor |
| US6995315B2 (en) * | 2003-08-26 | 2006-02-07 | Allegro Microsystems, Inc. | Current sensor |
| US7166807B2 (en) | 2003-08-26 | 2007-01-23 | Allegro Microsystems, Inc. | Current sensor |
| US7476816B2 (en) | 2003-08-26 | 2009-01-13 | Allegro Microsystems, Inc. | Current sensor |
| US7709754B2 (en) | 2003-08-26 | 2010-05-04 | Allegro Microsystems, Inc. | Current sensor |
| FR2877436B1 (fr) * | 2004-11-03 | 2007-01-26 | Mitsubishi Electric Corp | Dispositif de detection de courant |
| DE102004054317B4 (de) * | 2004-11-10 | 2014-05-15 | Mitsubishi Denki K.K. | Strommessvorrichtung |
| EP1691204B1 (en) * | 2005-02-15 | 2007-12-12 | C.R.F. Società Consortile per Azioni | A surface-mounted integrated current sensor |
| EP1772737A3 (de) | 2005-10-08 | 2008-02-20 | Melexis Technologies SA | Baugruppe zur Strommessung |
| JP4224483B2 (ja) * | 2005-10-14 | 2009-02-12 | Ｔｄｋ株式会社 | 電流センサ |
| JP2007121239A (ja) * | 2005-10-31 | 2007-05-17 | Denso Corp | 電流センサ及びその製造方法 |
| US7768083B2 (en) | 2006-01-20 | 2010-08-03 | Allegro Microsystems, Inc. | Arrangements for an integrated sensor |
| US20070279053A1 (en) | 2006-05-12 | 2007-12-06 | Taylor William P | Integrated current sensor |
| EP1882953A1 (de) * | 2006-07-26 | 2008-01-30 | Siemens Aktiengesellschaft | Stromerfassungsvorrichtung |
| DE202006013311U1 (de) * | 2006-08-30 | 2008-01-03 | Merten Gmbh & Co. Kg | Anschlusseinheit eines Bussystems |
| JP2008151530A (ja) * | 2006-12-14 | 2008-07-03 | Denso Corp | 磁界検出用半導体集積回路 |
| JP2009042003A (ja) * | 2007-08-07 | 2009-02-26 | Denso Corp | 電流センサ |
| US7768254B1 (en) * | 2007-10-23 | 2010-08-03 | Exaflop Llc | Server power measurement |
| DE102007062633B4 (de) * | 2007-12-22 | 2010-04-15 | Sensitec Gmbh | Anordnung zum potentialfreien Messen von Strömen |
| JP5095460B2 (ja) * | 2008-01-17 | 2012-12-12 | シャープ株式会社 | 半導体装置および表示装置 |
| US7816905B2 (en) * | 2008-06-02 | 2010-10-19 | Allegro Microsystems, Inc. | Arrangements for a current sensing circuit and integrated current sensor |
| US8093670B2 (en) | 2008-07-24 | 2012-01-10 | Allegro Microsystems, Inc. | Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions |
| US8063634B2 (en) * | 2008-07-31 | 2011-11-22 | Allegro Microsystems, Inc. | Electronic circuit and method for resetting a magnetoresistance element |
| US7973527B2 (en) | 2008-07-31 | 2011-07-05 | Allegro Microsystems, Inc. | Electronic circuit configured to reset a magnetoresistance element |
| JP5058925B2 (ja) * | 2008-09-18 | 2012-10-24 | 矢崎総業株式会社 | 電流センサ |
| US9222992B2 (en) * | 2008-12-18 | 2015-12-29 | Infineon Technologies Ag | Magnetic field current sensors |
| US20110006763A1 (en) * | 2009-07-07 | 2011-01-13 | Anthonius Bakker | Hall effect current sensor system and associated flip-chip packaging |
| US8493053B2 (en) * | 2009-12-18 | 2013-07-23 | GRID20/20, Inc. | System and device for measuring voltage in a conductor |
| US8717016B2 (en) | 2010-02-24 | 2014-05-06 | Infineon Technologies Ag | Current sensors and methods |
| US8760149B2 (en) | 2010-04-08 | 2014-06-24 | Infineon Technologies Ag | Magnetic field current sensors |
| US8680843B2 (en) | 2010-06-10 | 2014-03-25 | Infineon Technologies Ag | Magnetic field current sensors |
| US9121885B2 (en) * | 2010-08-16 | 2015-09-01 | Infineon Technologies Ag | Sensor package and method of manufacturing thereof |
| US8283742B2 (en) | 2010-08-31 | 2012-10-09 | Infineon Technologies, A.G. | Thin-wafer current sensors |
| US20120146165A1 (en) | 2010-12-09 | 2012-06-14 | Udo Ausserlechner | Magnetic field current sensors |
| US8975889B2 (en) | 2011-01-24 | 2015-03-10 | Infineon Technologies Ag | Current difference sensors, systems and methods |
| US8963536B2 (en) | 2011-04-14 | 2015-02-24 | Infineon Technologies Ag | Current sensors, systems and methods for sensing current in a conductor |
| US20140049255A1 (en) * | 2011-05-20 | 2014-02-20 | Honda Motor Co., Ltd. | Coreless current sensor structure, coreless current sensor, and current detection method |
| JP5695195B2 (ja) * | 2011-07-13 | 2015-04-01 | 旭化成エレクトロニクス株式会社 | 電流センサ用基板及び電流センサ |
| WO2013008466A1 (ja) * | 2011-07-13 | 2013-01-17 | 旭化成エレクトロニクス株式会社 | 電流センサ用基板及び電流センサ |
| US8907437B2 (en) * | 2011-07-22 | 2014-12-09 | Allegro Microsystems, Llc | Reinforced isolation for current sensor with magnetic field transducer |
| US8629539B2 (en) | 2012-01-16 | 2014-01-14 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having non-conductive die paddle |
| US9494660B2 (en) | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US9666788B2 (en) | 2012-03-20 | 2017-05-30 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US9190606B2 (en) | 2013-03-15 | 2015-11-17 | Allegro Micosystems, LLC | Packaging for an electronic device |
| US10345343B2 (en) | 2013-03-15 | 2019-07-09 | Allegro Microsystems, Llc | Current sensor isolation |
| US9411025B2 (en) | 2013-04-26 | 2016-08-09 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame and a magnet |
| TWI504904B (zh) | 2013-07-30 | 2015-10-21 | Asahi Kasei Microdevices Corp | Current sensor |
| EP2884289A1 (en) | 2013-12-10 | 2015-06-17 | ams AG | Chip scale current sensor package and method of producing a current sensor package |
| JP6314010B2 (ja) * | 2014-03-28 | 2018-04-18 | 旭化成エレクトロニクス株式会社 | 電流センサ |
| US9354284B2 (en) | 2014-05-07 | 2016-05-31 | Allegro Microsystems, Llc | Magnetic field sensor configured to measure a magnetic field in a closed loop manner |
| JP6321800B2 (ja) * | 2014-06-27 | 2018-05-09 | 旭化成エレクトロニクス株式会社 | 電流センサ |
| GB2531536A (en) * | 2014-10-21 | 2016-04-27 | Melexis Technologies Nv | Vertical hall sensors with reduced offset error |
| US9322887B1 (en) | 2014-12-01 | 2016-04-26 | Allegro Microsystems, Llc | Magnetic field sensor with magnetoresistance elements and conductive-trace magnetic source |
| JP6341427B2 (ja) * | 2015-01-21 | 2018-06-13 | 株式会社オートネットワーク技術研究所 | 回路構成体及び電気接続箱 |
| US10041811B2 (en) | 2016-06-17 | 2018-08-07 | Texas Instruments Incorporated | Transimpedance amplifier-based reduction of hall sensor parasitic impedance |
| JP6767212B2 (ja) * | 2016-09-02 | 2020-10-14 | 旭化成エレクトロニクス株式会社 | 電流センサ |
| KR102445270B1 (ko) * | 2016-12-20 | 2022-09-20 | 한국전자기술연구원 | 전류센서 및 그의 제조방법 |
| KR102165935B1 (ko) * | 2016-12-20 | 2020-10-14 | 한국전자기술연구원 | 전류센서 및 그의 제조방법 |
| US10935612B2 (en) | 2018-08-20 | 2021-03-02 | Allegro Microsystems, Llc | Current sensor having multiple sensitivity ranges |
| JP7258526B2 (ja) * | 2018-11-30 | 2023-04-17 | 株式会社東芝 | 電流検出装置 |
| US10991644B2 (en) | 2019-08-22 | 2021-04-27 | Allegro Microsystems, Llc | Integrated circuit package having a low profile |
| US11800813B2 (en) | 2020-05-29 | 2023-10-24 | Allegro Microsystems, Llc | High isolation current sensor |
| US11320466B1 (en) | 2020-10-29 | 2022-05-03 | Allegro Microsystems, Llc | Differential current sensor |
| US11935844B2 (en) * | 2020-12-31 | 2024-03-19 | Texas Instruments Incorporated | Semiconductor device and method of the same |
| US11402409B1 (en) | 2021-03-22 | 2022-08-02 | Allegro Microsystems, Llc | Differential current sensor package |
| US11567108B2 (en) | 2021-03-31 | 2023-01-31 | Allegro Microsystems, Llc | Multi-gain channels for multi-range sensor |
| DE102021114943A1 (de) | 2021-06-10 | 2022-12-15 | Infineon Technologies Ag | Sensorvorrichtungen mit Weichmagneten und zugehörige Herstellungsverfahren |
| US11644485B2 (en) | 2021-10-07 | 2023-05-09 | Allegro Microsystems, Llc | Current sensor integrated circuits |
| US11768230B1 (en) | 2022-03-30 | 2023-09-26 | Allegro Microsystems, Llc | Current sensor integrated circuit with a dual gauge lead frame |
| US11994541B2 (en) | 2022-04-15 | 2024-05-28 | Allegro Microsystems, Llc | Current sensor assemblies for low currents |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL170069C (nl) * | 1973-06-18 | 1982-09-16 | Philips Nv | Halfgeleiderinrichting met hall-element. |
| JPS537183A (en) | 1976-07-09 | 1978-01-23 | Ichikoh Industries Ltd | Magneto electro transducer |
| US5041780A (en) * | 1988-09-13 | 1991-08-20 | California Institute Of Technology | Integrable current sensors |
| JPH0390872A (ja) * | 1989-09-01 | 1991-04-16 | Toshiba Corp | 半導体装置 |
| JPH04364472A (ja) | 1991-06-12 | 1992-12-16 | Fuji Electric Co Ltd | 磁電変換装置 |
| EP0525235B1 (de) * | 1991-07-31 | 1998-06-03 | Micronas Intermetall GmbH | Hallsensor mit Selbstkompensation |
| CN1032610C (zh) * | 1992-08-08 | 1996-08-21 | 易明镜 | 线性霍尔电路 |
| DE4410180A1 (de) * | 1994-03-24 | 1995-09-28 | Bosch Gmbh Robert | Stromstärkemeßgerät |
| US6232832B1 (en) * | 1994-07-19 | 2001-05-15 | Honeywell International Inc | Circuit for limiting an output voltage to a percent of a variable supply voltage |
| DE4431703C2 (de) * | 1994-09-06 | 1997-01-30 | Itt Ind Gmbh Deutsche | Magnetfeldsensor mit Hallelement |
| EP0727669B1 (de) * | 1995-02-17 | 2002-03-20 | Siemens Metering AG | Anordnung zur Temperaturkompensation |
| US5841272A (en) * | 1995-12-20 | 1998-11-24 | Sundstrand Corporation | Frequency-insensitive current sensor |
| JPH10282156A (ja) | 1997-04-09 | 1998-10-23 | Yasusuke Yamamoto | 電流センサー |
| JPH10293141A (ja) | 1997-04-18 | 1998-11-04 | Yasusuke Yamamoto | 電流センサー |
| ES2262241T3 (es) * | 1997-09-15 | 2006-11-16 | Ams International Ag | Sistema de supervision de corriente y procedimiento de fabricacion de este sistema. |
| DE19821492A1 (de) * | 1998-05-14 | 1999-11-25 | Daimler Chrysler Ag | Verfahren zur berührungslosen Messung eines einen Leiter durchfließenden Stromes mittels eines Hallsensors sowie Hallsensoranordnung |
| JP2001165963A (ja) * | 1999-12-09 | 2001-06-22 | Sanken Electric Co Ltd | ホール素子を備えた電流検出装置 |
-
1999
- 1999-12-20 JP JP36117899A patent/JP4164615B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-28 US US09/723,440 patent/US6683448B1/en not_active Expired - Lifetime
- 2000-11-29 EP EP00126092A patent/EP1111693B1/en not_active Expired - Lifetime
- 2000-11-29 DE DE60027680T patent/DE60027680T2/de not_active Expired - Fee Related
-
2003
- 2003-10-20 US US10/689,017 patent/US6791313B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11320463B2 (en) | 2019-12-19 | 2022-05-03 | Kabushiki Kaisha Toshiba | Current detection device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60027680T2 (de) | 2007-04-26 |
| US20040080307A1 (en) | 2004-04-29 |
| DE60027680D1 (de) | 2006-06-08 |
| US6683448B1 (en) | 2004-01-27 |
| US6791313B2 (en) | 2004-09-14 |
| EP1111693A3 (en) | 2004-10-13 |
| EP1111693B1 (en) | 2006-05-03 |
| JP2001174486A (ja) | 2001-06-29 |
| EP1111693A2 (en) | 2001-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4164615B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
| JP3852554B2 (ja) | ホール素子を備えた電流検出装置 | |
| JP4164626B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
| US9865802B2 (en) | Current sensors and methods | |
| EP1107328B1 (en) | Current detector having a Hall-effect device | |
| US6424018B1 (en) | Semiconductor device having a hall-effect element | |
| JP4025958B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
| JP2002026419A (ja) | 磁電変換装置 | |
| JP3230580B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
| US11092621B2 (en) | Current sensor | |
| JP4164629B2 (ja) | ホール素子を備えた電流検出装置 | |
| JP2002202327A (ja) | ホール素子を備えた電流検出装置 | |
| US6781358B2 (en) | Hall-effect current detector | |
| JP3964679B2 (ja) | ホール素子 | |
| JP4200358B2 (ja) | ホール素子を備えた電流検出装置 | |
| TWI485411B (zh) | Current sensor substrate and current sensor | |
| JP4164625B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
| JP4164624B2 (ja) | ホ−ル素子を備えた電流検出装置 | |
| JP2018157192A (ja) | 半導体装置 | |
| CN114008464A (zh) | 电流传感器 | |
| TW201539813A (zh) | 感測元件 | |
| WO2023276673A1 (ja) | 電流センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080702 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080715 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |