JP4162092B2 - バスドライバ装置および半導体集積回路 - Google Patents
バスドライバ装置および半導体集積回路 Download PDFInfo
- Publication number
- JP4162092B2 JP4162092B2 JP2004253577A JP2004253577A JP4162092B2 JP 4162092 B2 JP4162092 B2 JP 4162092B2 JP 2004253577 A JP2004253577 A JP 2004253577A JP 2004253577 A JP2004253577 A JP 2004253577A JP 4162092 B2 JP4162092 B2 JP 4162092B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- well
- circuit
- signal
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
(1)入力データがHighレベルのとき
pMOSトランジスタTP1のゲートをS1ラインに接続
nMOSトランジスタTN1のゲートをLow(GND)に接続
pMOSトランジスタTP2のゲートをHigh(VDD)に接続
nMOSトランジスタTN2のゲートをS2ラインに接続
(2)入力データがLowレベルのとき
pMOSトランジスタTP1のゲートをHigh(VDD)に接続
nMOSトランジスタTN1のゲートをS1ラインに接続
pMOSトランジスタTP2のゲートをS2ラインに接続
nMOSトランジスタTN2のゲートをLow(GND)に接続
このようにして、相補的な出力信号S1,S2が得られる。
Atuki inoue et al., "A Low Power SOI Adder Using Reduced-Swing Charge Recycling Circuits",ISSCC 2001, February 7, 2001
|VTP|=|VTP0|+γP{√(VNW−VDD+2ΦFP)−√(2ΦFP)}
…(1)
上式において、γPおよびΦFPは、pMOSトランジスタTRPの定数である。上式を変形すると、Nウエル電圧VNWは、次式のように|VTP|−|VTP0|に応じて変わることがわかる。
VNW={(|VTP|−|VTP0|)/γP+√(2ΦFP)}2−(2ΦFP)
+VDD
そこで、Nウエル電圧選択制御部54は、入力される|VTP|−|VTP0|によってNウエル電圧VNVを算出し、その値をNウエル電圧発生回路57a(図4参照)から選択するように、選択電圧VSBPW(選択データ)として出力する。
VTN=VTN0+γN{√(VPW+2ΦFN)−√(2ΦFN)} …(2)
上式において、γNおよびΦFNは、nMOSトランジスタTRNの定数である。上式を変形すると、Pウエル電圧VPWは、次式のようにVTN−VTN0に応じて変わることがわかる。
VPW={(VTN−VTN0)/γN+√(2ΦFN)}2−(2ΦFN)
そこで、Pウエル電圧選択制御部55は、入力されるVTN−VTN0によってPウエル電圧VPWを算出し、その値をPウエル電圧発生回路57b(図4参照)から選択するように、選択電圧VSBPW(選択データ)として出力する。
VTN=VTN0+γN{√(VPW+2ΦFN)−√(2ΦFN)}
ここで、γNは基板定数を表している。
Vs=VDD−|VTP|−VTN
したがって、上式にVs=0.2V,VDD=1.5Vを代入して、|VTP|=VTN=Vtn=Vtpとすれば、そのときの閾値電圧Vtn,Vtpは次のように表される。
Vtn=Vtp=(1.5−0.2)/2=0.65
このように、閾値電圧Vtn,Vtpはともに0.65Vであり、これが調整目標値となる。また、前記のように、閾値電圧Vtn,Vtpをともに0.65Vに引き上げることにより、消費電力の低減措置が採られていない通常のインバータドライブ回路に対する本バスドライブ方式の消費電力比は0.27となり、消費電力低減効果が最も大きくなる。
P=α・F・C・VDD・Vs・n+Pddc+Prdc
ここで、上式において、αはデータ遷移確率であり、Fは動作周波数であり、Cは容量であり、VDDは電源電圧であり、Vsは信号の振幅であり、nはバス本数であり、Pddcはドライバ貫通電力であり、PrdcはレシーバDC電力である。
(1)ドライバ回路21,22のウエル(ローカルPウエル61およびローカルNウエル62)が他の回路から分離されている。
(2)バスライン4における信号のHighレベルおよびLowレベルに応じて、ローカルPウエル61におけるP+領域64に印加するPウエル電圧VPWおよびローカルNウエル62におけるN+領域66に印加するNウエル電圧VNWを目標値に制御するウエル電圧制御部5が設けられている。
2 ドライバ側デバイス
3 レシーバ側デバイス
4 バスライン
5 ウエル電圧制御部(電圧制御部)
21,22 ドライバ回路
52 High電圧比較回路(電圧差算出部)
53 Low電圧比較回路(電圧差算出部)
54 Nウエル電圧選択制御部(電圧出力部,電圧算出部)
55 Pウエル電圧選択制御部(電圧出力部,電圧算出部)
56 ウエル電圧発生回路
56a Nウエル電圧発生回路
56b Pウエル電圧発生回路
57 ウエル電圧選択回路(電圧出力部,選択出力部)
57a Nウエル電圧選択回路(電圧出力部,選択出力部)
57b Pウエル電圧選択回路(電圧出力部,選択出力部)
61 ローカルPウエル
62 ローカルNウエル
64 P+領域
66 N+領域
TRN nMOSトランジスタ(MOSトランジスタ)
TRP pMOSトランジスタ(MOSトランジスタ)
VNW Nウエル電圧
VPW Pウエル電圧
VSBNW 選択電圧
VSBPW 選択電圧
VTN 目標閾値電圧(目標値)
|VTP| 目標閾値電圧(目標値)
VTN0 測定閾値電圧(閾値電圧)
|VTP0| 測定閾値電圧(閾値電圧)
Claims (3)
- ウエルが他の回路から分離された構造を有するMOSトランジスタによって構成されるバスラインを駆動するドライバ回路と、
前記MOSトランジスタの閾値電圧を所定の目標値に制御するように、前記ウエルに与える電圧の値を前記バスラインの信号レベルに応じて調整する電圧制御部とを備え、
当該電圧制御部は、前記バスラインの信号レベルから得られる前記MOSトランジスタの閾値電圧と目標値との差を算出する電圧差算出部と、算出された前記差をなくすように前記電圧を出力する電圧出力部とを有し、
当該電圧出力部は、前記ウエルに与える複数の電圧を発生する電圧発生部と、前記電圧から選択データに基づいて前記複数の電圧から前記ウエルに与える一つの電圧を選択して出力する選択出力部と、前記差に基づいて前記選択データを算出するデータ算出部とを有していることを特徴とするバスドライバ装置。 - 前記データ算出部は、前記差を入力すると、当該差に対応する前記ウエルに与える電圧を出力するルックアップテーブルによって前記選択データを算出することを特徴とする請求項1に記載のバスドライバ装置。
- 請求項1または2に記載のバスドライバ装置を備えていることを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253577A JP4162092B2 (ja) | 2004-08-31 | 2004-08-31 | バスドライバ装置および半導体集積回路 |
US11/213,779 US7248095B2 (en) | 2004-08-31 | 2005-08-30 | Bus driver with well voltage control section |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253577A JP4162092B2 (ja) | 2004-08-31 | 2004-08-31 | バスドライバ装置および半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006074285A JP2006074285A (ja) | 2006-03-16 |
JP4162092B2 true JP4162092B2 (ja) | 2008-10-08 |
Family
ID=36033246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004253577A Expired - Fee Related JP4162092B2 (ja) | 2004-08-31 | 2004-08-31 | バスドライバ装置および半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7248095B2 (ja) |
JP (1) | JP4162092B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100817058B1 (ko) * | 2006-09-05 | 2008-03-27 | 삼성전자주식회사 | 룩업 테이블을 이용한 바디 바이어싱 제어회로 및 이의바디 바이어싱 제어방법 |
US8958290B2 (en) * | 2007-03-05 | 2015-02-17 | Marvell International Ltd. | Multi-level multi-pin differential interface |
US7808277B2 (en) * | 2008-09-18 | 2010-10-05 | Hewlett-Packard Development Company, L.P. | Bidirectional signal separation module for a bus converter |
US8558577B1 (en) * | 2012-07-31 | 2013-10-15 | Hewlett-Packard Development Company, L.P. | Systems and methods for bidirectional signal separation |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5160855A (en) * | 1991-06-28 | 1992-11-03 | Digital Equipment Corporation | Floating-well CMOS output driver |
US5422591A (en) * | 1994-01-03 | 1995-06-06 | Sgs-Thomson Microelectronics, Inc. | Output driver circuit with body bias control for multiple power supply operation |
KR0141157B1 (ko) * | 1995-04-24 | 1998-07-15 | 김광호 | 기준전압발생회로 |
US5543733A (en) * | 1995-06-26 | 1996-08-06 | Vlsi Technology, Inc. | High voltage tolerant CMOS input/output circuit |
US5646550A (en) * | 1996-02-22 | 1997-07-08 | Motorola, Inc. | High reliability output buffer for multiple voltage system |
JP3210567B2 (ja) * | 1996-03-08 | 2001-09-17 | 株式会社東芝 | 半導体出力回路 |
US5825206A (en) * | 1996-08-14 | 1998-10-20 | Intel Corporation | Five volt safe output buffer circuit that controls the substrate and gates of the pull-up devices |
JP3266527B2 (ja) * | 1996-12-10 | 2002-03-18 | 富士通株式会社 | 出力ドライバ回路及び半導体装置 |
US6265926B1 (en) * | 1998-05-27 | 2001-07-24 | Altera Corporation | Programmable PCI overvoltage input clamp |
US6313691B1 (en) * | 1999-02-17 | 2001-11-06 | Elbrus International Limited | Method and apparatus for adjusting the static thresholds of CMOS circuits |
US6362665B1 (en) * | 1999-11-19 | 2002-03-26 | Intersil Americas Inc. | Backwards drivable MOS output driver |
US6326832B1 (en) * | 2000-03-29 | 2001-12-04 | National Semiconductor Corporation | Full swing power down buffer with multiple power supply isolation for standard CMOS processes |
GB2374475B (en) * | 2000-12-15 | 2005-05-11 | Micron Technology Inc | Input-output buffer circuit and method for avoiding inadvertent conduction of a pull-up transistor |
US6859074B2 (en) * | 2001-01-09 | 2005-02-22 | Broadcom Corporation | I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off |
US6529421B1 (en) * | 2001-08-28 | 2003-03-04 | Micron Technology, Inc. | SRAM array with temperature-compensated threshold voltage |
US20030076153A1 (en) * | 2001-10-17 | 2003-04-24 | Kaveh Shakeri | Controlling circuit power consumption through body voltage control |
US6765430B2 (en) * | 2002-07-22 | 2004-07-20 | Yoshiyuki Ando | Complementary source follower circuit controlled by back bias voltage |
JP2004165649A (ja) * | 2002-10-21 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
TWI220588B (en) * | 2003-05-15 | 2004-08-21 | Amic Technology Corp | Regulated charge pump |
US20050052219A1 (en) * | 2003-09-04 | 2005-03-10 | Butler Douglas Blaine | Integrated circuit transistor body bias regulation circuit and method for low voltage applications |
JP4221274B2 (ja) * | 2003-10-31 | 2009-02-12 | 株式会社東芝 | 半導体集積回路および電源電圧・基板バイアス制御回路 |
US6970024B1 (en) * | 2004-02-24 | 2005-11-29 | Altera Corporation | Over-voltage protection of integrated circuit I/O pins |
-
2004
- 2004-08-31 JP JP2004253577A patent/JP4162092B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-30 US US11/213,779 patent/US7248095B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006074285A (ja) | 2006-03-16 |
US7248095B2 (en) | 2007-07-24 |
US20060055449A1 (en) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150015323A1 (en) | Charge pump circuit | |
US7592850B2 (en) | Level shifter including boosting circuit | |
US5877635A (en) | Full-swing buffer circuit with charge pump | |
JPS62230220A (ja) | 相補性絶縁ゲ−ト型論理回路 | |
JP2008118582A (ja) | 電圧切替回路 | |
US20060176099A1 (en) | Semiconductor integrated circuit and method of controlling the semiconductor integrated circuit | |
JP4174531B2 (ja) | レベル変換回路及びこれを有する半導体装置 | |
JP4978094B2 (ja) | 出力バッファ回路 | |
US9331569B1 (en) | Current generating circuit, current generating method, charge pumping circuit and charge pumping method | |
JP4162092B2 (ja) | バスドライバ装置および半導体集積回路 | |
KR100416625B1 (ko) | 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼 | |
EP2957985B1 (en) | Control circuit and control system | |
JP7281805B2 (ja) | チャージポンプ制御回路及びバッテリ制御回路 | |
KR20100094956A (ko) | 출력 버퍼 회로 | |
JP2001111397A (ja) | 半導体集積回路 | |
JP5569462B2 (ja) | 出力バッファ回路及び入出力バッファ回路 | |
US7218162B2 (en) | Semiconductor integrated circuit having output circuit | |
US6822490B2 (en) | Data output circuit for reducing skew of data signal | |
JP6540290B2 (ja) | レベルコンバータ回路 | |
US20050007174A1 (en) | Output circuit and semiconductor integrated circuit incorporating it therein | |
US20130002332A1 (en) | Bus switch circuit | |
JP4884942B2 (ja) | 発振回路 | |
JP2001044819A (ja) | 高電圧出力インバーター | |
US10886920B2 (en) | Output buffer circuit | |
US10541684B2 (en) | Input/output circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080716 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |