JP4154306B2 - リジット基板を用いた半導体装置の製造方法 - Google Patents

リジット基板を用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP4154306B2
JP4154306B2 JP2003338147A JP2003338147A JP4154306B2 JP 4154306 B2 JP4154306 B2 JP 4154306B2 JP 2003338147 A JP2003338147 A JP 2003338147A JP 2003338147 A JP2003338147 A JP 2003338147A JP 4154306 B2 JP4154306 B2 JP 4154306B2
Authority
JP
Japan
Prior art keywords
rigid substrate
substrate
resin
mold
rigid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003338147A
Other languages
English (en)
Other versions
JP2005109019A (ja
Inventor
洋平 永浜
克則 若生
祐一 浅野
正則 高橋
春夫 小嶋
雅通 藤本
宏 大坪
祐樹 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003338147A priority Critical patent/JP4154306B2/ja
Priority to US10/781,794 priority patent/US7122402B2/en
Publication of JP2005109019A publication Critical patent/JP2005109019A/ja
Priority to US11/516,584 priority patent/US7781259B2/en
Application granted granted Critical
Publication of JP4154306B2 publication Critical patent/JP4154306B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、リジット基板を用いた樹脂封止型の半導体装置の製造方法に関する。
半導体集積回路が形成された半導体素子(チップ)を表面に実装した表面実装タイプの半導体装置(半導体パッケージ)において、外部端子としてバンプ電極が設けられ、かつ半導体素子を支持するチップ支持基板を備えたものの一例として、CSP(chip scale package)やBGA(ball grid array)などが知られている。
最近の電子機器の小型、薄型、軽量化の要求から、このような表面実装タイプの半導体パッケージが盛んに採用されるようになった。この種の半導体装置の中、CSPは、半導体チップと同等のサイズ、又は半導体チップよりわずかに大きいサイズを有する、小型かつ薄型の半導体パッケージの総称である。例えば、チップ支持基板の表面に半導体素子(チップ)が搭載され、その半導体素子が支持されたチップ支持基板の表面側を樹脂で封止することによって樹脂封止部が形成された構造をもつCSPが開発されている。
上記のような樹脂封止型の半導体パッケージには、チップ支持基板としてテープ基板を用いたタイプと、リジット基板を用いたタイプが知られている。テープ基板を用いたタイプには、例えば、柔軟性をもつ(フレキシブルな)ポリイミドテープを使用したCSP等の半導体パッケージが知られている。一方、リジット基板を用いたタイプには、剛性をもつ(リジットな)セラミックスや樹脂基板を使用したCSP等の半導体パッケージが知られている。
リジット基板又はテープ基板を用いて製造されるCSPの生産効率を向上して低コスト化を図る技術として、一括モールド法が開発されている。この一括モールド法は、複数の半導体素子(チップ)をアレイ状に配列してチップ支持基板(例えば、リジット基板)上に実装し、複数の半導体素子のチップアレイ領域を一括して樹脂で覆いモールドすることにより樹脂封止部を形成する方法であり、樹脂封止後、ダイシングを行って、樹脂封止部を形成したチップ支持基板のチップアレイ領域を分割、切断して個片化するものである。
近年、リジット基板を用いた半導体パッケージは、コスト低減や半導体パッケージの薄型化の傾向にあり、リジット基板が大型化(基板全面素子化)する、あるいは薄型化する傾向にある。
なお、特許文献1には、テープ基板上に支持された複数の半導体チップを樹脂で一括封止する半導体装置の製造方法において、一括封止部の反りを低減するために、キャビティ形成面に凸部を設けた樹脂封止用金型を使用することが開示されている。
特開2002−110718号公報(第7−9頁、図6)
リジット基板の大型化、薄型化に伴い、ダイボンディング工程やワイヤボンディング工程で加えられる処理熱により、半導体パッケージのチップ支持基板に小さな反りやたわみが複数生じてしまう。次いで行われるトランスファ・モールド工程では、樹脂の流れ込みによる寄せの力で前工程で生じた反りやたわみがベント側(樹脂が流れていく方向)に押しやられて、反りやたわみがベント側に集中してしまいリジット基板が大きく反ってしまうという問題がある。また、封止後に上記の反りやたわみに対する応力により、基板上に実装されている半導体チップがダメージを受けたり、ボンディングワイヤの変形が発生してしまうという問題がある。
図1は、従来のリジット基板を用いた半導体装置のモールド工程を説明するための図である。図1(a)は、半導体装置の一括モールド工程における樹脂注入時の状態を示し、 図1(b)は、樹脂注入後の状態を示す。
図1のリジット基板1は回路基板であり、ガラスエポキシ樹脂等のプリント基板、またはセラミックス基板よりなり、テープ基板とは異なり剛性をもった基板を指す。表面には半導体素子の電極との接続用の電極及び配線パターンが形成されており、裏面には外部電極接続のための電極が形成されている。
図1のモールド工程で使用される樹脂封止用金型は、上金型2と下金型3を備え、上金型2にはキャビティ2aが形成されている。
図1(a)の樹脂注入前に、リジット基板1が上金型2と下金型3の間に配置される。この状態のリジット基板1は、ダイボンディング、ワイヤボンディングがすでに完了しており、リジット基板1のチップ支持面には複数の半導体素子(チップ)(図示せず)が配列され、チップアレイ領域に実装され、各半導体素子の表面電極(パッド)とリジット基板1に形成された接続端子(電極)とがワイヤで接続されている。ダイボンディング工程やワイヤボンディング工程で使用される処理熱により、リジット基板1に反りが生じている場合が多い。
図1(a)に示すように、図面右側のゲート側から上金型2のキャビティに樹脂11が注入される。
図1(b)に示すように、注入した樹脂11により、リジット基板1のチップ支持面に搭載された複数の半導体素子(チップ)を一括して封止することにより、樹脂封止部が形成される。
しかし、上述のように、図1のモールド工程では、樹脂の流れ込みによる寄せの力で前工程で生じた反りやたわみがベント側(樹脂が流れていく方向)に押しやられて、ベント側で基板が金型により押え付けられ固定されるため、反りやたわみがベント側に集中してリジット基板1が大きく反ってしまうという問題がある。図1(b)において、9はリジット基板1が大きく反り、リジッド基板上の半導体素子に接続されたワイヤに変形が発生した箇所を示す。
一方、テープ基板を用いた半導体パッケージでは、テープ基板自体に柔軟性があり、図1(b)に示したようなワイヤ変形の問題は生じないが、リジット基板に比較して高価であり、近年の基板の大型化やコスト低減の要求を十分満足できないという問題がある。
本発明は、上記問題点に鑑みてなされたものであり、リジット基板を用いた樹脂封止型の半導体装置の製造方法において、リジット基板や樹脂封止用金型の改良により、樹脂封止後のリジット基板の変形及び樹脂封止時における前記半導体素子やワイヤの変形を低減することを目的とする。
上記課題を解決するため、本発明の半導体装置の製造方法は、表面に1又は複数個の半導体素子を支持するリジット基板を樹脂封止するための金型へ配置した際に金型のベント側で上金型と下金型により挟み込まれる部分の基板端部における、半導体素子支持面の反対側の裏面側に切欠き部を形成して該基板端部の板厚を他の部分の板厚より薄くする工程と、前記リジット基板を金型に配置する工程と、前記金型の上金型と前記リジット基板との間に樹脂を流し込み前記半導体素子を樹脂封止する工程とを含むことを特徴とする。
本発明の半導体装置の製造方法によれば、一括モールド工程において発生するリジット基板の反りやたわみ等の変形を低減することができる。また、リジット基板の反り及びたわみを低減することにより、半導体素子のワイヤ変形等の発生を防止することができる。さらに、樹脂封止後の半導体パッケージの反りやたわみの残留応力を低減して、内部の半導体素子に損傷を与えることを防止することができる。
以下、本発明の第1の実施形態について図面に基づいて詳細に説明する。
図2は、本発明に係るリジット基板の構成を示す。
図2に示すように、リジット基板1は略矩形状であり、ゲート側端部5と、ベント側端部4と、複数の半導体素子(チップ)を支持するチップ支持面と、チップ支持面と反対側の電極搭載面とを有する。
図2のリジット基板1は、ダイボンディング工程、ワイヤボンディング工程がすでに行われており、リジット基板1のチップ支持面には複数の半導体素子(チップ)が配列され、チップアレイ領域1a,1bに実装され、各半導体素子の表面電極(パッド)とリジット基板1に形成された接続端子(電極)とがワイヤで接続されている(図示せず)。
リジット基板1のチップ支持面は中央で左右に分割され、チップアレイ領域1a、1bとして形成されている。チップアレイ領域1a、1bにはそれぞれ、6×8個の半導体集積回路が形成された半導体素子(チップ)がアレイ状に配列され、実装されている。
図2のリジット基板1は、一括モールド工程を行って、これらチップアレイ領域1a、1bの複数の半導体素子が一括して樹脂で封止されることにより、樹脂封止部が形成される。樹脂封止後、ダイシング工程を行って、樹脂封止部が形成されたリジット基板1のチップアレイ領域1a、1bが、ダイシングライン12、13に沿って分割、切断されることにより個片化される。
また、一括モールド工程前に、図2のリジット基板1を樹脂封止用金型の上金型と下金型の間に配置して、リジット基板1は、チップ支持面のゲート側端部5とベント側端部4において樹脂封止用金型によりクランプされる。その際に、リジット基板1は矩形状のリジット基板1の上辺と下辺の端部である、ゲート側端部5とベント側端部4においてクランプされる共に、リジット基板1の左辺、中央、右辺の端部であるベント側端部4においてもクランプされる。
図3は、本発明の一実施例に係るリジット基板1の構成例を示す。
図3(a)乃至(d)に示した構成例では、リジット基板1は、ゲート側端部5と、ベント側端部4と、1又は複数個の半導体素子(チップ)を支持するチップ支持面(表面)と、チップ支持面と反対側の電極搭載面(裏面)とを有し、ベント側端部4におけるリジット基板1の板厚がベント側端部4以外の板厚より小さくなるようにベント側端部4の電極搭載面側に形成したソルダレジスト除去部7a乃至7d(切欠き部)を備える。ソルダレジスト除去部は、リジット基板1のベント側端部4の電極搭載面側のソルダレジストを全部又は部分的に除去することにより形成される。後述するように、本実施例のリジット基板1においては、このソルダレジスト除去部が、樹脂封止後のリジット基板1の変形及び樹脂封止時における半導体素子の変形を低減する働きをする。
図3(a)の構成例において、ソルダレジスト除去部7aは、矩形状のリジット基板1の下辺の端部である、ベント側端部4の電極搭載面側のソルダレジストを全部除去することにより、形成される。
図3(b)の構成例において、ソルダレジスト除去部7bは、矩形状のリジット基板1の下辺の端部である、ベント側端部4の電極搭載面側のソルダレジストを部分的に除去することにより、形成される。
図3(c)の構成例において、ソルダレジスト除去部7cは、矩形状のリジット基板1の上辺の端部であるゲート側端部5以外の端部4の電極搭載面側のソルダレジストを全部除去することにより、形成される。すなわち、ソルダレジスト除去部7cは、矩形状のリジット基板1の下辺、左辺、中央、右辺の端部であるベント側端部4の電極搭載面側のソルダレジストを全部除去することにより、形成される。
図3(d)の構成例において、ソルダレジスト除去部7dは、矩形状のリジット基板1の上辺の端部であるゲート側端部5以外の端部4の電極搭載面側のソルダレジストを全部又は部分的に除去することにより、形成されている。すなわち、ソルダレジスト除去部7dは、矩形状のリジット基板1の下辺の端部であるベント側端部4の電極搭載面側のソルダレジストを全部除去し、リジット基板1の左辺、中央、右辺の端部であるベント側端部4の電極搭載面側のソルダレジストを部分的に除去することにより、形成される。
図3に示したリジット基板1の各構成例では、リジット基板1裏面のゲート側端部5以外のソルダレジストデザインを変更することで、モールド工程における半導体素子の変形を防止することができる。また、樹脂封止後のリジット基板1の反りやたわみ等の原因となる残留応力を低減することができる。
図4は、図3(a)のリジット基板を用いた半導体装置のモールド工程を説明するための図である。
図4(a)に示すように、本実施例のリジット基板1を樹脂封止用金型の上金型2及び下金型3間に配置して、リジット基板1のベント側端部4における電極搭載面と下金型3との間に、リジット基板1の切欠き部7に対応する空隙部が形成されている。
次に、図4(b)に示すように、樹脂封止用金型の上金型2のキャビティ2aにゲート側(図面右側)より樹脂11を注入する。注入した樹脂11により、リジット基板1のチップ支持面に支持された半導体素子を封止する樹脂封止部11を形成する。
図4の一括モールド工程では、リジット基板1の裏面のベント側端部4のソルダレジストを除去又は薄化して、部分的に基板厚を薄くすることにより、基板ベント側端部4と下金型3との間に間隙(ソルダレジスト除去部7)が形成される。これにより、上金型2と下金型3によるリジット基板1の締め付けがゆるくなるため、樹脂注入時の上金型方向に生じるリジット基板1の反り・たわみ等の原因となる応力を基板ベント側に解放して、従来のワイヤ変形を防ぐことができる。また、樹脂封止後の半導体パッケージの反りやたわみの原因となる残留応力を低減して、内部の半導体素子(チップ)の変形や損傷を防止することができる。
図5は、本発明の第2の実施例に係る半導体装置の製造方法におけるモールド工程を説明するための図である。
図5(a)に示すように、下金型3のベント側の所定の箇所に切欠き部8を形成した樹脂封止用金型を準備する。本実施例のリジット基板1には、第1実施例のようなソルダレジスタ除去部は設けられていない。このリジット基板1を樹脂封止用金型の上金型2及び下金型3間に配置して、リジット基板1のベント側端部4における電極搭載面と下金型3との間に、下金型3の切欠き部8に対応する空隙部が形成される。
次に、図5(b)に示すように、樹脂封止用金型の上金型2のキャビティ2aにゲート側(図面右側)より樹脂11を注入する。注入した樹脂11により、リジット基板1のチップ支持面に支持された半導体素子を封止する樹脂封止部11を形成する。
図5の一括モールド工程では、下金型3のベント側を彫り込んで部分的に、リジット基板1のベント側と下金型3との間に空隙部が生じる。これにより上金型2と下金型3によるリジット基板1の締め付けがゆるくなることによって、樹脂注入時の上金型2方向に生じるリジット基板1の反り・たわみ等の原因となる圧力を基板ベント側に解放してワイヤ変形を防ぐことができる。また、樹脂封止後の半導体パッケージの反りやたわみの原因となる残留応力を低減して、内部の半導体素子(チップ)の変形や損傷を防止することができる。
図6は、本発明の第3の実施例に係る半導体装置の製造方法におけるモールド工程を説明するための図である。
図6(a)に示すように、本実施例のリジット基板1には、ベント側端部4におけるリジット基板1の板厚がベント側端部4以外の板厚より小さくなるように、前記ベント側端部4以外の電極搭載面にカバーフィルム22が接着されている。
図6(a)に示すように、リジット基板1を樹脂封止用金型の上金型2及び下金型3間に配置して、リジット基板1のベント側端部4における電極搭載面と下金型3との間に、カバーフィルム22を接着しない部分に対応する空隙部22aが形成される。
次に、図6(b)に示すように、樹脂封止用金型の上金型2のキャビティ2aにゲート側(図面右側)より樹脂11を注入する。注入した樹脂11により、リジット基板1のチップ支持面に支持された半導体素子を封止する樹脂封止部11を形成する。
図6の一括モールド工程では、リジット基板1の裏面のベント側端部4以外にカバーフィルム22を貼り、部分的に総厚(カバーフィルムの厚さ+基板厚)を薄くすることによって、リジット基板1の裏面のベント側端部4と下金型3との間に空隙部22aを形成する。これにより上金型2と下金型3によるリジット基板1の締め付けがゆるくなるため、樹脂注入時の上金型2方向に生じるリジット基板1の反り・たわみ等の原因となる圧力を基板ベント側に解放してワイヤ変形を防ぐことができる。また、樹脂封止後の半導体パッケージの反りやたわみの原因となる残留応力を低減して、内部の半導体素子(チップ)の変形や損傷を防止することができる。
図7は、本発明の第4の実施例に係る半導体装置の製造方法におけるモールド工程を説明するための図である。
図7(a)に示すように、リジット基板1のベント側端部4における電極搭載面側に空隙部が形成されるように、樹脂封止用金型の下金型3のベント側以外にリリースフィルム20を接着する。リジット基板1を樹脂封止用金型の上金型2及び下金型3間に配置して、リジット基板1と下金型3との間に、下金型3のリリースフィルム20を接着していない部分に対応する空隙部が形成される。
次に、図7(b)示すように、樹脂封止用金型の上金型2のキャビティ2aに樹脂11を注入する。注入した樹脂11により、リジット基板1のチップ支持面に支持された半導体素子を封止する樹脂封止部11を形成する。
図7の一括モールド工程では、リリースフィルム20を基板ベント側以外に敷き、部分的に総厚(リリースフィルムの厚さ+基板厚)を薄くすることによって、リジット基板1の裏面のベント側端部4と下金型3との間に空隙部を形成する。これにより上金型2と下金型3によるリジット基板1の締め付けがゆるくなり、樹脂注入時の上金型2方向に生じるリジット基板1の反り・たわみ等の原因となる圧力を基板ベント側に解放してワイヤ変形を防ぐことができる。また、樹脂封止後の半導体パッケージの反りやたわみの原因となる残留応力を低減して、内部の半導体素子(チップ)の変形や損傷を防止することができる。
図8は、本発明の第5の実施例に係るリジット基板の構成を示す。
図8に示すように、リジット基板1は、ベント側端部4の近傍に形成したスリット21は、リジット基板1を樹脂封止用金型内に配置したとき、樹脂封止用金型のキャビティ内で、樹脂封止部に向かって開口するように配置される。スリット21は、樹脂注入時の上金型方向に生じる基板の反りやたわみの原因となる注入樹脂の圧力を低減する働きをもつ。
従って、スリット21は、樹脂封止後のリジット基板1の変形及び樹脂封止時における半導体素子の変形を低減する機能を有する。
図9は、図8のリジット基板を用いた半導体装置の一括モールド工程を説明するための図である。図9(a)は半導体装置の一括モールド工程における樹脂注入前の状態を示し、図9(b)は樹脂注入後の状態を示す。
図9を用いて、本実施例に係る半導体装置の製造方法を説明する。
図9のモールド工程で使用される樹脂封止用金型は、上金型2と下金型3を備え、上金型2にはキャビティ2aが形成されている。
まず、図9(a)に示すように、リジット基板1を上金型2と下金型3の間に配置する。
この状態において、スリット21は、リジット基板1のチップ支持面(表面)側で上金型2のキャビテイ2aに向かって開口している。リジット基板1の電極搭載面(裏面)側で閉鎖されるように下金型3にリリースフィルム20を接着する。
次に、図9(b)に示すように、ゲート側から上金型2のキャビティ2a内にゲート側(図面右側)より樹脂11を注入する。注入した樹脂11により、リジット基板1のチップ支持面に支持された複数の半導体素子を一括封止する樹脂封止部が形成される。
図8のリジット基板1を用いた半導体装置の一括モールド工程によれば、樹脂注入時の上金型2方向に生じる基板の反りやたわみの原因となる注入樹脂の圧力を、ベント側端部4の近傍に形成したスリット21で低減することにより、半導体素子の変形を防止することができる。また、樹脂封止後のリジット基板の反りやたわみ等の原因となる残留応力を低減して、内部の半導体素子の変形や損傷を防止することができる。また、スリット21から漏れて基板裏面に回り込もうとする樹脂を下金型3に貼り付けたリリースフィルム20によって防止することができる。
図10は、本発明の第6の実施例に係る半導体装置の製造方法におけるモールド工程を説明するための図である。
図10(c)は半導体装置の一括モールド工程における樹脂注入前の状態を示し、図10(d)は樹脂注入時の状態を示し、図10(e)は樹脂注入後の状態を示す。図10(a)は、樹脂注入前又は樹脂注入時におけるリジット基板1のベント側端部4の、図10(c)の文字A、又は図10(d)の文字Bで示した箇所の拡大図であり、図10(b)は、樹脂注入後におけるリジット基板1のベント側端部4の、図10(e)の文字Cに示した箇所の拡大図である。
図10のモールド工程は、トランスファー・モールド装置(図示なし)を用いて行われる。このトランスファー・モールド装置は、樹脂封止用金型として上金型2と下金型3を備え、上金型2にはキャビティ2aが形成されており、リジット基板1を上金型2と下金型3の間で基板をクランプする際のクランプ圧を調整する制御ユニットを備えている。
リジット基板1は、ゲート側端部5と、ベント側端部4と、複数の半導体素子(チップ)を支持するチップ支持面(表面)と、チップ支持面と反対側の電極搭載面(裏面)を有する。
まず、図10(c)に示すように、リジット基板1を上金型2と下金型3の間に配置する。この状態のリジット基板1は、ダイボンディング、ワイヤボンディングがすでに完了しており、リジット基板1のチップ支持面には複数の半導体素子(チップ)が配列され、チップアレイ領域に実装され、各半導体素子の表面電極(パッド)とリジット基板1に形成された接続端子(電極)とがワイヤで接続されている。
次に、トランスファー・モールド装置において、上金型2と、リジット基板1のベント側端部4におけるチップ支持面とが、後段の工程である樹脂注入により離間可能となるように十分小さな第1のクランプ圧を設定することにより、上金型2と下金型3でリジット基板1をソフトクランプする。図10(a)に示すように、上金型2とリジット基板1は接触しているか、又はわずかに離間する状態になるので、上金型2方向に生じる基板の反りやたわみの原因となる注入樹脂の力を、基板ベント側端部4に向かって低減することが可能とする。
次に、図10(d)に示すように、ゲート側から上金型2のキャビティ2a内に樹脂11を注入する。
樹脂11の注入が終了すると、図10(b)及び(e)に示すように、トランスファー・モールド装置において、第1のクランプ圧より大きな第2のクランプ圧を設定して、リジット基板1を本クランプする。上金型2でリジット基板1のベント側端部4におけるチップ支持面が押圧される。
注入した樹脂11により、リジット基板1のチップ支持面に支持された半導体素子を封止する樹脂封止部が形成される。
従来のモールド工程では、樹脂封止用金型内で基板を本クランプしてから樹脂注入を行うために、基板の反りやたわみ等の変形が生じ、半導体素子のワイヤ変形が発生しやすいという問題があった。
図10の半導体装置のモールド工程では、樹脂注入時から樹脂注入後までの間で基板クランプ圧を時間的にコントロールする。樹脂注入時には樹脂封止用金型内でリジット基板1をソフトクランプして、上金型2方向に生じる基板の反りやたわみの原因となる注入樹脂の力を、基板ベント側端部4に向かって低減することにより、半導体素子の変形を防止することができる。
また、図10の半導体装置のモールド工程では、樹脂注入の終了と同時に、本クランプを行うことにより、基板ベント側端部4における樹脂漏れを防ぐことができる。また、樹脂封止後のリジット基板の反りやたわみ等の原因となる残留応力を低減して、内部の半導体素子の変形や損傷を防止することができる。
従来のリジット基板を用いた半導体装置のモールド工程を説明するための図である。 本発明に係るリジット基板の構成を示す図である。 本発明の一実施例に係るリジット基板の構成を示す図である。 図3(a)のリジット基板を用いた半導体装置の製造方法におけるモールド工程を説明するための図である。 本発明の他の実施例に係る半導体装置の製造方法におけるモールド工程を説明するための図である。 本発明の他の実施例に係る半導体装置の製造方法におけるモールド工程を説明するための図である。 本発明の他の実施例に係る半導体装置の製造方法におけるモールド工程を説明するための図である。 本発明の他の実施例に係るリジット基板の構成を示す図である。 図8のリジット基板を用いた半導体装置の製造方法におけるモールド工程を説明するための図である。 本発明の他の実施例に係る半導体装置の製造方法におけるモールド工程を説明するための図である。
符号の説明
1 リジット基板
1a、1b チップアレイ領域
2 上金型
2a キャビティ
3 下金型
4 基板ベント側端部
5 基板ゲート側端部
7、7a、7b、7c、7d ソルダレジスト除去部
8 下金型形状変更部
9 ワイヤ変形
11 樹脂
12 ダイシングライン
13 ダイシングライン
20 リリースフィルム
21 スリット
22 カバーフィルム

Claims (2)

  1. 表面に1又は複数個の半導体素子を支持するリジット基板を樹脂封止するための金型へ配置した際に金型のベント側で上金型と下金型により挟み込まれる部分の基板端部における、半導体素子支持面の反対側の裏面側に切欠き部を形成して該基板端部の板厚を他の部分の板厚より薄くする工程と、
    前記リジット基板を金型に配置する工程と、
    前記金型の上金型と前記リジット基板との間に樹脂を流し込み前記半導体素子を樹脂封止する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記切欠き部を形成する部分は前記基板端部の一部分のみとすることを特徴とする請求項1記載の半導体装置の製造方法。
JP2003338147A 2003-09-29 2003-09-29 リジット基板を用いた半導体装置の製造方法 Expired - Fee Related JP4154306B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003338147A JP4154306B2 (ja) 2003-09-29 2003-09-29 リジット基板を用いた半導体装置の製造方法
US10/781,794 US7122402B2 (en) 2003-09-29 2004-02-20 Method of manufacturing a semiconductor device using a rigid substrate including the vent-end edge portion of the substrate has a thickness smaller than the other portions of the substrate
US11/516,584 US7781259B2 (en) 2003-09-29 2006-09-07 Method of manufacturing a semiconductor using a rigid substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003338147A JP4154306B2 (ja) 2003-09-29 2003-09-29 リジット基板を用いた半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008130919A Division JP4691575B2 (ja) 2008-05-19 2008-05-19 リジット基板を用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005109019A JP2005109019A (ja) 2005-04-21
JP4154306B2 true JP4154306B2 (ja) 2008-09-24

Family

ID=34373302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003338147A Expired - Fee Related JP4154306B2 (ja) 2003-09-29 2003-09-29 リジット基板を用いた半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7122402B2 (ja)
JP (1) JP4154306B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090026656A1 (en) * 2007-07-23 2009-01-29 Bautista Jr Jesus Bajo Vented mold for encapsulating semiconductor components
TWI770110B (zh) * 2017-03-30 2022-07-11 日商日本碍子股份有限公司 暫時固定基板及電子元件的暫時固定方法
US11469149B2 (en) * 2019-11-15 2022-10-11 Semtech Corporation Semiconductor device and method of forming mold degating structure for pre-molded substrate
JP7465829B2 (ja) * 2021-02-17 2024-04-11 Towa株式会社 樹脂成形品の製造方法、成形型及び樹脂成形装置
US11955347B2 (en) * 2021-12-02 2024-04-09 Asmpt Singapore Pte. Ltd. Encapsulation process for double-sided cooled packages

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4913638A (en) * 1988-06-20 1990-04-03 Eastman Kodak Company Apparatus for operating an injection molding process utilizing an acceptable part and process window
DE69524429T2 (de) * 1994-09-08 2002-05-23 Idemitsu Kosan Co Verfahren zur abdichtung eines organischen elektrolumineszenten elements und organisches elektrolumineszentes element
JPH09116050A (ja) 1995-10-24 1997-05-02 Oki Electric Ind Co Ltd 樹脂封止半導体装置
US6081997A (en) * 1997-08-14 2000-07-04 Lsi Logic Corporation System and method for packaging an integrated circuit using encapsulant injection
JP2000058716A (ja) 1998-08-14 2000-02-25 Toshiba Corp 半導体装置
JP2002110718A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体装置の製造方法
JP4581301B2 (ja) 2001-06-29 2010-11-17 ソニー株式会社 半導体パッケージ
JP2003077946A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd 半導体装置の製造方法
US20030201592A1 (en) * 2002-04-26 2003-10-30 Rich Cummines Apparatus and method for a compression spindle assembly for clamping

Also Published As

Publication number Publication date
US20050070051A1 (en) 2005-03-31
US20070010046A1 (en) 2007-01-11
JP2005109019A (ja) 2005-04-21
US7781259B2 (en) 2010-08-24
US7122402B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
US6596561B2 (en) Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture
KR100623506B1 (ko) 반도체장치 제조방법
US20040043537A1 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
JP4615282B2 (ja) 半導体パッケージの製造方法
JP2004349316A (ja) 半導体装置及びその製造方法
JP2000031343A (ja) 半導体装置
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
JP3660854B2 (ja) 半導体装置の製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
US9318356B2 (en) Substrate strip
JP4691575B2 (ja) リジット基板を用いた半導体装置の製造方法
JP3226244B2 (ja) 樹脂封止型半導体装置
JP4889359B2 (ja) 電子装置
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JP4065180B2 (ja) 樹脂封止金型
KR0145767B1 (ko) 초박형 반도체 패키지 및 그 제조방법
JP2004172647A (ja) 半導体装置
JP4451874B2 (ja) 半導体装置の製造方法
JP2003218290A (ja) 樹脂封止型半導体装置
JP2013165304A (ja) 半導体装置の製造方法
JPH09172042A (ja) 半導体装置
JP2007250702A (ja) 半導体装置及びその製造方法並びに配線基板
JP2014207471A (ja) 半導体装置の製造方法
JP2011044747A (ja) 半導体装置の製造方法
JP2012124537A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees