KR0145767B1 - 초박형 반도체 패키지 및 그 제조방법 - Google Patents

초박형 반도체 패키지 및 그 제조방법

Info

Publication number
KR0145767B1
KR0145767B1 KR1019940017342A KR19940017342A KR0145767B1 KR 0145767 B1 KR0145767 B1 KR 0145767B1 KR 1019940017342 A KR1019940017342 A KR 1019940017342A KR 19940017342 A KR19940017342 A KR 19940017342A KR 0145767 B1 KR0145767 B1 KR 0145767B1
Authority
KR
South Korea
Prior art keywords
lead
thin
ultra
semiconductor package
auxiliary pad
Prior art date
Application number
KR1019940017342A
Other languages
English (en)
Other versions
KR960005960A (ko
Inventor
안민철
정도수
최기원
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940017342A priority Critical patent/KR0145767B1/ko
Publication of KR960005960A publication Critical patent/KR960005960A/ko
Application granted granted Critical
Publication of KR0145767B1 publication Critical patent/KR0145767B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 박형 리드를 갖는 초박형 반도체 패키지에 있어서, 내부 리드 본딩시 외력에 의한 내부 리드의 변형을 방지하기 위하여, 박형 필름에 게이트, 리드 및 보조 패드를 갖는 리드 프레임을 형성하고, 외력에 완충역할을 하고 내부 리드 본딩시 범프롸 리드 선단이 잘 부합되도록 내부 리드의 선단에 박형 리드 핑거와 리세스 및 수직 슬롯을 형성하고 반도체 칩의 본딩 패드상에 내부 리드를 범프 본딩한 후에 보조 패드를 제거하고, 수지로 인캠슐레이션한 초박형 반도체 패키지를 구현하였다. 따라서, 초박형 패키지는 최소형, 고성능의 전기, 전자기기에 적용될 수 있다.

Description

초박형 반도체 패키지 및 그 제조방법
제 1 도는 종래 기술에 따른 열압착 방법을 나타낸 단면도,
제 2 도는 종래 기술에 따른 초박형 반도체 패키지를 나타낸 단면도,
제 3 도는 제 2 도에 따른 초박형 반도체 패키지의 리드를 나타낸 단면도,
제 4 도는 이 발명에 따른 초박형 반도체 패키지의 리드 프레임의 일 실시예를 나타낸 평면도,
제 5 도는 이 발명에 따른 초박형 반도체 패키지의 리드 프레임의 다른 실시예를 나타낸 평면도,
제 6 도는 제 5 도에 따른 반도체 패키지의 제조방법을 설명하기 위한 단면도,
제 7 도는 이 발명에 따른 초박형 반도체 패키지를 나타낸 단면도이다.
이 발명은 초박형 반도체 패키지에 관한 것으로서, 더욱 상세하게는 리드 프레임의 내부 리드에 얇게 부식된 리드 핑거(lead finger)를 형성하고 리드 핑거의 유연성을 높이기 위해 선단에 리세스(recess)를 형성한 다음 내부 리드들을 지지할 수 있는 보조 패드(dummy pad)를 형성함으로써, 리드의 범프 본딩시 다수 개의 리드들의 유연성을 향상시키고, 트랜스퍼 몰딩에 의해 테이프 케리어 패키지보다 더 박형화가 가능한 초박형 반도체 패키지 및 그 제조방법에 관한 것이다.
최근들어 VCR 일체형 카메라(camera), LCD, 메로리 모듈(memory module), 메로리 카드(memory card)등의 전자기기의 소형화, 박형화, 경량화가 요구되는 추세에 따라 고밀도의 소형 및 박형의 패키지 개발이 요구되고 있으므로 반도체 패키지의 패드 접착에 많은 문제점이 발생되고, 와이어 본딩에 의한 접합은 한계에 달하였다. 따라서, 여러 반도체 제조회사에서는 0.5㎜두께 이하의 초박형 패키지의 개발을 이미 완료했거나 개발 진행중에 있다.일반적으로 초박형 패키지를 실현하기 위한 테이프 케리어 패키지에서는, 0.5㎜두께의 반도체 패키지를 실현하기 위하여 얇게 연마된 칩 상에 금(Au) 범프가 형성되고, 주석(Sn) 도금된 탭 테이프의 내부 리드와 Au-Sn 공정(共晶;Eutatic)가 접합된다. 또 탭 테이프는 폴리이미드와 Cu(동)박의 접착에 접착제를 사용하는 3층 구조 테이프를 사용한다. 이때 수지봉지는 트랜스퍼 몰드 기술을 사용하고 있으며, 칩이 패키지 두께 방향에 대해 거의 중앙에 위치하도록 최적의 금형 및 탭 테이프 형상이 설계된다.
제 1 도는 종래 기술에 따른 열압착에 의한 반도체 패키지의 제조방법을 나타낸 단면도이다.
제 1 도를 참조하면, 금(Au)으로 된 범프(11)가 형성된 반도체 칩(12)을 준비하고, 본딩 장치의 하부 다이(13)에 고온 필름(14)을 왁스(15)로 접착하고, 고온 필름(14) 상에 릴리스 왁스(16;release wax)를 도포한 다음 그 위에 반도체 칩(12)을 접착시킨다.
이어서, 반도체 칩(12) 상에 형성된 각각의 범프들(11)에 탭 테이프(19) 상에 형성된 각각의 내부 리드(17)의 선단을 일치시키고, 본딩 장치의 상부에 설치된 본딩 툴(18)에 위해 열 및 압력을 가하여 내부 리드 본딩(ILB; Inner Lead Bonding)을 종료한다.
제 1 도와 같은 탭(TAB; Tape Automated Bonding)공정에 의한 반도체 패키지는 0.5㎜ 정도의 초박형화 및 리드의 고밀도화가 가능하다는 장점이 있는 반면에 제조공정이 복잡하고 제작비가 매우 높으며 트랜스퍼 몰딩에 의한 대량생산이 곤란하다는 단점이 있다. 또한 제 1 도에 도시된 바와 같이 내무 리드 본딩 작업시에 내부 리드(17)의 선단이 본딩 툴(18)의 압력에 의해 구부러지는 단점이 있다.
제 2 도는 종래 기술에 따른 초박형 패키지를 나타낸 단면도이다.
제 2 도를 참조하면, 제 1 도의 테이프 캐리어를 이용하는 종래의 초박형 패키지의 단점을 보완한 초박형 패키지(20)로서, 반도체 칩(21)에 형성된 범프(22)에 접착되는 리드 프레임(23)의 내부 리드(25)의 내측에는 내부 리드(25) 절반 정도 두께의 초박형으로 에칭되어 유연성이 좋은 리드 핑거(26)가 형성되어 있어서, 테이프 케리어 패키지와 동일한 효과를 거둘 수 있다. 도면에서 설명되지 않은 부호 24는 외부 리드를 나타내고, 부호 27은 몰딩된 수지를 나타낸 것이다.
제 3 도는 제 2 도에 적용되는 초박형 패키지의 리드를 나타낸 단면도이다.
제 3 도를 참조하면, 개선된 리드(25)는 리드 핑거(26) 하부의 선단에는 얇게 에칭된 팁(32; tip)이 형성되어 있고, 리드 핑거(26)의 하면의 일부에는 리드 핑거(26)의 유연성을 향상시키기 위한 수직의 응력완화 슬롯(33)이 형성되어 있고, 팁(32)의 상면(37)은 리드 핑거(26)의 하면(34)에 접하고 있다. 도면 중 설명되지 않은 부호 35, 36은 각각 후면 및 정면 벽을 나타낸다.
전술된 바와 같은 구조를 갖는 리드(25)에서는 리드 핑거(26)에 하부로의 하중이 가해질 때, 슬롯(33)의 정면 벽(36)은 슬롯(32)에서 제거된 부분이 있기 때문에 후면 벽(35) 방향으로 자유로이 움직일 수 있다. 따라서, 리드 핑거(26)는 슬롯(32)이 있기 때문에 외부 하중에 대해 유연성을 가지게 되는 장점이 있다.
반면에, 리드 프레임(23)의 리드 핑거(26)는 외부 리드(24)에 비해 매우 얇기 때문에 공정 진행중에 핸들링 또는 기계 등에 의해 리드 핑거(26)가 좌우로 휘어지므로 내부 리드 본딩시에 반도체 칩(21) 상의 각각의 범프(22)와 리드 핑거(26)의 배열이 잘 부합되지 않으므로 반도체 패키지의 신뢰성이 떨어지는 문제점이 있다.
이 발명은 전술된 종래 기술에 따른 제반 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 초박형 패키지 제조시 발생되는 내부 리드 본딩 불량을 방지하고 고신뢰성을 보장할 수 있는 초박형 반도체 패키지 및 그 제조방법을 제공함에 있다.
전술된 바와 같은 목적을 달성하기 위한 이 발명에 따른 초박형 반도체 패키지의 특징은 반도체 칩과, 반도체 칩의 상부 표면에 형성된 본딩 패드에 형성된 범프와, 범프에 의해 내부 리드 본딩되는 리드로 구성되고 수지로 인캡슐레이션되는 초박형 반도체 패키지에 있어서, 상기 내부 리드 선단에 박형 리드 핑거와, 리드 핑거와 연결되어 내부 리드를 지지하는 보조 패드를 구비하며, 내부 리드 및 보조 패드 사이에 유연성을 증가시키고, 내부 리드 본딩 후에 내부 리드에서 보조 패드를 제거하기 위하여 리세스 및 수직 슬롯을 형성한 점에 있다.
이 발명에 따른 초박형 반도체 패키지의 제조방법의 특징은, 박형 필름을 에칭하여 게이트, 외부 리드, 댐바, 내부 리드 및 내부 리드 선단을 연결하는 보조 패드를 갖는 프레임 패턴을 형성하는 제 1 공정과, 내부 리드의 선단에 박형 리드 핑거를 형성하고, 내부 리드 및 보조 패드 사이에 리세스 및 수직 슬롯을 형성하는 제 2 공정과, 반도체 칩의 본딩 패드와 리드 핑거를 범프 본딩시키는 제 3 공정과, 보조 패드를 리드 핑거의 선단에 형성된 리세스를 경계로 하여 제거하는 제 4공정과, 제 1 공정에 의해 형성된 게이트를 통하여 수지를 주입하여 인캡슐레이션하는 제 5 공정과, 댐바를 커팅하고 외부 리드를 소정의 형상으로 절곡형성하는 제 6공정으로 이루어진 점에 있다.
이하, 이 발명에 따른 초박형 반도체 패키지 및 그 제조방법에 따른 바람직한 실시예를 첨부한 도면에 의거하여 살세히 설명한다.
제 4 도는 이 발명에 따른 초박형 반도체 패키지 리드 프레임의 일 실시예를 나타낸 평면도이다.
제 4 도를 참조하면, 이 발명에 따른 초박형 반도체 패키지의 리드 프레임(40)은 구리, 철 합금 등으로 된 박형 필름(41)상에 외부 리드(43) 및 내부 리드(44)와 외부 리드(43)를 연결지지하는 댐바(48)가 형성되어 있고, 박형 필름 (41)의 양측에는 인캡슐레이션시에 수지를 주입하기 위한 게이트(49)가 형성되어 있다.
또한, 내부 리드(44)의 선단에는 리드의 두께 및 폭보다 소형·박형으로 에칭된 리드 핑거(45) 및 리드 핑거(45)의 변형을 방지하기 위해 그 선단에 연결된 직사각형의 보조 패드(46)가 형성되어 있고, 리드 핑거(45) 및 보조 패드(46) 사이에 리드 핑거(45)의 유연성 및 범프(도 6의 52) 접착력을 증가시키기 위한 리세스(47) 및 수직 슬롯(45a)이 형성되어 있다.
제 4 도의 부분확대도를 참조하면, 전술된 바와 같은 구조를 더욱 상세히 알 수 있으며, 반도체 칩(42)의 표면의 외곽선단에 형성된 다수개의 본딩 패드(도 6의 53)상의 범프(도 6의 52)에 내부 리드의 리드 핑거(45)의 선단의 하부가 고온 압착에 의해 접합된다.
실제로 내부 리드 (44)의 두께가 4mil 내지 6mil(0.1~0.15mm)일 경우에, 내부 리드(44)의 선단이 보조 패드(46)에 연결되어 지지되기 때문에, 리드 핑거(45)의 두께 및 폭을 2mil 내지 3mil(0.051~0.076mm)정도로, 리드 핑거(45)의 선단에 형성된 리세스(47)의 두께 및 폭을 1mil 내지 1.5mil(0.025~0.038mm)정도로 식각이 가능하다. 따라서 매우 밀집한 고밀도의 범프에 대응하여 고밀도의 리드를 실현할 수 있다.
도면에서 설명되지 않은 부호 54는 인캡슐레이션되는 수지를 나타낸다.
제 5 도는 이 발명에 따른 초박형 반도체 패키지 리드 프레임의 다른 실시예를 나타낸 평면도이다.
제 5 도를 참조하면, 이 발명에 따른 초박형 반도체 패키지의 리드 프레임(50)에서 동일한 부분에 대한 부호는 제 4 도와 동일하므로 상세한 설명을 생략한다.
제 4 도의 구성과 다른 점은 리드 핑거(45)의 변형을 방지하기 위해 각각의 리드핑거(45)의 선단에 연결된 보조 패드(46)는 아령형으로 형성된 점이다.
반도체 칩(42)상에 형성된 범프가 네방향으로 고밀도로 형성된 쿼드-플랫 패키지(QFP; Quad-Flat Package)의 경우에는 보조 패드(46)의 형상이 제 4 도에 도시된 바와 같은 직사각형으로 된 것이 유리하지만, 듀얼-인라인 패키지(DIP; Dual-Inline Package) 또는 이에 준하는 경우에는 보조 패드(46)의 형상이 제 5 도에 도시된 바와 같은 아령형으로 된 것이 리드 핑거(45)에 대해서 충분한 지지력을 유지하면서 재료를 절약할 수 있기 때문에 유리하다.
제 6 도는 이 발명에 따른 초박형 반도체 패키지의 제조방법을 설명하기 위한 제 5 도의 Ⅵ-Ⅵ선 단면도이다.
제 6 도를 참조하면, 이 발명에 다른 초박형 반도체 패키지의 제조방법은 먼저, 제 4 도 및 제 5 도에 도시한 구리, 철 합금 등으로 된 박형 필름(41)을 패터닝하여 외부 리드(43) 및 내부 리드(44)와, 상기 외부 리드(43)를 연결 지지하는 댐바(제 4도의 48)와, 각각의 내부 리드(44)의 선단에 연결된 사각형 또는 아령형의 보조 패드(46)를 형성하고, 박형 필름(41)의 양측에는 인켑슐레이션시에 수지를 주입하기 위한 게이트(49)를 형성한다.
이어서, 내부 리드(44)의 선단을 에칭하여 리드의 두께 및 폭보다 소형·박형으로 리드 핑거(45)를 형성하고, 리드 핑거(45) 및 보조 패드(46) 사이에 리드 핑거(45)의 유연성 및 범프(52)와의 접착력을 증가시키기 위하여 수직 슬롯(제 4 도의 45a)을 형성하고, 에칭 또는 펀칭 등의 방법으로 리세스(47)를 형성한다.
다음으로, 본딩 패드(53)상에 범프(52)에 의해 반도체 칩(42)을 내부 리드(44)의 리드 핑거(54) 하부면에 접착시킨다. 이때, 접착 공정은 내부 리드 본딩에 의해 행해지며, 금 또는 솔더 등의 범프(52)를 반도체 칩(42)의 본딩 패드(53)상에 형성하거나 리드 핑거(45)의 하부면에 형성하여 리드 핑거(45)의 하부면과 반도체 칩의 본딩 패드(53)가 일치되도록 한 후, 가열압착(Thermo-compression)하여 범프(52)를 매개로 하여 반도체 칩(42)과 내부 리드(44)를 전기적으로 연결시킨다.
이어서, 내부 리드(44) 및 리드 핑거(45)를 본딩 툴로 누른 상태에서 보조 패드(46)를 진공흡착 등의 방법으로 상부로 떼어낸다. 이 때, 리세스(47)가 가장 취약하므로 리세스(47)를 경계로 보조 패드(46)가 리드 핑거(45)에서 분리된다.
그 다음, 반도체 칩(42)과, 리드 핑거(45)를 포함한 내부 리드(44)의 일부분을 트랜스퍼 몰딩 방법으로 인캡슐레이션하게 되는데, 리드 프레임의 게이트(49)를 통하여 에폭시 몰딩 컴파운드 등의 수지를 주입하여 인캡슐레인션한다.
최종적으로, 인캡슐레이션된 패키지는 댐바를 절단하고 외부 리드를 소정 형상으로 절곡 형성함으로써 초박형 반도체 패키지 제조를 완료한다.
전술된 바와 같은 이 발명에 따른 초박형 반도체 패키지의 제조방법은, 반도체 패키지를 더욱 초박형화하기 위하여 트랜스퍼 몰드에 의한 인캡슐레이션시 반도체 칩의 하면을 노출시켜서 형성할 수 있으며, 대량생산을 위하여 스크린 프린트 방법으로 인캡슐레이션할 수도 있다. 여기서, 부호 54는 인캡슐레이션되는수지를 나타낸다.
제 7 도는 이 발명에 다른 초박형 반도체 패키지를 나타낸 단면도이다.
제 7 도를 참조하면, 이 발명에 따른 초박형 반도체 패키지(70)는 반도체 칩(42)상에 형성된 본딩 패드(53) 위에 금 또는 솔더로 된 범프(52)가 형성되어 있고, 범프(52)위에 내부 리드(44)의 선단에 형성된 리드 핑거(45)의 하부 선단을 통하여 리드 온 칩(LOC; Lead On Chip)방식으로 내부 리드(44)가 반도체 칩의 본딩 패드(53)와 전기적으로 연결되어 있다. 반도체 칩(42) 및 내부 리드(44)를 습기나 열 등의 외부 환경으로부터 보호하기 위하여 에폭시 몰딩 컴파운드 등의 열경화성 수지(54)로 인캡슐레이션한다. 그리고, 수지(54)외부로 돌출된 외부 리드(43)는 인쇄회로기판에 실장하기에 적합하도록 절곡된다.
이와 같은 이 발명에 따른 초박형 반도체 패키지 및 그 제조방법은 DIP 또는 QFP 타입 등의 모든 플라스틱 패키지에 적용가능하고, 특히 박형 패키지에 대응할 수 있으며, 또한 적용되는 반도체 칩의 구조, 용도 및 제반 사양에 따라 바뀔 수 있기 때문에, 이 발명의 기술적 사상에 벗어나지 않는 범위내에서 본 실시예에 국한되지 않고 다양한 변조가 가능함은 자명하다.

Claims (7)

  1. 반도체 칩과, 상기 반도체 칩의 상부 표면에 형성된 본딩 패드에 형성된 범프와, 상기 범프에 의해 내부 리드 본딩되는 리드로 구성되고 수지로 인캡슐레이션되는 초박형 반도체 패키지에 있어서, 상기 내부 리드 선단에 박형 리드 핑거와, 상기 리드 핑거와 연결되어 상기 내부 리드를 지지하는 보조 패드를 구비하며, 상기 내부 리드 및 보조 패드 사이에 유연성을 증가시키고, 상기 내부 리드 본딩 후에 내부 리드에서 상기 보조 패드를 제거하기 위하여 리세스 및 수직 슬롯을 형성한 것을 특징으로 하는 초박형 반도체 패키지.
  2. 제 1 항에 있어서, 상기 반도체 칩의 하면이 상기 수지 밖으로 노출된 것을 특징으로 하는 초박형 반도체 패키지.
  3. 제 1 항에 있어서, 상기 박형 리드 핑거의 두께 및 폭이 내부 리드의 두께 및 폭보다 얇게 형성된 것을 특징으로 하는 초박형 반도체 패키지.
  4. 제 3 항에 있어서, 상기 박형 리드 핑거의 두께는 0.051mm 이하인 것을 특징으로 하는 초박형 반도체 패키지.
  5. 제 1 항에 있어서, 상기 보조 패드는 직사각형의 평면을 갖는 것을 특징으로 하는 초박형 반도체 패키지.
  6. 제 1 항에 있어서, 상기 보조 패드는 아령형의 평면을 갖는 것을 특징으로 하는 초박형 반도체 패키지.
  7. 초박형 반도체 패키지의 제조방법에 있어서, 박형 필름을 에칭하여 게이트, 외부 리드, 댐바, 내부 리드 및 상기 내부 리드의 선단을 연결하는 보조 패드를 갖는 리드 프레임 패턴을 형성하는 제 1 공정과, 상기 내부 리드의 선단에 박형 리드 핑거르 형성하고, 상기 리드 핑거 및 보조 패드 사이에 리세스 및 수직 슬롯을 형성하는 제 2 공정과, 상기 반도체 칩의 본딩 패드와 상기 리드 핑거를 범프 본딩시키는 제 3 공정과, 상기 보조 패드를 상기 리드 핑거의 선단에 형성된 리세스를 경계로 하여 제거하는 제 4 공정과, 상기 제 1 공정에 의해 형성된 게이트를 통하여 수지를 주입하여 인캡슐레이션하는 제 5 공정과, 상기 댐바를 커팅하고 외부 리드를 소정의 형상으로 절곡형성하는 제 5 공정으로 이루어진 것을 특징으로 하는 초박형 반도체 패키지의 제조방법.
KR1019940017342A 1994-07-19 1994-07-19 초박형 반도체 패키지 및 그 제조방법 KR0145767B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940017342A KR0145767B1 (ko) 1994-07-19 1994-07-19 초박형 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017342A KR0145767B1 (ko) 1994-07-19 1994-07-19 초박형 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960005960A KR960005960A (ko) 1996-02-23
KR0145767B1 true KR0145767B1 (ko) 1998-08-01

Family

ID=19388278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017342A KR0145767B1 (ko) 1994-07-19 1994-07-19 초박형 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0145767B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102632328B1 (ko) * 2021-10-29 2024-02-02 주식회사 휴비스 크리너용 복합사 및 그를 이용한 원단

Also Published As

Publication number Publication date
KR960005960A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
US7141886B2 (en) Air pocket resistant semiconductor package
JP3619773B2 (ja) 半導体装置の製造方法
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
KR100344927B1 (ko) 적층 패키지 및 그의 제조 방법
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
KR20070034438A (ko) 스택된 다이 패키지의 제조 방법
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US20050110127A1 (en) Semiconductor device
US6894904B2 (en) Tab package
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
KR100292033B1 (ko) 반도체칩패키지및그제조방법
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
KR100788341B1 (ko) 칩 적층형 반도체 패키지
KR0145767B1 (ko) 초박형 반도체 패키지 및 그 제조방법
JP3203200B2 (ja) 半導体装置
KR100470144B1 (ko) 테이프회로기판및이를사용한칩크기의반도체칩패키지
JPH10256473A (ja) 半導体装置
JPH06236956A (ja) 半導体装置及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee