JPH09116050A - 樹脂封止半導体装置 - Google Patents

樹脂封止半導体装置

Info

Publication number
JPH09116050A
JPH09116050A JP7275818A JP27581895A JPH09116050A JP H09116050 A JPH09116050 A JP H09116050A JP 7275818 A JP7275818 A JP 7275818A JP 27581895 A JP27581895 A JP 27581895A JP H09116050 A JPH09116050 A JP H09116050A
Authority
JP
Japan
Prior art keywords
substrate
resin
semiconductor chip
stress relaxation
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7275818A
Other languages
English (en)
Inventor
Noriko Murakami
紀子 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP7275818A priority Critical patent/JPH09116050A/ja
Priority to KR1019960047703A priority patent/KR100386061B1/ko
Priority to EP01122146A priority patent/EP1168440A1/en
Priority to EP96117092A priority patent/EP0771029A3/en
Priority to EP00110729A priority patent/EP1039541A1/en
Priority to EP00110727A priority patent/EP1039538A1/en
Priority to US08/736,610 priority patent/US5864174A/en
Priority to EP00110728A priority patent/EP1039540A1/en
Priority to TW085113467A priority patent/TW350106B/zh
Priority to TW087102088A priority patent/TW411533B/zh
Publication of JPH09116050A publication Critical patent/JPH09116050A/ja
Priority to US09/165,295 priority patent/US6177725B1/en
Priority to US09/695,403 priority patent/US6459145B1/en
Priority to US10/223,484 priority patent/US6569755B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 基板上に半導体チップを搭載し、その基板の
裏面に外部接続用のバンプを設け、前記半導体チップを
樹脂にて封止する半導体装置において、基板の反りを極
力抑えることができる樹脂封止半導体装置を提供する。 【解決手段】 基板１１上に半導体チップ１２を搭載
し、その基板１１の裏面に外部接続用の半田バンプ１５
を設け、前記半導体チップを樹脂１４にて封止する樹脂
封止半導体装置において、半導体チップ１２側の基板１
１面と封止樹脂１４の間に応力緩和材を塗布した応力緩
和部１６を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂封止半導体装
置の構造に関するものである。
【０００２】
【従来の技術】従来、この種の装置としては、以下に示
すようなものがあった。図３はかかる従来の樹脂封止半
導体装置の断面図である。この図に示すように、基板１
に半導体チップ２をダイスボンドしてからＡｕワイヤ３
で基板１と半導体チップ２をワイヤボンドし、封止樹脂
４で半導体チップ２とＡｕワイヤ３を封止し、基板１の
反対側に半田ボール５を付けていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来の樹脂封止半導体装置では、封止樹脂４が基板１
の片側だけにあるため、基板の反りが大きく、信頼性に
劣るという問題点があった。本発明は、上記問題点を除
去し、基板上に半導体チップを搭載し、その基板の裏面
に外部接続用バンプを設け、前記半導体チップを樹脂に
て封止する樹脂封止半導体装置において、基板の反りを
極力抑えることができる樹脂封止半導体装置を提供する
ことを目的とする。
【０００４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）基板上に半導体チップを搭載し、この基板の裏面
に外部接続用バンプを設け、前記半導体チップを樹脂に
て封止する樹脂封止半導体装置において、前記半導体チ
ップ側の基板と封止樹脂の間に応力緩和材を塗布した応
力緩和部を設けるようにしたものである。
【０００５】このように、半導体チップ側の基板と封止
樹脂の間に応力緩和材を塗布した応力緩和部を設けるよ
うにしたので、封止樹脂と基板の間の応力を緩和するこ
とができ、反りを低減し、信頼性の向上を図ることがで
きる。 （２）基板上に半導体チップを搭載し、この基板の裏面
に外部接続用バンプを設け、前記半導体チップを樹脂に
て封止する樹脂封止半導体装置において、前記半導体チ
ップ側の基板面に応力緩和材を埋め込んだ応力緩和部を
具備する基板上に半導体チップを搭載し、樹脂にて封止
する樹脂封止半導体装置において、基板と封止樹脂の間
に応力緩和材を塗布した応力緩和部を設けるようにした
ものである。
【０００６】このように、前記半導体チップ側の基板面
に応力緩和材を埋め込んだ応力緩和部を設けるようにし
たので、封止樹脂と基板の間の応力を緩和することがで
き、反りを低減し、信頼性の向上を図ることができる。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら詳細に説明する。図１は本発明の第
１実施例を示す樹脂封止半導体装置の断面図である。ま
ず、基板１１に半導体チップ１２をダイスボンドし、Ａ
ｕワイヤ１３で基板１１と半導体チップ１２をワイヤボ
ンドする。その後、半導体チップ１２の周辺の基板１１
上に、応力緩和材としてシリコーンなど応力緩和効果の
高い物質を塗布し、応力緩和部１６を設け、必要に応じ
て、加熱、硬化させ、それから封止樹脂１４で封止し、
基板１１の反対側に半田ボール１５を付ける。
【０００８】このように構成したので、応力緩和部１６
により、線膨張係数の違いから、封止樹脂１４と基板１
１の間に生じる応力を緩和することができ、その結果、
反りを低減することが可能となる。次に、本発明の第２
実施例について説明する。図２は本発明の第２実施例を
示す樹脂封止半導体装置の断面図である。
【０００９】この実施例では、基板に窪みを形成し、そ
こに応力緩和材を埋め込んだ応力緩和部を設けるように
したものである。この図に示すように、まず、基板２１
に、応力緩和材を埋め込むための窪み２１ａをあけ、こ
こに応力緩和部２７を設ける。応力緩和材としては、シ
リコーンなど応力緩和効果の高い物質を用いる。次に、
この応力緩和材を埋め込んだ応力緩和部２７を有する基
板２１に半導体チップ２２をダイスボンドし、Ａｕワイ
ヤ２３で基板２１と半導体チップ２２をワイヤボンドし
た後、封止樹脂２４で封止し、基板２１の反対側に半田
ボール２５を付ける。
【００１０】このように構成したので、基板２１に形成
された応力緩和部２７により、線膨張係数の違いから封
止樹脂２４と基板２１の間に生じる応力を緩和すること
ができ、その結果、反りを低減することが可能となる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
【００１１】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、半導体チップ側の
基板と封止樹脂の間に応力緩和材を塗布し、応力緩和部
を形成するようにしたので、封止樹脂と基板の間の応力
を緩和することができ、反りを低減し、信頼性の向上を
図ることができる。
【００１２】（２）請求項２記載の発明によれば、半導
体チップ側の基板面に応力緩和材を埋め込んだ応力緩和
部を設けるようにしたので、封止樹脂と基板の間の応力
を緩和することができ、反りを低減し、信頼性の向上を
図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す樹脂封止半導体装置
の断面図である。
【図２】本発明の第２実施例を示す樹脂封止半導体装置
の断面図である。
【図３】従来の樹脂封止半導体装置の断面図である。
【符号の説明】
１１，２１ 基板 １２，２２ 半導体チップ １３，２３ Ａｕワイヤ １４，２４ 封止樹脂 １５，２５ 半田ボール １６，２７ 応力緩和部 ２１ａ 窪み

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 基板上に半導体チップを搭載し、該基板
    の裏面に外部接続用バンプを設け、前記半導体チップを
    樹脂にて封止する樹脂封止半導体装置において、前記半
    導体チップ側の基板と封止樹脂の間に応力緩和材を塗布
    した応力緩和部を具備することを特徴とする樹脂封止半
    導体装置。
  2. 【請求項２】 基板上に半導体チップを搭載し、該基板
    の裏面に外部接続用バンプを設け、前記半導体チップを
    樹脂にて封止する樹脂封止半導体装置において、前記半
    導体チップ側の基板面に応力緩和材を埋め込んだ応力緩
    和部を具備することを特徴とする樹脂封止半導体装置。
JP7275818A 1995-10-24 1995-10-24 樹脂封止半導体装置 Withdrawn JPH09116050A (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP7275818A JPH09116050A (ja) 1995-10-24 1995-10-24 樹脂封止半導体装置
KR1019960047703A KR100386061B1 (ko) 1995-10-24 1996-10-23 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
EP00110728A EP1039540A1 (en) 1995-10-24 1996-10-24 Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
EP96117092A EP0771029A3 (en) 1995-10-24 1996-10-24 Semiconductor device with improved structure to avoid cracks and manufacturing process
EP00110729A EP1039541A1 (en) 1995-10-24 1996-10-24 Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
EP00110727A EP1039538A1 (en) 1995-10-24 1996-10-24 Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US08/736,610 US5864174A (en) 1995-10-24 1996-10-24 Semiconductor device having a die pad structure for preventing cracks in a molding resin
EP01122146A EP1168440A1 (en) 1995-10-24 1996-10-24 Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
TW085113467A TW350106B (en) 1995-10-24 1996-11-04 Semiconductor elements and the manufacturing method
TW087102088A TW411533B (en) 1995-10-24 1996-11-04 Semiconductor device and its manufacturing method
US09/165,295 US6177725B1 (en) 1995-10-24 1998-10-02 Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US09/695,403 US6459145B1 (en) 1995-10-24 2000-10-25 Semiconductor device having an improved structure for preventing cracks, and improved small-sized semiconductor
US10/223,484 US6569755B2 (en) 1995-10-24 2002-08-20 Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7275818A JPH09116050A (ja) 1995-10-24 1995-10-24 樹脂封止半導体装置

Publications (1)

Publication Number Publication Date
JPH09116050A true JPH09116050A (ja) 1997-05-02

Family

ID=17560857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7275818A Withdrawn JPH09116050A (ja) 1995-10-24 1995-10-24 樹脂封止半導体装置

Country Status (1)

Country Link
JP (1) JPH09116050A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122402B2 (en) 2003-09-29 2006-10-17 Fujitsu Limited Method of manufacturing a semiconductor device using a rigid substrate including the vent-end edge portion of the substrate has a thickness smaller than the other portions of the substrate
JP2010141158A (ja) * 2008-12-12 2010-06-24 Denso Corp 電子装置
JP2011142366A (ja) * 2008-10-20 2011-07-21 Denso Corp 電子制御装置
JP2014123606A (ja) * 2012-12-20 2014-07-03 Shindengen Electric Mfg Co Ltd 電源装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122402B2 (en) 2003-09-29 2006-10-17 Fujitsu Limited Method of manufacturing a semiconductor device using a rigid substrate including the vent-end edge portion of the substrate has a thickness smaller than the other portions of the substrate
US7781259B2 (en) 2003-09-29 2010-08-24 Fujitsu Semiconductor Limited Method of manufacturing a semiconductor using a rigid substrate
JP2011142366A (ja) * 2008-10-20 2011-07-21 Denso Corp 電子制御装置
JP2010141158A (ja) * 2008-12-12 2010-06-24 Denso Corp 電子装置
JP2014123606A (ja) * 2012-12-20 2014-07-03 Shindengen Electric Mfg Co Ltd 電源装置およびその製造方法

Similar Documents

Publication Publication Date Title
TW488053B (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
JP2936669B2 (ja) 樹脂封止型半導体装置
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JPH09116050A (ja) 樹脂封止半導体装置
JPS5810841A (ja) 樹脂封止形半導体装置
JPS6077446A (ja) 封止半導体装置
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0345542B2 (ja)
JPH05109976A (ja) 半導体装置
TW200816419A (en) Multi-chip package to optimize mold-flow balance
JPH0526760Y2 (ja)
JPH08115941A (ja) 半導体装置
JPH10223700A (ja) 樹脂封止半導体装置及びその製造方法
JP2004200532A (ja) 半導体装置およびその製造方法
KR20100002868A (ko) 반도체 패키지
KR100308899B1 (ko) 반도체패키지및그제조방법
JPH09326463A (ja) 樹脂封止型半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
KR100532947B1 (ko) 회로 형성면에 중앙 패드를 갖는 제1 및 제2 반도체 칩을적층하여 패키징하는 방법
JPH05211268A (ja) 半導体装置
KR0125874Y1 (ko) 반도체 패키지
JPH0250438A (ja) 半導体記憶装置
JPH0669381A (ja) 半導体集積回路装置
JPH0590318A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030107