JP4147577B2 - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP4147577B2
JP4147577B2 JP2002209911A JP2002209911A JP4147577B2 JP 4147577 B2 JP4147577 B2 JP 4147577B2 JP 2002209911 A JP2002209911 A JP 2002209911A JP 2002209911 A JP2002209911 A JP 2002209911A JP 4147577 B2 JP4147577 B2 JP 4147577B2
Authority
JP
Japan
Prior art keywords
layer
ion implantation
etch stop
single crystal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002209911A
Other languages
English (en)
Other versions
JP2004055752A (ja
Inventor
清 三谷
功 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2002209911A priority Critical patent/JP4147577B2/ja
Priority to PCT/JP2003/009006 priority patent/WO2004010505A1/ja
Publication of JP2004055752A publication Critical patent/JP2004055752A/ja
Application granted granted Critical
Publication of JP4147577B2 publication Critical patent/JP4147577B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、SOIウェーハの製造方法に関する。
【0002】
【従来の技術】
携帯電話等の移動体通信においては、数100MHz以上の高周波信号を取り扱うのが一般的となっており、高周波特性の良好な半導体デバイスが求められている。例えば、CMOS−ICや高耐圧型IC等の半導体デバイスには、シリコン単結晶基板(以下、ベースウェーハともいう)上にシリコン酸化膜絶縁体層を形成し、その上に別のシリコン単結晶層をSOI(Silicon on Insulator)層として積層形成した、いわゆるSOIウェーハが使用されている。これを高周波用の半導体デバイスに使用する場合、高周波損失低減のため、ベースウェーハとして高抵抗率のシリコン単結晶を使用することが必要である。
【0003】
ところで、SOIウェーハの代表的な製造方法として貼り合わせ法がある。この貼り合わせ法は、ベースウェーハとなる第一シリコン単結晶基板と、デバイス形成領域であるSOI層となる第二シリコン単結晶基板(以下、ボンドウェーハともいう)とをシリコン酸化膜を介して貼り合わせた後、ボンドウェーハを所望の膜厚まで減厚し、薄膜化することによりボンドウェーハをSOI層とするものである。
【0004】
ボンドウェーハを減厚する方法にはいくつかあるが、均一な膜厚が比較的得やすく、かつ簡便な方法として、スマートカット法(商標名)が知られている。これは、ボンドウェーハの貼り合わせ面(第一主表面とする)に対し、一定深さ位置に水素高濃度層が形成されるように水素をイオン注入し、貼り合わせ後に該水素高濃度層にてボンドウェーハを剥離する、というものである。
【0005】
【発明が解決しようとする課題】
しかし、上記の方法には以下のような欠点がある。すなわち、スマートカット法では、図10(a)に示すように、剥離後に得られるSOIウェーハ50’(符号7はベースウェーハ、符号2はシリコン酸化膜である)の、SOI層8の表面に、イオン注入に伴うダメージ層8aが形成され、また、剥離面そのものの粗さは通常製品レベルのSiウェーハの鏡面と比べて相当大きくなる。従来、このダメージ層8aを除去するために、剥離後のSOI層8の表面を、研磨代の小さい鏡面研磨(タッチポリッシュと通称され、機械的化学的研磨が用いられる)により平坦化することが行なわれてきた。この方法を用いると、剥離面の短波長の粗さ成分は比較的容易に除去できるのに対し、新たに研磨代のウェーハ面内不均一性を付加してしまう。その結果、図10(b)に示すように、得られるSOI層の膜厚tの分布には、同一ウェーハ内の標準偏差値σ1にて1〜2nm程度生ずる。また、図10(c)に示すように、同一仕様ウェーハロットにおけるウェーハ間の、膜厚t(t1,t2,t3)の標準偏差値σ2では3nm程度以上の分布を生ずる。
【0006】
なお、剥離面を不活性ガス雰囲気や水素雰囲気中で熱処理して平坦化を図る方法も考えられるが、剥離上がりの面粗さにはかなりのムラがあり、部分的に深い凹凸も生じやすいことから、1100℃以上で数時間以上、場合によっては1200℃以上で数時間を超える熱処理条件が必要となり、現実的でない。また、剥離面の仕上がりをなるべく均質化するために、水素イオン注入等の工程管理も厳しくしなければならず、製造能率や歩留まりの低下につながる。
【0007】
こうした膜厚のばらつきは、現状の鏡面研磨技術の水準からすれば不可避的なものであり、SOI層の膜厚が100nm程度以上の膜厚に留まる限りは、特に大きな問題となるものではない。しかしながら、近年、SOIウェーハの主要な用途であるCMOS−LSI等においては、素子の微細化及び高集積化の傾向はますます著しくなっており、数年前まで100nm程度で超薄膜と称されていたものも、今ではさして驚くに値するものではなくなってしまった。現在、超薄膜SOI層として求められている平均膜厚は100nmを大きく下回り、数10nm(例えば20〜50nm)から場合により10nm程度にもなっている。この場合、上記のような膜厚不均一のレベルは、狙いとする平均膜厚の10〜数10%にも及び、SOIウェーハを用いた半導体デバイスの品質ばらつきや、製造歩留まり低下に直結してしまうことはいうまでもない。
【0008】
本発明の課題は、SOI層の要求膜厚レベルが非常に小さい場合においても、ウェーハ内の膜厚均一性及びウェーハ間の膜厚均一性の双方を十分小さいレベルに軽減することが可能であり、ひいては超微細あるいは高集積度のCMOS−LSI等に加工した場合においても、品質ばらつきを抑制し製造歩留まりを向上させることができるSOIウェーハの製造方法を提供することにある。
【0009】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために、本発明のSOIウェーハの製造方法は、第一基板(ベースウェーハに相当する)とシリコン単結晶からなる第二基板(ボンドウェーハに相当する)との少なくともいずれかの第一主表面に絶縁膜を形成する絶縁膜形成工程と、
第二基板の第一主表面からイオンを打ち込むことにより、深さ方向のイオン注入プロファイルにおいて、第一の深さ位置に濃度ピークを有する剥離用イオン注入層を形成する剥離用イオン注入層形成工程と、
第二基板の第一主表面からイオンを打ち込むことにより、深さ方向のイオン注入プロファイルにおいて、第一の深さ位置よりも浅い第二の深さ位置に濃度ピークを有するエッチストップ用イオン注入層を形成するエッチストップ用イオン注入層形成工程と、
剥離用イオン注入層とエッチストップ用イオン注入層とが形成された第二基板と、第一基板との第一主表面同士を、絶縁膜を介して貼り合わせる貼り合わせ工程と、
該貼り合わせ工程の後、エッチストップ用イオン注入層を含んだSOI層となるべき結合シリコン単結晶薄膜を、第二基板より剥離用イオン注入層において剥離する剥離工程と、
結合シリコン単結晶薄膜中に、周囲部分よりも酸素濃度が高いエッチストップ層をエッチストップ用イオン注入層に基づいて形成するエッチストップ層形成工程と、
結合シリコン単結晶薄膜のエッチストップ層よりも表層側を、酸素濃度差に基づいて選択エッチングすることにより、結合シリコン単結晶薄膜を減厚する減厚工程と、
を含むSOIウェーハの製造方法であって、
前記エッチストップ層形成工程において、前記結合シリコン単結晶薄膜の表面から前記エッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散工程を行なうことにより、該エッチストップ用イオン注入層の酸素濃度を高めることで、周囲部分よりも酸素濃度が高いエッチストップ層を形成することを特徴とする。
【0010】
上記本発明の方法は、基本的にはスマートカット法の原理を応用したものであるが、従来のスマートカット法では1つのみ形成されていたイオン注入層を、本発明の方法では2つ形成する点に特徴がある。具体的には、ボンドウェーハである第二基板に対し剥離用イオン注入層を形成し、さらに該剥離用イオン注入層よりも浅い位置にエッチストップ用イオン注入層を形成する。そして、それら2つのイオン注入層が形成された第二基板を、ベースウェーハである第一基板に結合した後、第二基板から結合シリコン単結晶薄膜を剥離用イオン注入層にて剥離する。そして、この剥離により第一基板上に貼り合わされた結合シリコン単結晶薄膜の表層部を、エッチストップ用イオン注入層に基づいて形成されたエッチストップ層までエッチバックする。
【0011】
本発明において、結合シリコン単結晶薄膜中に形成するエッチストップ層は、エッチストップ用イオン注入層に基づいて、周囲部分よりも酸素濃度が高い酸素高濃度層として形成される。このようなシリコン中の酸素高濃度層(たとえば酸化シリコン層)は、酸素濃度の低いシリコンとの間に、アルカリ溶液等に対する顕著なエッチング選択性を生ずるので、結合シリコン単結晶薄膜のエッチングを確実に停止させることができる。
【0012】
そして、上記のエッチストップ用イオン注入層は、第二基板の貼り合わせ前に、平坦性の良好な第二基板の主表面を基準として形成され、また、剥離用イオン注入層よりも浅い位置に形成されるため、イオン打ち込み深さのばらつきが生じにくい。従って、得られるエッチストップ層は、鏡面研磨等により仕上げられた基板主表面の平坦性を反映した急峻かつピーク位置深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。その結果、結合シリコン単結晶薄膜を該エッチストップ層までエッチバックすることにより、ウェーハ内のみならずウェーハ間においても、膜厚分布が極めて良好なSOI層を得ることができる。
【0013】
また、本発明では、剥離用イオン注入層での剥離により、結合シリコン単結晶薄膜の表面は従来のスマートカット法と同様、一旦は比較的粗い剥離面となるが、これをタッチポリッシュにより平坦化するのではなく、結合シリコン単結晶薄膜の減厚を兼ねたエッチングにより平坦化する。すなわち、従来、SOI層の膜厚分布悪化の主要因となっていたタッチポリッシュが工程から排除される。また、剥離面の面粗さに多少のムラがあっても、エッチングによりその履歴はほとんど消滅し、過酷な熱処理によらずに十分平坦化できる。従って、剥離用イオン注入層形成の工程管理もそれほど厳しく行なう必要がなくなり、製造能率や歩留まりの向上にも寄与する。SOI層の膜厚分布をより良好なものとするには、第二基板は、イオン注入の基準として用いる第一主表面が鏡面研磨面とされた鏡面研磨ウェーハを使用するとよい。
【0014】
上記本発明の方法により、最終的に得られるSOI層の膜厚均一性を、同一ウェーハ内の膜厚の標準偏差値にて例えば0.4nm以下に確保できる。また、同一仕様のウェーハ間の標準偏差値にて2nm以下に確保することもできる。その結果、SOI層が、50nm以下、さらには20nm以下の超薄膜化される場合でも、ウェーハ内及びウェーハ間の膜厚バラツキを、十分実用に耐える範囲にまで軽減することが可能となる。
【0015】
【発明の実施の形態】
以下に本発明の実施の形態について述べる。
図1は本発明に係るSOIウェーハの製造方法の基本的な実施形態を説明するものである。まず、工程▲3▼に示すように、第一基板としてのベースウェーハ7と、工程▲1▼に示すシリコン単結晶よりなる第二基板としてのボンドウェーハ1とを用意する。ここでは、工程▲1▼に示すように、ボンドウェーハ1の第一主表面J側に絶縁膜としてのシリコン酸化膜2を形成している。このシリコン酸化膜2の形成は、例えば、ウェット酸化により形成することができるが、CVD(Chemical Vapor Deposition)等の方法を採用することも可能である。シリコン酸化膜の膜厚taは、例えばMOS−FET等の絶縁層として使用されることを考慮して、50nm以上2μm以下程度の値とする。なお、本実施形態においては、ベースウェーハ7(第一基板)もシリコン単結晶基板としているが、これを石英基板やサファイア基板などの絶縁性基板や、SiC,GaAs,InPなどの化合物半導体基板とすることも可能である。また、シリコン酸化膜2の代わりに、シリコン窒化膜やシリコン酸化窒化膜などを絶縁膜として形成することもできる。
【0016】
そして、工程▲1▼に示すように、ボンドウェーハ1の第一主表面J、本実施形態ではシリコン酸化膜2が形成された主表面Jに、例えば水素イオンビームを照射することにより水素イオンを打ち込み、剥離用イオン注入層4を形成する。この剥離用イオン注入層4は、ウェーハの深さ方向の水素濃度プロファイルを測定したとき、100nm以上2000nm以下の位置(第一の深さ位置da)に水素濃度のピーク位置が生ずるように形成するのがよい。該第一の深さ位置daは、結合シリコン単結晶薄膜5の厚さに対応するものである。第一の深さ位置daが100nm未満では、十分な厚さの結合シリコン単結晶薄膜5(後述)が得られず、2000nmを超えるとイオン注入装置を極めて高エネルギー化する必要が生ずる。例えば、最終的に得るべきSOI層15(工程▲7▼)の平均厚さtcを10〜50nm程度に設定する場合、剥離用イオン注入層4は、ウェーハの深さ方向の水素濃度プロファイルを測定したとき、100〜500nmの位置(第一の深さ位置da:ただし、表面にシリコン酸化膜2が形成される場合は、そのシリコン酸化膜2を除いた深さで表す)に水素濃度のピーク位置が生ずるように形成するのがよい。なお、イオンの打ち込み深さは、イオンのエネルギー(加速電圧)によって調整し、例えば水素イオンを用いる場合は、シリコン酸化膜の厚さtaを50nmに設定すると第一の深さ位置daに剥離用イオン注入層4を形成するためのイオン注入のエネルギーを10k〜60keV程度に調整するのがよい。
【0017】
また、スムーズで平滑な剥離を行なうには、水素イオンの注入量(ドーズ量)が2×1016個/cm〜1×1017個/cm、とすることが望ましい。2×1016未満では正常な剥離が不能となり、1×1017個/cmを超えるとイオン注入量が過度に増大するため工程が長時間化し、製造能率の低下が避けがたくなる。なお、剥離用イオン注入層を形成するためのイオンは、水素イオン及び希ガス(He、Ne、Ar、Kr、Xe)イオンよりなるイオン群から選ばれる少なくとも1種類である。例えば、水素イオンに代えて、ヘリウムイオン、ネオンイオンあるいはアルゴンイオンなどの希ガスイオンを打ち込むことにより剥離用イオン注入層4を形成してもよい。
【0018】
次に、工程▲2▼に示すように、ボンドウェーハ(第二基板)1の同じ第一主表面Jからイオンを打ち込むことにより、第一の深さ位置よりも浅い第二の深さ位置(ただし、表面にシリコン酸化膜2が形成される場合は、そのシリコン酸化膜2を除いた深さで表す)に濃度ピークを有するエッチストップ用イオン注入層6を形成する。エッチストップ用イオン注入層6は、剥離用イオン注入層4との重なりを十分に回避する観点から、第一の深さ位置より少なくとも50nm浅い範囲に位置するように形成することが望ましい。本実施形態においては、最終的に得るべきSOI層15(工程▲7▼)の平均厚さtcが10〜50nm程度に設定されるが、50〜300nmの位置(第二の深さ位置db)に水素濃度のピーク位置が生ずるように形成するのがよい。この第二の深さ位置dbは、最終的に得られるSOI層15の厚さに対応するものである。なお、上記第二の深さ位置dbにエッチストップ用イオン注入層6を形成するためのイオン注入エネルギーは、水素イオンを用い、taを50nmに設定する場合、5k〜40keV程度に調整するのがよい。このように、剥離用イオン注入に比べて低エネルギーで浅く注入することができるので、イオン注入深さのばらつきを一層低減することができ、ひいてはSOI層の膜厚均一性につながる。
【0019】
エッチストップ用イオン注入層6を形成する際のイオン注入量は、1×1015/cm〜4×1016/cmとし、剥離用イオン注入層4を形成する際のイオン注入量よりも小さくするのがよい。1×1015/cm未満では、後述のエッチストップ層6’(工程▲5▼)の形成が不完全となり、ひいては所期のエッチストップ効果が得られなくなる。また、イオン注入量が4×1016/cmを超えると、エッチストップ用イオン注入層6においてボンドウェーハ(第二基板)1の望まざる剥離が生ずるおそれがある。
【0020】
エッチストップ用イオン注入層6を形成するためのイオン種は、該エッチストップ用イオン注入層6をどのような方法により酸素高濃度層よりなるエッチストップ層とするかに応じて種々選択することができる。例えば、水素イオン、希ガスイオン及びシリコンイオンよりなるイオン群から選ばれる少なくとも1種類を用いることができる。図1の工程では、水素イオン(あるいは、水素に代えて、ヘリウムイオン、アルゴンイオンなどの希ガスイオンやシリコンイオンでもよい)を用いている。これらのイオン種は、主としてボンドウェーハ(第二基板)1中に、酸素を捕獲するための結晶欠陥(ダメージ)を形成する働きをなす。
【0021】
上記のように剥離用イオン注入層4とエッチストップ用イオン注入層6とを形成したボンドウェーハ1とベースウェーハ7とは、洗浄液にて洗浄される。次に、工程▲3▼に示すように、両ウェーハ1,7をシリコン酸化膜2の形成側(すなわち第一主表面J,K側)にて貼り合わせる。そして、工程▲4▼に示すように、その積層体を400〜600℃の低温にて熱処理することにより、ボンドウェーハ1は前記した剥離用イオン注入層4の概ね濃度ピーク位置において剥離し、ベースウェーハ1側に残留した部分が結合シリコン単結晶薄膜5となる(剥離工程)。他方、エッチストップ用イオン注入層6は、イオン注入量が低く留められているため、熱処理による剥離を起さない。なお、剥離用イオン注入層4を形成する際のイオン注入量を高めたり、あるいは重ね合わせる面に対して予めプラズマ処理を行なって表面を活性化したりすることにより、剥離熱処理を省略できる場合もある。また、剥離後の残余のボンドウェーハ部分3は、剥離面を再研磨後、再びボンドウェーハ又はベースウェーハとして再利用が可能である。
【0022】
次に、工程▲5▼に示すように、結合シリコン単結晶薄膜5中に、周囲部分よりも酸素濃度が高いエッチストップ層6’を、上記のエッチストップ用イオン注入層6に基づいて形成する(エッチストップ層形成工程)。本実施形態では、結合シリコン単結晶薄膜5の表面からエッチストップ用イオン注入層6に向けて酸素を拡散させる酸素拡散工程を行なうことにより、該エッチストップ用イオン注入層6の酸素濃度を高めてエッチストップ層6’を形成する、一種の内部酸化処理が行なわれている。この方法によると、水素イオンなどによるイオン注入により、一定密度の結晶欠陥(ダメージ)を、エッチストップ用イオン注入層6の形で集中形成しておくことにより、ウェーハ表面から拡散してきた酸素が該エッチストップ用イオン注入層6に形成された結晶欠陥に捕獲され、酸素高濃度層よりなるエッチストップ層6’に容易に形成できる。
【0023】
上記の方法によるエッチストップ層形成工程においては、酸素拡散工程を、具体的には酸素含有雰囲気中での熱処理にて行なうことができる。酸素含有雰囲気としては、例えば、酸素ガス雰囲気、窒素あるいはアルゴンに酸素を混合した酸素混合ガス、さらには酸素原子を含む化合物分子よりなるガス(例えば水蒸気)などからなるガス雰囲気を採用できる。
【0024】
熱処理温度は、高温になるほど酸素の拡散速度が増し、エッチストップ層6’の形成を促進することができる。しかし、熱処理温度が高すぎると、エッチストップ用イオン注入層6中の結晶欠陥(例えば、酸素誘起積層欠陥(Oxygen-induced Stacking Fault)が成長してSOI層15’を貫通する可能性がある。これらの点を考慮して、酸素拡散のための熱処理温度は、700℃以上1000℃以下に設定することが望ましい。
【0025】
なお、剥離直後の結合シリコン単結晶薄膜5上には、図3に示すように、イオン注入に伴うダメージ層8dが形成される。酸素拡散のための熱処理温度を上記のようにある程度高温に設定すると、このダメージ層8dから前記した結晶欠陥が成長しやすくなり、SOI層を貫通したりする不具合がより生じやすくなる場合がある。そこで、酸素拡散工程に先立って、結合シリコン単結晶薄膜5の最表層部をエッチング除去しておけば、このような不具合がより生じにくくなる。この場合のエッチング代dcは、ダメージ層8dを除去できる程度であればよく、例えば0.05〜0.15μm程度に設定するのが妥当である。具体的には、該エッチングを、フッ酸/硝酸などの混合酸エッチングやKOHやNaOHなどのアルカリエッチング等による化学エッチング、もしくはイオンエッチングなどの気相エッチングを用いて行なうことができる。
【0026】
本実施形態では、このダメージ層8dを除去するための、従来のようなタッチポリッシュを行なわない。その結果、剥離後の結合シリコン単結晶薄膜5の膜厚分布がタッチポリッシュにより大幅に損なわれる懸念がなくなるため、その分、上記ダメージ層8dを除去するためのエッチング代も確保しやすいといえる。
【0027】
酸素拡散熱処理は単独で行なってもよいが、他の目的の熱処理に兼用させることも可能である。例えば、最終的なSOIウェーハを得るには、剥離工程が終了後、第一基板7と結合シリコン単結晶薄膜5とを強固に結合する結合熱処理(本実施形態では、低温で実施される工程▲4▼の剥離熱処理後に、第一基板7と結合シリコン単結晶薄膜5とをシリコン酸化膜2を介して強固に結合する結合熱処理)が必要である。この結合熱処理は、通常1000℃以上1300℃以下の高温で行なわれるので、これを酸素拡散熱処理に兼用することも不可能ではないが、前述の通り、エッチストップ用イオン注入層6中の結晶欠陥の成長や、あるいは得られるエッチストップ層6のブロードニング防止の観点から、酸素拡散熱処理の温度は、これよりは多少低めに設定することが望ましいといえる。例えば、該結合熱処理に先立って、これよりも低温で実施される結合シリコン単結晶薄膜の表面保護酸化熱処理(700℃以上1000℃以下)は、酸素拡散熱処理への兼用を図る上で好都合である。このとき、工程▲5▼に示すように、結合シリコン単結晶薄膜の表面には保護酸化膜5aが形成される。
【0028】
また、エッチストップ層6’は酸素高濃度層として形成されるが、最終的には除去されるものであって、シリコン酸化層2のような高い絶縁性は要求されない。従って、エッチストップ層6’は、エッチング停止機能を十分に果たすことさえできればこと足り、その形成厚さtb(図1の▲6▼)は、例えば2nm以上50nm以下とすることが望ましい。形成厚さが2nm未満の場合、エッチング停止機能が不十分となる場合があり、50nmを超える形成厚さは、酸素拡散処理の長大化を招きやすくなる。
【0029】
エッチストップ層6’は、最終的にSOI層15として残すべき下地シリコン層へエッチングが進展するのを確実に止めることができなければならない。例えば、図2の▲1▼に示すように、エッチストップ用イオン注入層6を形成する際のイオン注入側となるボンドウェーハ1の第一主表面Jに、パーティクルP等の異物が付着していると、その付着領域でイオン注入が妨げられ、得られるエッチストップ層に多数のピンホール6hを生じ、ここからエッチング液が浸透して下地シリコン層が侵されてしまう可能性がある。この場合、▲2▼に示すように、ボンドウェーハ(第二基板)1の第一主表面Jへのイオンの打ち込みと、該第一主表Jの洗浄とを交互に繰り返して所定のドーズ量を注入する方法を採用することが有効である。すなわち、洗浄によりパーティクルP等の異物を除去しながら、イオンの打ち込みを反復して行なうと、洗浄後のウェーハ表面の全く同じ位置にパーティクルPが再付着する可能性が極めて小さいことから、ピンホール6の発生確率を大幅に低減することができる。
【0030】
また、洗浄を行なう代わりに、ボンドウェーハ(第二基板)1の第一主表面Jへのイオンの打ち込みを、角度を変えながら繰り返す方法を採用してもよい。すなわち、イオンビームを第一主表面Jに対して斜めに入射させることにより、パーティクルPの下側にもイオンビームを回りこませることができる。また、そのイオンの打ち込み角度又は方向を変えると、パーティクルPの影となる領域が第一主表面J上で変化しながらイオン打ち込みがなされる。その結果、イオン打ち込みされない領域が減少し、ピンホール6の発生確率を大幅に低減することができる。
【0031】
図1に戻り、このようにしてエッチストップ層6’が形成されれば、工程▲6▼に示すように、酸化膜5aをフッ酸により除去した後、結合シリコン単結晶薄膜5のエッチストップ層6’よりも表層側の部分8を、酸素濃度差に基づいて選択エッチングすることにより、結合シリコン単結晶薄膜を減厚する。エッチング液としては、アルカリ性溶液、例えばNaOH、KOHあるいはTMAH(TetraMethyl Ammonium Hydroxide)等の水溶液を用いることができる。
【0032】
エッチストップ層6’は前述の通りエッチストップ用イオン注入層6に基づいて形成されるものである。エッチストップ用イオン注入層6は、ボンドウェーハ(第二基板)1の貼り合わせ前に平坦性の良好なボンドウェーハ(第二基板)1の主表面Jを基準として形成され、また、剥離用イオン注入層4よりも浅い位置に形成されるため、イオンの打ち込み深さのばらつきが生じにくい。従って、エッチストップ層6’は、鏡面研磨等により仕上げられた基板主表面の平坦性を反映した急峻かつピーク位置深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。その結果、該酸素濃度プロファイル形状に対応して、ウェーハ内のみならずウェーハ間においても、膜厚分布が極めて良好なSOI層15を得ることができる。具体的には、SOI層15の平均厚さtcが10〜50nm程度の超薄膜に設定されているにもかかわらず、SOI層15の膜厚均一性を、同一ウェーハ内の膜厚の標準偏差値にて例えば0.4nm以下に確保でき、図5に示すように、同一仕様のウェーハ間の膜厚t(=t1,t2,t3)の標準偏差値σ2にて2nm以下に確保することもできる。特に、SOI層15が20nm以下(例えば10nm)に超薄膜化される場合でも、ウェーハ内及びウェーハ間の膜厚バラツキを、十分実用に耐える範囲にまで軽減することが可能となる。
【0033】
上記選択エッチングによる減厚工程の後、工程▲7▼に示すように、SOI層15上に残留しているエッチストップ層6’をエッチング除去することにより、SOIウェーハ50が得られる。エッチストップ層6’は酸素高濃度層、例えば酸化シリコン層であり、弗酸を用いて簡単にエッチング除去できる。また、ドライエッチング(気相エッチング)によりエッチストップ層6’を除去してもよい。
【0034】
なお、減厚工程の後(エッチストップ層6’を除去した後)、SOI層15の表面をさらに平坦化する平坦化熱処理を行なうことができる。この平坦化熱処理は、アルゴンガス等の不活性ガスや水素ガスあるいはこれらの混合ガス中にて1100〜1200℃程度の温度で1〜2時間程度の短時間で行なうことができ、前述の結合熱処理と兼ねて行なうことができる。具体的には、一般的なバッチ式の縦型炉や横型炉といったヒーター加熱式の熱処理炉を用いて行なうことができるほか、ランプ加熱等により熱処理を数秒から数分程度で完結する枚葉式RTA装置を用いて行なうこともできる。
【0035】
また、エッチストップ層6’は、エッチストップ用イオン注入層6に基づいて形成したものであるから、前述の弗酸等によるエッチング除去後においても、図4に示すように、イオン注入時のダメージ層15aが若干残留している可能性がある。そこで、図4に示すように、減厚工程の後、SOI層15の最表層部を熱酸化した後、形成された熱酸化膜15sを弗酸等によりエッチング除去する犠牲酸化処理を行なうと、上記のダメージ層15aを効果的に除去することができる。このダメージ層15aは、イオン注入量及び注入深さの小さいエッチストップ用イオン注入層6の痕跡として形成されるものであるから、これを除去するための熱酸化膜15sも5nm以上100nm以下程度にごく薄く形成すれば十分である。従って、熱酸化膜15sの形成・除去がSOI層15の膜厚分布に与える影響も小さくて済む。また、このような犠牲酸化処理は、最終的なSOI層15の厚さを微調整する目的で行なうこともできる。
【0036】
以上、本発明の実施形態を説明したが、本発明はこれに限定されるものではなく、請求項の記載に基づく技術的範囲を逸脱しない限り、種々の変形ないし改良を付加することができる。例えば、図6の工程▲1▼〜▲3▼に示すように、ベースウェーハ7の側にのみシリコン酸化膜2を形成するようにしてもよい(工程▲4▼以降は図1と同じ)。また、図7の工程▲1▼〜▲3▼に示すように、ベースウェーハ7とボンドウェーハ1との双方の貼り合わせ面(第一主表面J,K)にシリコン酸化膜2a,2bを形成することもできる(工程▲4▼以降は図1と同じ)。
【0037】
また、エッチストップ層形成工程においては、酸素イオンを用いて結合シリコン単結晶薄膜中にエッチストップ用イオン注入層を形成することもできる。図8は、その工程の一例を示す。工程▲1▼は図1と同一である。そして、工程▲2▼において、酸素イオンを用いてエッチストップ用イオン注入層60を形成する。エッチストップ用イオン注入層60は、50nm以上300nmの位置(第二の深さ位置db)に酸素濃度のピーク位置が生ずるように形成するのがよい。また、イオン注入量は、1×1015/cm〜4×1017/cmとするのがよい。
【0038】
この方法によると、酸素イオン注入により、エッチストップ用イオン注入層60を最初から酸素高濃度層として形成できる利点がある。ただし、シリコンと酸素との化学的結合を強めて、選択エッチング性の良好なエッチストップ層を得るには、エッチストップ用イオン注入層60に熱処理を施すことが望ましい。この熱処理温度は、900〜1300℃の範囲で行なうのがよい。900℃以下では選択エッチング性改善効果が小さく、1300℃を超えると金属汚染やスリップ転位発生の問題を生ずる。例えば、該熱処理は、工程▲5▼に示すように、図1の酸素拡散熱処理と同じ700〜1000℃で、単独で行なうことができる。このとき、熱処理雰囲気は、不活性ガス(Ar)雰囲気とすることもできるし、エッチストップ用イオン注入層60にさらに酸素を濃化するために、酸素含有雰囲気を用いた酸素拡散処理(酸素のいわば追加拡散処理である)としてもよい。他方、上記熱処理を、剥離工程の終了後に行う結合熱処理、又は該結合熱処理に先立ちそれよりも低温で実施される前述の表面保護酸化熱処理に兼用することもできる。この場合、当然、図8において、工程▲5▼に示す酸素拡散熱処理を省略してもよい。なお、工程▲6▼以降は図1と同じである。
【0039】
また、酸素を捕獲する結晶欠陥密度を高めるため、図9に示すように、水素イオン、希ガスイオン、又はシリコンイオンの少なくとも1種類を用いて予備イオン注入層6形成し、さらにその予備イオン注入層6に酸素イオンを打ち込むことによりエッチストップ用イオン注入層60とすることもできる。この後、さらに酸素拡散熱処理を行ってもよい。
【0040】
さらに、エッチストップ層形成工程においては、ゲルマニウムイオンを用いて結合シリコン単結晶薄膜中にエッチストップ用イオン注入層を形成することもできる。エッチストップ用イオン注入層はシリコン−ゲルマニウム層となり、特定のエッチング液に対するシリコン層へのエッチストップ層として直ちに機能しうる。シリコン−ゲルマニウム層に対してシリコン層を選択的にエッチングするためのエッチング液としては、KOHとKCrとプロパノールとの混合溶液が適当である(参考文献;Applied Physics Letters, 56 (1990), 373 - 375)。また、また、シリコン−ゲルマニウム層からなるエッチストップ層は、Siに対してSiGeを選択エッチングするためのエッチング液を用いて除去でき、具体的には、HFとHとCHCOOHとの混合溶液を用いることができる(参考文献;Journal of Electrochemical Society, 138 (1991) 202-204)。また、ドライエッチングを用いて選択エッチングを行なうことも可能である。
【図面の簡単な説明】
【図1】本発明によるSOIウェーハ製造方法の第一実施形態を示す工程説明図。
【図2】エッチストップ層形成に及ぼすパーティクルの影響を、その対策方法と合わせて説明する図。
【図3】剥離工程後のダメージ層の除去例を模式的に示す図。
【図4】減厚工程後のダメージ層の除去例を模式的に示す図。
【図5】本発明の効果説明図。
【図6】本発明によるSOIウェーハ製造方法の第二実施形態を示す工程説明図。
【図7】本発明によるSOIウェーハ製造方法の第三実施形態を示す工程説明図。
【図8】本発明によるSOIウェーハ製造方法の第四実施形態を示す工程説明図。
【図9】エッチストップ用イオン注入層形成工程の変形例を示す工程説明図。
【図10】SOIウェーハの製造に係る従来法の問題点を示す図。
【符号の説明】
1 ボンドウェーハ(第二基板)
2 シリコン酸化膜
4 剥離用イオン注入層
5 結合シリコン単結晶薄膜
6 エッチストップ用イオン注入層
7 ベースウェーハ(第一基板)
15 SOI層
50 SOIウェーハ

Claims (18)

  1. 第一基板とシリコン単結晶からなる第二基板との少なくともいずれかの第一主表面に絶縁膜を形成する絶縁膜形成工程と、
    前記第二基板の第一主表面からイオンを打ち込むことにより、深さ方向のイオン注入プロファイルにおいて、第一の深さ位置に濃度ピークを有する剥離用イオン注入層を形成する剥離用イオン注入層形成工程と、
    前記第二基板の第一主表面からイオンを打ち込むことにより、深さ方向のイオン注入プロファイルにおいて、前記第一の深さ位置よりも浅い第二の深さ位置に濃度ピークを有するエッチストップ用イオン注入層を形成するエッチストップ用イオン注入層形成工程と、
    前記剥離用イオン注入層と前記エッチストップ用イオン注入層とが形成された前記第二基板と、前記第一基板との前記第一主表面同士を、前記絶縁膜を介して貼り合わせる貼り合わせ工程と、
    該貼り合わせ工程の後、前記エッチストップ用イオン注入層を含んだSOI層となるべき結合シリコン単結晶薄膜を、前記第二基板より前記剥離用イオン注入層において剥離する剥離工程と、
    前記結合シリコン単結晶薄膜中に、周囲部分よりも酸素濃度が高いエッチストップ層を前記エッチストップ用イオン注入層に基づいて形成するエッチストップ層形成工程と、
    前記結合シリコン単結晶薄膜の前記エッチストップ層よりも表層側を、酸素濃度差に基づいて選択エッチングすることにより、前記結合シリコン単結晶薄膜を減厚する減厚工程と、
    を含むSOIウェーハの製造方法であって、
    前記エッチストップ層形成工程において、前記結合シリコン単結晶薄膜の表面から前記エッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散工程を行なうことにより、該エッチストップ用イオン注入層の酸素濃度を高めることで、周囲部分よりも酸素濃度が高いエッチストップ層を形成することを特徴とするSOIウェーハの製造方法。
  2. 前記剥離用イオン注入層を形成するためのイオンが水素イオン及び希ガスイオンよりなるイオン群から選ばれる少なくとも1種類であることを特徴とする請求項1に記載のSOIウェーハの製造方法。
  3. 前記エッチストップ用イオン注入層を形成するためのイオンとして水素イオン、希ガスイオン及びシリコンイオンよりなるイオン群から選ばれる少なくとも1種類を用いることを特徴とする請求項1又は2に記載のSOIウェーハの製造方法。
  4. 前記エッチストップ層形成工程において、前記酸素拡散工程を、酸素含有雰囲気中での熱処理にて行なうことを特徴とする請求項1ないし3のいずれか1項に記載のSOIウェーハの製造方法。
  5. 前記剥離工程後、前記第一基板と前記結合シリコン単結晶薄膜とを強固に結合する結合熱処理を行ない、該結合熱処理または、該結合熱処理に先立ち、該結合熱処理よりも低温で実施される前記結合シリコン単結晶薄膜の表面保護酸化熱処理に、前記酸素含有雰囲気中での熱処理が兼用されていることを特徴とする請求項に記載のSOIウェーハの製造方法。
  6. 前記酸素拡散工程に先立って、前記結合シリコン単結晶薄膜の最表層部をエッチング除去することを特徴とする請求項4又はに記載のSOIウェーハの製造方法。
  7. 前記エッチストップ用イオン注入層を形成する際のイオン注入量を、前記剥離用イオン注入層を形成する際のイオン注入量よりも小さくすることを特徴とする請求項1ないしのいずれか1項に記載のSOIウェーハの製造方法。
  8. 前記絶縁膜をシリコン酸化膜とすることを特徴とする請求項1ないしのいずれか1項に記載のSOIウェーハの製造方法。
  9. 前記第一基板をシリコン単結晶基板とすることを特徴とする請求項1ないしのいずれか一項に記載のSOIウェーハの製造方法。
  10. 前記剥離用イオン注入層は、前記第一の深さ位置が、前記第二基板の第一主表面側のシリコン単結晶表面から100nm以上2000nm以下の範囲に位置し、
    前記エッチストップ用イオン注入層は、前記第二の深さ位置が、前記第一の深さ位置より少なくとも50nm浅い範囲に位置する前記請求項1ないしのいずれか1項に記載のSOIウェーハの製造方法。
  11. 前記減厚工程の後、前記SOI層上に残留しているエッチストップ層をエッチング除去することを特徴とする請求項1ないし10のいずれか1項に記載のSOIウェーハの製造方法。
  12. 前記エッチストップ層の除去後、前記SOI層の表面をさらに平坦化する平坦化熱処理を行なうことを特徴とする請求項11に記載のSOIウェーハの製造方法。
  13. 前記減厚工程の後、前記SOI層の最表層部を熱酸化し、形成された熱酸化膜をエッチング除去する犠牲酸化処理を行なうことを特徴とする請求項1ないし12のいずれか1項に記載のSOIウェーハの製造方法。
  14. 前記エッチストップ用イオン注入層形成工程において、前記第二シリコン単結晶基板の第一主表面へのイオンの打ち込みと、該第一主表面の洗浄とを交互に繰り返すことを特徴とする請求項1ないし13のいずれか1項に記載のSOIウェーハの製造方法。
  15. 前記エッチストップ用イオン注入層形成工程において、前記第二シリコン単結晶基板の第一主表面へのイオンの打ち込みを、該第一主表面へのイオンの打ち込み角度及び/又は方向を変えながら繰り返すことを特徴とする請求項1ないし14のいずれか1項に記載のSOIウェーハの製造方法。
  16. 前記SOI層の膜厚均一性が、同一ウェーハ内の膜厚の標準偏差値にて0.4nm以下とされ、同一仕様のウェーハ間の標準偏差値にて2nm以下とされることを特徴とする請求項1ないし15のいずれか1項に記載のSOIウェーハの製造方法。
  17. 前記犠牲酸化処理工程において、前記SOI層を50nm以下とすることを特徴とする請求項13に記載のSOIウェーハの製造方法。
  18. 前記第二シリコン単結晶基板として、前記第一主表面が鏡面研磨面とされた鏡面研磨ウェーハが使用されることを特徴とする請求項1ないし17のいずれか1項に記載のSOIウェーハの製造方法。
JP2002209911A 2002-07-18 2002-07-18 Soiウェーハの製造方法 Expired - Fee Related JP4147577B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002209911A JP4147577B2 (ja) 2002-07-18 2002-07-18 Soiウェーハの製造方法
PCT/JP2003/009006 WO2004010505A1 (ja) 2002-07-18 2003-07-16 Soiウェーハおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002209911A JP4147577B2 (ja) 2002-07-18 2002-07-18 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2004055752A JP2004055752A (ja) 2004-02-19
JP4147577B2 true JP4147577B2 (ja) 2008-09-10

Family

ID=31933618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002209911A Expired - Fee Related JP4147577B2 (ja) 2002-07-18 2002-07-18 Soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP4147577B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2863771B1 (fr) * 2003-12-10 2007-03-02 Soitec Silicon On Insulator Procede de traitement d'une tranche multicouche presentant un differentiel de caracteristiques thermiques
JP2006173568A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun Soi基板の製造方法
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
JP2008016534A (ja) 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
EP2128891B1 (en) 2007-02-28 2015-09-02 Shin-Etsu Chemical Co., Ltd. Process for producing laminated substrate
JP5796316B2 (ja) * 2011-03-22 2015-10-21 株式会社村田製作所 圧電デバイスの製造方法
KR101599162B1 (ko) * 2011-08-15 2016-03-02 킹 압둘라 유니버시티 오브 사이언스 앤드 테크놀로지 기계적 가요성 실리콘 기판 제조 방법
US9709740B2 (en) * 2012-06-04 2017-07-18 Micron Technology, Inc. Method and structure providing optical isolation of a waveguide on a silicon-on-insulator substrate
JP6295815B2 (ja) * 2014-05-13 2018-03-20 株式会社Sumco 貼り合わせウェーハの製造方法
JP6485406B2 (ja) * 2016-05-31 2019-03-20 株式会社Sumco Soiウェーハの製造方法
CN112490113A (zh) * 2020-11-12 2021-03-12 武汉新芯集成电路制造有限公司 一种半导体器件的制作方法
CN113053919B (zh) * 2021-03-11 2024-01-26 厦门市敬微精密科技有限公司 一种多层绝缘体上硅晶圆及其制造方法

Also Published As

Publication number Publication date
JP2004055752A (ja) 2004-02-19

Similar Documents

Publication Publication Date Title
JPWO2003046993A1 (ja) Soiウェーハの製造方法
JP4934966B2 (ja) Soi基板の製造方法
JP3352340B2 (ja) 半導体基体とその製造方法
JP4407384B2 (ja) Soi基板の製造方法
JP3395661B2 (ja) Soiウエーハの製造方法
WO2004012268A1 (ja) Soiウェーハの製造方法
EP1780794A1 (en) Method for manufacturing bonded wafer
TWI357101B (en) Method for producing bonded wafer
US7776719B2 (en) Method for manufacturing bonded wafer
JPWO2005022610A1 (ja) 貼り合わせウェーハの製造方法
WO2003009386A1 (fr) Procede de production de plaquettes de liaison
TWI492275B (zh) The method of manufacturing the bonded substrate
EP2993686B1 (en) Method for producing hybrid substrate
JP4147577B2 (ja) Soiウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせsoiウェーハの製造方法
KR20160134661A (ko) 접합웨이퍼의 제조방법
TWI355711B (en) Method of producing simox wafer
WO2006109614A1 (ja) Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ
JP4147578B2 (ja) Soiウエーハの製造方法
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
WO2004010505A1 (ja) Soiウェーハおよびその製造方法
JP2004055750A (ja) Soiウェーハの製造方法
JPH09260620A (ja) 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
WO2022001780A1 (zh) 绝缘体上半导体结构的制造方法
JP2007173694A (ja) 半導体基板の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4147577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees