JP2004055750A - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP2004055750A
JP2004055750A JP2002209866A JP2002209866A JP2004055750A JP 2004055750 A JP2004055750 A JP 2004055750A JP 2002209866 A JP2002209866 A JP 2002209866A JP 2002209866 A JP2002209866 A JP 2002209866A JP 2004055750 A JP2004055750 A JP 2004055750A
Authority
JP
Japan
Prior art keywords
layer
etch stop
ion implantation
soi
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002209866A
Other languages
English (en)
Inventor
Kiyoshi Mitani
三谷 清
Isao Yokogawa
横川 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2002209866A priority Critical patent/JP2004055750A/ja
Priority to PCT/JP2003/009006 priority patent/WO2004010505A1/ja
Publication of JP2004055750A publication Critical patent/JP2004055750A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

【課題】SOI層の要求膜厚レベルが非常に小さい場合においても、ウェーハ内の膜厚均一性及びウェーハ間の膜厚均一性の双方を十分小さいレベルに軽減できるSOIウェーハの製造方法を提供する。
【解決手段】第二シリコン単結晶基板1中に、イオン打ち込み法によりエッチストップ用イオン注入層6を形成し、次いでエッチストップ用イオン注入層6に向けて酸素を拡散させる酸素拡散工程を行なって、周囲部分よりも酸素濃度が高いエッチストップ層6’を形成する。そして、第二シリコン単結晶基板1を第一シリコン単結晶基板7に貼り合わせた後、第二シリコン単結晶基板1の少なくともエッチストップ層6’と接する層領域を酸素濃度差に基づいて選択エッチングする。
【選択図】  図1

Description

【0001】
【発明の属する技術分野】
本発明は、SOIウェーハの製造方法に関する。
【0002】
【従来の技術】
携帯電話等の移動体通信においては、数100MHz以上の高周波信号を取り扱うのが一般的となっており、高周波特性の良好な半導体デバイスが求められている。例えば、CMOS−ICや高耐圧型IC等の半導体デバイスには、シリコン単結晶基板(以下、ベースウェーハともいう)上にシリコン酸化膜絶縁体層を形成し、その上に別のシリコン単結晶層をSOI(Silicon on Insulator)層として積層形成した、いわゆるSOIウェーハが使用されている。これを高周波用の半導体デバイスに使用する場合、高周波損失低減のため、ベースウェーハとして高抵抗率のシリコン単結晶を使用することが必要である。
【0003】
ところで、SOIウェーハの代表的な製造方法として貼り合わせ法がある。この貼り合わせ法は、ベースウェーハとなる第一基板と、デバイス形成領域であるSOI層となる第二基板(以下、ボンドウェーハともいう)とをシリコン酸化膜を介して貼り合わせた後、ボンドウェーハを所望の膜厚まで減厚し、薄膜化することによりボンドウェーハをSOI層とするものである。
【0004】
ボンドウェーハを減厚する方法にはいくつかあるが、均一な膜厚が比較的得やすく、かつ簡便な方法として、スマートカット法(商標名)が知られている。これは、ボンドウェーハの貼り合わせ面(第一主表面とする)に対し、一定深さ位置に水素高濃度層が形成されるように水素をイオン注入し、貼り合わせ後に該水素高濃度層にてボンドウェーハを剥離する、というものである。
【0005】
【発明が解決しようとする課題】
しかし、上記の方法には以下のような欠点がある。すなわち、スマートカット法では、図6(a)に示すように、剥離後に得られるSOIウェーハ50’(符号7はベースウェーハ、符号2はシリコン酸化膜である)の、SOI層8の表面に、イオン注入に伴うダメージ層8aが形成され、また、剥離面そのものの粗さは通常製品レベルのSiウェーハの鏡面と比べて相当大きくなる。従来、このダメージ層8aを除去するために、剥離後のSOI層8の表面を、研磨代の小さい鏡面研磨(タッチポリッシュと通称され、機械的化学的研磨が用いられる)により平坦化することが行なわれてきた。この方法を用いると、剥離面の短波長の粗さ成分は比較的容易に除去できるのに対し、新たに研磨代のウェーハ面内不均一性を付加してしまう。その結果、図6(b)に示すように、得られるSOI層の膜厚tの分布には、同一ウェーハ内の標準偏差値σ1にて1〜2nm程度生ずる。また、図6(c)に示すように、同一仕様ウェーハロットにおけるウェーハ間の、膜厚t(t1,t2,t3)の標準偏差値σ2では3nm程度以上の分布を生ずる。
【0006】
なお、剥離面を不活性ガス雰囲気や水素雰囲気中で熱処理して平坦化を図る方法も考えられるが、剥離上がりの面粗さにはかなりのムラがあり、部分的に深い凹凸も生じやすいことから、1100℃以上で数時間以上、場合によっては1200℃以上で数時間を超える熱処理条件が必要となり、現実的でない。また、剥離面の仕上がりをなるべく均質化するために、水素イオン注入等の工程管理も厳しくしなければならず、製造能率や歩留まりの低下につながる。
【0007】
こうした膜厚のばらつきは、現状の鏡面研磨技術の水準からすれば不可避的なものであり、SOI層の膜厚が100nm程度以上の膜厚に留まる限りは、特に大きな問題となるものではない。しかしながら、近年、SOIウェーハの主要な用途であるCMOS−LSI等においては、素子の微細化及び高集積化の傾向はますます著しくなっており、数年前まで100nm程度で超薄膜と称されていたものも、今ではさして驚くに値するものではなくなってしまった。現在、超薄膜SOI層として求められている平均膜厚は100nmを大きく下回り、数10nm(例えば20〜50nm)から場合により10nm程度にもなっている。この場合、上記のような膜厚不均一のレベルは、狙いとする平均膜厚の10〜数10%にも及び、SOIウェーハを用いた半導体デバイスの品質ばらつきや、製造歩留まり低下に直結してしまうことはいうまでもない。
【0008】
本発明の課題は、SOI層の要求膜厚レベルが非常に小さい場合においても、ウェーハ内の膜厚均一性及びウェーハ間の膜厚均一性の双方を十分小さいレベルに軽減することが可能であり、ひいては超微細あるいは高集積度のCMOS−LSI等に加工した場合においても、品質ばらつきを抑制し製造歩留まりを向上させることができるSOIウェーハの製造方法を提供することにある。
【0009】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために、本発明のSOIウェーハの製造方法は、第一基板(ベースウェーハに相当する)とシリコン単結晶よりなる第二基板(ボンドウェーハに相当する)との少なくともいずれかの第一主表面に絶縁膜を形成し、該絶縁膜を介して第一及び第二基板の第一主表面同士を貼り合わせる貼り合わせ工程と、
第二基板の第一主表面からみてSOI層となるべき第一のシリコン層部分を隔てた第一の深さ位置に、イオン注入法によりエッチストップ用イオン注入層を形成するエッチストップ用イオン注入層形成工程と、
エッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散工程を行ない、該エッチストップ用イオン注入層の酸素濃度を高めることにより、周囲部分よりも酸素濃度が高いエッチストップ層を形成するエッチストップ層形成工程と、
第二基板の厚さ方向において第一のシリコン層部分と反対側に位置する部分を第二のシリコン層部分として、貼り合わせ工程後において、第二のシリコン層部分の少なくともエッチストップ層と接する領域を酸素濃度差に基づいて選択エッチングすることにより、厚みを減ずる減厚工程と、
を含むことを特徴とする。
【0010】
上記本発明の方法においては、第二基板中に、イオン注入法によりエッチストップ用イオン注入層を形成し、次いでエッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散工程を行なって、周囲部分よりも酸素濃度が高いエッチストップ層を形成する。そして、第二基板を第一基板に貼り合わせた後、第二基板の少なくともエッチストップ層と接する層領域を酸素濃度差に基づいて選択エッチングする。
【0011】
本発明において形成するエッチストップ層は、エッチストップ用イオン注入層に基づいて、周囲部分よりも酸素濃度が高い酸素高濃度層として形成される。このようなシリコン中の酸素高濃度層(たとえば酸化シリコン層)は、酸素濃度の低いシリコンとの間に、アルカリ溶液等に対する顕著なエッチング選択性を生ずるので、第二のシリコン層のエッチングを確実に停止させることができる。
【0012】
エッチストップ用イオン注入層は、イオン注入エネルギーの制御により、注入深さ方向のイオンの分布を比較的良好に制御できる。そして、この打ち込まれたイオンは、第二基板の第二のシリコン層部分に結晶欠陥(ダメージ層)を形成する。そして、酸素拡散工程を行なうことにより、第二基板中に拡散した酸素はこの結晶欠陥に捕獲され、エッチストップ層を形成する。該エッチストップ層は、エッチストップ用イオン注入層の注入イオン分布ひいては結晶欠陥分布に対応した急峻かつピーク位置深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。その結果、第二基板の第二のシリコン層部分を該エッチストップ層までエッチバックすることにより、ウェーハ内のみならずウェーハ間においても、膜厚分布が極めて良好なSOI層を得ることができる。また、このエッチバックにより、従来、SOI層の膜厚分布悪化の主要因となっていたタッチポリッシュを工程から排除できることも、膜厚分布改善に大きく寄与する。
【0013】
上記本発明のSOIウェーハの製造方法は、エッチストップ用イオン注入層形成工程を、貼り合わせ工程に先立って、第二基板の第一主表面からイオンを打ち込むことにより行い、貼り合わせ工程の後、エッチストップ用イオン注入層又は該エッチストップ用イオン注入層に基づいて形成されたエッチストップ層と接する領域を含む第二のシリコン層の一部を残して、第二基板を減厚する予備減厚工程を実施することもできる。この方法によると、エッチストップ用イオン注入層は、平坦性の良好な第二基板の主表面を基準として形成され、また、SOI層を取り出す側の主表面からイオン注入されるので、イオンの打ち込み深さが浅くて済み、ばらつきが生じにくい。従って、得られるエッチストップ層は、基板主表面の平坦性を反映した、一層急峻かつピーク位置深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。その結果、膜厚分布が極めて良好なSOI層を得ることができる。SOI層の膜厚分布をより良好なものとするには、第二基板は、イオン注入の基準として用いる第一主表面が鏡面研磨面とされた鏡面研磨ウェーハを使用するとよい。
【0014】
上記本発明の方法により、最終的に得られるSOI層の膜厚均一性を、同一ウェーハ内の膜厚の標準偏差値にて例えば0.4nm以下に確保できる。また、同一仕様のウェーハ間の標準偏差値にて2nm以下に確保することもできる。その結果、SOI層が、50nm以下、さらには20nm以下の超薄膜化される場合でも、ウェーハ内及びウェーハ間の膜厚バラツキを、十分実用に耐える範囲にまで軽減することが可能となる。
【0015】
【発明の実施の形態】
以下に本発明の実施の形態について述べる。
図1は本発明に係るSOIウェーハの製造方法の基本的な実施形態を説明するものである。まず、第一基板としてのベースウェーハ7(工程▲3▼参照)と、シリコン単結晶よりなる第二基板としてのボンドウェーハ1(工程▲1▼参照)とを用意する。ここでは、ボンドウェーハ2の第一主表面J側に絶縁膜としてのシリコン酸化膜2を形成している。このシリコン酸化膜2の形成は、例えば、ウェット酸化により形成することができるが、CVD(Chemical Vapor Deposition)等の方法を採用することも可能である。シリコン酸化膜の膜厚txは、例えばMOS−FET等の絶縁層として使用されることを考慮して、50nm以上2μm以下程度の値とする。なお、本実施形態においては、ベースウェーハ7(第一基板)もシリコン単結晶基板としているが、これを石英基板やサファイア基板などの絶縁性基板や、SiC、GaAs、InPなどの化合物半導体基板とすることも可能である。また、シリコン酸化膜2の代わりに、シリコン窒化膜やシリコン酸化窒化膜などを絶縁膜として形成することもできる。
【0016】
そして、工程▲1▼において、ボンドウェーハ1の第一主表面(貼り合せ面)Jからシリコン酸化膜2を通して水素イオンを打ち込むことにより、SOI層形成厚さに対応した深さ位置(ただし、表面にシリコン酸化膜2が形成される場合は、そのシリコン酸化膜2を除いた深さで表す)dbにエッチストップ用イオン注入層6を形成する。本実施形態においては、最終的に得るべきSOI層15(工程▲6▼)の平均厚さtcが10〜50nm程度に設定されるが、エッチストップ用イオン注入層6は、50〜300nmの深さ位置dbに水素濃度のピーク位置が生ずるように形成するのがよい。この深さ位置dbは、最終的に得られるSOI層15の厚さに対応するものである。なお、上記深さ位置dbにエッチストップ用イオン注入層6を形成するためのイオン注入のエネルギーは、水素イオンを用い、かつシリコン酸化膜の膜厚txを50nmに設定する場合、5keV以上40eV以下程度に調整するのがよい。
【0017】
エッチストップ用イオン注入層6を形成する際のイオン注入量は、1×1015/cm〜4×1016/cmとするのがよい。1×1015/cm未満では、後述のエッチストップ層6’(工程▲2▼)を形成するためのダメージの形成が不完全となり、十分なエッチストップ効果を有する酸素高濃度層が得られなくなる。また、イオン注入量が4×1016/cmを超えると、エッチストップ用イオン注入層6において結合シリコン単結晶薄膜5の望まざる剥離が生ずるおそれがある。
【0018】
エッチストップ用イオン注入層6を形成するためのイオン種は、該エッチストップ用イオン注入層6を、どのような方法により酸素高濃度層よりなるエッチストップ層6’とするかに応じて種々選択することができる。例えば、水素イオン、希ガス(He、Ne、Ar、Kr、Xe)イオン、シリコンイオン及び酸素イオンよりなるイオン群から選ばれる少なくとも1種類を用いることができる。図1の工程では、水素イオンを用いている。これらのイオン種は、主としてボンドウェーハ(第二基板)1中に、酸素を捕獲するための結晶欠陥(ダメージ)を形成する働きをなす。
【0019】
次に、工程▲2▼に示すように、エッチストップ用イオン注入層6に向けて酸素を拡散させる酸素拡散工程を行なうことにより、該エッチストップ用イオン注入層6の酸素濃度を高めてエッチストップ層6’を形成する(エッチストップ層形成工程)。すでに、水素イオンによるイオン注入により、一定濃度の結晶欠陥が、エッチストップ用イオン注入層6の形で集中形成されている。そして、ウェーハ表面から拡散してきた酸素は、該エッチストップ用イオン注入層6に形成された結晶欠陥(ダメージ)に捕獲され、酸素高濃度層よりなるエッチストップ層6’に容易に形成できる。この処理は、一種の内部酸化処理であるともいえる。
【0020】
上記の方法によるエッチストップ層形成工程においては、酸素拡散工程を、具体的には酸素含有雰囲気中での熱処理にて行なうことができる。酸素含有雰囲気としては、例えば、酸素ガス雰囲気、窒素あるいはアルゴンに酸素を混合した酸素混合ガス、さらには酸素原子を含む化合物分子よりなるガス(例えば水蒸気)などからなるガス雰囲気を採用できる。
【0021】
熱処理温度は、高温になるほど酸素の拡散速度が増し、エッチストップ層6’の形成を促進することができる。しかし、熱処理温度が高すぎると、エッチストップ用イオン注入層6中の結晶欠陥(例えば、酸素誘起積層欠陥(Oxygen−induced Stacking Fault)が成長してSOI層15’を貫通する可能性がある。これらの点を考慮して、酸素拡散のための熱処理温度は、700℃以上1000℃以下に設定することが望ましい。
【0022】
上記のようにエッチストップ層6’を形成したボンドウェーハ1とベースウェーハ7とは、洗浄液にて洗浄される。次に、工程▲3▼に示すように、両ウェーハ1,7をシリコン酸化膜2の形成側(すなわち第一主表面J,K側)にて貼り合わせ、さらに、800℃〜1250℃にて結合熱処理を行なう。次に工程▲4▼に示すように、エッチストップ層6’を含んだSOI層となるべき結合シリコン単結晶薄膜5を残して、ボンドウェーハ1を減厚する。具体的には、エッチストップ層6’の上にエッチング用のシリコン層8を0.1〜10μm程度残して、ボンドウェーハ1を平面研削盤等により機械研削し、必要に応じてさらに研磨する。その後、工程▲5▼に示すように、エッチング用のシリコン層8を選択エッチングによりエッチストップ層6’の位置までエッチバックする。
【0023】
エッチストップ層6’は酸素高濃度層として形成されるが、最終的には除去されるものであって、シリコン酸化層2のような完全な絶縁性は要求されない。従って、エッチストップ層6’は、エッチング停止機能を十分に果たすことさえできればこと足り、その形成厚さtbは、例えば2nm以上とすることが望ましい。形成厚さが2nm未満の場合、エッチング停止機能が不十分となる場合がある。
【0024】
また、エッチストップ層6’は、最終的にSOI層15として残すべき下地シリコン層へエッチングが進展するのを確実に止めることができなければならない。例えば、図2の▲1▼に示すように、エッチストップ用イオン注入層6を形成する際のイオン注入側となるボンドウェーハ1の第一主表面Jに、パーティクルP等の異物が付着していると、その付着領域でイオン注入が妨げられ、得られるエッチストップ層に多数のピンホール6hを生じ、ここからエッチング液が浸透して下地シリコン層が侵されてしまう可能性がある。この場合、▲2▼に示すように、ボンドウェーハ(第二基板)1の第一主表面Jへのイオンの打ち込みと、該第一主表Jの洗浄とを交互に繰り返して所定のドーズ量を注入する方法を採用することが有効である。すなわち、洗浄によりパーティクルP等の異物を除去しながら、イオンの打ち込みを反復して行なうと、洗浄後のウェーハ表面の全く同じ位置にパーティクルPが再付着する可能性が極めて小さいことから、ピンホール6の発生確率を大幅に低減することができる。
【0025】
また、洗浄を行なう代わりに、ボンドウェーハ(第二基板)1の第一主表面Jへのイオンの打ち込みを、角度を変えながら繰り返す方法を採用してもよい。すなわち、イオンビームを第一主表面Jに対して斜めに入射させることにより、パーティクルPの下側にもイオンビームを回りこませることができる。また、そのイオンの打ち込み角度又は方向を変えると、パーティクルPの影となる領域が第一主表面J上で変化しながらイオン打ち込みがなされる。その結果、イオン打ち込みされない領域が減少し、ピンホール6の発生確率を大幅に低減することができる。
【0026】
図1に戻り、このようにしてエッチストップ層6’が形成されれば、工程▲5▼に示すように、結合シリコン単結晶薄膜5のエッチストップ層6’よりも表層側の部分8を、酸素濃度差に基づいて選択エッチングすることにより、結合シリコン単結晶薄膜を減厚する。エッチング液としては、アルカリ性溶液、例えばNaOH、KOHあるいはTMAH(TetraMethyl Ammonium Hydroxide)等の水溶液を用いることができる。
【0027】
エッチストップ層6’は前述の通りエッチストップ用イオン注入層6に基づいて形成されるものである。エッチストップ用イオン注入層6は、10〜50nm程度のSOI層15の平均厚さtcに対応した浅い位置に形成されるため、イオンの打ち込み深さのばらつきが生じにくい。従って、エッチストップ層6’は、比較的急峻でピーク位置深さが一定に揃った酸素濃度プロファイル形状を有したものとなる。その結果、該酸素濃度プロファイル形状に対応して、ウェーハ内のみならずウェーハ間においても、膜厚分布が極めて良好なSOI層15を得ることができる。具体的には、SOI層15の平均厚さtcが10〜50nm程度の超薄膜に設定されているにもかかわらず、得られるSOI層15の膜厚均一性を、同一ウェーハ内の膜厚の標準偏差値にて例えば0.4nm以下に確保でき、図4に示すように、同一仕様のウェーハ間の膜厚tc(=t1,t2,t3)の標準偏差値σ2にて2nm以下に確保することもできる。特に、SOI層7が20nm以下(例えば10nm)に超薄膜化される場合でも、ウェーハ内及びウェーハ間の膜厚バラツキを、十分実用に耐える範囲にまで軽減することが可能となる。
【0028】
次に、工程▲6▼に示すように、エッチストップ層6’をエッチングにより除去する。エッチストップ層6’は、酸素高濃度層、例えば酸化シリコン層であり、弗酸を用いて簡単にエッチング除去できる。また、ドライエッチング(気相エッチング)によりエッチストップ層6’を除去してもよい。
【0029】
なお、エッチストップ層6’を除去した後、SOI層15の表面をさらに平坦化する平坦化熱処理を行なうことができる。この平坦化熱処理は、アルゴンガス等の不活性ガスや水素ガスあるいはこれらの混合ガス中にて1100〜1200℃程度の温度で1〜2時間程度の短時間で行なうことができる。具体的には、一般的なバッチ式の縦型炉や横型炉といったヒーター加熱式の熱処理炉を用いて行なうことができるほか、ランプ加熱等により熱処理を数秒から数分程度で完結する枚葉式RTA装置を用いて行なうこともできる。
【0030】
上記の実施態様では、工程▲2▼の酸素拡散熱処理の後で、工程▲3▼の貼り合せ及び結合熱処理を行ったが、工程▲1▼にてエッチストップ用イオン注入層6’を形成後、酸素拡散熱処理を行わずに工程▲3▼の貼り合せ及び結合熱処理を実施し、さらに工程▲4▼の研削・研磨による減厚工程を行なった後、工程▲2▼と同様の酸素拡散熱処理を行うようにしてもよい。
【0031】
なお、エッチストップ層6’は、エッチストップ用イオン注入層6に基づいて形成したものであるから、前述の弗酸等によるエッチング除去後においても、図3に示すように、イオン注入時のダメージ層15aが若干残留している可能性がある。そこで、図1の工程▲6▼の後、SOI層15の最表層部を熱酸化した後、形成された熱酸化膜15sを弗酸等によりエッチング除去する犠牲酸化処理を行なうと、上記のダメージ層15aを効果的に除去することができる。このダメージ層15aは、イオン注入量及び注入深さの小さいエッチストップ用イオン注入層6の痕跡として形成されるものであるから、これを除去するための熱酸化膜15sも5nm以上100nm以下程度にごく薄く形成すれば十分である。従って、熱酸化膜15sの形成・除去がSOI層15の膜厚分布に与える影響も小さくて済む。特に、犠牲酸化処理後のSOI層の膜厚を50nm以下、さらには20nm以下の超薄膜とする場合は、膜厚分布向上への寄与が大きい。また、このような犠牲酸化処理は、最終的なSOI層15の厚さを微調整する目的で行なうこともできる。
【0032】
以上、本発明の実施形態を説明したが、本発明はこれに限定されるものではなく、請求項の記載に基づく技術的範囲を逸脱しない限り、種々の変形ないし改良を付加することができる。例えば、ベースウェーハ7の側にのみシリコン酸化膜3を形成するようにしてもよいし、ベースウェーハ7とボンドウェーハ1との双方の貼り合わせ面にシリコン酸化膜を形成することもできる。
【0033】
また、エッチストップ層形成工程においては、酸素イオンを用いて結合シリコン単結晶薄膜中にエッチストップ用イオン注入層を形成することもできる。この場合、図1の工程▲1▼において、酸素イオンを用いてエッチストップ用イオン注入層6を形成する。エッチストップ用イオン注入層6は、50〜300nmの深さ位置dbに酸素濃度のピーク位置が生ずるように形成するのがよい。また、イオン注入量は、1×1015/cm〜4×1017/cmとするのがよい。
【0034】
酸素イオン注入により、十分な酸素濃度を有するエッチストップ用イオン注入層6が形成できる場合は、工程▲2▼の酸素拡散熱処理は省略できる。また、酸素雰囲気に代えて、アルゴンなどの不活性ガス雰囲気で熱処理を行うこともできる。他方、酸素拡散熱処理を実施すれば、エッチストップ用イオン注入層6の酸素濃度をさらに高めつつ、これをエッチストップ層6’に転化させることができる。すなわち、酸素イオン注入と酸素拡散熱処理とを併用することによって、エッチストップ層6’の酸素濃度プロファイルを、よりピーク酸素濃度が高く急峻なものとすることができ、ひいては結合シリコン単結晶層5を減厚するための選択エッチング性を高めることができる。
【0035】
いずれの場合も、酸素イオン注入後の熱処理は、注入された酸素イオンとシリコン原子との反応を促し、エッチストップ層6’を安定化させて選択エッチング効果を高める働きもなす。なお、工程▲2▼の形の熱処理を省略する場合は、工程▲3▼の結合熱処理が、該熱処理も兼用することになる。
【0036】
また、酸素を捕獲する結晶欠陥密度を高めるため、水素イオン、ヘリウムイオン及びアルゴンイオンのいずれかを用いて予備イオン注入し、さらにその予備イオン注入層に酸素イオンを打ち込むことにより最終的なエッチストップ用イオン注入層とすることもできる。
【0037】
次に、ボンドウェーハ1の減厚工程を、例えば特許第2608351号に開示された周知のELTRAN(商標名)法にて行なうこともできる。図5に、その例を示す。まず、工程▲1▼に示すように、ボンドウェーハ1の第一主表面側に周知の陽極化成処理により多孔質シリコン層31を形成後、該多孔質シリコン層31上にSOI層となるべきシリコンエピタキシャル層37を気相成長する。さらに、このシリコンエピタキシャル層37の表面にシリコン酸化膜2を形成し、その表面側からイオン注入することにより、エッチストップ用イオン注入層を形成し、さらに酸素拡散熱処理によりエッチストップ層6’となす。そして、シリコン酸化膜2の表面とベースウェーハ7とを貼り合わせた後、結合熱処理工程を行なう。次に、工程▲2▼に示すように、ボンドウェーハ1の多孔質シリコン層31よりも上に位置する部分を平面研削等により除去または、多孔質層に流体を噴射して剥離する。そして、工程▲3▼に示すように、残存する多孔質シリコン層31と、シリコンエピタキシャル層37のエッチストップ層6’よりも上の部分を選択エッチングする。以降の工程▲4▼及び▲5▼は、図1の工▲5▼及び▲6▼と同様である。なお、ELTRAN法を用いる場合においても、エッチストップ層6’を形成する酸素拡散熱処理は、結合熱処理工程の後に、多孔質シリコン層のみを除去し、シリコンエピタキシャル層37を露出させた状態で行なうこともできる。
【図面の簡単な説明】
【図1】本発明によるSOIウェーハ製造方法の第一実施形態を示す工程説明図。
【図2】エッチストップ層形成に及ぼすパーティクルの影響を、その対策方法と合わせて説明する図。
【図3】減厚工程後のダメージ層の除去例を模式的に示す図。
【図4】本発明の効果説明図。
【図5】本発明によるSOIウェーハ製造方法の第二実施形態を示す工程説明図。
【図6】SOIウェーハの製造に係る従来法の問題点を示す図。
【符号の説明】
1 ボンドウェーハ(第二基板)
2 シリコン酸化膜
5 結合シリコン単結晶薄膜
6 エッチストップ用イオン注入層
7 ベースウェーハ(第一基板)
15 SOI層
50 SOIウェーハ

Claims (13)

  1. 第一基板とシリコン単結晶よりなる第二基板との少なくともいずれかの第一主表面に絶縁膜を形成し、該絶縁膜を介して前記第一及び第二基板の前記第一主表面同士を貼り合わせる貼り合わせ工程と、
    前記第二基板の第一主表面からみてSOI層となるべき第一のシリコン層部分を隔てた第一の深さ位置に、イオン注入法によりエッチストップ用イオン注入層を形成するエッチストップ用イオン注入層形成工程と、
    前記エッチストップ用イオン注入層に向けて酸素を拡散させる酸素拡散工程を行ない、該エッチストップ用イオン注入層の酸素濃度を高めることにより、周囲部分よりも酸素濃度が高いエッチストップ層を形成するエッチストップ層形成工程と、
    前記第二基板の厚さ方向において前記第一のシリコン層部分と反対側に位置する部分を第二のシリコン層部分として、前記貼り合わせ工程後において、前記第二のシリコン層部分の少なくとも前記エッチストップ層と接する領域を酸素濃度差に基づいて選択エッチングすることにより、厚みを減ずる減厚工程と、
    を含むことを特徴とするSOIウェーハの製造方法。
  2. 前記エッチストップ用イオン注入層形成工程を、前記貼り合わせ工程に先立って、前記第二基板の第一主表面からイオンを打ち込むことにより行い、
    前記貼り合わせ工程の後、前記エッチストップ用イオン注入層又は該エッチストップ用イオン注入層に基づいて形成されたエッチストップ層と接する領域を含む、前記第二のシリコン層の一部を残して、前記第二基板を減厚する予備減厚工程を実施することを特徴とする請求項1に記載のSOIウェーハの製造方法。
  3. 前記エッチストップ層形成工程において、前記酸素拡散工程を、酸素含有雰囲気中での熱処理にて行なうことを特徴とする請求項1又は2に記載のSOIウェーハの製造方法。
  4. 前記エッチストップ用イオン注入層を形成するためのイオンとして、水素イオン、希ガスイオン、シリコンイオン及び酸素イオンよりなる群から選ばれる少なくとも1種類を用いることを特徴とする請求項1ないし3のいずれか1項に記載のSOIウェーハの製造方法。
  5. 前記減厚工程の後、前記SOI層上に残留しているエッチストップ層をエッチング除去することを特徴とする請求項1ないし4のいずれか1項に記載のSOIウェーハの製造方法。
  6. 前記エッチストップ層の除去後、前記SOI層の表面をさらに平坦化する平坦化熱処理を行なうことを特徴とする請求項5項に記載のSOIウェーハの製造方法。
  7. 前記減厚工程の後、前記SOI層の最表層部を熱酸化し、形成された熱酸化膜をエッチング除去する犠牲酸化処理を行なうことを特徴とする請求項1ないし6のいずれか1項に記載のSOIウェーハの製造方法。
  8. 前記犠牲酸化処理後の前記SOI層の膜厚を50nm以下とすることを特徴とする請求項7に記載のSOIウェーハの製造方法。
  9. 前記第一基板をシリコン単結晶基板とすることを特徴とする請求項1ないし8のいずれか1項に記載のSOIウェーハの製造方法。
  10. 前記絶縁膜をシリコン酸化膜とすることを特徴とする請求項1ないし9のいずれか1項に記載のSOIウェーハの製造方法。
  11. 前記エッチストップ用イオン注入層形成工程において、前記第二シリコン単結晶基板の第一主表面へのイオンの打ち込みと、該第一主表面の洗浄とを交互に繰り返すことを特徴とする請求項1ないし10のいずれか1項に記載のSOIウェーハの製造方法。
  12. 前記エッチストップ用イオン注入層形成工程において、前記第二シリコン単結晶基板の第一主表面へのイオンの打ち込みを、該第一主表面へのイオンの打ち込み角度及び/又は方向を変えながら繰り返すことを特徴とする請求項1ないし11のいずれか1項に記載のSOIウェーハの製造方法。
  13. 前記SOI層の膜厚均一性が、同一ウェーハ内の膜厚の標準偏差値にて0.4nm以下とされ、同一仕様のウェーハ間の標準偏差値にて2nm以下とされることを特徴とする請求項1ないし12のいずれか1項に記載のSOIウェーハの製造方法。
JP2002209866A 2002-07-18 2002-07-18 Soiウェーハの製造方法 Pending JP2004055750A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002209866A JP2004055750A (ja) 2002-07-18 2002-07-18 Soiウェーハの製造方法
PCT/JP2003/009006 WO2004010505A1 (ja) 2002-07-18 2003-07-16 Soiウェーハおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002209866A JP2004055750A (ja) 2002-07-18 2002-07-18 Soiウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2004055750A true JP2004055750A (ja) 2004-02-19

Family

ID=31933592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002209866A Pending JP2004055750A (ja) 2002-07-18 2002-07-18 Soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2004055750A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515789A (ja) * 2003-12-10 2007-06-14 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 半導体材料の中から選択された材料製の層から形成された多層ウェハの表面処理
JP2009111362A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Soi基板の製造方法
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法
JP2009295652A (ja) * 2008-06-03 2009-12-17 Sumco Corp 貼り合わせウェーハの製造方法
JP2010003852A (ja) * 2008-06-19 2010-01-07 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2012009725A (ja) * 2010-06-28 2012-01-12 Toshiba Corp 半導体装置の製造方法、半導体装置およびカメラモジュール
JP2017216356A (ja) * 2016-05-31 2017-12-07 株式会社Sumco Soiウェーハの製造方法
JP2018522397A (ja) * 2015-05-08 2018-08-09 クアルコム,インコーポレイテッド 接合型半導体構造のエッチストップ領域を用いた製作

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007515789A (ja) * 2003-12-10 2007-06-14 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 半導体材料の中から選択された材料製の層から形成された多層ウェハの表面処理
JP4879749B2 (ja) * 2003-12-10 2012-02-22 ソワテク 半導体材料の中から選択された材料製の層から形成された多層ウェハの表面処理
JP2009111362A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Soi基板の製造方法
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法
JP2009295652A (ja) * 2008-06-03 2009-12-17 Sumco Corp 貼り合わせウェーハの製造方法
JP2010003852A (ja) * 2008-06-19 2010-01-07 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP2012009725A (ja) * 2010-06-28 2012-01-12 Toshiba Corp 半導体装置の製造方法、半導体装置およびカメラモジュール
US8748316B2 (en) 2010-06-28 2014-06-10 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, semiconductor device, and camera module
JP2018522397A (ja) * 2015-05-08 2018-08-09 クアルコム,インコーポレイテッド 接合型半導体構造のエッチストップ領域を用いた製作
JP2017216356A (ja) * 2016-05-31 2017-12-07 株式会社Sumco Soiウェーハの製造方法

Similar Documents

Publication Publication Date Title
JPWO2003046993A1 (ja) Soiウェーハの製造方法
KR100260832B1 (ko) 반도체기판 및 반도체기판의 제조방법
JP3352340B2 (ja) 半導体基体とその製造方法
CN107112204B (zh) 贴合式soi晶圆的制造方法
JP4304879B2 (ja) 水素イオンまたは希ガスイオンの注入量の決定方法
US20110151644A1 (en) Process for fabricating a heterostructure with minimized stress
JP2004063730A (ja) Soiウェーハの製造方法
TWI357101B (en) Method for producing bonded wafer
JP5532680B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
TWI604502B (zh) Fitting wafer manufacturing method
WO2007012290A1 (fr) Procede de production de silicium sur isolant
JP2901031B2 (ja) 半導体基材及びその作製方法
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
JP4147577B2 (ja) Soiウェーハの製造方法
WO2008004591A1 (fr) Procédé de production d'une tranche liée
JP2002184960A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2004055750A (ja) Soiウェーハの製造方法
JP4147578B2 (ja) Soiウエーハの製造方法
WO2004010505A1 (ja) Soiウェーハおよびその製造方法
WO2022001780A1 (zh) 绝缘体上半导体结构的制造方法
JP2007173694A (ja) 半導体基板の作製方法
CN110739214A (zh) 一种减少注入损伤制备soi的方法
JP2000124091A (ja) Soiウエーハの製造方法及びsoiウエーハ
JP7251419B2 (ja) 貼り合わせsoiウェーハの製造方法
JP2004128389A (ja) 貼り合わせsoiウエーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071029

A521 Written amendment

Effective date: 20071221

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20080523

Free format text: JAPANESE INTERMEDIATE CODE: A02