JP4143154B2

JP4143154B2 - 電源装置、及び電子機器

Info

Publication number: JP4143154B2
Application number: JP36326897A
Authority: JP
Inventors: 厚朝山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-12-16
Filing date: 1997-12-16
Publication date: 2008-09-03
Anticipated expiration: 2017-12-16
Also published as: JPH11178342A

Description

【０００１】
【発明の属する技術分野】
本発明は、高調波成分の低減に効果のある降圧型整流平滑回路、降圧型整流回路の後段にＤＣ／ＤＣコンバータを接続して構成した電源装置、及びこの電源装置を搭載した複写機やプリンター等の電子機器に関する。
【０００２】
【従来の技術】
近年、商用電源ラインの歪波形（電源高調波歪）による各種電子機器の誤動作等の問題が深刻化している。このような高調波歪の発生を抑制するために、電子機器に入力される入力電流の高調波成分を規制する法律が整備されつつある。
【０００３】
一般に、電子機器の電源入力回路（スイッチング電源）には、図６に示すようにコンデンサ５２をダイオードブリッジ５１の出力側に設けたコンデンサインプット型整流回路が用いられている。
【０００４】
従って、各商用電源の電圧ピーク付近の位相時のみに、電流が商用電源Ｖｉｎ（ＡＣ）からダイオードブリッジ５１を通してコンデンサ５２に流れ込み、それが原因で商用電源Ｖｉｎ（ＡＣ）より電子機器に流れ込む入力電流はピーク電流波形となり、多くの高調波成分を含んでしまう。
【０００５】
従来、このような高調波成分を十分低減するために、▲１▼図７に示すように商用電源Ｖｉｎ（ＡＣ）とコンデンサインプット型整流回路のダイオードブリッジ５１との間に１個のチョークコイル５３を介装して、入力電流の導通角を大きくする、▲２▼図８に示すように、電源入力回路に昇圧型アクティブフィルタ回路を用いて、入力電圧波形と相似する入力電流波形を得る、といった手法が提案されている。
【０００６】
なお、図８において、６１はダイオードブリッジ、６７はフライフォイールダイオード（以下、単にダイオードという）、６４，６５はチョークコイル、６２，６３，６８はコンデンサ、６６はＦＥＴ、６０ａ，６０ｂ，６９ａ，６９ｂは抵抗、７１は電流検出回路、７２は第１電圧検出回路、７３は第２電圧検出回路、７４は乗算器、７５は誤差増幅回路、７６はＰＷＭ（パルス幅変調）制御回路である。
【０００７】
しかしながら、上記図７に示す上記▲１▼の手法によれば、チョークコイル５３のインダクタンスは、〜１０ｍＨ程度必要であり、これを実現するにはチョークコイル５３が大型化し、回路の小型化および軽量化を図る事が困難になるという問題があった。この点について具体的に説明する。
【０００８】
図９のＳ１〜Ｓ３は、図６〜図８に示した電源入力回路において、負荷電力Ｐｏが２００Ｗの場合に得られる入力電圧Ｖｉｎ（ＡＣ）に対する出力電圧（整流後電圧）Ｖｏ（ＤＣ）の関係を示し、図１０のＳ１〜Ｓ３は、上記電源入力回路にかかる入力電圧Ｖｉｎが２３０Ｖである場合に得られる負荷電力Ｐｏに対する出力電圧Ｖｏ（ＤＣ）の関係を示している。
【０００９】
両図において、Ｓ１は図６に示したコンデンサインプット型整流回路を用いた場合の特性を示し、Ｓ２は図７に示したコンデンサインプット型整流回路に１個のチョークコイル５３を追加した場合の特性を示し、Ｓ３は、図８に示した昇圧型アクティブ回路を用いた場合の特性を示す。なお、Ｓ４は後述する。
【００１０】
図９及び図１０から明らかなように、チョークコイル５３を追加した回路において、負荷電力Ｐｏが増加した場合、又は入力電圧Ｖｉｎの低下により入力電流Ｉｉｎが増加した場合は、チョークコイル５３のインピーダンスにより出力電圧Ｖｏが著しく低下する。そのために、後段に接続されるＤＣ／ＤＣコンバータの動作範囲を低入力電圧まで広げたり、瞬時停電対策のためにコンデンサ５２の容量を増加させる必要が生じ、コストアップを招くと共に、電源入力回路及び後段ＤＣ／ＤＣコンバータの大型化を招くという問題点があった。
【００１１】
また、上記図８に示す上記▲２▼の手法によれば、トランジスタ６６がオン状態であるときにチョークコイル６５を流れる電流ΔＩは、トランジスタ６６がオン状態の期間をＴｏｎ、チョークコイル６５のインダクタンスをＬ６５とすると、次式（１）で表される。
【００１２】
ΔＩ＝Ｖｉｎ／Ｌ６５＊Ｔｏｎ …（１）
この（１）式から明らかなように、トランジスタ６６の負担を小さくするためには、チョークコイル６５のインダクタンスを大きくする必要がある（一般には数ｍＨ程度のチョークコイルが用いられている）。そのため、チョークコイル６５のサイズまたはトランジスタ６６の電流容量を大きくしなければならない。また、トランジスタ６６がオン状態である時のみチョークコイル６５にエネルギーが蓄えられるので、トランジスタ６６を流れる電流のピーク値を大きくしなければならない。
【００１３】
さらに、昇圧型アクティブ回路を実現するためには、図８に示したように複雑な制御回路が必要である。従って、上記▲２▼の手法を用いたとしても、電源入力回路の複雑化による効率の低下、電源入力回路の大型化、ノイズの増大及びコストの大幅アップを招くという問題点があった。
【００１４】
これらの問題を解決すべく、図１１に示すような降圧型アクティブフィルタ回路が提案されている。図１１において、降圧型アクティブフィルタ回路は、ダイオードブリッジ１１０を有し、該ダイオードブリッジ１１０は商用電源Ｖｉｎに接続されている。ダイオードブリッジ１１０の出力端子は、チョークコイル１１１ａ及びコンデンサ１１１ｂ，１１１ｃから構成されるローパスフィルタ１１１と、ＦＥＴ等のスイッチング素子であるトランジスタ１１２ａ、フライホイールダイオード（以下、単にダイオードという）１１２ｂ、平滑コンデンサ１１２ｃ、及びチョークコイル１１２ｄから構成される降圧型チョッパ回路１１２とを介して、後段のＤＣ／ＤＣコンバータ等の回路（図示省略）に接続される。
【００１５】
この降圧型アクティブフィルタ回路においては、チョークコイル１１２ｄのインダクタンス値は、最大負荷時にも当該チョークコイル１１２ｄが電流不連続モードで動作可能となるように設定される。
【００１６】
また、降圧チョッパ回路１１２の出力端子は差動増幅回路１１４の入力端子に接続され、該差動増幅回路１１４の出力端子は、誤差増幅回路１１５の一方の接続端子に接続される。誤差増幅回路１１５の他方の入力端子は、基準電圧Ｖｒｅｆに接続されており、出力端子は、ＰＷＭ（パルス幅変調）制御回路１１６に接続されている。
【００１７】
降圧チョッパ回路１１２の出力電圧Ｖｏは、差動増幅回路１１４を介して誤差増幅回路１１５に入力され、基準電圧Ｖｒｅｆと比較される。そして、出力電圧Ｖｏと基準電圧Ｖｒｅｆとの差に応じた信号が、誤差増幅回路１１５からＰＷＭ制御回路１１６に入力される。ＰＷＭ制御回路１１６は、誤差増幅回路１１５の出力信号に応じたオン／オフ比の矩形波信号を降圧チョッパ回路１１２のトランジスタ１１２ａに入力する。これにより、出力電圧Ｖｏは、基準電圧Ｖｒｅｆに応じた一定の値をとるようにフィードバック制御される。
【００１８】
上記構成において、商用電源Ｖｉｎをダイオードブリッジ１１０で整流した後の電圧（以下、整流後電圧という）Ｖｓはローパスフィルタ１１１に入力され、このローパスフィルタ１１１の出力は、降圧チョッパ回路１１２に入力される。降圧チョッパ回路１１２の出力電圧Ｖｏが所定の値をとるように、入力される商用電源Ｖｉｎの周波数より十分に高い所定の周波数で且つ所定のオンデューティーで、トランジスタ１１２ａは制御される。
【００１９】
このような動作により、図１２（ａ）に示すようにダイオードブリッジ１１０による整流後電圧Ｖｓが徐々に上昇し、整流後電圧Ｖｓが出力電圧Ｖｏより大きい期間、すなわち図１２の時点ｔ１から時点ｔ２の間及び時点ｔ３から時点ｔ４の間に図１２（ｂ）に示す電流Ｉｓが流れる。つまり、入力電流の導通角は、Ｖｓ＞Ｖｏである期間に対応するので、出力電圧Ｖｏを適当な値（例えば、入力２３０Ｖ系に対してＶｏ＜２５０Ｖ）に設定する事により、高調波電流を抑制することが可能となる。
【００２０】
図９のＳ４は、上記図１１に示した電源入力回路において、負荷電力Ｐｏが２００Ｗの場合に得られる入力電圧Ｖｉｎ（ＡＣ）に対する出力電圧（整流後電圧）Ｖｏ（ＤＣ）の関係を示し、図１０のＳ４は、入力電圧Ｖｉｎが２３０Ｖである場合に得られる負荷電力Ｐｏに対する出力電圧Ｖｏ（ＤＣ）の関係を示している。
【００２１】
両図から明らかなように、出力電圧Ｖｏは、負荷電力Ｐｏが変化しても一定の値をとるように制御されると共に、入力電圧Ｖｉｎが所定値（図示例では、１９０Ｖ）より大きい時にも一定の値を取るように制御される。また、入力電圧Ｖｉｎが所定値以下の時は、トランジスタ１１２ａは、常時オン状態に制御されるので、従来のコンデンサインプット型整流回路と同様の特性を示す。
【００２２】
以下、図１１に示した電源入力回路の動作について、図１３を参照して、説明する。なお、図１３は、ダイオードブリッジ１１０の出力電流Ｉｓ及びチョークコイル１１２ｄに流れる電流ＩＬの変化を示す図である。
【００２３】
図１３のｔ１において、Ｖｓ＞Ｖｏとなると、チョークコイル１１２ｄに電流ＩＬが流れ始める。例えば、ｔ２からｔ３までの期間Ｔｏｎにトランジスタ１１２ａがオン状態になると、チョークコイル１１２ｄに流れる電流ＩＬは増加する。ｔ３でトランジスタ１１２ａをオフ状態にすると、チョークコイル１１２ｄを流れる電流ＩＬは、徐々に減少し、ｔ３からＴｏｆｆ’経過したｔ４でゼロになる。またｔ３でトランジスタ１１２ａをオフ状態にしてから期間Ｔｏｆｆ（Ｔｏｆｆ＞Ｔｏｆｆ’）経過したｔ５において、トランジスタ１１２ａは再びオン状態にされ、ｔ２以降と同様の動作が繰り返される。
【００２４】
このように変化するチョークコイル１１２ｄに流れる電流ＩＬは、以下のように求められる。
【００２５】
［Ｖｓ≦Ｖｏの期間］
トランジスタ１１２ａがオン状態にある時、チョークコイル１１２ｄ及びトランジスタ１１２ａに流れる電流ＩＬは、ＩＬ＝０となる。トランジスタ１１２ａがオフ状態にあるときも、電流ＩＬ＝０となる。
【００２６】
［Ｖｓ＞Ｖｏの期間］
トランジスタ１１２ａがオン状態にあるとき、チョークコイル１１２ｄ及びトランジスタ１１２ａに流れる電流ＩＬは、
ＩＬ＝｛（Ｖｓ−Ｖｏ）／Ｌｄ｝＊Ｔ
但し、Ｌｄ：チョークコイル１１２ｄのインダクタンス
で表され、時間Ｔと共に増加する。そのピーク値Ｉｐは、
Ｉｐ＝｛（Ｖｓ−Ｖｏ）／Ｌｄ｝＊Ｔｏｎ
である。
【００２７】
一方、トランジスタ１１２ａがオフ状態にある時、チョークコイル１１２ｄ及びダイオード１１２ｂに流れる電流ＩＬは、
ＩＬ＝Ｉｐ−｛Ｖｏ／Ｌｄ＊Ｔ｝
で表され、時間Ｔと共に減少する。したがって、電流ＩＬの値が０になるまでの時間Ｔｏｆｆ’は、
Ｔｏｆｆ’＝｛（Ｖｓ−Ｖｏ）／Ｖｏ｝＊Ｔｏｎ
で表される。
【００２８】
降圧型アクティブフィルタ回路においては、図１３に示したように、最大負荷時でも、Ｔｏｆｆ’＜Ｔｏｆｆ（但し、Ｔｏｆｆは、トランジスタ１１２ａがオフにされる期間）、となるように、すなわち最大負荷時でもチョークコイル１１２ｄが電流不連続モードで動作可能となるように、チョークコイル１１２ｄのインダクタンス値を決定する。これにより、チョークコイル１１２ｄに蓄えられたエネルギーは、各周期毎にすべて放出される。
【００２９】
入力電流Ｉｓの値は、トランジスタ１１２ａに流れる電流をローパスフィルタ１１１でフィルタリングした値になるので、
【００３０】
【数１】
Ｉｓ＝１／Ｔ＊［（１／２）＊Ｔｏｎ＊Ｉｐ］
＝Ｔｏｎ＾２／（２＊Ｔ＊Ｌｄ）＊（Ｖｓ−Ｖｏ）
で表される。
【００３１】
入力電流波形は、入力電圧（整流後電圧）Ｖｓと出力電圧Ｖｏとの差（Ｖｓ−Ｖｏ）に比例する。例えば、整流後電圧Ｖｓが正弦波であるときは、出力電圧Ｖｏとして適切な値を設定することにより（Ｉｓは、正弦波の一部分を切取った波形になる）、入力電流の導通角は、任意の値に設定できる。
【００３２】
なお、トランジスタ１１２ａがオン状態となるデューティーは、上述したようにチョークコイル１１２ｄに蓄えられたエネルギーをすべて放出可能な程度に、十分に小さく設定されることが望ましく、また上記デューティーは、当該整流回路が適用される電源入力回路にかかる負荷電力に応じて、または整流回路への入力電流に応じて設定されることが好ましい。
【００３３】
上記の降圧型アクティブフィルタ回路によれば、次のような優れた特長がある。
【００３４】
（１）基準電圧Ｖｒｅｆを適当な値に設定するだけで（整流後電圧Ｖｏを適当な値に設定するだけで）、入力電流の導通角を設定することができるので、図８に示すものより簡単な構成で、高調波を抑制することができる。
【００３５】
（２）図９に示したように、低入力電圧時には、コンデンサインプット型整流回路と同様の特性を示すので、単にチョークコイルを入力に追加しただけの図７に示す回路のように、負荷電力の増加に伴う出力電圧Ｖｏの低下（Ｓ２）を防止することができる。そのため、後段に接続されるＤＣ／ＤＣコンバータ等の入力電圧範囲を低電圧側に広げる必要がなくなり、さらには瞬時停電対策として平滑用コンデンサの容量を大きくする必要もなくなる。
【００３６】
（３）出力電圧Ｖｏを入力電圧のピーク値より低くなるように制御するので、コンデンサインプット型整流回路に比較して、出力電圧Ｖｏの上限値を低く設定する事ができ、後段に接続されるＤＣ／ＤＣコンバータ等の入力電圧範囲を狭くすることができる。したがって、後段に接続されるＤＣ／ＤＣコンパータ等の素子として、低耐電圧の素子を用いる事ができ、該素子の小型化、低ノイズ化及びコストダウンが可能となる。
【００３７】
（４）図８に示した昇圧型アクティブフィルタ回路を用いる場合に、チョークコイル６５にかかる電圧は、Ｖｓであるが、降圧型アクティブフィルタ回路によれば、チョークコイル１１２ｄにかかる電圧を（Ｖｓ−Ｖｏ）まで下げる事ができる。したがって、チョークコイル１１２ｄのインダクタンス値を小さくすることができるので、回路の小型化及び低コスト化を図ることができる。
【００３８】
（５）昇圧型アクティブフィルタ回路と比較して、制御回路を単純化することが可能となる。
【００３９】
（６）トランジスタ１１２ａが整流回路の直列要素になっているために、整流回路をトランジスタ１１２ａを用いた突入電流制限回路として使用することができる。従って、従来のコンデンサインプット型整流回路や昇圧型アクティブフィルタ回路を用いた電源入力回路に必要とされた突入電流制限回路として、トライアック、サイリスタなどのパワーデバイスを省略できる。
【００４０】
（７）電源回路の構成が簡単になるので、ノイズを低減する事ができる。
【００４１】
【発明が解決しようとする課題】
しかしながら、上記従来の降圧型アクティブフィルタ回路を用いた電源装置では、次のような問題点があった。
【００４２】
一般には、交流商用電源２３０Ｖ入力時には、降圧型アクティブフィルタ回路の出力電圧が２００Ｖ〜２２０Ｖ位になるように制御する。ところが、降圧型アクティブフィルタ回路では、例えば制御回路の故障やスイッチング素子の故障時にスイッチング素子がオンに固定されると、入力商用電源のピーク値（例えば、２３０Ｖ入力の場合は２３０＊１．４＝３２２Ｖ）に整流してしまう。そこで、後段のＤＣ／ＤＣコンバータに過電圧保護対策を講ずることが行われている。
【００４３】
より具体的に説明する。例えば、降圧型アクティブフィルタ回路の出力電圧が２００ＶになるようにＰＷＭ制御回路１１６を用いて制御して、後段のＤＣ／ＤＣコンバ一タ１１３をフォワード型で設計した場合を考えると、ＤＣ／ＤＣコンバータのスイッチング素子には通常動作時において４００Ｖ程度の電圧が印加されるため、当該スイッチング素子として４５０Ｖ乃至５００Ｖ耐圧の素子を用いるのが一般的である。
【００４４】
ところが、上記のように降圧型アクティブフィルタ回路の故障時には、３２２Ｖの入力電圧となり、ＤＣ／ＤＣコンバータのスイッチング素子には６４４Ｖの電圧が加わり、５００Ｖ耐圧の素子では破損する（一般にショートモード故障）。
【００４５】
そこで、ＤＣ／ＤＣコンバータのスイッチング素子として、耐電圧９００Ｖの素子を用いる方法があるが、この方法によれば、スイッチング素子のオン抵抗が増加するので（一般にＦＥＴのオン抵抗は耐電圧の２乗に比例）、電力損失が増加して装置が大型化するだけでなく、コスト的にも不利となる。
【００４６】
また、商用電源ラインと直列にトライアック等のスイッチング素子を追加して、過電圧時には、トライアックをオフする方法も考えられるが、通常動作時にこのトライアックのオン電圧（１．５Ｖ程度）に入力電流が流れて、かなりの電力損失が発生するし、コスト的にも不利である。
【００４７】
さらに、上記従来の降圧型アクティブフィルタ回路においては、チョークコイルの設計が非常に難しい、といった問題もあった。すなわち、フェライトなどのコア材に巻き線を施してチョークコイルを作製する場合には、コア材の透磁率が大きいために最適のインダクタンスを得ようとすると巻き数が少なくなる。すると、スイッチング素子１１２ａのオン時には、
（入力電圧−出力電圧）＊（スイッチング素子１１２ａのオン時間）
だけの磁束を、上記少ない巻き数のチョークコイルで受けとめる事になり、コア材の磁束密度が大きくなってコアでの鉄損がかなり増加し、チョークコイルの昇温が大きくなる。
【００４８】
コア材として低損失、低透磁率の材料があれば、解決できるが適当なものが存在しない。また存在したとしても（空芯コイル、コアに大きなギャップを付ける方法も同じ）、磁界の漏れが大きくなってしまい、磁界中に電流を流すことになり過大な銅損を招いたり、回路（自他ともに）の誤動作を引き起こすなど、不適切なことが多い。
【００４９】
複数のチョークコイルをＮ個並列接続して、比較的多くの巻き数で作製したチョークコイルのインダクタンスを１／Ｎにして用いることも考えられるが、その場合、チョークコイル間での電流バランスを確保することが難しいし、コスト、サイズの面でも不利である。
【００５０】
本発明は上記従来の問題点に鑑み、降圧型整流回路とその後段のＤＣ／ＤＣコンバータの組み合わせにおいて、電力損失及びコストアップの少ない過電圧保護構成を可能にする電源装置を提供することを目的とする。また、この電源装置を搭載した電子機器を提供することを目的とする。
【００５１】
【課題を解決するための手段】
上記目的を達成するために、第１の発明では、交流商用電源を整流する整流手段と、前記整流手段により整流された入力電圧を降圧する電圧降圧手段と、前記電圧降圧手段の出力電圧を前記入力電圧のピーク値より低い所定値に制御する出力電圧制御手段とを有する降圧型整流回路の後段に、ＤＣ／ＤＣコンバータを接続して構成した電源装置において、前記電圧降圧手段は、前記整流手段の出力側に直列に接続されたチョークコイル及びスイッチング素子を有し、該チョークコイル及びスイッチング素子の動作に基づいて前記整流手段により整流された入力電圧を降圧する構成にすると共に、前記出力電圧制御手段は、入力商用電源の周波数より高い周波数で且つ前記チョークコイルに電流が不連続で流れる程度に前記スイッチング素子がオン状態となる期間を制御するスイッチング素子制御手段を含む構成とし、前記電圧降圧手段の前記スイッチング素子に流れる電流を監視する電流監視手段を設け、前記スイッチング素子に流れる電流がゼロになる期間または所定値より小さくなる期間がなくなった時、かつ前記降圧型整流回路の出力である前記電圧降圧手段の出力電圧が設定値より高くなったときに、前記ＤＣ／ＤＣコンバータの動作を停止する構成にしたものである。
【００５３】
第２の発明では、上記第１の発明において、前記ＤＣ／ＤＣコンバータの動作の停止は、該ＤＣ／ＤＣコンバータ中のスイッチング素子をオフに固定して行うものである。
【００５４】
第３の発明では、交流商用電源を整流する整流手段、該整流手段により整流された入力電圧を降圧する電圧降圧手段、及び該電圧降圧手段の出力電圧を前記入力電圧のピーク値より低い所定値に制御する出力電圧制御手段を有する降圧型整流回路の後段にＤＣ／ＤＣコンバータを接続して構成した電源装置を備え、該電源装置を動作電圧として所定の動作を行う電子機器において、前記電源装置の前記電圧降圧手段は、前記整流手段の出力側に直列に接続されたチョークコイル及びスイッチング素子を有し、該チョークコイル及びスイッチング素子の動作に基づいて前記整流手段により整流された入力電圧を降圧する構成にすると共に、前記出力電圧制御手段は、入力商用電源の周波数より高い周波数で且つ前記チョークコイルに電流が不連続で流れる程度に前記スイッチング素子がオン状態となる期間を制御するスイッチング素子制御手段を含む構成とし、前記電圧降圧手段の前記スイッチング素子に流れる電流を監視する電流監視手段を設け、前記電源装置は、前記スイッチング素子に流れる電流がゼロになる期間または所定値より小さくなる期間がなくなった時、かつ前記降圧型整流回路の出力である前記電圧降圧手段の出力電圧が設定値より高くなったときに、前記ＤＣ／ＤＣコンバータの動作を停止する構成にしたものである。
【００５６】
第４の発明では、上記第３の発明において、前記ＤＣ／ＤＣコンバータの動作の停止は、該ＤＣ／ＤＣコンバータ中のスイッチング素子をオフに固定して行うものである。
【００６１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００６２】
（第１実施形態）
図１は、本発明の第１実施形態に係る電源装置の概略構成を示すブロック図であり、図１１と共通の要素には同一の符号が付されている。
【００６３】
この電源装置は、図１１に示した従来の降圧型アクティブフィルタ回路の後段にＤＣ／ＤＣコンバータ１１３を接続して構成され、さらに、該降圧型アクティブフィルタ回路の出力である降圧チョッパ回路１１２の出力電圧Ｖｏが設定値より高くなったことを検出して停止信号ＣＳを出力する過電圧検出回路１１７を設け、ＤＣ／ＤＣコンバータ１１３は、前記停止信号ＣＳを受けたときにＤＣ／ＤＣコンバータ１１３中のスイッチング素子１１３ａをオフに固定して動作を停止するようにしたものである。
【００６４】
ここで、前記設定値は、降圧型アクティブフィルタ回路では２３０Ｖ入力時には２００Ｖ〜２２０Ｖ位に制御されるのが一般的であるので、例えば２２５Ｖに設定するものとする。
【００６５】
ＤＣ／ＤＣコンバータ１１３は、スイッチング素子１１３ａ、トランス１１３ｂ、ダイオード１１３ｃ，１１３ｄ、チョークコイル１１３ｅ、平滑用コンデンサ１１３ｆを備え、さらに、前記スイッチング素子１１３ａのスイッチング動作を制御する制御回路１１３ｇを備えている。そして、この制御回路１１３ｇが過電圧検出回路１１７からの停止信号ＣＳを受けたときは、スイッチング素子１１３ａをオフに固定するようになっている。
【００６６】
降圧型アクティブフィルタ回路のスイッチング素子１１２ａが故障時等により常時オン状態となり、降圧型アクティブフィルタ回路が出力過電圧を発生する場合について説明する。
【００６７】
例えば、ＰＷＭ制御回路１１６の故障等により、スイッチング素子１１２ａのゲート信号が“Ｈ”レベルに固定されて、スイッチング素子１１２ａがオン状態に固定された場合には、降圧型アクティブフィルタ回路は、全波整流回路と同一になり、入力商用電源Ｖｉｎ（ＡＣ）のピーク値に整流平滑動作を行う。すなわち、２３０Ｖ（ＡＣ）入力の場合には、降圧型アクティブフィルタ回路は３２２Ｖ（ＤＣ）の電圧を出力し、この電圧が後段のＤＣ／ＤＣコンバータ１１３の入力電圧として供給されることになる。
【００６８】
このとき、過電圧検出回路１１７は、出力電圧Ｖｏが設定値よりも高くなったので停止信号ＣＳを出力する。ＤＣ／ＤＣコンバータ１１３の制御回路１１３ｇは、この停止信号ＣＳを受けて、ＤＣ／ＤＣコンバータ１１３内のスイッチング素子１１３ａをオフに固定してスイッチ動作を停止させる。
【００６９】
ＤＣ／ＤＣコンバータ１１３のスイッチング素子１１３ａがオフに固定された状態では、スイッチング素子１１３ａにかかる電圧は、ＤＣ／ＤＣコンバータ１１３の入力電圧３２２Ｖそのものになる。すなわち、商用２３０Ｖ（ＡＣ）入力では、降圧型アクティブフィルタ回路の故障などにより、スイッチング素子１１２ａがオン状態に固定されたとしても、２３０＊１．４＝３２２Ｖ以上の電圧は、ＤＣ／ＤＣコンバータ１１３のスイッチング素子１１３ａには加わらない。
【００７０】
従って、ＤＣ／ＤＣコンバータ１１３のスイッチング素子１１３ａとして、一般的な４５０Ｖないし５００Ｖ耐圧の素子を用いることができる。すなわち、例えば、降圧型アクティブフィルタ回路の出力電圧Ｖｏが２００ＶになるようにＰＷＭ制御回路１１６を用いて制御して、後段のＤＣ／ＤＣコンバ一タ１１３をフォワード型で設計した場合を考えると、ＤＣ／ＤＣコンバータ１１３のスイッチング素子１１３ａのドレインには、通常動作時（スイッチング素子１１３ａがスイッチング動作をしている状態）において４００Ｖ程度の電圧（入力電圧Ｖｉｎの２倍＋α）が印加されるため、スイッチング素子１１３ａとして４５０Ｖ乃至５００Ｖ耐圧の素子を用いるのが一般的である。スイッチング素子１１３ａのドレイン電圧波形を図２に示す。
【００７１】
また、降圧型アクティブフィルタ回路の平滑コンデンサ１１２ｃには、３２２Ｖ（ＤＣ）の電圧が印加されるが、ある種の２５０Ｖ耐圧電解コンデンサは、軽負荷であれば４００Ｖ程度の電圧が加わっても故障しない事も知られている。この電解コンデンサを本実施形態の平滑コンデンサ１１２ｃとして用いる。
【００７２】
このように、本実施形態の電源装置は、降圧型アクティブフィルタ回路の出力電圧の過電圧を検出したら、後段のＤＣ／ＤＣコンバータのスイッチング素子を停止するようにしたので、ＤＣ／ＤＣコンバータのスイッチング素子や二次側整流ダイオード等の過電圧破壊を防止することができる。
【００７３】
かかる本実施形態の電源装置を複写機などの電子機器に動作電圧として使用するに際し、上述のように、降圧型アクティブフィルタ回路の出力過電圧を検出したとき、ＤＣ／ＤＣコンバータを停止させれば、機器の制御用５Ｖ電源が無くなりシステムはダウンする。そのとき、メインスイッチをオートオフさせることにより、降圧型アクティブフィルタ回路の故障が機器の他のブロックに波及することはなくなる。
【００７４】
このような本実施形態の電源装置では、従来の電源装置のように、過電圧保護回路のために電力損失を生ずることがなく、しかもコストアップすることもほとんどない。
【００７５】
（第２実施形態）
図３は、本発明の第２実施形態に係る電源装置の概略構成を示すブロック図であり、図１と共通の要素には同一の符号が付されている。
【００７６】
上記図１の構成において、ゼロ電流検出回路１１８とＡＮＤゲート１１９を設けたものである。
【００７７】
ゼロ電流検出回路１１８は、降圧型アクティブフィルタ回路のスイッチング素子１１２ａに流れる電流を監視し（電流監視手段）、この電流がゼロになる期間または所定値よりも小さくなる期間がなくなったときに“Ｌ”レベルの信号ＣＧを出力する。ＡＮＤゲート１１９は、ゼロ電流検出回路１１８からの“Ｌ”レベル信号ＣＧと過電圧検出回路１１７からの“Ｈ”レベル信号（過電圧検出時）とを入力したとき、ＤＣ／ＤＣコンバータ１１３の制御回路１１３ｇへ停止信号ＣＳを出力する。これによって、ＤＣ／ＤＣコンバータ１１３のスイッチング素子１１３ａをオフに固定するものである。
【００７８】
すなわち、降圧型アクティブフィルタ回路のスイッチング素子１１２ａのドレイン電流をモニタして、その電流が連続になった時（つまりスイッチング素子１１２ａがオンに固定された場合）且つ、降圧型アクティブフィルタ回路の出力電圧Ｖｏが所定の値以上になったときに、前記降圧型アクティブフィルタ回路の出力に異常電圧が発生した（たとえば、トランジスタ１１２ａのオン状態固定）と判断（予測）して、後段のＤＣ／ＤＣコンバータ１１３のスイッチング素子をオフに固定する（スイッチング素子制御手段）。
【００７９】
これにより、降圧型アクティブフィルタ回路の平滑コンデンサ１１２ｃの電圧が上昇するのを、迅速に且つ確実に検出する事ができるので、瞬時たりとも後段のＤＣ／ＤＣコンバータ１１３のスイッチング素子１１３ａに過電圧をかける事なく異常を検出し停止する事ができる。また、検出回路１１７の誤動作を心配せずに、過電圧検出ポイントを定常動作時の降圧整流電圧の近傍（例えば、２０５Ｖ程度）に設定することができる。
【００８０】
このように、本実施形態では、出力過電圧の検出手段として、降圧型アクティブフィルタ回路のスイッチング素子に流れる電流のゼロになる期間がなくなることを検出する方法と、降圧型アクティブフィルタ回路の出力電圧を直接検出する方法とを組み合わせるようにしたので、過電圧保護手段につき、その応答を迅速にし、かつ誤動作のないものにすることができる。
【００８１】
（第３実施形態）
図４は、本発明の第３実施形態に係る電源装置の概略構成を示すブロック図であり、図１１と共通の要素には同一の符号が付されている。
【００８２】
本実施形態では、上記図１１に示した降圧型アクティブフィルタ回路において、降圧チョッパ回路１１２のチョークコイルとして、同一のコアに２つの巻線を同一巻数で巻いたコモンモードチョークコイル１２１を用い、その２つの巻き線を、互いに生ずる磁束が打ち消し合うように直列に接続したものである。
【００８３】
すなわち、このコモンモードチョークコイル１２１は、高透磁率コア材を用いたコモンモードチョークコイル（例えば電源ラインノイズ対策用）を用いている。インダクタンスは、漏れインダクタンスを利用し、漏れ磁界の量も空芯コイルに比べて小さくしてしまうものである。
【００８４】
通常、コモンモードチョークコイルとは、同一のコアに２つ（単相系の場合２つ、３相交流系では３つ）の巻線を同一巻数だけ巻いたものである。一般的な用途としては、図４の１２０のように、商用電源ラインのＬ／Ｎ極にそれぞれの巻き線を直列に挿入し、ノルマルモードではインダクタンス値がほとんどゼロで、かつコモンモードでは、大きなインダクタンスがみえるような極性に接続して、ノイズフィルタとして用いられる。
【００８５】
しかしながら、２つの巻き線は、コアを通して１００％結合している訳ではなく、わずかにノルマルモード成分のインダクタンスが残る。これを漏れインダクタンスと呼ぶ。漏れインダクタンスは、上記フィルタの場合では商用電源周波数に対しては微々たるインピーダンスであるが、１００ＫＨｚ程度以上にて降圧型アクティブ整流回路で用いるには、充分なインダクタンスである。
【００８６】
また、漏れインダクタンスの特徴として、（１）上記コモンモードチョークコイルからコアを取り除いた空芯インダクタンスよりも数倍大きくなり、（２）コアではノルマルモード分の磁束はキャンセルするので、鉄損はほとんどゼロである。（３）閉磁路であるので、漏れ磁界は、空芯コイルや大きなギャップ付きコアを用いたコイルより小さい。
【００８７】
本実施形態では、このような特徴を持つコモンモードチョークコイルを、降圧型アクティブフィルタ回路においてチョークコイルとして用いたので、等価的に低損失（コアの鉄損が少ない）、低透磁率、且つ漏れ磁界の少ないチョークコイルとなり、理想的な特性を示す。さらに、高透機率のコア材を用いたコモンモードチョークコイルであれば、充分な漏れインダクタンスを得るのに、巻線の巻き数も少なくて済み、巻き線での銅損も減少する。
【００８８】
（第４実施形態）
図５、本発明の第４実施形態に係る電源装置の概略構成を示すブロック図であり、図１１と共通の要素には同一の符号が付されている。
【００８９】
本実施形態では、上記図１１に示した降圧型アクティブフィルタ回路において、降圧チョッパ回路１１２のチョークコイルとして、同一のコアに２つの巻線を同一巻数で巻いたコモンモードチョークコイル１３０を用いたものである。
【００９０】
このコモンモードチョークコイル１３０は、２つの巻線である第１及び第２の巻き線を、第１の巻き線、平滑コンデンサ１１２ｃ及び第２の巻き線のループで各々の第１及び第２の巻き線によって生ずる磁束が打ち消し合うような極性で、降圧チョッパ回路１１２のハイサイドとローサイドにそれぞれに接続したものである。
【００９１】
上述のようなコモンモードチョークコイル１３０を挿入することにより、後段のＤＣ／ＤＣコンバータ等のコモンモードフィルタとしての効果が生じ、商用電源回路に挿入すべきノイズフィルタの量を減らすことができる。
【００９２】
【発明の効果】
以上詳述したように、第１の発明である電源装置によれば、降圧型整流回路のスイッチング素子の故障時や出力電圧制御手段の誤動作時のための過電圧保護手段を低損失及び低コストで実現することが可能になる。
【００９３】
また、第１及び第２の発明である電源装置によれば、過電圧を迅速に且つ確実に検出する事ができる。これにより、瞬時たりとも後段のＤＣ／ＤＣコンバータのスイッチング素子に過電圧をかける事なく異常を検出し停止する事が可能になる。
【００９４】
第３及び第４の発明である電子機器によれば、降圧型アクティブフィルタ回路の故障が機器の他のブロックに波及することを防ぐことができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電源装置の概略構成を示すブロック図である。
【図２】ＤＣ／ＤＣコンバ一タ内スイッチング素子のドレイン電圧波形図である。
【図３】本発明の第２実施形態に係る電源装置の概略構成を示すブロック図である。
【図４】本発明の第３実施形態に係る電源装置の概略構成を示すブロック図である。
【図５】本発明の第４実施形態に係る電源装置の概略構成を示すブロック図である。
【図６】従来の電源入力回路（コンデンサインプット型整流回路）を示す回路図である。
【図７】従来の電源入力回路を示す回路図である。
【図８】従来の電源入力回路（昇圧型アクティブフィルタ回路）を示す回路図である。
【図９】従来の電源入力回路の特性図である。
【図１０】従来の電源入力回路の特性図である。
【図１１】従来の降圧型アクティブフィルタ回路の回路図である。
【図１２】図１１の回路の動作を示す波形図である。
【図１３】ダイオードブリッジの出力電流Ｉｓ及びチョークコイルに流れる電流ＩＬの変化をしめす図である。
【符号の説明】
１１０ダイオードブリッジ
１１１ローパスフィルタ
１１２ａスイッチング素子
１１２ｄチョークコイル
１１２降圧型チョッパ回路
１１３ＤＣ／ＤＣコンバータ
１１３ａスイッチング素子
１１４差動増幅回路
１１５誤差増幅回路
１１６ＰＷＭ（パルス幅変調）制御回路
１１７過電圧検出回路
１１８ゼロ電流検出回路
１２１コモンモードチョークコイル

Claims

交流商用電源を整流する整流手段と、前記整流手段により整流された入力電圧を降圧する電圧降圧手段と、前記電圧降圧手段の出力電圧を前記入力電圧のピーク値より低い所定値に制御する出力電圧制御手段とを有する降圧型整流回路の後段に、ＤＣ／ＤＣコンバータを接続して構成した電源装置において、
前記電圧降圧手段は、前記整流手段の出力側に直列に接続されたチョークコイル及びスイッチング素子を有し、該チョークコイル及びスイッチング素子の動作に基づいて前記整流手段により整流された入力電圧を降圧する構成にすると共に、
前記出力電圧制御手段は、入力商用電源の周波数より高い周波数で且つ前記チョークコイルに電流が不連続で流れる程度に前記スイッチング素子がオン状態となる期間を制御するスイッチング素子制御手段を含む構成とし、
前記電圧降圧手段の前記スイッチング素子に流れる電流を監視する電流監視手段を設け、
前記スイッチング素子に流れる電流がゼロになる期間または所定値より小さくなる期間がなくなった時、かつ前記降圧型整流回路の出力である前記電圧降圧手段の出力電圧が設定値より高くなったときに、前記ＤＣ／ＤＣコンバータの動作を停止する構成にしたことを特徴とする電源装置。
前記ＤＣ／ＤＣコンバータの動作の停止は、該ＤＣ／ＤＣコンバータ中のスイッチング素子をオフに固定して行うことを特徴とする請求項１記載の電源装置。
交流商用電源を整流する整流手段、該整流手段により整流された入力電圧を降圧する電圧降圧手段、及び該電圧降圧手段の出力電圧を前記入力電圧のピーク値より低い所定値に制御する出力電圧制御手段を有する降圧型整流回路の後段にＤＣ／ＤＣコンバータを接続して構成した電源装置を備え、該電源装置を動作電圧として所定の動作を行う電子機器において、
前記電源装置の前記電圧降圧手段は、前記整流手段の出力側に直列に接続されたチョークコイル及びスイッチング素子を有し、該チョークコイル及びスイッチング素子の動作に基づいて前記整流手段により整流された入力電圧を降圧する構成にすると共に、
前記出力電圧制御手段は、入力商用電源の周波数より高い周波数で且つ前記チョークコイルに電流が不連続で流れる程度に前記スイッチング素子がオン状態となる期間を制御するスイッチング素子制御手段を含む構成とし、
前記電圧降圧手段の前記スイッチング素子に流れる電流を監視する電流監視手段を設け、
前記電源装置は、
前記スイッチング素子に流れる電流がゼロになる期間または所定値より小さくなる期間がなくなった時、かつ前記降圧型整流回路の出力である前記電圧降圧手段の出力電圧が設定値より高くなったときに、前記ＤＣ／ＤＣコンバータの動作を停止する構成にしたことを特徴とする電子機器。
前記ＤＣ／ＤＣコンバータの動作の停止は、該ＤＣ／ＤＣコンバータ中のスイッチング素子をオフに固定して行うことを特徴とする請求項３記載の電子機器。