TWI452480B - 一種決定製程裕度的方法 - Google Patents
一種決定製程裕度的方法 Download PDFInfo
- Publication number
- TWI452480B TWI452480B TW097145888A TW97145888A TWI452480B TW I452480 B TWI452480 B TW I452480B TW 097145888 A TW097145888 A TW 097145888A TW 97145888 A TW97145888 A TW 97145888A TW I452480 B TWI452480 B TW I452480B
- Authority
- TW
- Taiwan
- Prior art keywords
- rule
- contact hole
- members
- graphic
- pattern
- Prior art date
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本發明係關於一種決定製程裕度的方法。特定言之,本發明係關於一種決定製程裕度的方法,使得圖形資料(pattern data)中的各個多邊形成員儘量外移,而具有滿足最小間隔規則之最大可能的面積。
在半導體元件的製造過程中,經常會使用到微影(photo lithography)及蝕刻(etching)等關鍵技術。微影技術包括將一複雜的積體電路圖形逐次轉移至一半導體晶圓表面,以分別供蝕刻、摻雜等步驟所用。此等圖形的轉移需要極為準確,俾與之前與之後之其他製程之轉移圖案相互對應,進而製造出精密的積體電路。
但是在微影步驟中,將光罩(reticle)上的標準圖形轉移至晶圓表面時,經常會產生各式偏差,進而影響半導體裝置之性能。此等偏差與被轉移的圖形特性、疏密度、晶圓的尺寸、所使用的光源種類及種種的製程參數有關。
其中,對於因為光學近接效應、工藝規則、光學規則等所引起的圖形偏差,已經發展出許多檢驗、修正與補償的方法,以改善影像轉移後的品質。例如,已知之方法有光學近接修正(optical proximity correction,OPC)、設計規範檢驗(design rule check,DRC)與光學規則檢驗(lithography rule check,LRC)等等,並已有許多市售光學近接修正軟體,以供檢測佈局圖形中的狹小處(pitch)、橋接處(bridge)、關鍵尺寸均勻性(CD uniformity)等等問題。此等光學近接修正軟體可以將光罩的標準佈局圖形經由理論影像校正,而獲得可於晶圓上正確曝光的影像圖形。此等方法不但能檢測佈局圖形中的問題,還能經由理論影像校正光罩的佈局圖形。所得之校正圖形若均正確可用,則予以輸出製作光罩,進而獲得晶圓上正確的影像圖形。
一般說來,以上檢驗、修正與補償的方法都有已經建立好了的標準處理流程步驟可供參考。例如,習知技術中利用光學近接修正來確認光罩之佈局圖形的流程可以是,首先,輸入一佈局圖形。然後對此佈局圖形進行光學近接修正的布林(Boolean)預處理,獲得初步佈局圖形。接著,進行光學近接修正,以修正較特殊的圖形。然後,個別進行設計規範檢驗(design rule check,DRC)與光學規則檢驗(lithography rule check,LRC),然後再進行錯誤過濾及檢查。如果,所得之圖形均正確可用,則予以輸出。若有錯誤,則反覆進行整修及檢查,無誤後再予以輸出。
然而,以上檢驗、修正與補償方法的概念都是基於要矯正光學近接效應(optical proximity effect)所帶來影像的扭曲,而不會實質上影響到佈局圖形面積的大小。因此經過光學近接修正所得之佈局圖形,實際上其面積並不會有實質上的改變。
但是由於某些特定的元件,例如接觸洞或是金屬內連線,當其面積愈大時愈是能降低電阻而有利於元件的操作性能,然而,對於此等希望面積愈大愈好的佈局圖形而言,例如接觸洞圖形或是金屬內連線圖形,光學近接修正的結果僅僅只能避免掉光學近接效應(optical proximity effect)所產生影像的扭曲,並不能帶來實質上有利於元件操作性能上的助益。因此,對於此等希望面積愈大愈好的佈局圖形而言,光學近接修正的操作並不足以提升元件在操作性能上的改良。
由此可知,目前急需要另一種有別於光學近接修正操作原理與過程的另一種縮放調校(resizing)方法,使得經此方法調校過的佈局圖形能夠獲得最大的可能面積,於是可以決定更好的製程裕度(process window)。
本發明於是提出一種決定製程裕度的方法。當佈局圖形在使用本發明方法調校過之後,特定的圖形會被盡量放大而得到最大的適當面積。對於某些特定的元件而言,由於當其面積較大時有利於元件的操作性能,於是在經過本發明方法調校過之後,即能為元件的操作性能帶來實質上的助益。
本發明決定製程裕度的方法。首先,提供一圖形資料,其可以包含多個多邊形,此多個多邊形各別包含複數個成員,並各別具有其第一面積。其次,決定一調校值組(bias set),此調校值組由一系列由大到小之調校值(bias)所組成。繼續,依據此調校值組,讓圖形資料進行一縮放調校程序,而得到合用的最終調校圖形,並成為一面積改變之標的圖形(target pattern)。在此縮放調校程序中,所有成員依據一最小間隔規則(minimum spacing rule)先進行一內縮程序,然後所有未內縮的成員再持續進行外移程序直到通過一最小間隔規則(minimum spacing rule)、一接觸洞對多晶矽規則(contact to poly rule)與一接觸洞對金屬導線規則(contact to metal rule)檢驗,其修正量依照調校值組中一系列由大到小之調校值,直至調校值為0而終止並保有其最終值。若進行過縮放調校程序之多邊形其第二面積不小於第一面積,即進行縮放調校程序,而得到面積改變之標的圖形。若進行過縮放調校程序之多邊形其第二面積小於第一面積,則此多邊形之所有成員即拋棄所保有之調校值。然後輸出此標的圖形。
本發明在於提供一種決定製程裕度的方法,尤其是一種關於增加高圖案密度區域之製程裕度的方法。當使用本發明方法來調校一佈局圖形之後,特定的圖形,例如接觸洞或是金屬內連線,會被盡量放大而得到最大的適當面積。由於某些特定的元件,其面積較大時元件的操作性能更佳,於是本發明方法一方面決定了製程裕度,另一方面還能為元件的操作性能帶來實質上的助益。
第1圖例示本發明決定製程裕度的方法主要流程之流程圖。本發明決定製程裕度的方法100,包含:
步驟110:提供一圖形資料。
步驟120:決定一調校值組。
步驟130:依據所決定之調校值組,將圖形資料反覆進行一縮放調校程序,而得到合用的一最終調校圖形。
步驟140:對最終調校圖形再進行一面積檢驗,而得到面積改變之一標的圖形,並輸出此標的圖形。
步驟150:對此標的圖形進行一光學近接修正程序(OPC)。
步驟160:再進行一光學近接修正檢驗(OPC verification)。
首先,在步驟110中,此等圖形資料可以是一種需要轉移的電路圖形,例如接觸洞圖形資料或是金屬導線圖形資料。此等圖形資料之特點在於,當其面積較大時有利於元件的操作性能。例如隨機存取記憶體之接觸洞圖形或是金屬內連線圖形等之任一階段製程的佈局圖形。在此圖形資料之中,會包含對應於元件之多邊形。多邊形之形狀可以為矩形或其組合,多邊形之數量通常為兩個以上。每個多邊形各別包含複數個成員(members),通常為多邊形之邊。每個多邊形經由複數個成員的組合而形成第一面積,其即為縮放調校程序之前之原始面積。
以下將舉例說明一任意包含有多個佈局圖形的圖形資料中,元件、佈局圖形、多邊形、成員、邊、面積間關係的一較佳實施例。請參考第2圖,其例示一任意的圖形資料中分佈有對應於元件之佈局圖形,佈局圖形中包含有多邊形、成員、邊。例如,圖形資料200中,可以視情況需要區分為多個佈局圖形210、220、230。佈局圖形210、220、230即分別對應相鄰之三個元件,但不限於此。每個佈局圖形210、220、230即為一個多邊形(polygon)。每個多邊形210、220、230又由多個成員,也就是多個邊(edges)所組成。邊211、212、213、214,即視為成員211、212、213、214,共同組成多邊形210。類似地,邊221、222、223、224共同組成多邊形220,成員231、232、233、234共同組成多邊形230。每個成員即可被視為在本發明決定製程裕度的方法操作下的最小操作單位。
其次,在步驟120中,本發明會先視情況需要決定一調校值組(bias set)。調校值組即為用來進行本發明決定製程裕度的方法之操作參數的集合(a collective)。在一較佳實施例中,此調校值組通常係由一系列由大到小之調校值所組成,每個調校值可為一預定單位值的若干倍,或是調校值組中最小值之若干倍,並依照軟體模擬出之結果來選擇大小。其中,所謂之單位值,可以為習用製程技術中之單位值,例如1奈米(nanometer),或公制之單位值或是其他非公制之單位值。在此假設,在一實施態樣中,調校值組包含一系列依序由大到小之調校值,其為5奈米、4奈米、3奈米、2奈米、1奈米。換句話說,調校值組之成分為5奈米、4奈米、3奈米、2奈米、1奈米。
當然,調校值不可能無限制的大,所以調校值組之範圍可以利用軟體模擬出一較佳的結果。假設一矩形之原始邊長為70奈米*70奈米。如果軟體模擬出的結果最大可以為90奈米*90奈米時,調校值組之最大值即為20奈米。
在決定好了調校值組之後,就可以進入步驟130:依據所決定之調校值組,將圖形資料反覆進行一縮放調校程序,直至得到合用的圖形為止,此即稱為最終調校圖形。由於最終調校圖形是經由至少一次的縮放調校程序而得到的,又,縮放調校程序是依據所決定之調校值組來盡量放大每個佈局圖形,所以圖形資料中的各個佈局圖形,即會因此而被盡量放大並獲面積上的增益(gain)。
在縮放調校程序中,所有的成員會依據一最小間隔規則(minimum spacing rule)先進行一內縮程序,使得不滿足最小間隔規則的某些弱點(weak point)的成員,因為內縮增加間距而暫時符合最小間隔規則,預先避免可能發生的狹小處(pitch)或是橋接處(bridge)。所有經過內縮的成員不會進行以下的外移(sizing up)程序。只有不經過內縮程序的成員才會進行以下的外移(sizing up)程序。
在外移程序中,不經過內縮程序的成員,即依據所決定調校值組中之調校值,由大到小依次被外移。第一次得到的圖形稱為第一外移圖形,第二次得到的圖形稱為第二外移圖形,第三次得到的圖形稱為第三外移圖形......等等,並以此類推。每次外移完成之後,再分別依據最小間隔規則(minimm spacing rule)、接觸洞對多晶矽規則(contact to poly rule)與接觸洞對金屬導線規則(contact to metal rule)檢驗各次外移圖形中所有的個別成員是否合格(qualified),藉此來確認當次之外移圖形是否合用。若是當次外移圖形中所有的個別成員皆為合格,則判定當次之外移圖形係屬合用,即停止其之縮放調校程序,而得到一最終調校圖形。
以下將舉例說明在來自晶片設計公司(design house)圖形資料中,以調校值組將圖形資料進行一次縮放調校程序的過程。請參考第3圖,其例示在第2圖的圖形資料中,以調校值組將圖形資料進行一次縮放調校程序的一實施例。每個佈局圖形210、220、230的所有成員211、212、213、214、221、222、223、224、231、232、233、234即依據稍早所預先決定的調校值組(5奈米、4奈米、3奈米、2奈米、1奈米)中之最大調校值(即5奈米)而被外移,得到第一外移圖形。在被外移前,佈局圖形210、220、230分別具有原始面積A、B、C。在被外移時,圖形資料中,還可以進一步形成一輔助圖案(assist feature),以協助縮放調校程序的進行。
假設第3圖中,成員212、213、214,221、224,231、232在此外移操作(sizing up operation)下,會同時符合最小間隔規則、接觸洞對多晶矽規則以及接觸洞對金屬導線規則,所以判定成員212、213、214,221、224,231、232可以進行5奈米調校值的外移操作。此時,所有通過檢驗之成員,即212、213、214,221、224,231、232,會保有當次調校值(即5奈米),且不再進行任何後續之外移程序。
另一方面,在5奈米調校值的外移操作中,成員211,222、223,233、234就不符合最小間隔規則、接觸洞對多晶矽規則與接觸洞對金屬導線規則中之至少一者,有可能會發生狹小處(pitch)、橋接處(bridge)或是瞎窗(blind window)等等狀況,所以當然要判定成員211,222、223,233、234為落選(disqualified)。此等成員除了不得進行5奈米調校值的外移操作外,還必須退回其原始狀態。此時,因為有至少一個成員未通過檢驗,未通過檢驗之所有成員,即211,222、223,233、234,則成為落選成員(disqualified members),並準備以進行下一次(next)的外移程序。
有可能在單一的外移程序中,所有的成員一次就全部通過外移操作。此時,所有通過檢驗之成員除了會保有當次調校值之外,同時當次之外移圖形還會視為合用(usable)。視為合用之外移圖形即成為所謂之最終調校圖形,並準備進入後續步驟140。
以下將繼續舉例說明圖形資料以調校值組進行下一回合(round)外移程序的過程。請參考第4圖,其例示在第3圖的圖形資料中,以調校值組將圖形資料進行另一回合外移程序的一實施例。與第3圖的過程不同之處在於,只有落選成員(disqualified members)方才需要進行本回合的外移程序,因為所有通過檢驗之成員,已經保有當次調校值(即5奈米),且不再進行任何後續之外移程序。
由於調校值組(5奈米、4奈米、3奈米、2奈米、1奈米)中之最大調校值(即5奈米)已經使用過,所以選用次一個調校值。每個佈局圖形210、220、230的所有落選成員,即211,222、223,233、234將依據調校值組(5奈米、4奈米、3奈米、2奈米、1奈米)中之次大調校值(即4奈米)被外移。同樣地,再次被外移時,圖形資料中,還可以進一步形成一輔助圖案,以協助外移程序的進行。
再次假設第4圖中,僅有成員233在此外移操作下,同時符合最小間隔規則、接觸洞對多晶矽規則與接觸洞對金屬導線規則,所以判定成員233可以進行4奈米調校值的外移操作。此時,所有通過檢驗之成員,即成員233,會保有當次調校值(即4奈米),且會不再進行任何後續之外移程序。
另一方面,如第4圖所示,成員211、222、223,234在4奈米調校值的外移操作下仍會不符合最小間隔規則、接觸洞對多晶矽規則與接觸洞對金屬導線規則中之至少一者,有可能會發生狹小處(pitch)、橋接處(bridge)或是瞎窗(blind window)等等狀況,所以當然要再次判定成員211、222、223,234為落選(disqualified)。此等成員除了不得進行4奈米調校值的外移操作外,還必須再次退回原始狀態。此時,因為還有至少一個成員未通過檢驗,未通過檢驗之所有成員,即211、222、223,234,則又再次成為落選成員,並準備以進行下一回合的外移程序。
在下一回合的外移程序中,即對落選成員211、222、223,234再次進行類似先前之過程,但是採用調校值組(5奈米、4奈米、3奈米、2奈米、1奈米)中之又次一大之調校值(即3奈米)來外移,如此反覆進行直到調校值為0為止,於是所有的落選成員均會通過檢驗。在此假設成員222與成員234可以進行2奈米調校值的外移操作,但是成員211、成員223只能進行1奈米調校值的外移操作,其結果例示於第5圖。此時,所有通過檢驗之成員除了會保有當次調校值之外,同時當次之外移圖形還會視為合用(usable)。視為合用之外移圖形即為所謂之最終調校圖形,並準備進入步驟140。
因此,如上所述,步驟130:依據所決定之調校值組,將圖形資料反覆進行一縮放調校程序,而得到合用的一最終調校圖形
還可以分成如第6圖所示之子步驟:
子步驟131:所有成員進行一內縮程序。
子步驟132:依序選擇調校值組之調校值。
子步驟133:依據當次之調校值將未經過內縮的所有成員進行一外移程序,而得到一當次外移圖形。
子步驟134:確認當次之外移圖形是否符合最小間隔規則。
子步驟135:確認當次之外移圖形是否符合接觸洞對多晶矽規則。
子步驟136:確認當次之外移圖形是否符合接觸洞對金屬導線規則。
子步驟137:若所有成員通過檢驗,則當次之外移圖形即為合用,並為最終調校圖形準備進入步驟140。
子步驟138:若所有成員之至少一個未通過檢驗,通過檢驗之所有成員即保有當次調校值,且不再進行任何外移程序,而未通過檢驗之所有成員則成為落選成員,並進入一次一回合之子步驟131外移程序。
接下來,進行步驟140:對最終調校圖形再進行一面積檢驗,而得到面積改變之一標的圖形,並輸出此標的圖形。
於是步驟140又還可以分成如第7圖所示之子步驟:
子步驟141:依據面積檢驗確認是否進行縮放調校程序。
子步驟142:若不進行縮放調校程序,成員所屬之多邊形之所有成員即拋棄所保有之調校值,而不進行縮放調校操作。
子步驟143:若進行縮放調校程序,所得之結果被視為面積改變之標的圖形(target pattern),根據其所保有之調校值產生一調校結果,並輸出此標的圖形。
子步驟141之功用在於確定前述之縮放調校程序是否合宜,以免產生愈調較面積愈小現象。若不合宜則不進行縮放調校操作。此等縮放調校之過程則交由子步驟141之面積檢驗程序來執行。由於希望元件之面積愈大愈好,所以縮放調校程序不會使得元件之面積變小。換言之,每個多邊形210、220、230經過調校縮小程序之面積A’、B’、C’必不會小於其原始面積A、B、C。
例如,假設一矩形之原始邊長為70nm*70nm,四邊中之三邊都可以外移1nm,但是有一邊必需內縮3nm才能符合最小間隔規則。由於原始面積70*70=4900>縮放調校面積(70+1+1)*(70+1-3)=4896,所以此矩形即放棄外移程序與其調校值,回復至原始尺寸,即70nm*70nm。所以有些多邊形之形狀會改變、面積變大,但是有些多邊形之形狀不會變、面積也不變。然而,不會有多邊形之形狀改變、面積變小。
第8圖例示本發明一特定的圖形資料中分佈有對應於元件之佈局圖形。本發明第8圖例示在一圖形資料中,佈局圖形300以不對稱之形式所構成圖形資料。在第8圖中,佈局圖形300沿著水平方向301與垂直方向302分散成一圖形資料。佈局圖形300分別具有沿著水平方向301的第一邊311與沿著垂直方向302的第二邊312。從第8圖中可以清楚觀察到,佈局圖形300在水平方向301上的間距,遠小於與垂直方向302上的間距。
如果在縮放調校程序中,放大沿著水平方向301上的第一邊311時,會使得水平方向301上已經不充裕的間距更加捉襟見肘,甚至可能造成狹小處或是橋接處等等瑕疵,反而適得其反影響佈局圖形的正確性。因此在縮放調校程序中,建議放大沿著垂直方向302的第二邊312以盡量增加每個元件的面積。由於與垂直方向302上的間距遠大於水平方向301上的間距,有更為充裕的空間可供使用,於是既有利於元件面積的增加,又可以避免造成狹小處或是橋接處等等瑕疵。
如果本發明來自晶片設計公司的圖形資料是接觸洞圖形資料時,代表接觸洞圖形的多邊形,即矩形,會希望其具有適當的較大面積。已知過小的面積會造成曝光能量達不到臨界值,而導致圖案沒有曝開(瞎窗)。因此,一方面,面積較大時,微影時的曝光強度較大,越容易得到成功的曝光圖案。另一方面,接觸洞的面積較大,電阻就可以較小,還會有利於元件的操作性能的提升。還有,接觸洞的面積較大,元件之電接區(landing area)就可以較寬,也有利於製程裕度。倘若使用本發明方法即可獲得以上之好處,此為傳統之光學近接修正程序所不能及之處。
然後,在利用本發明方法得到一合用的標的圖形之後,就可以輸出合用的標的圖形。於是可以進入步驟150:進行一傳統之光學近接修正程序(OPC),與隨後之步驟160:再進行一光學近接修正檢驗(OPC verification)。
傳統之光學近接修正程序與光學近接修正檢驗可以包含一布林(Boolean)預處理、一設計規範檢驗(design rule check,DRC)、一光學規則檢驗(lithography rule check,LRC)、一基於模型之光學近接修正程序(a model-based OPC process)與一基於規則之光學近接修正程序(a rule-based OPC process)......等等。此等傳統之光學近接修正程序與光學近接修正檢驗過程為一般技藝人士所熟知,在此不多加贅述。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
200...圖形資料
210、220、230、300...佈局圖形、多邊形
211、212、213、214...成員、邊
221、222、223、224...成員、邊
231、232、233、234...成員、邊
311...第一邊
312...第二邊
第1圖例示本發明決定製程裕度的方法主要流程之流程圖。
第2圖例示任意的圖形資料中分佈有對應於元件之佈局圖形。
第3圖例示在第2圖的圖形資料中,以調校值組將圖形資料進行一次縮放調校程序的一實施例。
第4圖例示在第3圖的圖形資料中,以調校值組將圖形資料進行另一回合縮放調校程序的一實施例。
第5圖例示完成外移操作,其結果的一實施例。
第6圖所示為步驟130之子步驟。
第7圖所示為步驟140之子步驟。
第8圖例示本發明一特定的圖形資料中分佈有對應於元件之佈局圖形。
Claims (20)
- 一種決定製程裕度(process window)的方法,包含:提供一圖形資料(pattern data),該圖形資料包含複數個多邊形,各多邊形分別包含複數個成員;決定一調校值組(bias set);依據該調校值組,將該圖形資料進行一縮放調校(resizing)程序,係先將所有成員進行一內縮程序,再依據調教值組將所有未內縮之該成員進行一外移程序,而得到合用的一最終調校圖形,並成為一面積改變之標的圖形(target pattern),其中該最終調校圖形符合一最小間隔規則(minimum spacing rule)、一接觸洞對多晶矽規則(contact to poly rule)與一接觸洞對金屬導線規則(contact to metal rule);以及輸出該標的圖形。
- 如請求項1的方法,其中各別該複數個多邊形具有一第一面積。
- 如請求項2的方法,其中該複數個多邊形包含一矩形。
- 如請求項2的方法,其中該成員係該多邊形之一邊。
- 如請求項1的方法,其中該圖形資料選自由接觸洞圖形資料與金屬導線圖形資料所組成之群組。
- 如請求項1的方法,其中該縮放調校程序進一步包含: 形成一輔助圖案(assist feature)。
- 如請求項2的方法,其中該縮放調校程序包含:選擇該調校值組之一最大值;依據該最大值將所有未內縮之該成員進行該外移程序,而得到一第一外移圖形;以及確認該第一外移圖形是否合用,而得到該最終調校圖形。
- 如請求項7的方法,其中確認該第一外移圖形是否合用包含:分別以該最小間隔規則、該接觸洞對多晶矽規則與該接觸洞對金屬導線規則來檢驗該第一外移圖形中所有該成員,以確認該第一外移圖形是否合用。
- 如請求項8之方法,進一步包含:若所有該成員均通過該最小間隔規則、該接觸洞對多晶矽規則與該接觸洞對金屬導線規則之檢驗,則該第一外移圖形即為合用,並為該最終調校圖形。
- 如請求項8之方法,進一步包含:若該成員至少一個未通過該最小間隔規則、該接觸洞對多晶矽規則與該接觸洞對金屬導線規則之檢驗,則所有通過該最小間隔規則、該接觸洞對多晶矽規則與該接觸洞對金屬導線規則之檢驗之該成員即保有該最大值且不再進行任何外移程序,而未通過檢驗之該等成員則成為落選成員以進行一次一(next)外移程序。
- 如請求項10的方法,其中該次一外移程序包含:提供該調校值組之一次大值;依據該次大值將所有該落選成員再次進行該外移程序,而得到一次一外移圖形;以及確認所有該落選成員是否通過檢驗。
- 如請求項11之方法,進一步包含:若有該落選成員通過該最小間隔規則、該接觸洞對多晶矽規則與該接觸洞對金屬導線規則之檢驗,則通過檢驗之該落選成員即保有該次大值,且不再進行任何外移程序。
- 如請求項11之方法,進一步包含:若有該落選成員未通過該最小間隔規則、該接觸洞對多晶矽規則與該接觸洞對金屬導線規則之檢驗,未通過該最小間隔規則、該接觸洞對多晶矽規則與該接觸洞對金屬導線規則之檢驗之該落選成員則繼續進行下一次外移程序直到通過該最小間隔規則、該接觸洞對多晶矽規則與該接觸洞對金屬導線規則之檢驗,其修正量為該調校值組之一當次值之一次大值,直至該次大值為0並保有該次大值;以及得到該最終調校圖形。
- 如請求項7的方法,其中進行該內縮程序包含:依據該最小間隔規則來決定所有該成員是否內縮。
- 如請求項14之方法,進一步包含:若有該成員符合該最小間隔規則,決定該成員即不內縮。
- 如請求項14之方法,進一步包含:若有該成員不符合該最小間隔規則,該成員即內縮。
- 如請求項16之方法,進一步包含:若進行過該縮放調校程序之一第二面積不小於該第一面積,即進行該縮放調校程序,而得到該面積改變之標的圖形(target pattern)。
- 如請求項16之方法,進一步包含:若進行過該縮放調校程序之一第二面積小於該第一面積,則該成員所屬之該多邊形之所有該成員即拋棄所保有之該調校值組之該值。
- 如請求項1之方法,進一步包含:輸出該標的圖形以進行一光學近接修正程序(OPC)。
- 如請求項19的方法,進一步包含:對該標的圖形進行一光學近接修正檢驗(OPC verification)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097145888A TWI452480B (zh) | 2008-11-27 | 2008-11-27 | 一種決定製程裕度的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097145888A TWI452480B (zh) | 2008-11-27 | 2008-11-27 | 一種決定製程裕度的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201020830A TW201020830A (en) | 2010-06-01 |
TWI452480B true TWI452480B (zh) | 2014-09-11 |
Family
ID=44832394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097145888A TWI452480B (zh) | 2008-11-27 | 2008-11-27 | 一種決定製程裕度的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI452480B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040006758A1 (en) * | 2002-07-05 | 2004-01-08 | Eiji Aoki | Corrected mask pattern verification apparatus and corrected mask pattern verification |
US20050022151A1 (en) * | 2000-08-07 | 2005-01-27 | Dan Rittman | Photomask and integrated circuit manufactured by automatically eliminating design rule violations during construction of a mask layout block |
TW200832171A (en) * | 2007-01-29 | 2008-08-01 | United Microelectronics Corp | Method for correcting photomask pattern |
-
2008
- 2008-11-27 TW TW097145888A patent/TWI452480B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050022151A1 (en) * | 2000-08-07 | 2005-01-27 | Dan Rittman | Photomask and integrated circuit manufactured by automatically eliminating design rule violations during construction of a mask layout block |
US20040006758A1 (en) * | 2002-07-05 | 2004-01-08 | Eiji Aoki | Corrected mask pattern verification apparatus and corrected mask pattern verification |
TW200832171A (en) * | 2007-01-29 | 2008-08-01 | United Microelectronics Corp | Method for correcting photomask pattern |
Also Published As
Publication number | Publication date |
---|---|
TW201020830A (en) | 2010-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8225237B2 (en) | Method to determine process window | |
KR100826655B1 (ko) | 광 근접 효과 보정 방법 | |
US8429587B2 (en) | Method for decomposing a designed pattern layout | |
KR100932521B1 (ko) | 마스크패턴 보정장치 및 마스크패턴 보정방법과 마스크제작방법 및 반도체장치의 제조방법 | |
US8261214B2 (en) | Pattern layout creation method, program product, and semiconductor device manufacturing method | |
JP3708058B2 (ja) | フォトマスクの製造方法およびそのフォトマスクを用いた半導体装置の製造方法 | |
CN105824187B (zh) | 光学邻近修正方法 | |
WO2022110902A1 (zh) | 光学邻近效应校正方法、掩膜版及可读存储介质 | |
JP2008268265A (ja) | 検証方法及び検証装置 | |
JP2004302263A (ja) | マスクパターン補正方法およびフォトマスク | |
US20120198396A1 (en) | Method of optimizing semiconductor device manufacturing process, method of manufacturing semiconductor device, and non-transitory computer readable medium | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
TWI588595B (zh) | 光學鄰近修正方法 | |
TWI452480B (zh) | 一種決定製程裕度的方法 | |
JP2006023873A (ja) | 半導体集積回路の設計方法、その設計支援装置及び遅延ライブラリ | |
JP2005250360A (ja) | マスクパターンの検証装置および検証方法 | |
KR101095062B1 (ko) | 광학 근접 효과 보정의 검증 방법 | |
US20080044739A1 (en) | Correction Of Resist Critical Dimension Variations In Lithography Processes | |
TWI448916B (zh) | 修正佈局圖案的方法 | |
KR20070094190A (ko) | 광 근접 효과 보정 방법 | |
van Schoot et al. | Printing 130-nm DRAM isolation pattern: Zernike correlation and tool improvement | |
JP2010085470A (ja) | レイアウトパターンを選択的に修正する方法 | |
KR20110001140A (ko) | 광 근접효과 보정 방법 | |
Zeng et al. | How to improve intra-field CDU of contact hole patterns in both XY directions with CDC technology | |
JP2009288497A (ja) | パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム |