JP2002305262A - 半導体素子実装用パッケージ - Google Patents

Abstract

(57)【要約】 【課題】半導体素子と配線基板間のインピーダンス整合
を図り、両者の接続点での信号損失を低減させると共
に、微細・高精度実装が可能な半導体素子実装用パッケ
ージを提供する。 【解決手段】上部に開口部１１を有し、中空部１２を有
し、側壁にガラス同軸ビーズ５を有するフレーム１と、
フレーム１の内部に収納し、半導体からなり、ガラス同
軸ビーズ５と機械的・電気的に接続した配線基板３と、
フレーム１の内部に収納した半導体素子２と、開口部１
１を覆うキャップ４とを備え、半導体素子２の下面に設
けた電極端子と、配線基板３の上面に設けた電極端子と
をバンプボンディングにより接続した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子実装用
パッケージに関する。

【０００２】

【従来の技術】図５は半導体素子実装用パッケージの従
来例の構造を示す断面図である。

【０００３】１はフレーム、１１はフレーム１の上部の
開口部、１２はフレーム１の中空部、１３はフレーム１
の貫通孔、２は半導体素子、２１は半導体素子２上の配
線、３は配線基板、３１は配線基板３上の平面導波路配
線、３２は配線基板３の中央に設けたキャビティ
（穴）、４はシールキャップ、５は高周波ガラス同軸ビ
ーズ、５１はガラス同軸ビーズ５の中心導体、５２はガ
ラス同軸ビーズ５の誘電体、１０はボンディングワイヤ
である。

【０００４】この従来技術による半導体素子実装用パッ
ケージでは、フレーム１として金属筐体を用いている。
また、この金属フレーム１の側壁には、高周波同軸コネ
クタの構成部品である同軸端子、すなわち、ガラス同軸
ビーズ５が設けられている。半導体素子２の実装後に、
シールキャップ４をシーム溶接、ろう付け、あるいは接
着等の手段によってフレーム１の上面に接続することで
気密性を確保する。フレーム１内部には、半導体素子２
を搭載するためのキャビティ３２を中央に設けた配線基
板３が配置され、配線基板３上には、マイクロストリッ
プ、グランデッドコプレーナ等の平面導波路配線３１が
配置されている。配線基板３上の平面導波路配線３１
と、同軸ビーズ５の中心導体５１とは、はんだ、あるい
は銀ペースト等によって、電気的・機械的に接続されて
いる。

【０００５】

【発明が解決しようとする課題】この半導体素子実装用
パッケージでは、半導体素子２上の配線２１と、配線基
板３上の平面導波路配線３１との接続には、ボンディン
グワイヤ１０またはボンディングリボンが用いられてい
た。このため、これらのボンディングワイヤ１０または
ボンディングリボンのボンディング部において、インピ
ーダンス不整合が生じ、ボンディング部での信号の反射
損失および挿入損失が大きかった。したがって、準ミリ
波帯以上の高周波半導体素子を実装するためには、この
信号の反射損失や挿入損失を極力抑えるために、半導体
素子２と配線基板３との段差を数十μｍ以内に抑えた
り、ボンディングワイヤ１０またはボンディングリボン
の長さを数百μｍに抑えるなどの多大な労力が必要であ
った。

【０００６】このように従来技術においては、半導体素
子２上の配線２１と配線基板３上の平面導波路配線３１
との接続に、ボンディングワイヤ１０またはボンディン
グリボンが用いられていたために、信号の反射損失や挿
入損失が通常大きく、使用周波数帯が準ミリ波帯以下に
限られ、それ以上の高周波性能を有する半導体素子２を
実装した場合には、ボンディングワイヤ１０またはボン
ディングリボンのボンディング部のインピーダンス不整
合のために、十分にその性能が引き出せないという課題
があった。

【０００７】また、配線基板３が、プリント配線を設け
たセラミックまたはガラスセラミックで作製されている
ため、準ミリ波、ミリ波以上の高周波帯で要求される微
細構造への実装、高い位置決め精度の実装が困難であっ
た。

【０００８】本発明の目的は、上記課題を解決し、半導
体素子と配線基板間のインピーダンス整合を図り、両者
の接続点での信号損失を低減させると共に、微細・高精
度実装が可能な半導体素子実装用パッケージを提供する
ことにある。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体素子実装用パッケージは、上部に開
口部を有し、中空部を有し、側壁に少なくとも１個の同
軸端子を有するフレームと、前記フレームの内部に収納
し、半導体からなり、前記同軸端子と機械的・電気的に
接続した配線基板と、前記フレームの内部に収納した半
導体素子と、前記開口部を覆うキャップとを備え、前記
半導体素子の下面に設けた電極端子と、前記配線基板の
上面に設けた電極端子とをバンプボンディングにより接
続したことを特徴とする。

【００１０】本発明では、配線基板が半導体からなり、
この配線基板上に形成されたマイクロストリップ、グラ
ンデッドコプレーナ等の平面導波路配線と、パッケージ
フレームに設けられた同軸端子の中心導体とを、はん
だ、あるいは銀ペースト等によって電気的に接続し、ま
た、半導体素子と配線基板とを直接バンプボンディング
により電気的に接続するので、パッケージ内部ではイン
ピーダンス不整合が十分に抑えられ、両者の接続点での
信号損失が低減されている。

【００１１】また、配線基板に半導体基板を用いること
により、高精度な半導体プロセスを用いて作製できると
共に、高精度な実装が可能となり、準ミリ波帯・ミリ波
帯およびそれ以上の高周波特性を有する半導体素子を実
装した場合でも、十分にその性能を引き出すことができ
る。さらに、半導体素子と半導体からなる配線基板間の
線膨張係数差に起因する応力を低減できるので、両者の
接続部の信頼性が向上し、超高周波素子への対応を可能
とする高精度な半導体素子実装用パッケージを実現でき
る。

【００１２】また、前記配線基板が砒化ガリウムからな
り、前記フレームがコバールからなることを特徴とす
る。このように、配線基板とフレームの材料として、線
膨張係数の近い材料を選ぶことにより、パッケージ内部
に生じる熱応力を緩和することができる。

【００１３】また、前記配線基板の下面と前記フレーム
の内面との間に、弾性を有する緩衝層を挿入したことを
特徴とする。このような緩衝層を挿入することにより、
パッケージ内部に生じる熱応力をさらに緩和することが
できる。

【００１４】また、前記フレームの側壁に設けた貫通孔
を貫通して前記同軸端子を設け、前記貫通孔と前記同軸
端子との間に、弾性を有する緩衝層を設けたことを特徴
とする。このように、同軸端子取付け用貫通孔に弾性を
有する緩衝層を挿入することにより、同軸端子の中心導
体と配線基板との機械的・電気的接続部に加わる応力を
緩和することができる。

【００１５】また、前記キャップの内面と前記半導体素
子の上面との間に、放熱部材を設け、前記放熱部材と前
記半導体素子との間、もしくは前記キャップの内面と前
記放熱部材との間に、弾性を有する緩衝層を挿入したこ
とを特徴とする。このような放熱部材と緩衝層を挿入す
ることにより、パッケージ内部に生じる熱応力をさらに
緩和すると共に、半導体素子からの放熱を効率化するこ
とができる。

【００１６】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。

【００１７】実施の形態１ 図１は本発明の実施の形態１の半導体素子実装用パッケ
ージの構造を示す断面図である。

【００１８】１はフレーム、１１はフレーム１の上部の
開口部、１２はフレーム１の中空部、１３はフレーム１
の貫通孔、２は半導体素子、２１は半導体素子２の下面
に形成した配線、３は半導体からなる配線基板、３１は
配線基板３の上面に形成した平面導波路配線、４はシー
ルキャップ、５は高周波ガラス同軸ビーズ、５１はガラ
ス同軸ビーズ５の中心導体、５２はガラス同軸ビーズ５
の誘電体、２３はボンディングバンプである。

【００１９】フレーム１は、例えば、銅、銅タングステ
ン、アルミニウム、ステンレス鋼、コバール、チタン、
モリブデン、インバーなどの金属筐体からなる。この金
属フレーム１の側壁には、高周波同軸コネクタの構成部
品である同軸端子、すなわち、ガラス同軸ビーズ５が設
けられている。フレーム１の内部には、配線基板３が配
置されている。配線基板３は、例えばシリコン、砒化ガ
リウム、窒化ガリウム、リン化インジウム、炭化珪素な
どの半導体からなる。また、配線基板３の上面には、
銅、金、タングステン、またはこれらの合金などの薄膜
を用いて、マイクロストリップ、グランデッドコプレー
ナ等の平面導波路配線３１が形成されている。この配線
基板３上の平面導波路配線３１と、フレーム１の側壁に
配置された同軸ビーズ５の中心導体５１とは、はんだ、
銀ペースト、溶接、ろう付け、あるいは接着等の手段に
よって機械的・電気的に接続されている。

【００２０】配線基板３の上面と、半導体素子２の下面
には、相互にバンプボンディングすうための電極端子
（図示省略）が形成され、各電極端子はバンプボンディ
ングにより、すなわち、バンプ２３により電気的に接続
されている。

【００２１】また、この半導体素子実装パッケージで
は、シールキャップ４をシーム溶接、ろう付け、あるい
は接着等の手段によってフレーム１の上面に機械的に接
続することで気密性を確保する。

【００２２】このように、本実施の形態１の半導体素子
実装用パッケージは、上部に開口部１１を有し、中空部
１２を有し、側壁に少なくとも１個の同軸端子、すなわ
ち、ガラス同軸ビーズ５を有するフレーム１と、フレー
ム１の内部に収納し、半導体からなり、ガラス同軸ビー
ズ５と機械的・電気的に接続した配線基板３と、フレー
ム１の内部に収納した半導体素子２と、開口部１１を覆
うキャップ４とを備え、半導体素子２の下面に設けた電
極端子（図示省略）と、配線基板３の上面に設けた電極
端子（図示省略）とをバンプボンディングにより（すな
わち、バンプ２３により）接続したものである。

【００２３】本実施の形態１では、配線基板３が半導体
からなり、この配線基板３上に形成されたマイクロスト
リップ、グランデッドコプレーナ等の平面導波路配線３
１と、フレーム１に設けられたガラス同軸ビーズ５の中
心導体５１とを、はんだ、あるいは銀ペースト等によっ
て接続し、また、半導体素子２と配線基板３とを直接バ
ンプボンディングにより接続するので、パッケージ内部
ではガラス同軸ビーズ５の中心導体５１が大きなインピ
ーダンス不整合を介することなく、半導体素子２に接続
され、両者の接続点での信号損失が低減され、ミリ波帯
び以上の高周波半導体素子の性能を十分に引き出すこと
が可能となる。

【００２４】また、配線基板３に半導体からなるので、
高精度な半導体プロセスを用いて作製できると共に、高
精度な実装が可能となり、準ミリ波帯・ミリ波帯および
それ以上の高周波特性を有する半導体素子を実装した場
合でも、十分にその性能を引き出すことができる。さら
に、半導体素子２と半導体からなる配線基板３間の線膨
張係数差に起因する応力を低減できるので、両者の接続
部の信頼性が向上し、超高周波素子への対応を可能とす
る高精度な半導体素子実装用パッケージを実現できる。
さらに、配線基板３の材料として、半導体素子２と同一
の半導体を使用すれば、半導体素子２と半導体からなる
配線基板３間の線膨張係数差に起因する応力を排除する
ことができる。したがって、配線基板３とフレーム１の
材料として、線膨張係数の近い材料を選ぶことにより
（例えば、配線基板３が砒化ガリウムからなり、フレー
ム１がコバールからなる）、パッケージ内部に生じる熱
応力を緩和することができる。その結果、半導体パッケ
ージの長寿命化が可能である。

【００２５】実施の形態２ 図２は本発明の実施の形態２の半導体素子実装用パッケ
ージの構造を示す断面図である。

【００２６】８は弾性を有する緩衝層である。

【００２７】本実施の形態２では、実施の形態１の構造
に加えて、配線基板３の下面とフレーム１の内面との間
に、厚さ１０〜５００μｍのゴム状フィルム、樹脂、ペ
ースト材等からなる弾性を有する緩衝層８を挿入したも
のである。

【００２８】本実施の形態２では、このような緩衝層８
を挿入することにより、パッケージ内部に生じる熱応力
をさらに緩和することができる。

【００２９】実施の形態３ 図３（ａ）は本発明の実施の形態３の半導体素子実装用
パッケージの構造を示す断面図、（ｂ）は（ａ）のＡ部
を矢印Ｂ方向から見た拡大詳細側面図、（ｃ）、（ｄ）
はそれぞれ他の構成を示す（ｂ）と同様の図である。

【００３０】５３は弾性を有する導電性緩衝層、５４は
金属導体である。

【００３１】本実施の形態３では、実施の形態１の構造
に加えて、フレーム１の側壁のガラス同軸ビーズ５取付
け用の貫通孔１３と、ガラス同軸ビーズ５との間の同軸
上に、例えば導電性シリコンゴムなどのような弾性を有
する導電性緩衝層５３を設けたものである。金属導体５
４は、例えば、銅、銅タングステン、アルミニウム、ス
テンレス鋼、コバール、チタン、モリブデン、インバー
などの金属からなる。

【００３２】例えば、図３（ａ）〜（ｄ）のような構成
がある。図３（ａ）、（ｂ）は、中心導体５１と誘電体
５２からなる高周波ガラス同軸ビーズ５の周りに、金属
導体５４、弾性を有する導電性緩衝層５３を配し、貫通
孔１３に機械的に接続した構成、（ｃ）はガラス同軸ビ
ーズ５の周りに、金属導体５４、弾性を有する導電性緩
衝層５３、金属導体５４を配し、貫通孔１３に機械的に
接続した構成、（ｄ）はガラス同軸ビーズ５の周りに、
弾性を有する導電性緩衝層５３、金属導体５４を配し、
貫通孔１３に機械的に接続した構成である。

【００３３】なお、緩衝層５３を導電性としたのは、ガ
ラス同軸ビーズ５の誘電体５２の厚さを変えないため、
つまり、ガラス同軸ビーズ５の構成を変えないためであ
る。

【００３４】本実施の形態３では、貫通孔１３に弾性を
有する緩衝層５３を挿入することにより、ガラス同軸ビ
ーズ５の中心導体５１と配線基板３との機械的・電気的
接続部に加わる応力を緩和することができる。

【００３５】実施の形態４ 図４は本発明の実施の形態４の半導体素子実装用パッケ
ージの構造を示す断面図である。

【００３６】９は放熱部材（リッド）、１０は弾性を有
する緩衝層である。

【００３７】本実施の形態４では、実施の形態１の構造
に加えて、キャップ４の内面と半導体素子２の上面との
間に、放熱部材９を設け、放熱部材９と半導体素子２と
の間に、弾性を有する緩衝層１０を挿入したものであ
る。

【００３８】放熱部材９は、例えば、銅、銅タングステ
ン、アルミニウム、ステンレス鋼、コバール、チタン、
モリブデン、インバーなどの金属板、またはアルミナ、
窒化アルミニウムなどのセラミックからなる。また、弾
性を有する緩衝層１０は、厚さ１０〜５００μｍのゴム
状フィルム、樹脂、ペースト材等からなる。この場合、
キャップ４の内面と放熱部材９とを接着等の手段によっ
て機械的に接続してもよい。また、放熱部材９と緩衝層
１０とを接着等の手段によって機械的に接続してもよ
い。

【００３９】なお、弾性を有する緩衝層１０を放熱部材
９と半導体素子２との間に挿入しないで、キャップ４の
内面と放熱部材９との間に配置してもよい。この場合、
放熱部材９と半導体素子２とを接着等の手段によって機
械的に接続してもよい。また、キャップ４の内面と緩衝
層１０とを接着等の手段によって機械的に接続してもよ
い。

【００４０】本実施の形態４では、このような放熱部材
９と緩衝層１０を挿入することにより、パッケージ内部
に生じる熱応力をさらに緩和すると共に、半導体素子２
からの放熱を効率化することができる。

【００４１】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は上記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。

【００４２】

【発明の効果】以上説明したように、本発明によれば、
配線基板として半導体を用い、半導体素子と配線基板と
の接続にバンプボンディングを用いることで、準ミリ波
帯・ミリ波帯およびそれ以上の高周波帯にも対応可能で
あり、また、配線基板を半導体素子と同一の半導体プロ
セスで作製することが可能なので、高精度な実装が可能
であり、超高周波半導体素子の特性を十分に引き出すこ
とが可能である。また、配線基板に半導体素子と同一材
料の半導体を用いることにより、半導体素子と配線基板
間の線膨張係数差に起因する応力をなくすことができ、
半導体パッケージの長寿命化が可能である。

【図面の簡単な説明】

【図１】本発明の実施の形態１の半導体素子実装用パッ
ケージの構造を示す断面図である。

【図２】本発明の実施の形態２の半導体素子実装用パッ
ケージの構造を示す断面図である。

【図３】（ａ）は本発明の実施の形態３の半導体素子実
装用パッケージの構造を示す断面図、（ｂ）は（ａ）の
Ａ部を矢印Ｂ方向から見た拡大詳細側面図、（ｃ）、
（ｄ）はそれぞれ他の構成を示す（ｂ）と同様の拡大詳
細側面図である。

【図４】本発明の実施の形態４の半導体素子実装用パッ
ケージの構造を示す断面図である。

【図５】従来の半導体素子実装用パッケージの構造を示
す断面図である。

【符号の説明】

１…フレーム、２…半導体素子、３…配線基板、４…シ
ールキャップ、５…ガラス同軸ビーズ、８、１０…緩衝
層、９…放熱部材、１１…フレームの開口部、１２…フ
レームの中空部、１３…フレームの貫通孔、２１…半導
体素子の配線、２３…バンプ、３１…配線基板上の平面
導波路配線、５１…ガラス同軸ビーズの中心導体、５２
…ガラス同軸ビーズの誘電体、５３…弾性を有する導電
性緩衝層、５４…金属導体。

Claims (5)

【特許請求の範囲】
1. 【請求項１】上部に開口部を有し、中空部を有し、側壁
   に少なくとも１個の同軸端子を有するフレームと、 前記フレームの内部に収納し、半導体からなり、前記同
   軸端子と機械的・電気的に接続した配線基板と、 前記フレームの内部に収納した半導体素子と、 前記開口部を覆うキャップとを備え、 前記半導体素子の下面に設けた電極端子と、前記配線基
   板の上面に設けた電極端子とをバンプボンディングによ
   り接続したことを特徴とする半導体素子実装用パッケー
   ジ。
2. 【請求項２】前記配線基板が砒化ガリウムからなり、前
   記フレームがコバールからなることを特徴とする請求項
   １記載の半導体素子実装用パッケージ。
3. 【請求項３】前記配線基板の下面と前記フレームの内面
   との間に、弾性を有する緩衝層を挿入したことを特徴と
   する請求項１記載の半導体素子実装用パッケージ。
4. 【請求項４】前記フレームの側壁に設けた貫通孔を貫通
   して前記同軸端子を設け、 前記貫通孔と前記同軸端子との間に、弾性を有する緩衝
   層を設けたことを特徴とする請求項１記載の半導体素子
   実装用パッケージ。
5. 【請求項５】前記キャップの内面と前記半導体素子の上
   面との間に、放熱部材を設け、 前記放熱部材と前記半導体素子との間、もしくは前記キ
   ャップの内面と前記放熱部材との間に、弾性を有する緩
   衝層を挿入したことを特徴とする請求項１記載の半導体
   素子実装用パッケージ。