TW202328849A - 低壓降穩壓系統及其控制方法 - Google Patents

低壓降穩壓系統及其控制方法 Download PDF

Info

Publication number
TW202328849A
TW202328849A TW111101715A TW111101715A TW202328849A TW 202328849 A TW202328849 A TW 202328849A TW 111101715 A TW111101715 A TW 111101715A TW 111101715 A TW111101715 A TW 111101715A TW 202328849 A TW202328849 A TW 202328849A
Authority
TW
Taiwan
Prior art keywords
voltage
resistance value
low
resistor
dropout
Prior art date
Application number
TW111101715A
Other languages
English (en)
Other versions
TWI792863B (zh
Inventor
賴彥伯
陳志龍
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111101715A priority Critical patent/TWI792863B/zh
Priority to US18/066,269 priority patent/US20230229184A1/en
Application granted granted Critical
Publication of TWI792863B publication Critical patent/TWI792863B/zh
Publication of TW202328849A publication Critical patent/TW202328849A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Eletrric Generators (AREA)

Abstract

一種低壓降穩壓系統包含一低壓降穩壓器。比較電路依據一參考電壓以及一回授電壓產生一比較電壓。放大電路依據比較電壓產生一放大電壓。電晶體接收一輸入電壓且受放大電壓控制以於一輸出端產生一輸出電壓。第一電阻耦接於一第一節點與一接地端之間。回授電壓產生於第一節點。第二電阻耦接於輸出端與第一節點之間。在低壓降穩壓器的一啟動時間點，第二電阻具有一第一電阻值。在輸入電壓到達一最大電壓後，第二電阻具有一第二電阻值。第二電阻值大於第一電阻值。

Description

低壓降穩壓系統及其控制方法
本揭示中是有關於一種低壓降穩壓系統。特別關於一種可避免輸出電壓發生嚴重下衝(undershoot)的低壓降穩壓系統及其控制方法。
隨著科技的發展，各式積體電路已被發展出來。然而，許多積體電路的效能仍有改善的空間。
舉例而言，在一些相關技術中，低壓降穩壓器長時間維持在失鎖狀態。此時，若負載電流提高，低壓降穩壓器的輸出電壓可能會發生嚴重下衝(undershoot)的問題。另外，在一些相關技術中，當低壓降穩壓器自輕載模式轉為重載模式時，低壓降穩壓器的輸出電壓亦可能會發生嚴重下衝的問題。
本揭示之一些實施方式是關於一種低壓降穩壓系統。低壓降穩壓系統包含一低壓降穩壓器。低壓降穩壓器包含一比較電路、一放大電路、一電晶體、一第一電阻以及一第二電阻。比較電路用以依據一參考電壓以及一回授電壓產生一比較電壓。放大電路用以依據該比較電壓產生一放大電壓。電晶體用以接收一輸入電壓且受該放大電壓控制以於一輸出端產生一輸出電壓。第一電阻耦接於一第一節點與一接地端之間。回授電壓產生於第一節點。第二電阻耦接於輸出端與第一節點之間。在低壓降穩壓器的一啟動時間點，第二電阻具有一第一電阻值。在輸入電壓到達一最大電壓後，第二電阻具有一第二電阻值。第二電阻值大於第一電阻值。
本揭示之一些實施方式是關於一種低壓降穩壓系統。低壓降穩壓系統包含一低壓降穩壓器。低壓降穩壓器包含一比較電路、一放大電路、一電晶體、一第一電阻以及一第二電阻。比較電路用以依據一參考電壓以及一回授電壓產生一比較電壓。放大電路用以依據該比較電壓產生一放大電壓。電晶體用以接收一輸入電壓且受該放大電壓控制以於一輸出端產生一輸出電壓。第一電阻耦接於一第一節點與一接地端之間。回授電壓產生於第一節點。第二電阻耦接於輸出端與第一節點之間。當低壓降穩壓器自一輕載模式轉為一重載模式時，第二電阻自一第一電阻值轉為具有一第二電阻值。第二電阻值小於第一電阻值。
本揭示之一些實施方式是關於一種用於一低壓降穩壓系統的控制方法。控制方法包含以下操作：在一低壓降穩壓器的一啟動時間點，藉由一數位控制器控制低壓降穩壓器的一電阻分壓比例具有一第一比例值；以及在低壓降穩壓器的一輸入電壓到達一最大電壓後，藉由數位控制器控制該電阻分壓比例轉為具有一第二比例值。第二比例值小於第一比例值。
綜上所述，在本揭示中，可避免低壓降穩壓器的輸出電壓發生嚴重下衝的問題，進而提高低壓降穩壓器的效能。
在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的低壓降穩壓系統100的示意圖。
以第1圖示例而言，低壓降穩壓系統100包含低壓降穩壓器110以及數位控制器120。數位控制器120耦接低壓降穩壓器110。
參考第2圖。第2圖是依照本揭示一些實施例所繪示的低壓降穩壓器110的示意圖。
低壓降穩壓器110的輸出端OUT可耦接一負載，且低壓降穩壓器110可依據輸入電壓VIN於輸出端OUT產生輸出電壓VOUT，以將輸出電壓VOUT提供給此負載。當此負載開始運作，負載電流IL會提高，負載電壓VL維持輸出電壓VOUT。
再次參考第1圖。數位控制器120用以控制低壓降穩壓器110。在一些實施例中，數位控制器120可偵測低壓降穩壓器110以接收偵測結果訊號DS，且依據偵測結果訊號DS設定一調整訊號(如第4圖中的調整訊號TUNE[0:6])，並依據調整訊號產生反相調整訊號TUNE’[0:6]以控制低壓降穩壓器110。在另一實施例中，數位控制器120直接依據調整訊號TUNE[0:6]控制低壓降穩壓器110。
以第2圖示例而言，低壓降穩壓器110包含比較電路111、放大電路112、電晶體M1、電阻R1、電阻R2、負載電容CL以及補償電容CC。
在這個例子中，電晶體M1是以P型電晶體實現，但本揭示不以此為限。在一些其他的實施例中，電晶體M1可改為以N型電晶體實現。在這些其他的實施例中，放大電路112的輸出端可耦接一反相器。
比較電路111依據電源電壓VDD(例如：1.8伏特)運作，且與放大電路112耦接於節點N2。比較電路111比較參考電壓VREF與回授電壓VFB以於節點N2產生比較電壓VM。放大電路112亦依據電源電壓VDD運作。放大電路112依據比較電壓VM產生放大電壓VG。電晶體M1的第一端接收輸入電壓VIN(例如：1.1伏特)，電晶體M1的第二端耦接輸出端OUT，且電晶體M1的控制端接收放大電壓VG。電晶體M1依據輸入電壓VIN以及放大電壓VG於輸出端OUT產生輸出電壓VOUT。電阻R1耦接於節點N1與接地端GND之間。電阻R2耦接於輸出端OUT與節點N1之間。在這個配置下，電阻R1與電阻R2將形成一分壓電路。而回授電壓VFB產生於節點N1。
電阻R1與電阻R2的電阻分壓比例如下列公式(1)： 其中r1為電阻R1的電阻值，r2為電阻R2的電阻值，且 為電阻R1與電阻R2的電阻分壓比例。
回授電壓VFB與輸出電壓VOUT之間的關係如下列公式(2)：
另外，以第2圖示例而言，負載電容CL耦接於輸出端OUT與接地端GND之間。補償電容CC則耦接於節點N2與輸出端OUT之間。
參考第3圖。第3圖是依照本揭示一些實施例所繪示的第2圖中兩電阻R1-R2的示意圖。
以第3圖示例而言，電阻R2包含複數電阻器RR1、RR2、RR4、RR8、RR16、RR32、RR64以及複數開關S1、S2、S4、S8、S16、S32、S64。該些電阻器RR1、RR2、RR4、RR8、RR16、RR32、RR64串聯耦接。各開關與一對應電阻器並聯耦接。舉例而言，開關S1與電阻器RR1並聯耦接，開關S2與電阻器RR2並聯耦接，以此類推。該些開關S1、S2、S4、S8、S16、S32、S64例如是以N型電晶體實現，且該些開關S1、S2、S4、S8、S16、S32、S64的控制端(例如：電晶體的閘極端)分別接收反相調整訊號TUNE’[0]、TUNE’[1]、TUNE’[2]、TUNE’[3]、TUNE’[4]、TUNE’[5]、TUNE’[6]。舉例而言，當反相調整訊號TUNE’[6]的電位具有邏輯值1時，開關S64為導通。當反相調整訊號TUNE’[6]的電位具有邏輯值0時，開關S64為截止。其他反相調整訊號與開關具有相似的運作，故於此不再贅述。在另一實施例中，該些開關S1、S2、S4、S8、S16、S32、S64的控制端分別接收來自數位控制器120產生的調整訊號TUNE[0:6]以導通或截止，而該些開關例如是以P型電晶體實現。
參考第2-4圖。第4圖是依照本揭示一些實施例所繪示的複數訊號的波形圖。
以下將以一個1.1伏特轉1伏特的低壓降穩壓器為例進行說明。也就是說，輸入電壓VIN的最大電壓為1.1伏特，而輸出電壓VOUT的最終目標電壓為1伏特。然而，本揭示不以此例子為限。
首先，以第4圖示例而言，在時間點T1至時間點T5，數位控制器120可將調整電壓TUNE_V設定為較小(例如：第一值)。調整電壓TUNE_V可對應於調整訊號TUNE[0:6]的十進制值。詳細內容將於後面段落進行描述。
在時間點T1(啟動時間點)，低壓降穩壓器110開始啟動且輸入電壓VIN自0伏特開始上升。此時，由於低壓降穩壓器110的負回授穩態尚未建立，因此比較電壓VM和放大電壓VG的電位具有邏輯值0。另外，由於此時的輸入電壓VIN還很小，因此輸入電壓VIN與放大電壓VG之間的電壓差尚未到達電晶體M1的臨界電壓。據此，電晶體M1為截止。
在時間點T2，由於輸入電壓VIN與放大電壓VG之間的電壓差已到達電晶體M1的臨界電壓，因此電晶體M1轉為導通。由於電晶體M1導通，因此輸出電壓VOUT可依據輸入電壓VIN而開始上升且輸出電壓VOUT接近於輸入電壓VIN。
由上述公式(2)可知，當輸出電壓VOUT依據輸入電壓VIN開始上升時，回授電壓VFB亦會開始上升。
在時間點T3，當回授電壓VFB與參考電壓VREF之間的差值小於一門檻值時，由比較電路111所輸出的比較電壓VM會開始上升。由於比較電壓VM開始上升，因此由放大電路112所輸出的放大電壓VG亦會開始上升。在這個例子中，基於放大電路112的放大增益，放大電壓VG的上升斜率大於比較電壓VM的上升斜率。由於放大電壓VG的電位快速上升至邏輯值1，因此電晶體M1將被截止使得輸出電壓VOUT不再上升。
如前所述，此時調整電壓TUNE_V為較小(例如：第一值)，代表調整訊號TUNE[0:6]較小。由於反相調整訊號TUNE’[0:6]為調整訊號TUNE[0:6]的反相，因此反相調整訊號TUNE’[0:6]較大。以第3圖示例而言，當反相調整訊號TUNE’[0:6]較大時，電阻R2的電阻值r2會較小(例如：第一電阻值)。基於上述公式(1)可知，當電阻值r2較小，電阻分壓比例 會較大。也就是說，調整電壓TUNE_V與電阻R2的電阻值r2為正相關，但調整電壓TUNE_V與電阻分壓比例 為負相關。
另外，基於上述公式(2)可知，當低壓降穩壓器110鎖定時(也就是，回授電壓VFB被鎖定於一固定值)，電阻分壓比例 與輸出電壓VOUT為負相關。進一步而言，由於調整電壓TUNE_V與電阻分壓比例 為負相關，因此調整電壓TUNE_V與輸出電壓VOUT的目標電壓為正相關。換句話說，當調整電壓TUNE_V較小時，輸出電壓VOUT的目標電壓也會較小。如前所述，由於此時調整電壓TUNE_V為較小(例如：第一值)，因此此時輸出電壓VOUT的目標電壓(例如：0.9伏特)可低於最終目標電壓(例如：1伏特)。
在實際運作過程中，當電晶體M1導通時，輸出電壓VOUT相較於當下的目標電壓可能會發生些微過衝(overshoot)的現象。也就是說，輸出電壓VOUT實際上會略大於當下的目標電壓(例如：0.9伏特)。舉例而言，輸出電壓VOUT可能會過衝至0.95伏特。然而，雖然輸出電壓VOUT(例如：0.95伏特)略大於當下的目標電壓(例如：0.9伏特)，但輸出電壓VOUT仍低於最終目標電壓(例如：1伏特)。
接著，如前所述，數位控制器120可偵測輸入電壓VIN是否到達最大電壓(例如：1.1伏特)。以第4圖示例而言，在時間點T4，數位控制器120的偵測結果訊號DS為輸入電壓VIN到達最大電壓(例如：1.1伏特)。
接著，經過延遲時間DT後(在時間點T5)，數位控制器120可將調整電壓TUNE_V設定為較大(例如：大於第一值的第二值)。也就是說，將電阻R2的電阻值r2調整為較大(例如：大於第一電阻值的第二電阻值)。如前所述，調整電壓TUNE_V與輸出電壓VOUT的目標電壓為正相關。也就是說，當調整電壓TUNE_V較大時，輸出電壓VOUT的目標電壓會自0.9伏特被拉升至更高的位準以使輸出電壓VOUT上升至最終目標電壓(例如：1伏特)，如時間點T6。如此一來，低壓降穩壓器110可在未超過最終目標電壓(例如：1伏特)的情況下，將輸出電壓VOUT鎖定在最終目標電壓(例如：1伏特)，以快速進入鎖定狀態。
在一些相關技術中，低壓降穩壓器的輸出電壓會超過最終目標電壓且長時間維持在失鎖狀態。此時，若負載開始運作，低壓降穩壓器的輸出電壓將會發生嚴重下衝(undershoot)的問題。
相較於上述該些相關技術，在本揭示中，數位控制器120先將調整電壓TUNE_V設定為較小(電阻R2的電阻值r2為較小)。在輸入電壓VIN到達最大電壓後，再將調整電壓TUNE_V設定為較大(電阻R2的電阻值r2為較大)。據此，可避免輸出電壓OUT超過最終目標電壓且使低壓降穩壓器110快速進入鎖定狀態。由於低壓降穩壓器110已快速進入鎖定狀態，因此即使負載開始運作，輸出電壓OUT也不會發生嚴重下衝的問題。
參考第5圖。第5圖是依照本揭示一些實施例所繪示的複數訊號的波形圖。
在一些實施例中，耦接於輸出端OUT的負載會在重載狀態與輕載狀態之間切換。舉例而言，當負載電流IL為大電流，代表負載處於重載狀態。當負載電流IL為小電流，代表負載處於輕載狀態。
在時間點t1，負載自重載狀態(負載電流IL為大電流)轉為輕載狀態(負載電流IL為小電流)。
在時間點t1與時間點t2之間，負載處於輕載狀態(負載電流IL為小電流)。當負載處於輕載狀態時，數位控制器120可將調整電壓TUNE_V設定為較大(例如：第三值)。如前所述，調整電壓TUNE_V與電阻分壓比例 為負相關。另外，基於上述公式(2)可知，電阻分壓比例 與回授電壓VFB為正相關。也就是說，當調整電壓TUNE_V設定為較大，電阻分壓比例 會較小且回授電壓VFB會較低。
在時間點t2，負載自輕載狀態(負載電流IL為小電流)轉為重載狀態(負載電流IL為大電流)。數位控制器120可將調整電壓TUNE_V設定為較小(例如：小於第三值的第四值)。
在一些相關技術中，當負載自重載狀態轉為輕載狀態時(對應本揭示的時間點t1)，比較電壓會上升(如第5圖中對應於比較電壓VM的虛線)，使得放大電壓對應地上升以關閉後端電晶體，進而不再提供電流或提供較小的電流。然而，電位上升的比較電壓會需要一段時間回復至低電位(穩態)。若回復時間太短，使得負載在比較電壓尚未回復至低電位(非穩態)的情況下就自輕載狀態轉為重載狀態，這會使得輸出電壓發生嚴重下衝(如第5圖中對應於輸出電壓VOUT的虛線)。
相較於上述該些相關技術，在本揭示中，當負載處於輕載狀態時，數位控制器120將調整電壓TUNE_V設定為較大(電阻R2的電阻值r2較大)，使得電阻分壓比例 較小且使回授電壓VFB較低。由於回授電壓VFB較低，因此由比較電路111所輸出的比較電壓VM較不易上升。據此，比較電壓VM回復至低電位(穩態)的時間可較短。在這個情況下，當負載切回重載狀態時，輸出電壓VOUT將不會發生嚴重下衝(如第5圖中對應於輸出電壓VOUT的實線)。
接著，在時間點t3，負載自重載狀態(負載電流IL為大電流)轉為輕載狀態(負載電流IL為小電流)。數位控制器120可將調整電壓TUNE_V回復較大(例如：回復為第三值)。簡單而言，當負載處於輕載狀態時，數位控制器120將調整電壓TUNE_V設定為較大。當負載處於重載狀態時，數位控制器120將調整電壓TUNE_V設定為較小。
基於上述關於第5圖的敘述，在第4圖中的時間點T5至時間點T7之間，負載處於輕載狀態(負載電流IL為小電流)，因此數位控制器120將調整電壓TUNE_V設定為較大(例如：大於第一值的第二值)，使得電阻R2的電阻值r2為較大(例如：第二電阻值)。在時間點T7之後，負載處於重載狀態(負載電流IL為大電流)，因此數位控制器120將調整電壓TUNE_V設定為較小(例如：小於第二值但大於第一值的第三值)，使得電阻R2的電阻值r2為較小(例如：小於第二電阻值但大於第一電阻值的第三電阻值)。這同樣可避免輸出電壓VOUT發生嚴重下衝的問題。
參考第6圖。第6圖是依照本揭示一些實施例所繪示的控制方法600的流程圖。
在一些實施例中，控制方法600可應用於第1圖中的低壓降穩壓系統100，但本揭示不以此為限。然而，為了易於瞭解，控制方法600將搭配第1圖中的低壓降穩壓系統100進行描述。
以第6圖示例而言，控制方法600包含操作S610以及操作S620。
在操作S610中，在低壓降穩壓器110的啟動時間點(例如：第4圖中的時間點T1)，藉由數位控制器120控制低壓降穩壓器110的電阻分壓比例 具有第一比例值。如前所述，在時間點T1至時間點T5，數位控制器120可將調整電壓TUNE_V設定為較小，且調整電壓TUNE_V與電阻分壓比例 為負相關。等效而言，此時電阻分壓比例 較大。
在操作S620中，在低壓降穩壓器110的輸入電壓VIN到達最大電壓(例如：1.1伏特)後，藉由數位控制器120控制電阻分壓比例 轉為具有第二比例值，此第二比例值小於操作S610中的第一比例值。在時間點T5，數位控制器120可將調整電壓TUNE_V設定為較大。等效而言，此時電阻分壓比例 較小。
綜上所述，在本揭示中，可避免低壓降穩壓器的輸出電壓發生嚴重下衝的問題，進而提高低壓降穩壓器的效能。
雖然本揭示已以實施方式揭示如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100:低壓降穩壓系統 110:低壓降穩壓器 111:比較電路 112:放大電路 120:數位控制器 600:控制方法 DS:偵測結果訊號 M1:電晶體 R1,R2:電阻 :電阻分壓比例 CL:負載電容 CC:補償電容 VDD:電源電壓 VIN:輸入電壓 VREF:參考電壓 VFB:回授電壓 VM:比較電壓 VG:放大電壓 VOUT:輸出電壓 OUT:輸出端 GND:接地端 N1,N2:節點 IL:負載電流 VL:負載電壓 RR1,RR2,RR4,RR8,RR16,RR32,RR64:電阻器 S1,S2,S4,S8,S16,S32,S64:開關 TUNE[0:6]:調整訊號 TUNE_V：調整電壓 TUNE’[0:6]:反相調整訊號 T1,T2,T3,T4,T5,T6,T7,t1,t2,t3:時間點 DT:延遲時間 S610,S620:操作
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下： 第1圖是依照本揭示一些實施例所繪示的一低壓降穩壓系統的示意圖； 第2圖是依照本揭示一些實施例所繪示的一低壓降穩壓器的示意圖； 第3圖是依照本揭示一些實施例所繪示的第2圖中兩電阻的示意圖； 第4圖是依照本揭示一些實施例所繪示的複數訊號的波形圖； 第5圖是依照本揭示一些實施例所繪示的複數訊號的波形圖；以及 第6圖是依照本揭示一些實施例所繪示的控制方法的流程圖。
100:低壓降穩壓系統
110:低壓降穩壓器
120:數位控制器
DS:偵測結果訊號
TUNE’[0:6]:反相調整訊號

Claims (10)

  1. 一種低壓降穩壓系統，包含： 一低壓降穩壓器，包含： 一比較電路，用以依據一參考電壓以及一回授電壓產生一比較電壓； 一放大電路，用以依據該比較電壓產生一放大電壓； 一電晶體，用以接收一輸入電壓且受該放大電壓控制以於一輸出端產生一輸出電壓； 一第一電阻，耦接於一第一節點與一接地端之間，其中該回授電壓產生於該第一節點；以及 一第二電阻，耦接於該輸出端與該第一節點之間， 其中在該低壓降穩壓器的一啟動時間點，該第二電阻具有一第一電阻值， 其中在該輸入電壓到達一最大電壓後，該第二電阻具有一第二電阻值，其中該第二電阻值大於該第一電阻值。
  2. 如請求項1所述的低壓降穩壓系統，其中該第二電阻包含： 複數電阻器，串聯耦接；以及 複數開關，其中該些開關中的一者與該些電阻器中的一對應者並聯耦接。
  3. 如請求項2所述的低壓降穩壓系統，更包含： 一數位控制器，用以偵測該輸入電壓是否到達該最大電壓且用以產生複數調整訊號以控制該些開關。
  4. 如請求項1所述的低壓降穩壓系統，其中當該輸入電壓到達該最大電壓後，該第二電阻自該第一電阻值轉為該第二電阻值。
  5. 如請求項1所述的低壓降穩壓系統，其中在該輸入電壓到達該最大電壓前，該輸出電壓低於該低壓降穩壓系統的一最終目標電壓。
  6. 如請求項1所述的低壓降穩壓系統，更包含： 一補償電容，耦接於一第二節點與該輸出端之間，其中該比較電路與該放大電路耦接於該第二節點。
  7. 如請求項1所述的低壓降穩壓系統，其中當該低壓降穩壓器自一輕載模式轉為一重載模式時，該第二電阻自該第二電阻值轉為具有一第三電阻值，其中該第三電阻值小於該第二電阻值，其中該第三電阻值大於該第一電阻值。
  8. 如請求項7所述的低壓降穩壓系統，其中當該低壓降穩壓器自該重載模式轉回該輕載模式時，該第二電阻自該第三電阻值回復為該第二電阻值。
  9. 一種低壓降穩壓系統，包含： 一低壓降穩壓器，包含： 一比較電路，用以依據一參考電壓以及一回授電壓產生一比較電壓； 一放大電路，用以依據該比較電壓產生一放大電壓； 一電晶體，用以接收一輸入電壓且受該放大電壓控制以於一輸出端產生一輸出電壓； 一第一電阻，耦接於一第一節點與一接地端之間，其中該回授電壓產生於該第一節點；以及 一第二電阻，耦接於該輸出端與該第一節點之間， 其中當該低壓降穩壓器自一輕載模式轉為一重載模式時，該第二電阻自一第一電阻值轉為具有一第二電阻值，其中該第二電阻值小於該第一電阻值。
  10. 一種用於一低壓降穩壓系統的控制方法，包含： 在一低壓降穩壓器的一啟動時間點，藉由一數位控制器控制該低壓降穩壓器的一電阻分壓比例具有一第一比例值；以及 在該低壓降穩壓器的一輸入電壓到達一最大電壓後，藉由該數位控制器控制該電阻分壓比例轉為具有一第二比例值，其中該第二比例值小於該第一比例值。
TW111101715A 2022-01-14 2022-01-14 低壓降穩壓系統及其控制方法 TWI792863B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111101715A TWI792863B (zh) 2022-01-14 2022-01-14 低壓降穩壓系統及其控制方法
US18/066,269 US20230229184A1 (en) 2022-01-14 2022-12-14 Low-dropout regulator system and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111101715A TWI792863B (zh) 2022-01-14 2022-01-14 低壓降穩壓系統及其控制方法

Publications (2)

Publication Number Publication Date
TWI792863B TWI792863B (zh) 2023-02-11
TW202328849A true TW202328849A (zh) 2023-07-16

Family

ID=86689108

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111101715A TWI792863B (zh) 2022-01-14 2022-01-14 低壓降穩壓系統及其控制方法

Country Status (2)

Country Link
US (1) US20230229184A1 (zh)
TW (1) TWI792863B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240113716A1 (en) * 2022-09-29 2024-04-04 Texas Instruments Incorporated Deterministic jitter compensation scheme for dtc timing path

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402987B2 (en) * 2005-07-21 2008-07-22 Agere Systems Inc. Low-dropout regulator with startup overshoot control
TWI455646B (zh) * 2008-02-05 2014-10-01 Richtek Technology Corp Current regulator and its control method
US8143868B2 (en) * 2008-09-15 2012-03-27 Mediatek Singapore Pte. Ltd. Integrated LDO with variable resistive load
US7619402B1 (en) * 2008-09-26 2009-11-17 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
US9459642B2 (en) * 2013-07-15 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Low dropout regulator and related method

Also Published As

Publication number Publication date
TWI792863B (zh) 2023-02-11
US20230229184A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
KR101508391B1 (ko) 전압 레귤레이터
US8598861B2 (en) Circuit and method for providing a reference signal
US8294442B2 (en) Low dropout regulator circuit without external capacitors rapidly responding to load change
US9891643B2 (en) Circuit to improve load transient behavior of voltage regulators and load switches
US9606556B2 (en) Semiconductor integrated circuit for regulator
JP6540976B2 (ja) 低ドロップアウト電圧レギュレータ装置
US10185338B1 (en) Digital low drop-out (LDO) voltage regulator with analog-assisted dynamic reference correction
US9680371B2 (en) Charge pumps having variable gain and variable frequency
US10877502B2 (en) Input dependent voltage regulator with a charge pump
US11258360B2 (en) Switched-capacitor power converting apparatus and operating method thereof
US9397564B2 (en) DC-DC switching regulator with transconductance boosting
KR102359756B1 (ko) 기준 전압 생성
US10591941B2 (en) Low dropout regulator with wide input supply voltage
US9575498B2 (en) Low dropout regulator bleeding current circuits and methods
JP6457887B2 (ja) ボルテージレギュレータ
US10656664B1 (en) Voltage generator
TWI792863B (zh) 低壓降穩壓系統及其控制方法
US10152071B2 (en) Charge injection for ultra-fast voltage control in voltage regulators
US11209848B2 (en) Fast regulator architecture having transistor helper
CN108459644B (zh) 低压差稳压装置及其操作方法
CN116520922A (zh) 低压差稳压***及其控制方法
KR102227203B1 (ko) Sr 래치 스위치를 이용한 ldo 레귤레이터
US20240235366A1 (en) Switching converter and control circuit thereof
CN108258896B (zh) 软启动电路以及电源***
JP2003005848A (ja) レギュレータ回路