JP4117775B2 - パターン化薄膜形成方法およびマイクロデバイスの製造方法 - Google Patents
パターン化薄膜形成方法およびマイクロデバイスの製造方法 Download PDFInfo
- Publication number
- JP4117775B2 JP4117775B2 JP2002206134A JP2002206134A JP4117775B2 JP 4117775 B2 JP4117775 B2 JP 4117775B2 JP 2002206134 A JP2002206134 A JP 2002206134A JP 2002206134 A JP2002206134 A JP 2002206134A JP 4117775 B2 JP4117775 B2 JP 4117775B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- resist mask
- patterned thin
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Magnetic Heads (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Description
【発明の属する技術分野】
本発明は、パターン化薄膜を形成するパターン化薄膜形成方法およびマイクロデバイスの製造方法に関する。
【0002】
【従来の技術】
パターン化された薄膜(以下パターン化薄膜と称する)を有するマイクロデバイスにおいて、パターン化薄膜は、パターン化されたレジストマスクを用いて形成される。本発明において、マイクロデバイスとは、薄膜形成技術を利用して製造される小型のデバイスを言う。本発明にいうマイクロデバイスには、半導体デバイスや、薄膜磁気ヘッドや、薄膜を用いたセンサやアクチュエータ等が含まれる。
【0003】
パターン化されたレジストマスクを用いて、パターン化薄膜を形成するには、例えば特開平9−96909号公報に示されるように、ドライエッチング法(特開平9−96909では、ミリングパタニング法と表記されている)、リフトオフ法、およびこれらを併用した方法(以下併用法と称する)等が適用される。
【0004】
ところで、半導体デバイス、薄膜磁気ヘッド、薄膜を用いたセンサ、または、アクチュエータ等のマイクロデバイスでは、その微小化及び高機能化等とともに、パターン化薄膜の微細化がより一層強く要求されるようになってきている。このような技術的動向及び要請に応えるためには、それに応じて、レジストマスクの幅及び厚みを縮小しなければならない。
【0005】
しかし、レジストマスクの幅及び厚みが小さくなってくると、リフトオフ法によるパターン化薄膜形成技術を適用した場合、レジストマスクを除去する溶剤等を、レジストマスクの周りに十分に浸透させることが困難になる。このため、レジストマスクの除去工程において、本来、除去されるべき部分が、除去されずに、いわゆる「バリ」として残ってしまう。
【0006】
ドライエッチング法によるパターン化薄膜形成技術を適用した場合には、ドライエッチングによってレジストマスクの側面等に再付着した被ドライエッチング成分が、被ドライエッチング膜にも結合し、レジストマスクを溶剤によって除去しても、除去されずに、やはり「バリ」として残ってしまう。
【0007】
リフトオフ法とドライエッチング法とを併用した場合にも、同様の「バリ」を発生する。
【0008】
上述のようにして発生した「バリ」が最終的に除去できないという事態に陥れば、最終製品の品質を保証することができず、信頼性を損なうとともに、歩留を著しく低下させてしまう。
【0009】
【発明が解決しようとする課題】
本発明の課題は、いわゆる「バリ」等を生じることなく、レジストマスクを確実に除去し得るパターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することである。
【0010】
【課題を解決するための手段】
上述した課題を解決するため、本発明では、基層上にパターン化薄膜を形成するにあたり、前記基層上に、レジストマスクを用いてパターン化薄膜を形成する。次に、前記レジストマスク及び前記パターン化薄膜を覆う有機樹脂層を形成する。次に、加熱処理を行い、その後に、前記有機樹脂層及び前記レジストマスクを除去する。
【0011】
上述したように、本発明では、基層上に、レジストマスクを用いてパターン化薄膜を形成した後、レジストマスク及びパターン化薄膜を覆う有機樹脂層を形成し、次に、加熱処理を行う。この加熱処理工程において、レジストマスク及びパターン化薄膜を覆う有機樹脂層が収縮し、有機樹脂層の収縮により、レジストマスクに引っ張り力が加わり、レジストマスクとパターン化薄膜との界面に亀裂または剥離が生じる。リフトオフ法を適用した場合には、この亀裂を通して、レジストマスクとパターン化薄膜との界面に、溶剤が十分に行き渡るようになる。ドライエッチング法の場合は、レジストマスク、及び、レジストマスクの側面に再付着した被ドライエッチング成分と、パターン化薄膜との界面に剥離が生じ、レジストマスクの側面に再付着した被ドライエッチング成分とパターン化薄膜との剥離が容易になる。
【0012】
このため、加熱処理の後に、有機樹脂層及びレジストマスクを除去することにより、いわゆる「バリ」を生じることなく、レジストマスクを除去することができる。
【0013】
有機樹脂層を構成する材料の具体例としては、例えば、ノボラック樹脂、ポリヒドロキシスチレン等を挙げることができる。
【0014】
有機樹脂層は、熱収縮率の異なる複数の樹脂層を含んでいてもよい。この構成によれば、樹脂層の材料、特性の違いや、熱収縮率の違い等を利用して、パターン化薄膜にダメージを与えることなく、亀裂を生じさせ、レジストマスクを、確実に除去することができる。
【0015】
複数の樹脂層を設ける場合、その少なくとも1層は、水溶性樹脂層で構成することができる。水溶性樹脂材料は、一般に、熱収縮率が高いので、レジストマスクに対する引っ張り力が大きくなり、レジストマスクとパターン化薄膜との間に生じる亀裂を拡大し、溶剤の浸透を促進し得る。水溶性樹脂層を構成する材料の具体例としては、ポリビニルアルコール、ポリビニルアセテート等を挙げることができる。
【0016】
水溶性樹脂層は、レジストマスク及びパターン化薄膜に接するように形成してもよいし、レジストマスク及びパターン化薄膜を覆う他の樹脂層の上に形成してもよい。水溶性樹脂層を、レジストマスク及びパターン化薄膜に接するように形成する手法によれば、水溶性樹脂層の有する高い熱収縮率を有効に利用できる。水溶性樹脂層を、レジストマスク及びパターン化薄膜を覆う他の樹脂層の上に形成する手法は、水溶性樹脂層によるパターン化薄膜の酸化防止に有効である。この場合に用いられる他の樹脂層は、例えば、ノボラック樹脂、ポリヒドロキシスチレン等である。
【0017】
レジストマスクは、アンダーカットのない単層レジストマスクであっても、アンダーカットの入った構造のものであってもよい。アンダーカットの入ったレジストマスクは、下層レジスト層と、上層レジスト層とを含んでおり、上層レジスト層は、前記下層レジスト層の平面積よりも大きい平面積を有する。アンダーカットの入ったレジストマスクは、パターン化薄膜の微細化に有効である。
【0018】
本発明に係るパターン化薄膜形成方法は、リフトオフ法、ドライエッチング法または両者の併用の何れにも適用できる。
【0019】
更に、本発明に係るパターン化薄膜形成方法は、マイクロデバイスの製造方法にも適用できる。マイクロデバイスの製造方法では、上述した本発明に係るパターン化薄膜形成方法によって、マイクロデバイスとなるパターン化薄膜を形成する。マイクロデバイスは薄膜磁気ヘッドであってもよいし、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等であってもよい。マイクロデバイスが薄膜磁気ヘッドである場合、パターン化薄膜の具体例は磁気抵抗効果素子である。
【0020】
【発明の実施の形態】
1.リフトオフ法
図1〜図10は本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造方法について、リフトオフ法を適用した場合を説明する図である。
【0021】
まず、図1に示すように、基板等の基層101の上に、下層レジスト層103を形成する。下層レジスト層103は、スピンコート法等の手段によって、基層101の上に塗布した後、必要に応じて、これを加熱することによって形成される。
【0022】
下層レジスト層103を構成するレジスト材料は、その上に形成される上層レジスト層(後述)を構成するレジスト材料とインターミキシングを起こさない材料であることが必要である他、アンダーカットの入った積層(2層)レジストパターンを形成する場合は、採用されるアンダーカット形成方法に適した材料が選択される。アンダーカット形成方法としては、現像剤のみによる方法、アッシングのみによる方法、及び、現像剤とアッシングとを併用する方法がある。
【0023】
この内、現像のみでアンダーカットの入った2層レジストパターンを形成する場合は、下層レジスト層103を構成するレジスト材料は、現像剤として通常用いられるアルカリ性水溶液に溶解し、かつ、上層レジスト層(後述)よりもアルカリ性水溶液による溶解速度の速い材料によって構成する。この場合の具体例としては、下記の化学式で表されるポリメチルグルタールイミド(以下PMGIと称する)を挙げることができる。
【0024】
ここで、Rは水素原子またはメチル基、nは1以上の整数
アッシングのみでアンダーカットの入った2層レジストを得る場合は、アッシング反応速度が、上層レジスト層(後述)を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【0025】
現像剤とアッシングとを併用してアンダーカットを入れる場合は、アルカリ性水溶液に溶解し、かつ、アッシング反応速度が上層レジスト層(後述)を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【0026】
以下の説明では、上述した3つのアンダーカット形成方法のうち、現像剤のみによってアンダーカットを入れる場合を例にとって説明する。
【0027】
図1に示した工程の後、図2に示すように、下層レジスト層103の上に、上層レジスト層104を、スピンコート法等の手段によって形成する。上層レジスト層104は、フェノール性水酸基を含むレジストを主成分とするものが好ましい。上層レジスト層104のためのレジストの例としては、少なくとも次の化学式、
ここで、mは0〜3の整数、nは1以上の整数
で表される構造を有する成分を含むものを挙げることができる。
【0028】
上層レジスト層104のレジストの別の例としては、少なくとも下記の化学式
、
ここで、R1は水素原子またはメチル基、nは1以上の整数
で表される構造を有する成分を含むものを用いることができる。
【0029】
更に、上層レジスト層104に適したフェノール性水酸基を含むレジストの他の例としては、特公昭37−18015号公報に開示されたNQD−ノボラックレジスト(ナフトキノンジアジド−ノボラックレジスト)、特開平6−242602号公報に開示された一体型NQD−ノボラックレジスト、特開2000−63466号公報に開示された疎水性一体型NQD−ノボラックレジスト、及び、特開平6−273934号公報に開示されたポリヒドロキシスチレン系樹脂を主成分とした化学増幅型レジスト等も挙げることができる。
【0030】
次に、図3に示すように、マスク105を介して、上層レジスト層104を所定のパターンの潜像形成用の光で露光して、上層レジスト層104に所定のパターンの潜像を形成する。露光用の光は、紫外線、エキシマレーザー光、電子ビーム等、どのような光でもよい。露光用の光が電子線である場合には、マスク105を介することなく、直接、上層レジスト層104に電子線を照射することにより、所定のパターンの潜像を形成してもよい。また、必要に応じて、露光後に上層レジスト層104を加熱する。
【0031】
次に、図4に示すように、現像液によって、露光後の上層レジスト層104を現像すると共に、下層レジスト層103の一部を溶解させる。現像後、下層レジスト層103および上層レジスト層104の水洗と乾燥を行う。これにより、アンダーカットの入ったレジストマスク110が得られる。アンダーカットの入ったレジストマスク110では、上層の上層レジスト層104は、下層の下層レジスト層103の平面積よりも大きい平面積を有する。このようなレジストマスク110は、パターン化薄膜の微細化に有効である。現像液としては、テトラメチルアンモニウムハイドロオキサイド(TMAH)の水溶液等のアルカリ性水溶液を用いることが好ましい。
【0032】
次に、図5に示すように、基層101の上にレジストマスク110を残したままで、例えば、スッパタまたはCVD等の薄膜形成プロセスを実行することにより、パターン化薄膜107を形成する。
【0033】
従来は、図5に示した工程の後に、リフトオフ法を実行することにより、基層101から、レジストマスク110を剥離していた。リフトオフの実行に当たっては、レジストマスク110を溶解する溶剤を用いていた。ところが、マイクロデバイスの微小化及び高機能化等に対応して、パターン化薄膜107の微細化が進展してくると、それに応じて、レジストマスク110の幅及び厚みが縮小されることになるため、図5にも示すように、レジストマスク110の上のパターン化薄膜107が、その周囲のパターン化薄膜107と密着するようになり、レジストマスク110を除去する溶剤等を、レジストマスク110の周りに十分に浸透させることが困難になる。このため、レジストマスク110の除去工程(リフトオフ工程)において、レジストマスク110の上のパターン化薄膜107が、その周囲のパターン化薄膜107と密着する部分で、無理やりに剥離される結果となり、いわゆる「バリ」が発生しまい、最終製品の品質、信頼性及び歩留を低下させてしまうという問題点があったのである。
【0034】
この問題を解決するため、本発明では、図5の工程の後に、図6に示すように、レジストマスク110及びパターン化薄膜107を覆う有機樹脂層108、109を形成し、次に、加熱処理を行う。この加熱処理工程において、図7に示すように、レジストマスク110及びパターン化薄膜107を覆う有機樹脂層108、109が収縮して引っ張り力F11、F12を生じ、レジストマスク110に引っ張り力F13が加わる。このため、図8に示すように、レジストマスク110とパターン化薄膜107との界面に亀裂G11が入る。図7及び図8は、図示表示の簡明化のため、ハッチングを施さずに示してある。
【0035】
この後、基板の全体を有機溶剤中に浸漬し、揺動させる等のプロセスを経て、図9に示すように、有機樹脂層108、109を溶解除去し、更に、レジストマスク110を溶解除去する。図9は、有機樹脂層108、109のみが除去されている状態を図示してあるが、これは、レジストマスク110とパターン化薄膜107との界面に生じる亀裂G11を通して、有機溶剤が確実に入ることを明示するための単なる説明の都合にすぎない。実際には、有機樹脂層108、109及びレジストマスク110は、同一プロセスにおいて、有機溶剤により溶解除去される。
【0036】
これにより、図10に示すように、所望の形状にパターンニングされたパターン化薄膜107が得られる。有機樹脂層108、109及びレジストマスク110の剥離に当たってはアセトン等の有機溶剤を用いることができる。
【0037】
ここで、図8及び図9に示したように、レジストマスク110とパターン化薄膜107との界面に亀裂G11が入っているから、有機溶剤が、この亀裂G11を通して、レジストマスク110の周りに十分に行き渡るようになる。このため、レジストマスク110を、いわゆる「バリ」を生じることなく、除去することができる。
【0038】
有機樹脂層108、109を構成する材料の具体例としては、例えば、ノボラック樹脂、ポリヒドロキシスチレン等を挙げることができる。
【0039】
有機樹脂層108、109は、熱収縮率の異なる複数の樹脂層108、109を含んでいてもよい。この構成によれば、樹脂層108、109の材料、特性の違いや、熱収縮率の違い等を利用して、パターン化薄膜107にダメージを与えることなく、亀裂を生じさせ、レジストマスク110を、確実に除去することができる。図示実施例では、熱収縮率の異なる2層の樹脂層108、109を積層してある。
【0040】
2層の樹脂層108、109のうちの1層は、水溶性樹脂層で構成することができる。図示実施例では、上層の樹脂層109を水溶性樹脂層で構成してある。水溶性樹脂材料は、一般に、熱収縮率が高いので、レジストマスク110に対する引っ張り力が大きくなり、レジストマスク110とパターン化薄膜107との間に生じる亀裂G11を拡大し、溶剤の浸透を促進し得る。水溶性樹脂層を構成する材料の具体例としては、ポリビニルアルコール、ポリビニルアセテート等を挙げることができる。
【0041】
水溶性樹脂層は、レジストマスク110及びパターン化薄膜107に接するように形成してもよいし、図示実施例に示すように、レジストマスク110及びパターン化薄膜107を覆う樹脂層108の上に形成してもよい。水溶性樹脂層を、レジストマスク110及びパターン化薄膜107に接するように形成する手法によれば、水溶性樹脂層の有する高い熱収縮率を有効に利用できる。水溶性樹脂層を、レジストマスク110及びパターン化薄膜107を覆う他の樹脂層108の上に形成する手法は、水溶性樹脂層109によるパターン化薄膜107の酸化防止に有効である。水溶性樹脂層109と組み合わせて用いるのに適した樹脂層108は、例えば、ノボラック樹脂、ポリヒドロキシスチレン等である。次に、実施例及び比較例を挙げて、更に具体的に説明する。
【0042】
(1)実施例1
まず、図1に示すプロセスにおいて、基層101を構成する基板として、直径3インチ、厚み2mmのAlTiC(アルティック)を用い、その上に、PMGIを、スピンコートによって塗布し、下層レジスト層103を形成した。PMGIとしては、シプレイファーイースト社製のLOL−500を用い、50nmの厚さに塗布した。次に、塗布された第1のレジスト層(PMGI)103をプリベークした。プリベーク条件は180℃、300秒とした。
【0043】
次に、図2に示すプロセスでは、PMGIでなる下層レジスト層103の上に、レジストをスピンコート法によって0.5μmの厚さに塗布し、上層レジスト層104を形成した。上層レジスト層104を構成するレジストとして、クラリアントジャパン社製のAZ5105Pを用いた。次に、塗布された第2のレジ外層104をプリベークした。プリベーク条件は120℃、60秒とした。
【0044】
次に、図3に示す露光プロセスでは、露光装置として、ニコン社製NSR−TFHEX14Cを用いた。露光条件は次のとおりである。
【0045】
NA;0.6
σ;0.75
Dose;22mJ/cm2
焦点;0μm
マスク105のサイズ;0.2μm
次に、図4に示す現像プロセスでは、現像前に、120℃の温度で60秒間加熱した。次に、現像液として、2.38%テトラメチルアンモニウムハイドロオキサイド(TMAH)の水溶液を用い、30秒、1パドルで、現像処理を行った。
【0046】
上述した図1〜図4のプロセスを経ることにより、幅0.2μm、長さ3μmの第1のレジスト層111と、第1のレジスト層111の両側に3μmだけ飛び出る第2のレジスト層112とを有するアンダーカット入りのレジストマスク110を得た(図4参照)。レジストマスク110は、基層を構成する基板をウエハーとしてその面上に多数整列して形成される。
【0047】
次に、図5のスパッタプロセスでは、スパッタ装置として、Veeco 社製IBE−IBDを用いて、スパッタ成膜を行った。スパッタ条件は、次のとおりである。
【0048】
ガス;Ar
ガス流量;5sccm
なお、流量単位sccmとは、standard cubic cmの略語であり、圧力を1気圧(1.01325×105Pa)に変換した時の1分間当たりのcm3単位の流量を表す。
圧力:2×10-4Toor
スパッタ角度:30°(基層面に対して垂直な方向に対する角度)
ビーム電流:300mA
ビーム電圧:DC1500V
加速電圧:−200V
ターゲット:Au
成膜厚:50nm
【0049】
次に、図6の樹脂塗布プロセスでは、下層の樹脂層108は、クラリアントジャパン社製 AZ5105Pを用い、スピンコート法の適用により、0.5μmの厚さに塗布して形成した。塗布後、120℃の温度条件で、60秒間のプリベーク処理を行った。
【0050】
上層の樹脂層109は、積水化学社製 KW3の水溶液を用いて形成した。KW3は、ポリビニルアセタールを主成分とする水溶性樹脂である。その4重量%水溶液を、スピンコート法により塗布し、塗布厚み0.5μmの樹脂層109を形成した。塗布後、130℃の温度条件で、60秒間のプリベーク処理を行った。
【0051】
次に、図7〜図9に示した剥離工程(リフトオフ工程)では、50℃のNMP(N−メチルピロリドン)中に、1時間、揺動を与えながら浸漬し、樹脂層108、109及びレジストマスク110を溶解除去した。これにより、図10に示す所望パターンを有するパターン化薄膜107が得られた。
【0052】
図10のパターン化薄膜107を、日立製作所製 CD−SEM S7800により観察したところ、0.18μm幅のAu孤立トレンチパターンが得られていることが確認された。基板上の何れの領域のパターン化薄膜にも、バリの発生は確認されず、歩留は100%であった。
【0053】
(2)比較例1
図1〜図5のプロセスを、実施例1と全く同じ条件で実行した。次に、図5のプロセスを終了した後、図6〜図9に示したプロセスを省略して、剥離工程(リフトオフ工程)を実行した。剥離工程は実施例1と同じ条件で実行した。基板上で得られたパターン化薄膜の約40%にバリの発生が見られ、歩留は約60%であった。
【0054】
2.ドライエッチング法
図11〜図21は本発明に係るマスク形成方法、パターン化薄膜形成方法、及び、マイクロデバイスの製造方法について、ドライエッチング法を適用した例を示す図である。
【0055】
まず、図11に示すように、スパッタ法、CVD法、またはめっき法等の周知の成膜技術を適用して基板等の下地101の上に、基層となる被パターニング膜102を形成する。被パターニング膜102は、各種金属薄膜、無機膜等で構成される。選択すべき金属材料及び無機材料等には、特に限定はない。また、被パターンニング膜102は、単層膜であってもよいし、複数層を積層した積層膜であってもよい。
【0056】
次に、図12に示すように、被パターンニング膜102の上に、下層レジスト層103を形成した後、図13〜図15に示す工程が実行される。図13〜図15に図示するレジストマスク110を形成するまでの工程は、リフトオフ法の図2〜図4と異なることがないので、重複説明は省略する。
【0057】
次に、図15に示すように、レジストマスク110を形成した後、レジストマスク110を用いて、ドライエッチング、例えばイオンミリング、リアクティブ.イオン.エッチング(RIE)等によって、被パターニング膜102をエッチングして、所望の形状のパターン化薄膜121を形成する。パターン化薄膜形成工程前に、基板101の表面全体をアッシング処理してもよい。これにより、図16に示すように、パターン化薄膜121が得られる。
【0058】
エッチングプロセスにおいて、被パターニング膜102がドライエッチングされた場合、被パターニング膜102から生じた微粒子が、レジストマスク110の側面等に再付着し、図16に示すように、再付着膜113が形成される。再付着膜113は、レジストマスク110の底部に存在するパターン化薄膜121に連なっており、結合されている。
【0059】
従来は、図16に示した工程の後に、有機溶剤を用いて、レジストマスク110を剥離していた。ところが、レジストマスク110の側面等に付着した再付着膜113が、レジストマスク110の底部に存在するパターン化薄膜121にも連なっているため、図16の状態で、レジストマスク110を有機溶剤によって溶解しても、再付着膜113が、パターン化膜121に付着したまま、除去されずに残ってしまい、いわゆる「バリ」が発生することがあった。このため、最終製品の品質、信頼性及び歩留を低下させてしまうという問題点があったのである。
【0060】
この問題を解決するため、本発明では、図16の工程の後に、図17に示すように、レジストマスク110及びパターン化膜121を覆う有機樹脂層108、109を形成し、次に、加熱処理を行う。この加熱処理工程において、図18に示すように、レジストマスク110及びパターン化膜121を覆う有機樹脂層108、109が収縮して引っ張り力F11、F12が発生し、レジストマスク110に引っ張り力F13が加わる。このため、図19に示すように、レジストマスク110が膨張するように変形し、レジストマスク110の底面及び再付着膜113と、パターン化膜121の表面との接触部分に剥離が生じる。図18及び図19は、図示表示の簡明化のため、ハッチングを施さずに示してある。
【0061】
この後、基板の全体を有機溶剤中に浸漬し、揺動させる等のプロセスを経て、図20に示すように、有機樹脂層108、109を溶解除去し、更に、レジストマスク110を溶解除去する。
【0062】
これにより、図21に示すように、所望の形状にパターンニングされたパターン化膜121が得られる。有機樹脂層108、109及びレジストマスク110の剥離に当たってはアセトン等の有機溶剤を用いることができる。
【0063】
ここで、図18及び図19を参照して説明したように、レジストマスク110の底面及び再付着膜113と、パターン化膜121の表面との接触部分に剥離が生じているから、レジストマスク110は、図20の状態から、いわゆる「バリ」を生じることなく、除去することができる。図20には、有機樹脂層108、109のみが除去された状態が図示されているが、実際には、有機樹脂層108、109及びレジストマスク110は、同一プロセスにおいて、有機溶剤により溶解除去される。
【0064】
有機樹脂層108、109を構成する材料、その積層構造については、図1〜図10に示したリフトオフ法の場合と同様であるので、重複説明は省略する。次に、実施例及び比較例を挙げて、更に具体的に説明する。
【0065】
(1)実施例2
まず、図11に示すプロセスにおいて、下地101を構成する基板として、直径3インチ、厚み2mmのAlTiC(アルティック)を用いた。
【0066】
図11のスパッタプロセスでは、下地101を構成する基板の上に、NiFe(80ー20wt%)を30nmの膜厚となるように、スパッタ成膜した。スパッタ装置として、アルネバ(株)社製 SPF−740Hを用いた。スパッタ条件は、次のとおりである。
【0067】
ガス:Ar
電力;1500W、DC
ターゲット径:8インチ
ガス流量;15sccm
圧力:0.25Pa
次に、図12のプロセスでは、PMGIを、スピンコートによって塗布し、下層レジスト層103を形成した。PMGIとしては、シプレイファーイースト社製のLOL−500を用い、50nmの厚さに塗布した。次に、塗布された第1のレジスト層(PMGI)103をプリベークした。プリベーク条件は180℃、300秒とした。
【0068】
次に、図13に示すプロセスでは、PMGIでなる下層レジスト層103の上に、レジストをスピンコート法によって0.5μmの厚さに塗布し、上層レジスト層104を形成した。上層レジスト層104を構成するレジストとして、クラリアントジャパン社のAZ5105Pを用いた。次に、塗布された第2のレジ外層104をプリベークした。プリベーク条件は120℃、60秒とした。
【0069】
次に、図14に示す露光プロセスでは、露光装置として、ニコン社製NSR−TFHEX14Cを用いた。露光条件は次のとおりである。
【0070】
NA;0.6
σ;0.75
Dose;22mJ/cm2
Focus;0μm
マスク105のサイズ;0.2μm
次に、図15に示す現像プロセスでは、現像前に、120℃の温度で60秒間加熱した。次に、現像液として、2.38%テトラメチルアンモニウムハイドロオキサイド(TMAH)の水溶液を用い、30秒、1パドルで、現像処理を行った。
【0071】
上述した図11〜図15のプロセスを経ることにより、幅0.2μm、長さ3μmの第1のレジスト層111と、第1のレジスト層111の両側に3μmだけ飛び出る第2のレジスト層112とを有するアンダーカット入りのレジストマスク110を得た。レジストマスク110は、基層を構成する基板をウエハーとしてその面上に多数整列して形成される。
【0072】
図15に示すように、レジストマスク110を形成した後、ミリングを行った。用いられたミリング装置は、Veeco 社製 IBE−IBDである。ミリング条件は次のとおりである。
【0073】
ガス;Ar
ガス流量;10sccm
圧力:2×10-4Toor
ミリング角度:5°(基板表面の垂線に対する角度)
ビーム電流:300mA
ビーム電圧:DC300V
加速電圧:−500V
これにより、図16に示すように、パターン化薄膜121が得られる。
【0074】
次に、図17の樹脂塗布プロセスでは、下層の樹脂層108は、クラリアントジャパン社製 AZ5105Pを用い、スピンコート法の適用により、0.5μmの厚さに塗布して形成した。塗布後、120℃の温度条件で、60秒間のプリベーク処理を行った。
【0075】
上層の樹脂層109は、積水化学社製 KW3の水溶液を用いて形成した。KW3は、ポリビニルアセタールを主成分とする水溶性樹脂である。その4重量%水溶液を、スピンコート法により塗布し、塗布厚み0.5μmの樹脂層109を形成した。塗布後、130℃の温度条件で、60秒間のプリベーク処理を行った。
【0076】
次に、図18〜図20に示した剥離工程では、50℃のNMP(N−メチルピロリドン)中に、1時間、揺動を与えながら浸漬し、樹脂層108、109及びレジストマスク110を溶解除去した。これにより、図21に示す所望パターンを有するパターン化膜121が得られた。
【0077】
図21のパターン化膜121を、日立製作所製 CD−SEM S7800により観察したところ、0.18μm幅のNi孤立ラインパターンが得られていることが確認された。基板上の何れの領域のパターン化薄膜にも、バリの発生は確認されず、歩留は100%であった。
【0078】
(2)比較例2
図11〜図16のプロセスを、実施例2と全く同じ条件で実行した。次に、図16のプロセスを終了した後、図17〜図20に示したプロセスを省略して、剥離工程を実行した。剥離工程は実施例2と同じ条件である。基板上で得られたパターン化薄膜の約25%にバリの発生が見られ、歩留は約75%であった。
【0079】
3.併用法
図22〜図33はリフトオフ法及びドライエッチング法を併用した本発明に係るパターン化薄膜形成方法、及び、マイクロデバイスの製造方法について説明する図である。
【0080】
併用法では、まず、図22〜図27に示す工程が実行される。図22〜図27に示す工程は、ドライエッチング法の図11〜図16に示す工程と異なるところはないので、重複説明は省略する。
【0081】
図22〜図27に示した工程を通した後、図28に示すように、パターン化薄膜121の上にレジストマスク110を残したままで、スッパタまたはCVD等の薄膜形成プロセスを実行することにより、薄膜107を形成する。この後、図29〜図32に示すリフトオフ法を実行することにより、パターン化薄膜121から、有機樹脂層108、109及びレジストマスク110を剥離する。これにより、図33に示すように、マイクロデバイスの一部となるパターン化薄膜121、107が得られる。図28〜図33に図示する工程は、図5〜図10に示したリフトオフ工程と同じであるので、重複説明は省略する。次に、実施例及び比較例を挙げて具体的に説明する。
【0082】
(1)実施例3
図22〜図27に示す工程は、図11〜図16に示すドライエッチング法の工程と異なるところはない。図22〜図27に示す工程は、実施例2で説明した図11〜図16の具体的プロセス条件をそのまま採用した。
【0083】
図28〜図33に示す工程は、図5〜図10に示したリフトオフ工程と異なるところはない。図22〜図27に示す工程の具体的プロセス条件は、実施例1で説明した図5〜図10の具体的プロセス条件をそのまま採用した。
【0084】
図33のパターン化膜107、121を、日立製作所製 CD−SEM S7800により観察したところ、0.18μm幅のNi孤立ラインパターン121の外側に、Auパターン107が連続するNiFe−Au連続パターンが得られていることが確認された。Ni孤立ラインパターン121と、Auパターン107との境界には、基板上の何れの領域においても、バリの発生は確認されず、歩留は100%であった。
【0085】
(2)比較例3
図22〜図28のプロセスを、実施例3と全く同じ条件で実行した。次に、図28のプロセスを終了した後、図29〜図32に示したプロセスを省略して、剥離工程を実行した。剥離工程は実施例3と同じ条件である。基板上で得られたNiFe−Au連続パターンの約50%に、Ni孤立ラインパターン121と、Auパターン107との境界で、バリの発生が見られ、歩留は約50%であった。
【0086】
4.具体的適用例
次に、上述したパターン化薄膜形成方法を適用したマイクロデバイスの製造方法の具体例として、薄膜磁気ヘッドの製造方法、特に、巨大磁気抵抗効果素子(以下GMR素子と称する)を用いた再生ヘッドを含む薄膜磁気ヘッドを製造する場合を例にとって説明する。GMR素子としては、スピンバルブ膜(以下SV膜と称する)や強磁性トンネル接合素子(以下TMR素子と称する)を挙げることができる。
【0087】
図34はウエハー上で見た薄膜磁気ヘッド要素の1つを拡大して示す断面図、図35は図34の35ー35線に沿った拡大側面断面図である。
【0088】
図示された薄膜磁気ヘッド要素は、再生ヘッドと記録ヘッド(誘導型電磁変換素子)とを備えており、これらは、アルティック(Al2O3−TiC)等のセラミック材料よりなる基板1の上に搭載されている。基板1はスライダ基体を構成する。基板1の上には、スパッタリング法等によって、アルミナ(Al2O3)等の絶縁材料よりなる絶縁層2が、例えば1〜5μmの厚みに形成されている。下部シールド層3は、パーマロイ(NiFe)等の磁性材料よりなり、絶縁層2の上に、スパッタリング法またはめっき法等によって、例えば約3μmの厚みとなるように形成されている。
【0089】
再生ヘッドは、GMR素子121と、下部シールド層3と、上部シールド層(下部磁極層8)と、下部シールドギャップ層101と、上部シールドギャップ層7とを有している。下部シールド層3および上部シールド層8は、GMR素子121を挟んで対向するように配置されている。
【0090】
下部シールド層3の上には、下部シールドギャップ層101が備えられている。下部シールドギャップ層101は、アルミナ等の絶縁材料よりなり、スパッタ等によって、例えば10〜200nmの厚み(最小厚み)に形成されている。下部シールドギャップ層101には、GMR素子121及び電極層107が、それぞれ、例えば数十nmの厚みに形成されている。
【0091】
GMR素子121及び電極層107は上部シールドギャップ層7によって覆われている。上部シールドギャップ層7は、アルミナ等の絶縁材料よりなり、スパッタ等によって、例えば10〜200nmの厚み(最小厚み)に形成されている。
【0092】
記録ヘッドは、下部磁極層8、上部磁極層12、記録ギャップ層9及び薄膜コイル10、15等を有している。下部磁極層8及び上部磁極層12は、互いに磁気的に連結されている。
【0093】
下部磁極層8は、上部シールドギャップ層7の上に形成されている。記録ギャップ層9は下部磁極層8の磁極部分と上部磁極層12の磁極部分との間に設けられている。薄膜コイル10、15は下部磁極層8および上部磁極層12の間のインナーギャップ間に、絶縁された状態で配設されている。記録ヘッドは、アルミナ等の保護膜17によって覆われている。
【0094】
次に、上述した薄膜磁気ヘッドついて、本発明に係るパターン化薄膜形成方法を用いて、GMR素子121を形成するプロセスを、図33〜図41を参照して説明する。実施例のGMR素子121は、SV膜である。
【0095】
まず、図36に示すように、基板1の上に、絶縁層2、下部シールド層3及びシールドギャップ膜(基層)101等を、周知の技術の適用によって形成する。
【0096】
次に、図37に示すように、シールドギャップ膜101の上に、再生用のGMR素子となる被パターンニング層102を形成する。図では、被パターンニング層102は単層表示であるが、実際のSV膜では多層膜構造である。
【0097】
次に、図38に示すように、被パターンニング層102の上に、下層レジスト層103を形成する。下層レジスト層103は、既に述べたような基本的特性を有するレジスト材料、具体的にはPMGI等で構成される。
【0098】
次に、図39に示すように、下層レジスト層103の上に上層レジスト層104を形成する。上層レジスト層104の具体例は、既に示したとおりである。
【0099】
次に、図40に示すように、マスク105を介して、上層レジスト層104を所定のパターンの潜像形成用の光で露光して、上層レジスト層104に所定のパターンの潜像を形成する。マスク105は、潜像がGMR素子の位置に形成されるように位置合わせされる。
【0100】
次に、現像液によって、露光後の上層レジスト層104を現像すると共に下層レジスト層103の一部を溶解させ、現像後、下層レジスト層103および上層レジスト層104の水洗と乾燥を行う。
【0101】
これにより、図41に示すように、アンダーカットの入った積層レジストパターン111、112でなるレジストマスク110が形成される。レジストマスク110は、アッシング処理をして、スリム化してもよい。
【0102】
次に、図41、図42に示すように、例えばイオンミリング等のドライエッチングによって、被パターンニング層102を選択的にエッチングし、GMR素子121を形成する。エッチングプロセスにおいて、被パターニング膜12がドライエッチングされた場合、被パターニング膜12から生じた微粒子が、レジストマスク110の側面等に再付着し、図42に示すように、再付着膜113が形成される。再付着膜113は、レジストマスク110の底部に存在するパターン化薄膜121に連なっており、結合されている。
【0103】
次に、図43に示すように、基層101の上にレジストマスク110を残したままで、例えば、スッパタまたはCVD等の薄膜形成プロセスを実行することにより、パターン化薄膜107を形成する。パターン化薄膜107は、GMR素子121に電気的に接続される一対の電極層、及び、磁区制御膜を含む。
【0104】
従来は、図45に示した工程の後に、リフトオフ法を実行することにより、基層101から、レジストマスク110を剥離していた。このため、レジストマスク110の除去工程において、レジストマスク110の上のパターン化薄膜107が、その周囲の薄膜107を密着する部分で、無理やりに剥離される結果となって、いわゆる「バリ」が発生しまい、最終製品の品質、信頼性及び歩留を低下させてしまうという問題点があった。即ち、レジストマスク110の側面等に付着した再付着膜113が、レジストマスク110の底部に存在するパターン化薄膜121にも連なっている。このため、レジストマスク110除去工程において、再付着膜113が、パターン化膜121に付着したまま、除去されずに残ってしまい、いわゆる「バリ」が発生し、最終製品の品質、信頼性及び歩留を低下させてしまうという問題点があったのである。
【0105】
この問題を解決するため、本発明では、図43の工程の後に、図44に示すように、レジストマスク110及びパターン化薄膜107を覆う有機樹脂層108、109を形成し、次に、加熱処理を行う。この加熱処理工程において、図45に示すように、レジストマスク110及びパターン化薄膜107を覆う有機樹脂層108、109が収縮して引っ張り力F11、F12が発生し、その結果、レジストマスク110に引っ張り力F13が加わる。このため、図46に示すように、レジストマスク110とパターン化薄膜107との界面に亀裂G11が入る。更に、レジストマスク110の底面及び再付着膜113と、パターン化薄膜121との接触部分に剥離が生じる。図45及び図46は、図示表示の簡明化のため、ハッチングを施さずに示してある。
【0106】
この後、基板の全体を有機溶剤中に浸漬し、揺動させる等のプロセスを経て、図47に示すように、有機樹脂層108、109を溶解除去し、更に、レジストマスク110を溶解除去する。図47は、有機樹脂層108、109のみが除去されている状態を図示してあるが、実際には、有機樹脂層108、109及びレジストマスク110は、同一プロセスにおいて、有機溶剤により溶解除去される。
【0107】
これにより、図48に示すように、所望の形状にパターンニングされたパターン化薄膜107が得られる。パターン化薄膜107はSV膜である。有機樹脂層108、109及びレジストマスク110の剥離に当たってはアセトン等の有機溶剤を用いることができる。
【0108】
ここで、図46及び図47に示したように、レジストマスク110とパターン化薄膜107との界面に亀裂G11が入っているから、有機溶剤が、この亀裂G11を通して、レジストマスク110の周りに十分に行き渡るようになる。更に、レジストマスク110の底面及び再付着膜113と、パターン化薄膜121との接触部分に剥離が生じている。このため、レジストマスク110を、いわゆる「バリ」を生じることなく、除去することができる。
【0109】
この後、更に、記録ヘッドのための製造プロセスを実行する。記録ヘッドの製造プロセスは周知である。
【0110】
具体的なプロセスは、実施例1〜3に示したプロセス条件が適用される。また、図示及び説明は省略するが、本発明は、SV膜に対して、膜面に垂直に電流を流すCPP−GMR(Current Perpendicular to a Plane of a Giant Magnetoresistance)素子またはTMR素子を有する薄膜磁気ヘッドの製造にも、若干のプロセス修正を加えることにより、適用できることは明らかである。
【0111】
本発明は、上記実施の形態に限定されず種々の変更が可能である。例えば、本発明は、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等、薄膜磁気ヘッド以外のマイクロデバイスの製造方法にも適用することができる。
【0112】
【発明の効果】
以上述べたように、本発明によれば、レジストマスク等の除去工程において、いわゆる「バリ」等を生じることなく、レジストマスクを確実に除去し得るパターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することができる。
【図面の簡単な説明】
【図1】リフトオフ法による本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造法に含まれる一工程を示す断面図である。
【図2】図1の工程の後の工程を説明する断面図である。
【図3】図2の工程の後の工程を説明する断面図である。
【図4】図3の工程の後の工程を説明する断面図である。
【図5】図4の工程の後の工程を説明する断面図である。
【図6】図5の工程の後の工程を説明する断面図である。
【図7】図6の工程の後の工程である加熱工程における作用を説明する図である。
【図8】加熱工程における作用を説明する図である。
【図9】図8の工程の後の工程を説明する断面図である。
【図10】図9の工程の後の工程を説明する断面図である。
【図11】ドライエッチング法による本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造法に含まれる一工程を示す断面図である。
【図12】図11の工程の後の工程を説明する断面図である。
【図13】図12の工程の後の工程を説明する断面図である。
【図14】図13の工程の後の工程を説明する断面図である。
【図15】図14の工程の後の工程を説明する断面図である。
【図16】図15の工程の後の工程を説明する断面図である。
【図17】図16の工程の後の工程を説明する断面図である。
【図18】図17の工程の後の工程である加熱工程における作用を説明する図である。
【図19】図18の加熱工程における作用を説明する図である。
【図20】図19の工程の後の工程を説明する断面図である。
【図21】図20の工程の後の工程を説明する断面図である。
【図22】リフトオフ法及びドライエッチング法を併用したによる本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造法に含まれる一工程を示す断面図である。
【図23】図22の工程の後の工程を説明する断面図である。
【図24】図23の工程の後の工程を説明する断面図である。
【図25】図24の工程の後の工程を説明する断面図である。
【図26】図25の工程の後の工程を説明する断面図である。
【図27】図26の工程の後の工程を説明する断面図である。
【図28】図27の工程の後の工程を説明する断面図である。
【図29】図28の工程の後の工程を説明する断面図である。
【図30】図29の工程の後の工程である加熱工程における作用を説明する図である。
【図31】図30の加熱工程における作用を説明する図である。
【図32】図31の工程の後の工程を説明する断面図である。
【図33】図32の工程の後の工程を説明する断面図である。
【図34】本発明に係るパターン化薄膜形成方法及びマイクロデバイス製造方法が適用される薄膜磁気ヘッド要素の断面図である。
【図35】図34の35ー35線に沿った拡大側面断面図である。
【図36】図34、図35に示した薄膜磁気ヘッド要素に含まれるGMR素子の製造工程における一工程を示す断面図である。
【図37】図36の工程の後の工程を説明する断面図である。
【図38】図37の工程の後の工程を説明する断面図である。
【図39】図38の工程の後の工程を説明する断面図である。
【図40】図39の工程の後の工程を説明する断面図である。
【図41】図40の工程の後の工程を説明する断面図である。
【図42】図41の工程の後の工程を説明する断面図である。
【図43】図42の工程の後の工程を説明する断面図である。
【図44】図43の工程の後の工程を説明する断面図である。
【図45】図44の工程の後の工程である加熱工程における作用を説明する図である。
【図46】図45の加熱工程における作用を説明する図である。
【図47】図46の工程の後の工程を説明する断面図である。
【図48】図47の工程の後の工程を説明する断面図である。
【符号の説明】
101 基層
102 被パターンニング層
103 第1のレジスト層
104 第2のレジスト層
110 マスク
Claims (9)
- 基層上にパターン化薄膜を形成する方法であって、
前記基層上に、レジストマスクを用いてパターン化薄膜を形成し、
次に、前記レジストマスク及び前記パターン化薄膜を覆う有機樹脂層を形成し、
次に、加熱処理を行い、
その後に、前記有機樹脂層及び前記レジストマスクを除去する工程を含み、
前記有機樹脂層は、加熱によって収縮し、熱収縮率の異なる複数の樹脂層を含む、
パターン化薄膜形成方法。 - 請求項1に記載された方法であって、前記複数の樹脂層の少なくとも1層は、水溶性樹脂層であるパターン化薄膜形成方法。
- 請求項2に記載された方法であって、前記水溶性樹脂層は、前記レジストマスク及び前記パターン化薄膜に接するように形成されるパターン化薄膜形成方法。
- 請求項2に記載された方法であって、前記水溶性樹脂層は、前記レジストマスク及び前記パターン化薄膜を覆う他の樹脂層の上に形成されるパターン化薄膜形成方法。
- 請求項1乃至4の何れかに記載された方法であって、
前記レジストマスクは、下層レジスト層と、上層レジスト層とを含んでおり、前記上層レジスト層は、前記下層レジスト層の平面積よりも大きい平面積を有する
パターン化薄膜形成方法。 - 請求項1乃至5の何れかに記載されたパターン化薄膜形成方法であって、リフトオフ法、ドライエッチング法または両者の併用の何れかの工程を含むパターン化薄膜形成方法。
- パターン化薄膜を含むマイクロデバイスの製造方法において、前記パターン化薄膜を、請求項1乃至6の何れかに記載されたパターン化薄膜形成方法によって形成する工程を含むマイクロデバイスの製造方法。
- 請求項7に記載されたマイクロデバイスの製造方法であって、前記マイクロデバイスは薄膜磁気ヘッドであるマイクロデバイスの製造方法。
- 請求項7または8に記載されたマイクロデバイスの製造方法であって、前記パターン化薄膜は磁気抵抗効果素子であるマイクロデバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206134A JP4117775B2 (ja) | 2002-07-15 | 2002-07-15 | パターン化薄膜形成方法およびマイクロデバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206134A JP4117775B2 (ja) | 2002-07-15 | 2002-07-15 | パターン化薄膜形成方法およびマイクロデバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004046007A JP2004046007A (ja) | 2004-02-12 |
JP4117775B2 true JP4117775B2 (ja) | 2008-07-16 |
Family
ID=31711249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002206134A Expired - Fee Related JP4117775B2 (ja) | 2002-07-15 | 2002-07-15 | パターン化薄膜形成方法およびマイクロデバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4117775B2 (ja) |
-
2002
- 2002-07-15 JP JP2002206134A patent/JP4117775B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004046007A (ja) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6635408B2 (en) | Resist pattern forming method, frame plating method and manufacturing method of thin-film magnetic head | |
JP3355175B2 (ja) | フレームめっき方法および薄膜磁気ヘッドの磁極の形成方法 | |
US7555828B2 (en) | Method for manufacturing a read sensor for a magnetoresistive head | |
JP3371101B2 (ja) | レジストパターンおよびその形成方法、薄膜パターン形成方法ならびにマイクロデバイスの製造方法 | |
JP3763505B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
JP4117775B2 (ja) | パターン化薄膜形成方法およびマイクロデバイスの製造方法 | |
JP3883004B2 (ja) | パターン化薄膜形成方法およびマイクロデバイスの製造方法 | |
US9302905B1 (en) | Method for forming a microfabricated structure | |
US6692901B2 (en) | Method for fabricating a resist pattern, a method for patterning a thin film and a method for manufacturing a micro device | |
JP2002116557A (ja) | レジストパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法 | |
US7700482B2 (en) | Patterned material layer, method of forming the same, microdevice, and method of manufacturing the same | |
US6893802B2 (en) | Method of forming patterned thin film and method of fabricating micro device | |
JP4001232B2 (ja) | マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 | |
JP3867017B2 (ja) | パターン形成方法、マイクロデバイスの製造方法、薄膜磁気ヘッドの製造方法、磁気ヘッドスライダの製造方法、磁気ヘッド装置の製造方法、磁気記録再生装置の製造方法 | |
JP2000314963A (ja) | 光学処理溶液、反射防止膜形成方法、パターンメッキ方法及び薄膜磁気ヘッドの製造方法 | |
JP2004103809A (ja) | 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法 | |
US6881534B2 (en) | Method of forming mask, method of forming patterned thin film, and method of fabricating micro device | |
JP3920222B2 (ja) | 磁気抵抗効果型ヘッドの製造方法 | |
JP4074789B2 (ja) | 薄膜パターンの形成方法および磁気抵抗効果素子の形成方法 | |
JP2007019288A (ja) | 薄膜形成方法およびマイクロデバイスの製造方法 | |
JP4061287B2 (ja) | 薄膜パターンの形成方法および磁気抵抗効果素子の形成方法 | |
JP2004004345A (ja) | レジストパターン形成方法、パターン化薄膜形成方法、マイクロデバイスの製造方法、薄膜磁気ヘッドの製造方法、磁気ヘッドスライダの製造方法、磁気ヘッド装置の製造方法、磁気記録再生装置の製造方法 | |
JP2003209040A (ja) | マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 | |
JP2002116532A (ja) | マスクパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法 | |
JP2003215815A (ja) | マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080417 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |