JP2004103809A - 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法 - Google Patents
磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法 Download PDFInfo
- Publication number
- JP2004103809A JP2004103809A JP2002263259A JP2002263259A JP2004103809A JP 2004103809 A JP2004103809 A JP 2004103809A JP 2002263259 A JP2002263259 A JP 2002263259A JP 2002263259 A JP2002263259 A JP 2002263259A JP 2004103809 A JP2004103809 A JP 2004103809A
- Authority
- JP
- Japan
- Prior art keywords
- film
- magnetoresistive
- magnetic
- layer
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Magnetic Heads (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】センス電流漏洩を確実に防止できるとともに、狭トラック化にも容易に対応できる磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気記録再生装置を提供する。
【解決手段】ＧＭＲ膜３０は、フリ−層３０１を含み、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部９６、９７を有する。電極膜２５、２６のそれぞれは、ＧＭＲ膜３０の両面に隣接する。磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に、間隔ΔＷ１１、ΔＷ１２を隔てて配置されフリ−層３０１の磁区を制御する。絶縁層２３、２４は、磁区制御膜２１、２２と、電極膜２５、２６及びＧＭＲ膜３０との間を埋めている。磁区制御膜２１、２２とＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋め、更に、ステップ部９６、９７を埋めるように形成されている。
【選択図】 図１
【解決手段】ＧＭＲ膜３０は、フリ−層３０１を含み、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部９６、９７を有する。電極膜２５、２６のそれぞれは、ＧＭＲ膜３０の両面に隣接する。磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に、間隔ΔＷ１１、ΔＷ１２を隔てて配置されフリ−層３０１の磁区を制御する。絶縁層２３、２４は、磁区制御膜２１、２２と、電極膜２５、２６及びＧＭＲ膜３０との間を埋めている。磁区制御膜２１、２２とＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋め、更に、ステップ部９６、９７を埋めるように形成されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法に関する。
【０００２】
【従来の技術】
時代とともに急速に進展するハ−ドディスク（ＨＤＤ）の高密度記録化に伴い、薄膜磁気ヘッドの性能向上も、それに追従すべく、絶え間ない研究開発の努力がなされてきた。薄膜磁気ヘッドとしては、磁気抵抗効果素子（以下ＭＲ素子と称する）を用いた読み取り素子と、誘導型電磁変換素子を有する記録ヘッドとを内蔵する複合型薄膜磁気ヘッドが、一般に用いられる。
【０００３】
読み取り素子として用いられるＭＲ素子は、スピンバルブ膜（以下ＳＶ膜と称する）及び強磁性トンネル接合素子（以下ＴＭＲ膜と称する）などの巨大磁気抵抗効果（以下ＧＭＲと称する）素子を用いたものが現在の主流である。ＳＶ膜を用いたものとしては、膜面に平行な方向にセンス電流を流す方式のほか、膜面に垂直な方向にセンス電流を流すＣＰＰ−ＧＭＲ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ ａ Ｐｌａｎｅ ｏｆ ａ Ｇｉａｎｔ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）も知られている。
【０００４】
この種のＧＭＲ素子は、磁化方向が固定されたピンド層と、非磁性層と、外部磁界に応答するフリ−層とを有し、フリー層の磁化方向が外部磁界に応答して回転したとき、ピンド層の固定された磁化方向に対するフリ−層の磁化方向の回転角度に応じて、非磁性層を通るセンス電流に対する抵抗値が、大きく変化する特性を利用している。
【０００５】
このような動作特性を有するＧＭＲ素子では、フリ−層のバルクハウゼンノイズを抑制しなければならない。その手段として、磁区制御膜を備え、ＧＭＲ素子のフリ−層にバイアス磁界を印加する方法が採られる。バイアス磁界を印加する磁区制御膜としては、永久磁石が一般に用いられる。
【０００６】
さらに、ＣＰＰタイプのＳＶ膜や、ＴＭＲ膜では、センス電流を膜面と垂直に流す関係上、膜の上面及び下面にリ−ド電極を隣接させる必要がある。そのような構造の例は、例えば、特開２００２−７４６２６号公報に記載されている。この公知文献では、下部電極の一面上にフリ−層、バリア層、固定層及び反強磁性層を積層して能動領域を形成し、能動領域の下面及び上面に、下部電極及び上部電極をそれぞれ隣接させてある。能動領域の両側には磁区制御膜となる硬磁性層を隣接させてある。硬磁性層は、下部電極及び上部電極とは、絶縁層を介して隣接する。
【０００７】
この構造の問題点の１つは、能動領域の両側に磁区制御膜となる硬磁性層が隣接しているため、本来、能動領域のみを通って流れるべきセンス電流が、硬磁性層に漏洩してしまい、このため、効率が低下してしまうことである。
【０００８】
もう１つの問題点は、読み取りトラック幅が、能動領域の幅によって定まってしまうため、能動領域の全体の幅を狭くする以外に、狭トラック化の要求に応える手段をもたないことである。
【０００９】
別の公知文献として、特開２００２−１１７５１０号公報、米国特許第６、３５３、３１８号明細書を挙げることができる。この公知文献は、硬磁性層と、下部電極、上部電極及び能動領域との間に、絶縁層を設けた構造を開示している。この構造によれば、硬磁性層へのセンス電流の漏洩は防止できる。
【００１０】
しかし、読み取りトラック幅が、能動領域の幅によって定まる構造であり、能動領域の全体の幅を狭くする以外に、狭トラック化の要求に応える手段をもたない点で、先に例示した公知技術と軌を一にする。
【００１１】
【特許文献１】
特開２００２−７４６２６号公報（図１〜図６）
【特許文献２】
特開２００１−６１２７号公報（６頁、９欄〜１０欄、図１）
【特許文献３】
特開２００２−１１７５１０号公報（４頁６欄、図３）
【特許文献４】
米国特許第６、３５３、３１８号明細書（ＦＩＧｓ．７，８）
【発明が解決しようとする課題】
本発明の課題は、センス電流漏洩を確実に防止できるとともに、狭トラック化にも容易に対応できる磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気記録再生装置を提供することである。
【００１２】
本発明のもう１つの課題は、上述した磁気抵抗効果素子もしくは薄膜磁気ヘッドを製造するのに適した製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上述した課題を解決するため、本発明は、２つの態様に係る磁気抵抗効果素子を開示する。
【００１４】
第１の態様に係る磁気抵抗効果素子は、磁気抵抗効果膜と、一対の電極膜と、磁区制御膜と、絶縁層とを含む。
【００１５】
前記磁気抵抗効果膜は、少なくとも１つのフリ−層を含み、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部を有する。
【００１６】
前記一対の電極膜のそれぞれは、前記磁気抵抗効果膜の前記膜厚方向の両面に隣接し、前記ステップ部を有する一面側では、前記ステップ部間の面で、前記磁気抵抗効果膜に隣接している。
【００１７】
前記磁区制御膜は、前記磁気抵抗効果膜の幅方向の両側部に配置され、前記フリ−層の磁区を制御する。前記絶縁層は、前記磁区制御膜と、前記電極膜及び前記磁気抵抗効果膜との間を埋めている。
【００１８】
上述したように、第１の態様に係る磁気抵抗効果素子は、磁気抵抗効果膜と、一対の電極膜とを含んでおり、一対の電極膜のそれぞれは、磁気抵抗効果膜の両面に隣接している。したがって、磁気抵抗効果膜の膜面に対して垂直方向にセンス電流を流す磁気抵抗効果素子を得ることができる。そのような磁気抵抗効果素子の例は、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜である。
【００１９】
ＣＰＰタイプのＳＶ膜またはＴＭＲ膜は、少なくとも１つのフリ−層を含んでおり、フリ−層に発生することのあるバルクハウゼンノイズを抑制しなければならない。第１の態様に係る磁気抵抗効果素子は、磁区制御膜を含んでおり、磁区制御膜は、磁気抵抗効果膜の幅方向の両側部に配置され、フリ−層の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００２０】
絶縁層は、磁区制御膜と、電極膜及び磁気抵抗効果膜との間を埋めている。この構造によれば、電極膜及び磁気抵抗効果膜から磁区制御膜へのセンス電流の漏洩を、絶縁層によって確実に防止することができる。
【００２１】
磁気抵抗効果膜は、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部を有しており、電極膜は、ステップ部間の面で、磁気抵抗効果膜に隣接する。この構造によれば、センス電流が、主に、ステップ部間の縮小された幅に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層が、ステップ部に入り、ステップ部に厚い絶縁層が形成されるので、磁区制御膜と電極膜との間の電気絶縁性が更に向上する。
【００２２】
第２の態様に係る磁気抵抗効果素子は、磁気抵抗効果膜と、一対の電極膜と、磁区制御膜と、絶縁層とを含む。前記磁気抵抗効果膜は、少なくとも１つのフリ−層を含む。
【００２３】
前記一対の電極膜のそれぞれは、前記磁気抵抗効果膜の前記膜厚方向の両面に隣接する。前記一対の電極膜の少なくとも一方は、前記磁気抵抗効果膜と隣接する部分に、幅方向の両端で落ち込むステップ部を有する。
【００２４】
前記磁区制御膜は、前記磁気抵抗効果膜の幅方向の両側部に配置され、前記フリ−層の磁区を制御する。
【００２５】
前記絶縁層は、前記磁区制御膜と、前記一対の電極膜の少なくとも一方及び前記磁気抵抗効果膜との間を埋めている。
【００２６】
上述したように、第２の態様に係る磁気抵抗効果素子は、磁気抵抗効果膜と、一対の電極膜とを含んでおり、一対の電極膜のそれぞれは、磁気抵抗効果膜の両面に隣接している。したがって、磁気抵抗効果膜の膜面に対して垂直方向にセンス電流を流す磁気抵抗効果素子を得ることができる。そのような磁気抵抗効果素子の例は、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜である。
【００２７】
ＣＰＰタイプのＳＶ膜またはＴＭＲ膜は、少なくとも１つのフリ−層を含んでおり、フリ−層に発生することのあるバルクハウゼンノイズを抑制しなければならない。第２の態様に係る磁気抵抗効果素子は、磁区制御膜を含んでおり、磁区制御膜は、磁気抵抗効果膜の幅方向の両側部に配置され、フリ−層の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００２８】
絶縁層は、磁区制御膜と、一対の電極膜の少なくとも一方及び磁気抵抗効果膜との間を埋めている。この構造によれば、一対の電極膜の少なくとも一方及び磁気抵抗効果膜から磁区制御膜へのセンス電流の漏洩を、絶縁層によって確実に防止することができる。
【００２９】
一対の電極膜の少なくとも一方は、磁気抵抗効果膜と隣接する部分に、幅方向の両端で落ち込むステップ部を有する。このようなステップ部があると、絶縁層が、ステップ部に入り、ステップ部に厚い絶縁層が形成されるので、磁区制御膜と、一対の電極膜の少なくとも一方との間の電気絶縁性が更に向上する。
【００３０】
更に、ステップ部の設計によって、一対の電極膜の一方と、磁気抵抗効果膜との間の接触面積を自由に調整することができる。例えば、ステップ部を、一対の電極膜の一方と、磁気抵抗効果膜との間に、磁気抵抗効果膜の最大幅よりも狭幅の接触幅を生じさせるように設計した場合には、センス電流が、主に、ステップ部間の縮小された幅に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。
【００３１】
本発明は、更に、上記磁気抵抗効果素子を読み取り素子として用いた薄膜磁気ヘッド、この薄膜磁気ヘッドとヘッド支持装置とを組み合わせた磁気ヘッド装置、及び、磁気ヘッド装置と磁気ディスクとを組み合わせた磁気記録再生装置をも開示する。これらの場合も、上述した磁気抵抗効果素子の有する作用効果をそのまま発揮し得る。
【００３２】
更に加えて、本発明は、磁気抵抗効果素子または薄膜磁気ヘッドの製造に適した製造方法も開示する。
【００３３】
【発明の実施の形態】
１．磁気抵抗効果素子
図１は第１の態様に係る磁気抵抗効果素子の一実施例を示す断面図である。図示実施例の磁気抵抗効果素子はＧＭＲ素子であり、ＧＭＲ膜３０と、電極膜２５、２６と、磁区制御膜２１、２２と、絶縁層２３、２４とを含む。
【００３４】
ＧＭＲ膜３０は、フリ−層３０１を含み、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部９６、９７を有する。図示実施例の磁気抵抗効果素子は、フリ−層３０１に隣接する非磁性層３０２を有し、非磁性層３０２の上に、ピンド層３０３が隣接している。ピンド層３０３の上には反強磁性層３０４が設けられている。ピンド層３０３は、反強磁性層３０４との交換結合により、磁化方向が固定される。
【００３５】
反強磁性層３０４は、幅方向の両端で、ピンド層３０３の幅Ｗ１よりも、寸法差ΔＷ２１、ΔＷ２２だけ狭い幅Ｗ２を有しており、寸法差ΔＷ２１、ΔＷ２２によって、ステップ部９６、９７を生じさせてある。フリ−層３０１、非磁性層３０２、ピンド層３０３及び反強磁性層３０４の膜構造及び組成材料等については、既に知られている技術を、任意に適用できる。
【００３６】
非磁性層３０２は、ＳＶ膜の場合はＣｕ等を主成分とする導電性材料層で構成され、ＴＭＲ膜の場合は、酸化アルミニウム層等の絶縁性材料層で構成される。
【００３７】
電極膜２５、２６のそれぞれは、ＧＭＲ膜３０の両面に隣接する。実施例では、上部電極膜２６が、ステップ部９６−９７間の面で反強磁性層３０４に隣接し、下部電極膜２５がフリ−層３０１に隣接している。
【００３８】
磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に、間隔ΔＷ１１、ΔＷ１２を隔てて配置されている。磁区制御膜２１、２２は、フリ−層３０１の磁区を制御する。
【００３９】
絶縁層２３、２４は、磁区制御膜２１、２２と、電極膜２５、２６及びＧＭＲ膜３０との間を埋めている。具体的には、絶縁層２３、２４は、磁区制御膜２１、２２と電極膜２５、２６との間では、層状に配置され、磁区制御膜２１、２２とＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋め、更に、ステップ部９６、９７を埋めるように形成されている。
【００４０】
上述したように、本発明に係る磁気抵抗効果素子は、ＧＭＲ膜３０と、電極膜２５、２６とを含んでおり、電極膜２５、２６のそれぞれは、ＧＭＲ膜３０の両面に隣接している。したがって、ＧＭＲ膜３０の膜面に対して垂直方向にセンス電流を流す磁気抵抗効果素子を得ることができる。そのような磁気抵抗効果素子の例は、既に述べたように、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜である。
【００４１】
ＣＰＰタイプのＳＶ膜またはＴＭＲ膜は、少なくとも１つのフリ−層３０１を含んでおり、フリ−層３０１に発生することのあるバルクハウゼンノイズを抑制しなければならない。図示実施例の磁気抵抗効果素子は、磁区制御膜２１、２２を含んでおり、磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に配置され、フリ−層３０１の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００４２】
絶縁層２３、２４は、磁区制御膜２１、２２と、電極膜２５、２６との間に層状に介在し、ＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋めている。この構造によれば、電極膜２５、２６及びＧＭＲ膜３０から磁区制御膜２１、２２へのセンス電流の漏洩を、絶縁層２３、２４によって、確実に防止することができる。
【００４３】
ＧＭＲ膜３０は、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部９６、９７を有しており、電極膜２５、２６はステップ部９６−９７間の面で、ＧＭＲ膜３０に隣接している。この構造によれば、センス電流が、主に、ステップ部９６−９７間の縮小された幅Ｗ２に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層２３、２４が、ステップ部９６、９７に入るので、磁区制御膜２１、２２と上部電極膜２６との間の電気絶縁性が更に向上する。
【００４４】
図２は第１の態様に係る磁気抵抗効果素子の別の実施例を示す断面図である。図において、図１に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、ステップ部９６、９７は、反強磁性層３０４の幅方向の両端部に、反強磁性層３０４の表面からその膜厚内の段差をもって落ち込んでいる。この実施例の場合も図１に示したと同様の作用効果を奏する。
【００４５】
図３は第１の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図において、図１に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、ステップ部９６、９７は、反強磁性層３０４の表面から、ピンド層３０３に達し、その膜厚内で止まるような段差をもって落ち込む。この実施例の場合も図１に示したと同様の作用効果を奏する。
【００４６】
図４は第１の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図において、図１に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、ステップ部９６、９７は、反強磁性層３０４及びピンド層３０３の幅方向の両端を切り欠き、非磁性層３０２に達する段差をもって落ち込む。この実施例の場合も図１に示したと同様の作用効果を奏する。
【００４７】
図５は第１の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。この実施例では、フリ−層３０１の両端にステップ部９６、９７を設けてある。電極膜２５はステップ部９６−９７間の面で、フリ−層３０１に隣接している。この構造によれば、センス電流が、主に、ステップ部９６−９７間の縮小された幅Ｗ２に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層２３、２４が、ステップ部９６、９７に入るので、磁区制御膜２１、２２と電極膜２５との間の電気絶縁性が更に向上する。
【００４８】
図６は第１の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図において、図１に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、反強磁性層３０４の両端にステップ部９６、９７を設けるとともに、フリ−層３０１の両端にもステップ部９８、９９を設けてある。上部電極膜２６はステップ部９６−９７間の面で、反強磁性層３０４に隣接し、下部電極膜２５はステップ部９８−９９間の面で、フリ−層３０１に隣接している。この構造によれば、センス電流が、主に、ステップ部９６−９７、及び、９８−９９間の縮小された幅Ｗ２に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層２３、２４が、ステップ部９６〜９９に入るので、磁区制御膜２１、２２と電極膜２５、２６との間の電気絶縁性が更に向上する。
【００４９】
図７は第１の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。この実施例では、フリ−層３０１の両端にステップ部９６、９７を設けてある。電極膜２５はステップ部９６−９７間の面で、フリ−層３０１に隣接している。この構造は、図５の実施例と同じであリ、図５の実施例と同様に、センス電流が、主に、ステップ部９６−９７間の縮小された幅Ｗ２に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層２３、２４が、ステップ部９６、９７に入るので、磁区制御膜２１、２２と電極膜２５との間の電気絶縁性が更に向上する。図５の実施低例と異なる点は、磁区制御膜２１，２２が、電極膜２６に隣接していることである。
【００５０】
次に第２の態様に係る磁気抵抗効果素子について、図８〜図１９を参照して説明する。図において、先に示した図面に現れた構成部分と同一の構成部分については同一の参照符号を付し、重複説明は、これを省略することがある。
【００５１】
まず、図８は第２の態様に係る磁気抵抗効果素子の一実施例を示す断面図である。図示実施例の磁気抵抗効果素子は、ＧＭＲ膜３０と、一対の電極膜２５，２６と、磁区制御膜２１，２２と、絶縁層２３，２４、２０２とを含む。ＧＭＲ膜３０は、フリ−層３０１、非磁性層３０２、ピンド層３０３及び反強磁性層３０４を含む。非磁性層３０２はＳＶ膜の場合、導電性非磁性層となり、ＴＭＲ膜の場合、絶縁性非磁性層となることは前述したとおりである。
【００５２】
電極膜２５，２６のそれぞれは、ＧＭＲ膜３０の膜厚方向の両面に隣接する。電極膜２５，２６のうち、電極膜２５は、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。ステップ部２５１，２５２は、この実施例では、電極２５の幅方向両端が、ＧＭＲ膜３０の幅方向両端と同一位置となるよう形成されている。
【００５３】
磁区制御膜２１，２２は、ＧＭＲ膜３０の幅方向の両側部に配置され、フリ−層３０１の磁区を制御する。
【００５４】
絶縁層２３，２４，２０２は、磁区制御膜２１，２２と、電極膜２５，２６及びＧＭＲ膜３０との間を埋めている。より詳しくは、絶縁膜２０２は、その表面が、電極膜２５の表面位置とほぼ同じ高さ位置を保ち、同一の平面を構成するように、ステップ部２５１，２５２を埋めている。絶縁層２３、２４は、磁区制御膜２１、２２と、電極膜２６及び絶縁膜２０２との間に層状に介在し、ＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋めている。
【００５５】
上述したように、第２の態様に係る磁気抵抗効果素子は、ＧＭＲ膜３０と、電極膜２５，２６とを含んでおり、電極膜２５，２６のそれぞれは、ＧＭＲ膜３０の両面に隣接している。したがって、ＧＭＲ膜３０の膜面に対して垂直方向にセンス電流を流す磁気抵抗効果素子を得ることができる。そのような磁気抵抗効果素子の例は、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜であることは前述したとおりである。
【００５６】
第２の態様に係る磁気抵抗効果素子も、磁区制御膜２１，２２を含んでおり、磁区制御膜２１，２２は、ＧＭＲ膜３０の幅方向の両側部に配置され、フリ−層３０１の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００５７】
絶縁層２３，２４，２０２は、磁区制御膜２１，２２と、電極膜２５，２６及びＧＭＲ膜３０との間を埋めている。この構造によれば、電極膜２５，２６及びＧＭＲ膜３０から磁区制御膜２１，２２へのセンス電流の漏洩を、絶縁層２３，２４，２０２によって確実に防止することができる。
【００５８】
電極膜２５，２６のうち、電極膜２５は、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。このようなステップ部２５１，２５２があると、絶縁層２０２が、ステップ部２５１，２５２に入り、ステップ部２５１，２５２に厚い絶縁層２５１，２５２が形成されるので、磁区制御膜２１，２２と、電極膜２５との間の電気絶縁性が更に向上する。
【００５９】
更に、ステップ部２５１，２５２の設計によって、電極膜２５と、ＧＭＲ膜３０との間の接触面積を自由に調整することができる。例えば、後で説明するように、ステップ部２５１，２５２を、電極膜２５と、ＧＭＲ膜３０との間に、ＧＭＲ膜３０の最大幅よりも狭幅の接触幅を生じさせるように設計した場合には、センス電流が、主に、ステップ部２５１−２５２間の縮小された幅に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。
【００６０】
図８の実施例では、電極２５，２６のうち、電極２５にのみ、ステップ部２５１，２５２を設けた例を示したが、電極２５，２６の何れか一方、または、両者にステップ部２５１，２５２を設けてもよい。
【００６１】
図９は第２の態様に係る磁気抵抗効果素子の別の実施例を示す断面図である。図において、図８に表れた構成部分と同一の構成部分については、同一の参照符号を付し、重複説明は省略する。図示実施例では、電極膜２５，２６のうち、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する他、反強磁性層３０４が、幅方向の両端で、ピンド層３０３の幅Ｗ１よりも、寸法差ΔＷ２１、ΔＷ２２だけ狭い幅Ｗ２を有しており、寸法差ΔＷ２１、ΔＷ２２によって、ステップ部９６、９７を生じさせてある。この実施例は、図１に示した第１の態様と、図８に示した第２の態様との組み合わせと観念することができる。従って、図１及び図８の実施例で説明した作用効果を、併せ得ることができる。
【００６２】
図１０は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、電極膜２５，２６のうち、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。ステップ部２５１，２５２は、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ３１、ΔＷ３２だけ狭い接触幅Ｗ３を生じさせるように付されている。このような構造であると、電極２５の側では、センス電流が、主に、ステップ部２５１−２５２間の縮小された電極幅に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。
【００６３】
図１１は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する点では、図１０の実施例と同様であるが、図１０の実施例と異なって、反強磁性層３０４は、幅方向の両端で、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ２１、ΔＷ２２だけ狭い幅Ｗ２を有しており、寸法差ΔＷ２１、ΔＷ２２によって、ステップ部９６、９７を生じさせてある。従って、電極膜２６の側でも、センス電流が、主に、ステップ部９６−９７間の縮小された幅に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。
【００６４】
図１１の実施例は、図１に示した第１の態様と、図１０に示した第２の態様との組み合わせと観念することができる。従って、図１および図１０の実施例で説明した作用効果を、併せて得ることができる。
【００６５】
図１２は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、フリ−層３０１は、ステップ部２５１，２５２によって画定される電極膜２５と同幅であり、幅方向の両端で、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ３１、ΔＷ３２だけ狭い幅Ｗ３を有している。このような構造であると、センス電流が、更に、中央領域に集中するように流れることになるので、読み取りトラック幅を狭小化できる。
【００６６】
図１２の実施例は、図５に示した第１の態様と、図１０に示した第２の態様との組み合わせと観念することもできる。従って、図５および図１０の実施例で説明した作用効果を、併せて得ることができる。
【００６７】
図１３は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、フリ−層３０１は、ステップ部２５１，２５２によって画定される電極膜２５と同幅であり、幅方向の両端で、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ３１、ΔＷ３２だけ狭い幅Ｗ３を有しているのに加えて、反強磁性層３０４は、幅方向の両端で、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ２１、ΔＷ２２だけ狭い幅Ｗ２を有しており、寸法差ΔＷ２１、ΔＷ２２によって、ステップ部９６、９７を生じさせてある。
【００６８】
図１３の実施例は、図１に示した第１の態様と、図１２に示した第２の態様との組み合わせと観念することができる。従って、図１および図１２の実施例で説明した作用効果を、併せて得ることができる。
【００６９】
図１４は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、磁区制御膜２１，２２が、電極膜２６に隣接している。
【００７０】
また、電極膜２５，２６のうち、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。ステップ部２５１，２５２は、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ３１、ΔＷ３２だけ狭い接触幅Ｗ３を生じさせるように付されている。
【００７１】
図１４の実施例は、図７に示した第１の態様と、図１０に示した第２の態様との組み合わせと観念することができる。従って、図７および図１０の実施例で説明した作用効果を、併せて得ることができる。
【００７２】
図１５は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、磁区制御膜２１，２２が、電極膜２６に隣接している。
【００７３】
また、電極膜２５，２６のうち、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。ステップ部２５１，２５２は、電極２５の幅方向両端が、ＧＭＲ膜３０の幅方向両端と同一位置となるよう形成されている。
【００７４】
図１５の実施例は、図７に示した第１の態様と、図８に示した第２の態様との組み合わせと観念することができる。従って、図７および図８の実施例で説明した作用効果を、併せて得ることができる。
【００７５】
図１６は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、磁区制御膜２１，２２が、電極膜２６に隣接している。
【００７６】
また、電極膜２５，２６のうち、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。フリ−層３０１は、ステップ部２５１，２５２によって画定される電極膜２５と同幅であり、幅方向の両端で、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ３１、ΔＷ３２だけ狭い幅Ｗ３を有している。
【００７７】
絶縁膜２０２は、フリ−層３０１と非磁性層３０２との境界と、同一の平面を構成するように、ステップ部２５１，２５２を埋めている。
【００７８】
図１６の実施例は、図７に示した第１の態様と、図１２に示した第２の態様との組み合わせと観念することができる。従って、図７および図１２の実施例で説明した作用効果を、併せて得ることができる。
【００７９】
２．薄膜磁気ヘッド
図１７は本発明に係る薄膜磁気ヘッドの斜視図、図１８は図１７に示した薄膜磁気ヘッドの電磁変換素子部分の拡大断面図、図１９は図１８の１９−１９線に沿った断面図、図２０は図１９の拡大図である。何れの図面においても、寸法、プロポ−ション等は、図示の都合上、誇張されまたは省略されている。図示された薄膜磁気ヘッドは、スライダ基体５と、電磁変換素子３、４とを含む。スライダ基体５は、媒体対向面に浮上特性制御用の幾何学的形状を有している。そのような幾何学的形状の代表例として、実施例では、レ−ル５１、５２を示してある。レ−ル５１、５２の表面は、空気ベアリング面（以下ＡＢＳと称する）５３、５４となる。レ−ル５１、５２の形状は、図示の単純な直線状輪郭の他、複雑な輪郭や、負圧を発生される輪郭など多種、多様であり、本発明には何れも適用できる。スライダ基体５は、例えば、アルティック（Ａｌ２Ｏ３−ＴｉＣ）等のセラミック材料からなる。
【００８０】
図１８〜図２０を参照すると、スライダ基体１の端面には絶縁層５０１が設けられている。絶縁層５０１は、例えば、アルミナ（Ａｌ２Ｏ３）、ＳｉＯ２等の絶縁材料からなり、１〜５μｍの厚みである。
【００８１】
電磁変換素子３、４は、再生素子を構成する磁気抵抗効果素子３と、記録素子４とを含む。再生素子を構成する磁気抵抗効果素子３は、ＳＶ膜またはＴＭＲ膜を含んでいる。ＳＶ膜の場合は、膜面に垂直に電流を流すＣＰＰ−ＧＭＲが用いられる。ＴＭＲ膜は、本来、膜面に垂直にセンス電流を流すものである。
【００８２】
記録素子４は、例えば、誘導型磁気変換素子あり、書き込み用磁極端がＡＢＳ５３、５４に面している。記録素子４は、再生素子を構成する磁気抵抗効果素子３と近接して配置され、保護膜４９によって覆われている。
【００８３】
記録素子４は、下部磁極層４１と、上部磁極層４５と、記録ギャップ層４２と、薄膜コイル４３、４７とを含む。下部磁極層４１は上部シ−ルド層４１として兼用されている。
【００８４】
下部磁極層４１は、上部シ−ルドギャップ層４６の上に形成され、上部磁極層４５と磁気的に連結されている。記録ギャップ層４２は下部磁極層４１の磁極部分と、上部磁極層４５の磁極部分との間に設けられている。薄膜コイル４３、４７は下部磁極層４１及び上部磁極層４５の間のインナーギャップ間の絶縁層４８内に、絶縁された状態で配設されている。
【００８５】
再生素子を構成する磁気抵抗効果素子３は、ＧＭＲ膜３０と、電極膜２５、２６と、下部シ−ルド層２８と、下部シールドギャップ層２０１と、上部シ−ルドギャップ層４６とを含む。図示実施例の磁気抵抗効果素子３は、更に、磁区制御膜２１、２２と、絶縁層（２３１、２３２）、（２４１、２４２）とを含む。
【００８６】
下部シ−ルド層２８は、パーマロイ（ＮｉＦｅ）等の磁性材料よりなり、絶縁層５０１の上に、スパッタリング法またはめっき法等によって、例えば約３μｍの厚みとなるように形成されている。
【００８７】
下部シールドギャップ層２０１は、下部シ−ルド層２８の上に備えられている。下部シールドギャップ層２０１は、アルミナ等の絶縁材料よりなり、スパッタ等によって、例えば１０〜２００ｎｍの厚みに形成されている。
【００８８】
下部電極膜２５は、例えば、数十ｎｍの厚みをもって、下部シールドギャップ層２０１の上に形成されている。下部電極膜２５は、ＧＭＲ膜３０と隣接すべき部分が、突出しており、その突出部分の両側に生じる凹部は絶縁層２０２によって埋められている。絶縁層２０２の表面は下部電極膜２５の表面と同一平面を構成している。絶縁層２０２は、アルミナ（Ａｌ２Ｏ３）、ＳｉＯ２等の絶縁材料からなる。
【００８９】
図２０を参照すると、ＧＭＲ膜３０は、フリ−層３０１を含み、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部９６、９７を有する。図示実施例の磁気抵抗効果素子は、フリ−層３０１に隣接する非磁性層３０２を有し、非磁性層３０２の上に、ピンド層３０３が隣接している。ピンド層３０３の上には反強磁性層３０４が設けられている。ピンド層３０３は、反強磁性層３０４との交換結合により、磁化方向が固定される。
【００９０】
反強磁性層３０４は、幅方向の両端で、ピンド層３０３の幅Ｗ１よりも狭い幅Ｗ２を有しており、寸法差によって、間隔ΔＷ２１、ΔＷ２２のステップ部９６、９７を生じさせてある。フリ−層３０１、非磁性層３０２、ピンド層３０３及び反強磁性層３０４の膜構造及び組成材料等については、既に知られている技術を、任意に適用できる。一例をあげると、フリ−層３０１及びピンド層３０３は、例えば、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＦｅ等で構成され、反強磁性層３０４はＦｅＭｎ、ＭｎＩｒ、ＮｉＭｎ、ＣｒＭｎＰｔなどによって構成される。
【００９１】
非磁性層３０２は、ＳＶ膜の場合はＣｕ等を主成分とする導電性材料層で構成され、ＴＭＲ膜の場合は、酸化アルミニウム層などの絶縁性材料層で構成される。
【００９２】
上部電極膜２６は、ステップ部９６−９７間の面で反強磁性層３０４に隣接し、下部電極膜２５がフリ−層３０１に隣接している。
【００９３】
磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に、絶縁層（２３１、２３２）、（２４１、２４２）による間隔を隔てて配置されている。磁区制御膜２１、２２は、フリ−層３０１の磁区を制御する。
【００９４】
絶縁層（２３１、２３２）、（２４１、２４２）は、磁区制御膜２１、２２と、電極膜２５、２６及びＧＭＲ膜３０との間を埋めている。具体的には、絶縁層（２３１、２３２）、（２４１、２４２）は、磁区制御膜２１、２２と電極膜２５、２６との間では、層状に配置され、磁区制御膜２１、２２とＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋め、更に、ステップ部９６、９７を埋めるように形成されている。
【００９５】
上部電極膜２６は上部シ−ルドギャップ層４６によって覆われている。上部シ−ルドギャップ層４６は、アルミナ等の絶縁材料からなり、スパッタ等によって、例えば１０〜２００ｎｍの厚み（最小厚み）に形成されている。
【００９６】
上部シ−ルド層４１は、パーマロイ（ＮｉＦｅ）等の磁性材料よりなり、上部シ−ルドギャップ層４６の上に、スパッタリング法またはめっき法等によって、例えば約３μｍの厚みとなるように形成されている。実施例では、上部シ−ルド層４１は、記録素子４の下部磁性層として兼用されている。
【００９７】
上述した薄膜磁気ヘッドにおいて、ＧＭＲ膜３０と、電極膜２５、２６とを含んでおり、電極膜２５、２６のそれぞれは、ＧＭＲ膜３０の両面に隣接している。したがって、ＧＭＲ膜３０の膜面に対して垂直方向にセンス電流を流す磁気抵抗効果素子３を得ることができる。そのような磁気抵抗効果素子３の例は、既に述べたように、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜である。
【００９８】
ＣＰＰタイプのＳＶ膜またはＴＭＲ膜は、少なくとも１つのフリ−層３０１を含んでおり、フリ−層３０１に発生することのあるバルクハウゼンノイズを抑制しなければならない。図示実施例の磁気抵抗効果素子は、磁区制御膜２１、２２を含んでおり、磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に配置され、フリ−層３０１の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００９９】
絶縁層（２３１、２３２）、（２４１、２４２）は、磁区制御膜２１、２２と、電極膜２５、２６との間に層状に介在し、ＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋めている。この構造によれば、電極膜２５、２６及びＧＭＲ膜３０から磁区制御膜２１、２２へのセンス電流の漏洩を、絶縁層（２３１、２３２）、（２４１、２４２）によって、確実に防止することができる。
【０１００】
ＧＭＲ膜３０は、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部９６、９７を有しており、電極膜２５、２６はステップ部９６−９７間の面で、ＧＭＲ膜３０に隣接している。この構造によれば、センス電流が、主に、ステップ部９６−９７間の縮小された幅Ｗ２に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層（２３１、２３２）、（２４１、２４２）が、ステップ部９６、９７に入るので、磁区制御膜２１、２２と上部電極膜２６との間の電気絶縁性が更に向上する。
【０１０１】
上記実施例の薄膜磁気ヘッドは、図１〜図１６に示した膜構造のうち、図１１に示したものを適用したものであるが、図１〜図１０、図１２〜図１６に示した膜構造も同様に適用できる。
【０１０２】
３．磁気ヘッド装置
図２１は本発明に係る磁気ヘッド装置の正面図、図２２は図２１に示した磁気ヘッド装置の底面図である。図示された磁気ヘッド装置は、図１７〜図２０に示した薄膜磁気ヘッド４０と、ヘッド支持装置５とを含む。ヘッド支持装置５は、金属薄板でなる支持体５１の長手方向の一端にある自由端に、同じく金属薄板でなる可撓体５２を取付け、この可撓体５２の下面に薄膜磁気ヘッド４０を取付けた構造となっている。
【０１０３】
具体的には、可撓体５２は、支持体５１の長手方向軸線と略平行して伸びる２つの外側枠部５２１、５２２と、支持体５１から離れた端において外側枠部５２１、５２２を連結する横枠５２３と、横枠５２３の略中央部から外側枠部５２１、５２２に略平行するように延びていて先端を自由端とした舌状片５２４とを有する。横枠５２３のある方向とは反対側の一端は、支持体５１の自由端付近に溶接等の手段によって取付けられている。
【０１０４】
支持体５１の下面には、例えば半球状の荷重用突起５２５が設けられている。この荷重用突起５２５により、支持体５１の自由端から舌状片５２４へ荷重力が伝えられる。
【０１０５】
薄膜磁気ヘッド４０は、舌状片５２４の下面に接着等の手段によって取付けられている。薄膜磁気ヘッド４０は、ピッチ動作及びロール動作が許容されるように支持されている。
【０１０６】
本発明に適用可能なヘッド支持装置５は、上記実施例に限定するものではなく、これまで提案され、またはこれから提案されることのあるヘッド支持装置を、広く適用できる。例えば、支持体５１と舌状片５２４とを、タブテープ（ＴＡＢ）等のフレキシブルな高分子系配線板を用いて一体化したもの等を用いることもできる。また、従来より周知のジンバル構造を持つものを自由に用いることができる。
【０１０７】
４．磁気記録再生装置
図２３は図２１、図２２に示した磁気ヘッド装置を用いた磁気記録再生装置の平面図である。図示された磁気記録再生装置は、図２１、図２２に示した磁気ヘッド装置６と、位置決め装置８と、磁気ディスク７とを含む。位置決め装置８は、ロータリ・アクチュエータ方式であり、ヘッド支持装置５の他端側を支持している。
【０１０８】
本実施例において、磁気ディスク７は磁気ヘッド装置６と協働して磁気記録再生を行う。磁気ディスク７は、図示しない回転駆動機構により、矢印Ｆ１の方向に高速で回転駆動される。
【０１０９】
薄膜磁気ヘッド４０は、ヘッド支持装置５及び位置決め装置８により、矢印Ｂ１またはＢ２の方向に駆動され、所定のトラック上で、磁気ディスク７への書き込み及び読み出しを行う。
【０１１０】
５．薄膜磁気ヘッドの製造方法
次に、本発明に係る薄膜磁気ヘッドの製造方法の第１態様について、図２４〜図３６を参照して説明する。この製造方法は磁気抵抗効果素子の製造にも適用できる。
【０１１１】
まず、図２４に示すように、スライダ基体５の上に、絶縁層５０１を形成し、更に絶縁層５０１の上に下部電極膜２５を形成する。下部電極層を構成する導電層２５を、下部シールド層から独立して設ける場合は、図１８、図１９に例示したように、絶縁層５０１、下部シ−ルド層２８及び下部シールドギャップ層２０１を形成し、更に下部シールドギャップ層２０１の上に下部電極膜となる導電層２５を形成する。
【０１１２】
次に、図２５に示すように、下部電極膜２５上に、再生用のＧＭＲ素子となる被パタ−ンニング層３００を形成する。図では、被パタ−ンニング層３００は単層表示であるが、実際のＳＶ膜またはＴＭＲ膜では、図１〜図１６に示したように、多層膜構造となる。
【０１１３】
次に、図２６に示すように、被パタ−ンニング層３００の上に、下層レジスト層１１１を形成し、更に、下層レジスト層１１１の上に上層レジスト層１１２を形成する。下層レジスト層１１１は、スピンコート法等の手段によって塗布した後、必要に応じて、これを加熱することによって形成される。
【０１１４】
下層レジスト層１１１を構成するレジスト材料は、その上に形成される上層レジスト層１１２を構成するレジスト材料とインターミキシングを起こさない材料であることが必要である他、アンダーカットの入った積層（２層）レジストパターンを形成する場合は、採用されるアンダーカット形成方法に適した材料が選択される。アンダーカット形成方法としては、現像剤のみによる方法、アッシングのみによる方法、及び、現像剤とアッシングとを併用する方法がある。
【０１１５】
この内、現像のみでアンダーカットの入った２層レジストパターンを形成する場合は、下層レジスト層１１１を構成するレジスト材料は、現像剤として通常用いられるアルカリ性水溶液に溶解し、かつ、上層レジスト層（後述）よりもアルカリ性水溶液による溶解速度の速い材料によって構成する。この場合の具体例としては、ポリメチルグルタールイミド（以下ＰＭＧＩと称する）を挙げることができる。
【０１１６】
アッシングのみでアンダーカットの入った２層レジストを得る場合は、アッシング反応速度が、上層レジスト層（後述）を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【０１１７】
現像剤とアッシングとを併用してアンダーカットを入れる場合は、アルカリ性水溶液に溶解し、かつ、アッシング反応速度が上層レジスト層（後述）を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【０１１８】
上層レジスト層１１２は、フェノール性水酸基を含むレジストを主成分とするものが好ましい。上層レジスト層１１２に適したフェノール性水酸基を含むレジストの例としては、特公昭３７−１８０１５号公報に開示されたＮＱＤ−ノボラックレジスト（ナフトキノンジアジド−ノボラックレジスト）、特開平６−２４２６０２号公報に開示された一体型ＮＱＤ−ノボラックレジスト、特開２０００−６３４６６号公報に開示された疎水性一体型ＮＱＤ−ノボラックレジスト、及び、特開平６−２７３９３４号公報に開示されたポリヒドロキシスチレン系樹脂を主成分とした化学増幅型レジスト等を挙げることができる。
【０１１９】
次に、図２７に示すように、マスク１０５を介して、上層レジスト層１１２を露光して、上層レジスト層１１２にマスク１０５のパターンに従った潜像を形成する。露光用の光は、紫外線、エキシマレーザー光、電子ビーム等、どのような光でもよい。露光用の光が電子線である場合には、マスク１０５を介することなく、直接、上層レジスト層１１２に電子線を照射することにより、所定のパターンの潜像を形成してもよい。また、必要に応じて、露光後に上層レジスト層１１２を加熱する。
【０１２０】
次に、図２８に示すように、現像液によって、露光後の上層レジスト層１１２を現像すると共に、下層レジスト層１１１の一部を溶解させる。現像後、下層レジスト層１１１および上層レジスト層１１２の水洗と乾燥を行う。これにより、アンダーカットの入ったレジストマスク１１０が得られる。アンダーカットの入ったレジストマスク１１０では、上層レジスト層１１２は、下層の下層レジスト層１１１の平面積よりも大きい幅Ｗ３１を有する。このようなレジストマスク１１０は、パターンの微細化に有効である。現像液としては、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液等のアルカリ性水溶液を用いることが好ましい。
【０１２１】
次に、図２９に示すように、例えばイオンミリング等のドライエッチングによって、被パタ−ンニング層３００を選択的にエッチングし、ＧＭＲ膜３０を形成する。
【０１２２】
次に、図３０に示すように、レジストマスク１１０の幅Ｗ３１よりも狭い幅Ｗ３２のレジストマスク１２０を形成する。このレジストマスク１２０も、レジストマスク１１０と同様に、アンダーカットの入ったレジストパターン１２１、１２２である。レジストパタ−ン１２０は、レジストパターン１１０をアッシングなどの手段によってスリム化して得ることもできるし、レジストパタ−ン１１０を形成するときのプロセスを、再度、実行することによっても、得ることができる。
【０１２３】
次に、図３１に示すように、例えばイオンミリング等のドライエッチングによって、ＧＭＲ膜３０の表面を選択的にエッチングし、ステップ部９６、９７を形成する。
【０１２４】
次に、図３２に示すように、レジストマスク１２０を残したままで、例えば、スッパタ等の薄膜形成プロセスを実行することにより、絶縁層２３１、２４１を成膜する。絶縁層２３１、２４１はＡｌ２Ｏ３などの絶縁材料でなる。この薄膜形成プロセスにおいては、指向性を持つイオン．ビーム．ディポジッション（以下ＩＢＤと称する）方法を適用する。具体的には、膜面に垂直な垂線Ｖ１に対して、角度θ１をもつ指向性スパッタを実行し、絶縁層２３１、２４１を、レジストパターン１２２の下側に形成されているアンダーカット部分に侵入させる。これにより、絶縁層２３１、２４１はステップ部９６、９７を埋めるように付着される。
【０１２５】
次に、図３３に示すように、レジストマスク１２０を残したままで、絶縁層２３１、２４１の上に磁区制御膜２１、２２を、スパッタなどの手段によって成膜する。このときのスパッタは、膜面に対してほぼ直交する方向に行う。このため、磁区制御膜２１、２２は、レジストパターン１２２の下側のアンダーカット部分には入らず、絶縁層２３１、２４１のうち、アンダーカット部分において、ステップ部を埋めている部分は、磁区制御膜２１、２２が成膜されず、絶縁層２３１、２４１が露出している。
【０１２６】
次に、図３４に示すように、レジストマスク１２０を残したままで、例えば、スッパタ等の薄膜形成プロセスを実行することにより、絶縁層２３２、２４２を成膜する。絶縁層２３２、２４２はＡｌ２Ｏ３などの絶縁材料でなる。この薄膜形成プロセスにおいても、指向性を持つＩＢＤを適用する。具体的には、膜面に垂直な垂線Ｖ１に対して、角度θ２をもつ指向性スパッタを実行し、絶縁層２３２、２４２を、レジストパターン１２２の下側に形成されているアンダーカット部分に侵入させる。これにより、絶縁層２３２、２４２は、先に成膜されている絶縁層２３１、２４１と、アンダーカットの部分で連続することになる。
【０１２７】
次に、図３５に示すように、レジストマスク１２０を剥離し、除去する。レジストマスク１２０の剥離に当たってはアセトン等の有機溶剤を用いることができる。
【０１２８】
次に、図３６に示すように、上部電極膜２６を成膜し、更に、記録ヘッドのための製造プロセスを実行する。記録ヘッドの製造プロセスは周知である。
【０１２９】
次に、本発明に係る薄膜磁気ヘッドの製造方法の第２態様について、図３７〜図５３を参照して説明する。図において、第１態様において表れた構成部分と同一の構成部分については、同一の参照符号を付し、重複説明は省略する。この製造方法は磁気抵抗効果素子の製造にも適用できる。
【０１３０】
まず、図３７に示すように、スライダ基体５の上に、絶縁層５０１を形成し、更に絶縁層５０１の上に下部電極膜となる導電層２５０を形成する。
【０１３１】
図示の場合、下部電極膜を構成する導電層２５０は、下部シールド層として兼用される。導電層２５０を、下部シールド層として兼用する場合は、例えば、ＮｉＦｅ、ＣｏＦｅＮｉ、ＣｏＦｅなどの軟磁性材料を用いる。これとは異なって、図１８、図１９に例示したように、下部電極層を構成する導電層２５０を、下部シールド層から独立して設ける場合は、絶縁層５０１、下部シ−ルド層２８及び下部シールドギャップ層２０１を形成し、更に下部シールドギャップ層２０１の上に下部電極膜となる導電層２５０を形成する。
【０１３２】
次に、図３８に示すように、導電層２５０の上に、所定パターンをもつレジストマスク１００を形成する。レジストマスク１００は、下層レジスト層１０１の上に、その平面積よりも大きい幅を有する上層レジスト層１０２を積層したアンダーカット構造を有する。アンダーカットの入ったレジストマスク１００は、パターンの微細化に有効である。レジストマスク１００は、後で述べるパターニング方法の適用によって形成できる。
【０１３３】
次に、図３９に示すように、例えばイオンミリング、リアクティブ．イオン．エッチング（ＲＩＥ）等のドライエッチングによって、導電層２５０を選択的にエッチングし、下部電極膜２５を形成する。
【０１３４】
次に、図４０に示すように、レジストマスク１００を残したままで、例えば、スッパタ等の薄膜形成プロセスを実行することにより、絶縁層２０２を成膜する。絶縁層２０２はＡｌ２Ｏ３などの絶縁材料でなる。
【０１３５】
次に、図４１に示すように、レジストマスク１００を有機溶剤を用いて剥離し、下部電極膜２５の中央に設けられた凸部の表面と、絶縁層２０２の表面が同一の平面を構成するように平坦化処理を行う。平坦化処理は、例えばＣＭＰ法の適用によって実行できる。
【０１３６】
次に、図４２に示すように、下部電極膜２５及び絶縁層２０２の作る平面上に、再生用のＧＭＲ素子となる被パタ−ンニング層３００を形成する。
【０１３７】
次に、図４３に示すように、被パタ−ンニング層３００の上に、下層レジスト層１１１を形成し、更に、下層レジスト層１１１の上に上層レジスト層１１２を形成する。
【０１３８】
次に、図４４に示すように、マスク１０５を介して、上層レジスト層１１２を露光して、上層レジスト層１１２にマスク１０５のパターンに従った潜像を形成する。
【０１３９】
次に、図４５に示すように、現像液によって、露光後の上層レジスト層１１２を現像すると共に、下層レジスト層１１１の一部を溶解させる。現像後、下層レジスト層１１１および上層レジスト層１１２の水洗と乾燥を行う。これにより、アンダーカットの入ったレジストマスク１１０が得られる。アンダーカットの入ったレジストマスク１１０では、上層レジスト層１１２は、下層の下層レジスト層１１１の平面積よりも大きい幅Ｗ３１を有する。
【０１４０】
次に、図４６に示すように、例えばイオンミリング等のドライエッチングによって、被パタ−ンニング層３００を選択的にエッチングし、ＧＭＲ膜３０を形成する。
【０１４１】
次に、図４７に示すように、レジストマスク１１０の幅Ｗ３１よりも狭い幅Ｗ３２のレジストマスク１２０を形成する。このレジストマスク１２０も、レジストマスク１１０と同様に、アンダーカットの入ったレジストパターン１２１、１２２である。
【０１４２】
次に、図４８に示すように、例えばイオンミリング等のドライエッチングによって、ＧＭＲ膜３０の表面を選択的にエッチングし、ステップ部９６、９７を形成する。
【０１４３】
次に、図４９に示すように、レジストマスク１２０を残したままで、例えば、スッパタ等の薄膜形成プロセスを実行することにより、絶縁層２３１、２４１を成膜する。
【０１４４】
次に、図５０に示すように、レジストマスク１２０を残したままで、絶縁層２３１、２４１の上に磁区制御膜２１、２２を、スパッタなどの手段によって成膜する。このときのスパッタは、膜面に対してほぼ直交する方向に行う。このため、磁区制御膜２１、２２は、レジストパターン１２２の下側のアンダーカット部分には入らず、絶縁層２３１、２４１のうち、アンダーカット部分において、ステップ部を埋めている部分は、磁区制御膜２１、２２が成膜されず、絶縁層２３１、２４１が露出している。
【０１４５】
次に、図５１に示すように、レジストマスク１２０を残したままで、例えば、スッパタ等の薄膜形成プロセスを実行することにより、絶縁層２３２、２４２を成膜する。
【０１４６】
次に、図５２に示すように、レジストマスク１２０を剥離し、除去する。レジストマスク１１０の剥離に当たってはアセトン等の有機溶剤を用いることができる。
【０１４７】
次に、図５３に示すように、上部電極膜２６を成膜し、更に、記録ヘッドのための製造プロセスを実行する。記録ヘッドの製造プロセスは周知である。
【０１４８】
次に、実施例を挙げて、図３７〜図５３のプロセスを更に具体的に説明する。
（１）図３７のプロセス
図３７に示すプロセスにおいて、スライダ基体５として、直径３インチ、厚み２ｍｍのＡｌＴｉＣ（アルティック）を用いた。このスライダ基体５の上に、Ａｌ２Ｏ３でなる絶縁層５０１を、厚さ３μｍとなるようにスパッタした。その後、公知のフレームめっき法により、厚さ３μｍのＮｉＦｅのめっき膜でなる導電膜２５０を成膜した。このＮｉＦｅめっき膜は、下部シールド層２８（図１８〜図２０参照）として兼用される。絶縁層５０１のスパッタプロセス条件は次の通りである。
スパッタ装置：アルカテル社製 ＨＥＤＡ２４８０（ＲＦバイアススパッタ）
スパッタ条件
スパッタ膜 Ａｌ２Ｏ３
ターゲット Ａｌ２Ｏ３
Ｐｏｗｅｒ １５（ｋＷ）（１３．５６ＭＨｚ）
バイアスＶｄｃ −１５０（Ｖ）
Ａｒガス圧力 １（ｍＴｏｒｒ）
Ａｒガス流量 １００ｓｃｃｍ
なお、流量単位ｓｃｃｍとは、ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｍの略語であり、圧力を１気圧（１．０１３２５×１０５Ｐａ）に変換した時の１分間当たりのｃｍ３単位の流量を表す。
【０１４９】
（２）図３８のプロセス
図３８のプロセスにおいて、レジストマスク１００は、ＰＭＧＩを用いたアンダーカット入りの２層構造とした。その成膜プロセス条件は、次の通りである。
（ａ）ＰＭＧＩ塗布条件
ＰＭＧＩとしては、シプレイファーイースト社製のＬＯＬ−５００を用い、スピンコートにて、５０ｎｍの厚さに塗布し、次にプリベークした。プリベーク条件は１８０℃、３００秒とした。
（ｂ）レジストプリント条件
レジストとして、クラリアンジャパン社製のＡＺ５１０Ｐを用い、スピンコ−トにより０．２５μｍの厚さに塗布し、次にプリベークした。プリベーク条件は１２０℃、６０秒とした。
（ｃ）露光条件
露光装置として、ニコン社製ＮＳＲ−ＴＦＨＥＸ１４Ｃを用いた。露光条件は次のとおりである。
ＮＡ；０．６
σ；０．７５
Ｄｏｓｅ；３０ｍＪ／ｃｍ２
焦点；０μｍ
マスクサイズ；０．２μｍ
（ｄ）現像条件
１２０℃の温度で６０秒間加熱した。次に、現像液として、２．３８％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液を用い、３０秒、１パドルで、現像処理を行った。
【０１５０】
上述したプロセスを経ることにより、図３８において、クリティカルパターン部分のレジスト幅０．１２μｍ、長さ３μｍで、両側に３μｍだけ飛び出るアンダーカット入りのレジストマスク１００を得た。レジストマスク１００は、スライダ基体５をウエハーとしてその面上に多数整列して形成される。
【０１５１】
（３）図３９のプロセス
下部電極膜２５を得るに当たり、その導電層２５０をミリングした。ミリング装置は、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤである。ミリング条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
ミリング角度：５°（膜面垂線に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ３００Ｖ
加速電圧：−５００Ｖ
これにより、図３９に示す下部電極膜２５が得られた。ミリング深さは０．１μｍである。
【０１５２】
（４）図４０のプロセス
図４０の絶縁膜２０２のスパッタ成膜は、次の条件で行った。
スパッタ装置：アルカテル社製 ＨＥＤＡ２４８０（ＲＦバイアススパッタ）
スパッタ膜：Ａｌ２Ｏ３
ターゲット：Ａｌ２Ｏ３
Ｐｏｗｅｒ：１５（ｋＷ）（１３．５６ＭＨｚ）
バイアスＶｄｃ：−１５０（Ｖ）
Ａｒガス圧力：１（ｍＴｏｒｒ）
Ａｒガス流量：１００ｓｃｃｍ
【０１５３】
（５）図４１のプロセス
５０℃のＮＭＰ（Ｎ−メチルピロリドン）中に、１時間、揺動を与えながら浸漬し、レジストマスク１００を溶解除去した。日立製作所製 ＣＤ−ＳＥＭ Ｓ７８００により、目的のクリティカルパターン部分に形成された金属パターンを観察したところ、０．１μｍ幅のＮｉＦｅ孤立ラインパターンの外側に、その境界にバリのないアルミナパターンが存在するＮｉＦｅ−Ａｌ２Ｏ３連続パターンが得られた。
【０１５４】
（６）図４２のプロセス
図４２のプロセスでは、公知の手段にしたがって、ＴＭＲ膜を得るための膜構造を有する被パターンニング膜３００を成膜した。
【０１５５】
（７）図４３〜図４５のプロセス
図４３、図４４のプロセスにおいて、下層レジスト層１１１として、ＰＭＧＩを用い、その上に上層レジスト層１１２となるレジストをプリントした。そのプロセス条件は、次の通りである。
（ａ）ＰＭＧＩ塗布条件
ＰＭＧＩとしては、シプレイファーイースト社製のＬＯＬ−５００を用い、スピンコートにて、５０ｎｍの厚さに塗布し、次にプリベークした。プリベーク条件は１８０℃、３００秒とした。
（ｂ）レジストプリント条件
レジストとして、クラリアンジャパン社製のＡＺ５１０Ｐを用い、スピンコ−トにより０．２５μｍの厚さに塗布し、次にプリベークした。プリベーク条件は１２０℃、６０秒とした。
（ｃ）露光条件
露光装置として、ニコン社製ＮＳＲ−ＴＦＨＥＸ１４Ｃを用いた。露光条件は次のとおりである。
ＮＡ；０．６
σ；０．７５
Ｄｏｓｅ；２７ｍＪ／ｃｍ２
焦点；０μｍ
マスクサイズ；０．２μｍ
（ｄ）現像条件
１２０℃の温度で６０秒間加熱した。次に、現像液として、２．３８％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液を用い、３０秒、１パドルで、現像処理を行った。
【０１５６】
上述したプロセスを経ることにより、図４５において、クリティカルパターン部分のレジスト幅０．１４μｍ、長さ３μｍで、両側に３μｍだけ飛び出るアンダーカット入りのレジストマスク１１０を得た。レジストマスク１１０は、スライダ基体５をウエハーとしてその面上に多数整列して形成される。
【０１５７】
（８）図４６のプロセス
ＴＭＲ膜を得るための膜構造と有する被パターンニング膜３００を、レジストマスク１１０をマスクとしてミリングした。ミリング装置は、Ｖｅｅｃｏ 社製
ＩＢＥ−ＩＢＤである。ミリング条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
ミリング角度：５°（膜面垂線に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ３００Ｖ
加速電圧：−５００Ｖ
これにより、図４６のＴＭＲ膜でなるＧＭＲ膜３０が得られた。ＧＭＲ膜３０の幅Ｗ３１は０．１２μｍである。
【０１５８】
（９）図４７のプロセス
図４６のミリングプロセスを経て、幅Ｗ３１が０．１２μｍとなっていたレジストマスク１２０を下記の条件でスリンミングし、その幅Ｗ３２を０．１μｍとした。
アッシング装置：Ｍａｔｒｉｘ ｉｎｃ． 社製 Ｓｙｓｔｅｍ １０４
圧力：１．０Ｔｏｒｒ（約１３３Ｐａ）
ガス：Ｏ２
ガス流量：３０ｓｃｃｍ
ＲＦ出力：２００Ｗ
基板温度：７０℃
【０１５９】
（１０）図４８のプロセス
図４７のプロセスの後、ミリングによって、ＧＭＲ膜３０の表面を選択的にエッチングし、ステップ部９６、９７を形成した。ステップ部９６、９７の深さは、表面層から次の層に達するようにした。ミリング装置は、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤである。ミリング条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
ミリング角度：５°（膜面垂線に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ３００Ｖ
加速電圧：−５００Ｖ
【０１６０】
（１１）図４９のプロセス
アルミナ（Ａｌ２Ｏ３）を０．０１μｍの厚さにスパッタし、絶縁層２３１、２４１を成膜した。スパッタ装置は、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤである。スパッタ条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
スパッタ角度θ１：４５°（膜面垂線Ｖ１に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ１５００Ｖ
加速電圧：−２００Ｖ
ターゲット：Ａｌ２Ｏ３
【０１６１】
（１２）図５０のプロセス
ＰｔＭｎを０．０２μｍの厚さにスパッタし、磁区制御膜２１、２２を成膜した。スパッタ装置は、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤである。スパッタ条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
スパッタ角度：１０°（膜面垂線に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ１５００Ｖ
加速電圧：−２００Ｖ
ターゲット：ＰｔＭｎ
【０１６２】
（１３）図５１のプロセス
アルミナ（Ａｌ２Ｏ３）を０．０１μｍの厚さにスパッタし、絶縁層２３２、２４２を成膜した。スパッタ装置は、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤである。スパッタ条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
スパッタ角度θ２：４５°（膜面垂線Ｖ１に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ１５００Ｖ
加速電圧：−２００Ｖ
ターゲット：Ａｌ２Ｏ３
【０１６３】
（１４）図５２のプロセス
次に、５０℃のＮＭＰ（Ｎ−メチルピロリドン）中に、１時間、揺動を与えながら浸漬し、レジストマスク１２０を溶解除去した。これにより、図５２に示す所望パターンを有するＧＭＲ膜３０が得られた。
【０１６４】
図５２のＧＭＲ膜３０を、日立製作所製 ＣＤ−ＳＥＭ Ｓ７８００により観察したところ、０．１μｍ幅のＴＭＲ膜の孤立ラインパターンの外側に、バリのないアルミナによる絶縁層２３２、２４２が連続する連続パターンが得られていることが確認された。
【０１６５】
（１５）図５３のプロセス
公知のフレームめっき法により、厚さ３μｍのＮｉＦｅ膜を形成し、上部電極膜２６とした。
【０１６６】
上述したプロセスによって得られるＧＭＲ膜３０の幅は０．１２μｍであり、上電極膜２６がＧＭＲ膜３０に接している幅は０．１μｍであり、実効読み取り幅は０．１μｍであった。
【０１６７】
図示及び説明は省略するが、本発明は、ＳＶ膜に対して、膜面に垂直に電流を流すＣＰＰ−ＧＭＲ素子を有する薄膜磁気ヘッドの製造にも、若干のプロセス修正を加えることにより、適用できることは明らかである。
【０１６８】
本発明は、上記実施の形態に限定されず種々の変更が可能である。例えば、本発明は、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等、薄膜磁気ヘッド以外のマイクロデバイスの製造方法にも適用することができる。
【０１６９】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）センス電流漏洩を確実に防止できるとともに、狭トラック化にも容易に対応できる磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気記録再生装置を提供することができる。
（ｂ）上述した磁気抵抗効果素子もしくは薄膜磁気ヘッドを製造するのに適した製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は発明に係る磁気抵抗効果素子の一実施例を示す断面図である。
【図２】本発明に係る磁気抵抗効果素子の別の実施例を示す断面図である。
【図３】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図４】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図５】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図６】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図７】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図８】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図９】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１０】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１１】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１２】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１３】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１４】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１５】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１６】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１７】本発明に係る薄膜磁気ヘッドの斜視図である。
【図１８】図１７に示した薄膜磁気ヘッドの電磁変換素子部分の拡大断面図である。
【図１９】図１８の１９−１９線に沿った断面図である。
【図２０】図１９の拡大図である。
【図２１】本発明に係る磁気ヘッド装置の正面図である。
【図２２】図２１に示した磁気ヘッド装置の底面図である。
【図２３】図２１、図２２に示した磁気ヘッド装置を用いた磁気記録再生装置の平面図である。
【図２４】本発明に係る製造方法における一工程を示す図である。
【図２５】図２４の工程の後の工程を説明する断面図である。
【図２６】図２５の工程の後の工程を説明する断面図である。
【図２７】図２６の工程の後の工程を説明する断面図である。
【図２８】図２７の工程の後の工程を説明する断面図である。
【図２９】図２８の工程の後の工程を説明する断面図である。
【図３０】図２９の工程の後の工程を説明する断面図である。
【図３１】図３０の工程の後の工程を説明する断面図である。
【図３２】図３１の工程の後の工程を説明する断面図である。
【図３３】図３２の工程の後の工程を説明する断面図である。
【図３４】図３３の工程の後の工程を説明する断面図である。
【図３５】図３４の工程の後の工程を説明する断面図である。
【図３６】図３５の工程の後の工程を説明する断面図である。
【図３７】本発明に係る製造方法における別の工程を示す図である。
【図３８】図３７の工程の後の工程を説明する断面図である。
【図３９】図３８の工程の後の工程を説明する断面図である。
【図４０】図３９の工程の後の工程を説明する断面図である。
【図４１】図４０の工程の後の工程を説明する断面図である。
【図４２】図４１の工程の後の工程を説明する断面図である。
【図４３】図４２の工程の後の工程を説明する断面図である。
【図４４】図４３の工程の後の工程を説明する断面図である。
【図４５】図４４の工程の後の工程を説明する断面図である。
【図４６】図４５の工程の後の工程を説明する断面図である。
【図４７】図４６の工程の後の工程を説明する断面図である。
【図４８】図４７の工程の後の工程を説明する断面図である。
【図４９】図４８の工程の後の工程を説明する断面図である。
【図５０】図４９の工程の後の工程を説明する断面図である。
【図５１】図５０の工程の後の工程を説明する断面図である。
【図５２】図５１の工程の後の工程を説明する断面図である。
【図５３】図５２の工程の後の工程を説明する断面図である。
【符号の説明】
２１、２２ 磁区制御膜
２５、２６ 電極膜
３０ ＧＭＲ膜３０（ＧＭＲ膜）
９６〜９９ ステップ部
【発明の属する技術分野】
本発明は、磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法に関する。
【０００２】
【従来の技術】
時代とともに急速に進展するハ−ドディスク（ＨＤＤ）の高密度記録化に伴い、薄膜磁気ヘッドの性能向上も、それに追従すべく、絶え間ない研究開発の努力がなされてきた。薄膜磁気ヘッドとしては、磁気抵抗効果素子（以下ＭＲ素子と称する）を用いた読み取り素子と、誘導型電磁変換素子を有する記録ヘッドとを内蔵する複合型薄膜磁気ヘッドが、一般に用いられる。
【０００３】
読み取り素子として用いられるＭＲ素子は、スピンバルブ膜（以下ＳＶ膜と称する）及び強磁性トンネル接合素子（以下ＴＭＲ膜と称する）などの巨大磁気抵抗効果（以下ＧＭＲと称する）素子を用いたものが現在の主流である。ＳＶ膜を用いたものとしては、膜面に平行な方向にセンス電流を流す方式のほか、膜面に垂直な方向にセンス電流を流すＣＰＰ−ＧＭＲ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ ａ Ｐｌａｎｅ ｏｆ ａ Ｇｉａｎｔ Ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ）も知られている。
【０００４】
この種のＧＭＲ素子は、磁化方向が固定されたピンド層と、非磁性層と、外部磁界に応答するフリ−層とを有し、フリー層の磁化方向が外部磁界に応答して回転したとき、ピンド層の固定された磁化方向に対するフリ−層の磁化方向の回転角度に応じて、非磁性層を通るセンス電流に対する抵抗値が、大きく変化する特性を利用している。
【０００５】
このような動作特性を有するＧＭＲ素子では、フリ−層のバルクハウゼンノイズを抑制しなければならない。その手段として、磁区制御膜を備え、ＧＭＲ素子のフリ−層にバイアス磁界を印加する方法が採られる。バイアス磁界を印加する磁区制御膜としては、永久磁石が一般に用いられる。
【０００６】
さらに、ＣＰＰタイプのＳＶ膜や、ＴＭＲ膜では、センス電流を膜面と垂直に流す関係上、膜の上面及び下面にリ−ド電極を隣接させる必要がある。そのような構造の例は、例えば、特開２００２−７４６２６号公報に記載されている。この公知文献では、下部電極の一面上にフリ−層、バリア層、固定層及び反強磁性層を積層して能動領域を形成し、能動領域の下面及び上面に、下部電極及び上部電極をそれぞれ隣接させてある。能動領域の両側には磁区制御膜となる硬磁性層を隣接させてある。硬磁性層は、下部電極及び上部電極とは、絶縁層を介して隣接する。
【０００７】
この構造の問題点の１つは、能動領域の両側に磁区制御膜となる硬磁性層が隣接しているため、本来、能動領域のみを通って流れるべきセンス電流が、硬磁性層に漏洩してしまい、このため、効率が低下してしまうことである。
【０００８】
もう１つの問題点は、読み取りトラック幅が、能動領域の幅によって定まってしまうため、能動領域の全体の幅を狭くする以外に、狭トラック化の要求に応える手段をもたないことである。
【０００９】
別の公知文献として、特開２００２−１１７５１０号公報、米国特許第６、３５３、３１８号明細書を挙げることができる。この公知文献は、硬磁性層と、下部電極、上部電極及び能動領域との間に、絶縁層を設けた構造を開示している。この構造によれば、硬磁性層へのセンス電流の漏洩は防止できる。
【００１０】
しかし、読み取りトラック幅が、能動領域の幅によって定まる構造であり、能動領域の全体の幅を狭くする以外に、狭トラック化の要求に応える手段をもたない点で、先に例示した公知技術と軌を一にする。
【００１１】
【特許文献１】
特開２００２−７４６２６号公報（図１〜図６）
【特許文献２】
特開２００１−６１２７号公報（６頁、９欄〜１０欄、図１）
【特許文献３】
特開２００２−１１７５１０号公報（４頁６欄、図３）
【特許文献４】
米国特許第６、３５３、３１８号明細書（ＦＩＧｓ．７，８）
【発明が解決しようとする課題】
本発明の課題は、センス電流漏洩を確実に防止できるとともに、狭トラック化にも容易に対応できる磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気記録再生装置を提供することである。
【００１２】
本発明のもう１つの課題は、上述した磁気抵抗効果素子もしくは薄膜磁気ヘッドを製造するのに適した製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上述した課題を解決するため、本発明は、２つの態様に係る磁気抵抗効果素子を開示する。
【００１４】
第１の態様に係る磁気抵抗効果素子は、磁気抵抗効果膜と、一対の電極膜と、磁区制御膜と、絶縁層とを含む。
【００１５】
前記磁気抵抗効果膜は、少なくとも１つのフリ−層を含み、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部を有する。
【００１６】
前記一対の電極膜のそれぞれは、前記磁気抵抗効果膜の前記膜厚方向の両面に隣接し、前記ステップ部を有する一面側では、前記ステップ部間の面で、前記磁気抵抗効果膜に隣接している。
【００１７】
前記磁区制御膜は、前記磁気抵抗効果膜の幅方向の両側部に配置され、前記フリ−層の磁区を制御する。前記絶縁層は、前記磁区制御膜と、前記電極膜及び前記磁気抵抗効果膜との間を埋めている。
【００１８】
上述したように、第１の態様に係る磁気抵抗効果素子は、磁気抵抗効果膜と、一対の電極膜とを含んでおり、一対の電極膜のそれぞれは、磁気抵抗効果膜の両面に隣接している。したがって、磁気抵抗効果膜の膜面に対して垂直方向にセンス電流を流す磁気抵抗効果素子を得ることができる。そのような磁気抵抗効果素子の例は、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜である。
【００１９】
ＣＰＰタイプのＳＶ膜またはＴＭＲ膜は、少なくとも１つのフリ−層を含んでおり、フリ−層に発生することのあるバルクハウゼンノイズを抑制しなければならない。第１の態様に係る磁気抵抗効果素子は、磁区制御膜を含んでおり、磁区制御膜は、磁気抵抗効果膜の幅方向の両側部に配置され、フリ−層の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００２０】
絶縁層は、磁区制御膜と、電極膜及び磁気抵抗効果膜との間を埋めている。この構造によれば、電極膜及び磁気抵抗効果膜から磁区制御膜へのセンス電流の漏洩を、絶縁層によって確実に防止することができる。
【００２１】
磁気抵抗効果膜は、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部を有しており、電極膜は、ステップ部間の面で、磁気抵抗効果膜に隣接する。この構造によれば、センス電流が、主に、ステップ部間の縮小された幅に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層が、ステップ部に入り、ステップ部に厚い絶縁層が形成されるので、磁区制御膜と電極膜との間の電気絶縁性が更に向上する。
【００２２】
第２の態様に係る磁気抵抗効果素子は、磁気抵抗効果膜と、一対の電極膜と、磁区制御膜と、絶縁層とを含む。前記磁気抵抗効果膜は、少なくとも１つのフリ−層を含む。
【００２３】
前記一対の電極膜のそれぞれは、前記磁気抵抗効果膜の前記膜厚方向の両面に隣接する。前記一対の電極膜の少なくとも一方は、前記磁気抵抗効果膜と隣接する部分に、幅方向の両端で落ち込むステップ部を有する。
【００２４】
前記磁区制御膜は、前記磁気抵抗効果膜の幅方向の両側部に配置され、前記フリ−層の磁区を制御する。
【００２５】
前記絶縁層は、前記磁区制御膜と、前記一対の電極膜の少なくとも一方及び前記磁気抵抗効果膜との間を埋めている。
【００２６】
上述したように、第２の態様に係る磁気抵抗効果素子は、磁気抵抗効果膜と、一対の電極膜とを含んでおり、一対の電極膜のそれぞれは、磁気抵抗効果膜の両面に隣接している。したがって、磁気抵抗効果膜の膜面に対して垂直方向にセンス電流を流す磁気抵抗効果素子を得ることができる。そのような磁気抵抗効果素子の例は、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜である。
【００２７】
ＣＰＰタイプのＳＶ膜またはＴＭＲ膜は、少なくとも１つのフリ−層を含んでおり、フリ−層に発生することのあるバルクハウゼンノイズを抑制しなければならない。第２の態様に係る磁気抵抗効果素子は、磁区制御膜を含んでおり、磁区制御膜は、磁気抵抗効果膜の幅方向の両側部に配置され、フリ−層の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００２８】
絶縁層は、磁区制御膜と、一対の電極膜の少なくとも一方及び磁気抵抗効果膜との間を埋めている。この構造によれば、一対の電極膜の少なくとも一方及び磁気抵抗効果膜から磁区制御膜へのセンス電流の漏洩を、絶縁層によって確実に防止することができる。
【００２９】
一対の電極膜の少なくとも一方は、磁気抵抗効果膜と隣接する部分に、幅方向の両端で落ち込むステップ部を有する。このようなステップ部があると、絶縁層が、ステップ部に入り、ステップ部に厚い絶縁層が形成されるので、磁区制御膜と、一対の電極膜の少なくとも一方との間の電気絶縁性が更に向上する。
【００３０】
更に、ステップ部の設計によって、一対の電極膜の一方と、磁気抵抗効果膜との間の接触面積を自由に調整することができる。例えば、ステップ部を、一対の電極膜の一方と、磁気抵抗効果膜との間に、磁気抵抗効果膜の最大幅よりも狭幅の接触幅を生じさせるように設計した場合には、センス電流が、主に、ステップ部間の縮小された幅に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。
【００３１】
本発明は、更に、上記磁気抵抗効果素子を読み取り素子として用いた薄膜磁気ヘッド、この薄膜磁気ヘッドとヘッド支持装置とを組み合わせた磁気ヘッド装置、及び、磁気ヘッド装置と磁気ディスクとを組み合わせた磁気記録再生装置をも開示する。これらの場合も、上述した磁気抵抗効果素子の有する作用効果をそのまま発揮し得る。
【００３２】
更に加えて、本発明は、磁気抵抗効果素子または薄膜磁気ヘッドの製造に適した製造方法も開示する。
【００３３】
【発明の実施の形態】
１．磁気抵抗効果素子
図１は第１の態様に係る磁気抵抗効果素子の一実施例を示す断面図である。図示実施例の磁気抵抗効果素子はＧＭＲ素子であり、ＧＭＲ膜３０と、電極膜２５、２６と、磁区制御膜２１、２２と、絶縁層２３、２４とを含む。
【００３４】
ＧＭＲ膜３０は、フリ−層３０１を含み、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部９６、９７を有する。図示実施例の磁気抵抗効果素子は、フリ−層３０１に隣接する非磁性層３０２を有し、非磁性層３０２の上に、ピンド層３０３が隣接している。ピンド層３０３の上には反強磁性層３０４が設けられている。ピンド層３０３は、反強磁性層３０４との交換結合により、磁化方向が固定される。
【００３５】
反強磁性層３０４は、幅方向の両端で、ピンド層３０３の幅Ｗ１よりも、寸法差ΔＷ２１、ΔＷ２２だけ狭い幅Ｗ２を有しており、寸法差ΔＷ２１、ΔＷ２２によって、ステップ部９６、９７を生じさせてある。フリ−層３０１、非磁性層３０２、ピンド層３０３及び反強磁性層３０４の膜構造及び組成材料等については、既に知られている技術を、任意に適用できる。
【００３６】
非磁性層３０２は、ＳＶ膜の場合はＣｕ等を主成分とする導電性材料層で構成され、ＴＭＲ膜の場合は、酸化アルミニウム層等の絶縁性材料層で構成される。
【００３７】
電極膜２５、２６のそれぞれは、ＧＭＲ膜３０の両面に隣接する。実施例では、上部電極膜２６が、ステップ部９６−９７間の面で反強磁性層３０４に隣接し、下部電極膜２５がフリ−層３０１に隣接している。
【００３８】
磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に、間隔ΔＷ１１、ΔＷ１２を隔てて配置されている。磁区制御膜２１、２２は、フリ−層３０１の磁区を制御する。
【００３９】
絶縁層２３、２４は、磁区制御膜２１、２２と、電極膜２５、２６及びＧＭＲ膜３０との間を埋めている。具体的には、絶縁層２３、２４は、磁区制御膜２１、２２と電極膜２５、２６との間では、層状に配置され、磁区制御膜２１、２２とＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋め、更に、ステップ部９６、９７を埋めるように形成されている。
【００４０】
上述したように、本発明に係る磁気抵抗効果素子は、ＧＭＲ膜３０と、電極膜２５、２６とを含んでおり、電極膜２５、２６のそれぞれは、ＧＭＲ膜３０の両面に隣接している。したがって、ＧＭＲ膜３０の膜面に対して垂直方向にセンス電流を流す磁気抵抗効果素子を得ることができる。そのような磁気抵抗効果素子の例は、既に述べたように、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜である。
【００４１】
ＣＰＰタイプのＳＶ膜またはＴＭＲ膜は、少なくとも１つのフリ−層３０１を含んでおり、フリ−層３０１に発生することのあるバルクハウゼンノイズを抑制しなければならない。図示実施例の磁気抵抗効果素子は、磁区制御膜２１、２２を含んでおり、磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に配置され、フリ−層３０１の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００４２】
絶縁層２３、２４は、磁区制御膜２１、２２と、電極膜２５、２６との間に層状に介在し、ＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋めている。この構造によれば、電極膜２５、２６及びＧＭＲ膜３０から磁区制御膜２１、２２へのセンス電流の漏洩を、絶縁層２３、２４によって、確実に防止することができる。
【００４３】
ＧＭＲ膜３０は、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部９６、９７を有しており、電極膜２５、２６はステップ部９６−９７間の面で、ＧＭＲ膜３０に隣接している。この構造によれば、センス電流が、主に、ステップ部９６−９７間の縮小された幅Ｗ２に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層２３、２４が、ステップ部９６、９７に入るので、磁区制御膜２１、２２と上部電極膜２６との間の電気絶縁性が更に向上する。
【００４４】
図２は第１の態様に係る磁気抵抗効果素子の別の実施例を示す断面図である。図において、図１に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、ステップ部９６、９７は、反強磁性層３０４の幅方向の両端部に、反強磁性層３０４の表面からその膜厚内の段差をもって落ち込んでいる。この実施例の場合も図１に示したと同様の作用効果を奏する。
【００４５】
図３は第１の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図において、図１に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、ステップ部９６、９７は、反強磁性層３０４の表面から、ピンド層３０３に達し、その膜厚内で止まるような段差をもって落ち込む。この実施例の場合も図１に示したと同様の作用効果を奏する。
【００４６】
図４は第１の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図において、図１に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、ステップ部９６、９７は、反強磁性層３０４及びピンド層３０３の幅方向の両端を切り欠き、非磁性層３０２に達する段差をもって落ち込む。この実施例の場合も図１に示したと同様の作用効果を奏する。
【００４７】
図５は第１の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。この実施例では、フリ−層３０１の両端にステップ部９６、９７を設けてある。電極膜２５はステップ部９６−９７間の面で、フリ−層３０１に隣接している。この構造によれば、センス電流が、主に、ステップ部９６−９７間の縮小された幅Ｗ２に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層２３、２４が、ステップ部９６、９７に入るので、磁区制御膜２１、２２と電極膜２５との間の電気絶縁性が更に向上する。
【００４８】
図６は第１の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図において、図１に表れた構成部分と同一の構成部分については、同一の参照符号を付してある。この実施例では、反強磁性層３０４の両端にステップ部９６、９７を設けるとともに、フリ−層３０１の両端にもステップ部９８、９９を設けてある。上部電極膜２６はステップ部９６−９７間の面で、反強磁性層３０４に隣接し、下部電極膜２５はステップ部９８−９９間の面で、フリ−層３０１に隣接している。この構造によれば、センス電流が、主に、ステップ部９６−９７、及び、９８−９９間の縮小された幅Ｗ２に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層２３、２４が、ステップ部９６〜９９に入るので、磁区制御膜２１、２２と電極膜２５、２６との間の電気絶縁性が更に向上する。
【００４９】
図７は第１の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。この実施例では、フリ−層３０１の両端にステップ部９６、９７を設けてある。電極膜２５はステップ部９６−９７間の面で、フリ−層３０１に隣接している。この構造は、図５の実施例と同じであリ、図５の実施例と同様に、センス電流が、主に、ステップ部９６−９７間の縮小された幅Ｗ２に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層２３、２４が、ステップ部９６、９７に入るので、磁区制御膜２１、２２と電極膜２５との間の電気絶縁性が更に向上する。図５の実施低例と異なる点は、磁区制御膜２１，２２が、電極膜２６に隣接していることである。
【００５０】
次に第２の態様に係る磁気抵抗効果素子について、図８〜図１９を参照して説明する。図において、先に示した図面に現れた構成部分と同一の構成部分については同一の参照符号を付し、重複説明は、これを省略することがある。
【００５１】
まず、図８は第２の態様に係る磁気抵抗効果素子の一実施例を示す断面図である。図示実施例の磁気抵抗効果素子は、ＧＭＲ膜３０と、一対の電極膜２５，２６と、磁区制御膜２１，２２と、絶縁層２３，２４、２０２とを含む。ＧＭＲ膜３０は、フリ−層３０１、非磁性層３０２、ピンド層３０３及び反強磁性層３０４を含む。非磁性層３０２はＳＶ膜の場合、導電性非磁性層となり、ＴＭＲ膜の場合、絶縁性非磁性層となることは前述したとおりである。
【００５２】
電極膜２５，２６のそれぞれは、ＧＭＲ膜３０の膜厚方向の両面に隣接する。電極膜２５，２６のうち、電極膜２５は、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。ステップ部２５１，２５２は、この実施例では、電極２５の幅方向両端が、ＧＭＲ膜３０の幅方向両端と同一位置となるよう形成されている。
【００５３】
磁区制御膜２１，２２は、ＧＭＲ膜３０の幅方向の両側部に配置され、フリ−層３０１の磁区を制御する。
【００５４】
絶縁層２３，２４，２０２は、磁区制御膜２１，２２と、電極膜２５，２６及びＧＭＲ膜３０との間を埋めている。より詳しくは、絶縁膜２０２は、その表面が、電極膜２５の表面位置とほぼ同じ高さ位置を保ち、同一の平面を構成するように、ステップ部２５１，２５２を埋めている。絶縁層２３、２４は、磁区制御膜２１、２２と、電極膜２６及び絶縁膜２０２との間に層状に介在し、ＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋めている。
【００５５】
上述したように、第２の態様に係る磁気抵抗効果素子は、ＧＭＲ膜３０と、電極膜２５，２６とを含んでおり、電極膜２５，２６のそれぞれは、ＧＭＲ膜３０の両面に隣接している。したがって、ＧＭＲ膜３０の膜面に対して垂直方向にセンス電流を流す磁気抵抗効果素子を得ることができる。そのような磁気抵抗効果素子の例は、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜であることは前述したとおりである。
【００５６】
第２の態様に係る磁気抵抗効果素子も、磁区制御膜２１，２２を含んでおり、磁区制御膜２１，２２は、ＧＭＲ膜３０の幅方向の両側部に配置され、フリ−層３０１の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００５７】
絶縁層２３，２４，２０２は、磁区制御膜２１，２２と、電極膜２５，２６及びＧＭＲ膜３０との間を埋めている。この構造によれば、電極膜２５，２６及びＧＭＲ膜３０から磁区制御膜２１，２２へのセンス電流の漏洩を、絶縁層２３，２４，２０２によって確実に防止することができる。
【００５８】
電極膜２５，２６のうち、電極膜２５は、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。このようなステップ部２５１，２５２があると、絶縁層２０２が、ステップ部２５１，２５２に入り、ステップ部２５１，２５２に厚い絶縁層２５１，２５２が形成されるので、磁区制御膜２１，２２と、電極膜２５との間の電気絶縁性が更に向上する。
【００５９】
更に、ステップ部２５１，２５２の設計によって、電極膜２５と、ＧＭＲ膜３０との間の接触面積を自由に調整することができる。例えば、後で説明するように、ステップ部２５１，２５２を、電極膜２５と、ＧＭＲ膜３０との間に、ＧＭＲ膜３０の最大幅よりも狭幅の接触幅を生じさせるように設計した場合には、センス電流が、主に、ステップ部２５１−２５２間の縮小された幅に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。
【００６０】
図８の実施例では、電極２５，２６のうち、電極２５にのみ、ステップ部２５１，２５２を設けた例を示したが、電極２５，２６の何れか一方、または、両者にステップ部２５１，２５２を設けてもよい。
【００６１】
図９は第２の態様に係る磁気抵抗効果素子の別の実施例を示す断面図である。図において、図８に表れた構成部分と同一の構成部分については、同一の参照符号を付し、重複説明は省略する。図示実施例では、電極膜２５，２６のうち、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する他、反強磁性層３０４が、幅方向の両端で、ピンド層３０３の幅Ｗ１よりも、寸法差ΔＷ２１、ΔＷ２２だけ狭い幅Ｗ２を有しており、寸法差ΔＷ２１、ΔＷ２２によって、ステップ部９６、９７を生じさせてある。この実施例は、図１に示した第１の態様と、図８に示した第２の態様との組み合わせと観念することができる。従って、図１及び図８の実施例で説明した作用効果を、併せ得ることができる。
【００６２】
図１０は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、電極膜２５，２６のうち、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。ステップ部２５１，２５２は、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ３１、ΔＷ３２だけ狭い接触幅Ｗ３を生じさせるように付されている。このような構造であると、電極２５の側では、センス電流が、主に、ステップ部２５１−２５２間の縮小された電極幅に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。
【００６３】
図１１は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する点では、図１０の実施例と同様であるが、図１０の実施例と異なって、反強磁性層３０４は、幅方向の両端で、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ２１、ΔＷ２２だけ狭い幅Ｗ２を有しており、寸法差ΔＷ２１、ΔＷ２２によって、ステップ部９６、９７を生じさせてある。従って、電極膜２６の側でも、センス電流が、主に、ステップ部９６−９７間の縮小された幅に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。
【００６４】
図１１の実施例は、図１に示した第１の態様と、図１０に示した第２の態様との組み合わせと観念することができる。従って、図１および図１０の実施例で説明した作用効果を、併せて得ることができる。
【００６５】
図１２は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、フリ−層３０１は、ステップ部２５１，２５２によって画定される電極膜２５と同幅であり、幅方向の両端で、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ３１、ΔＷ３２だけ狭い幅Ｗ３を有している。このような構造であると、センス電流が、更に、中央領域に集中するように流れることになるので、読み取りトラック幅を狭小化できる。
【００６６】
図１２の実施例は、図５に示した第１の態様と、図１０に示した第２の態様との組み合わせと観念することもできる。従って、図５および図１０の実施例で説明した作用効果を、併せて得ることができる。
【００６７】
図１３は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、フリ−層３０１は、ステップ部２５１，２５２によって画定される電極膜２５と同幅であり、幅方向の両端で、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ３１、ΔＷ３２だけ狭い幅Ｗ３を有しているのに加えて、反強磁性層３０４は、幅方向の両端で、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ２１、ΔＷ２２だけ狭い幅Ｗ２を有しており、寸法差ΔＷ２１、ΔＷ２２によって、ステップ部９６、９７を生じさせてある。
【００６８】
図１３の実施例は、図１に示した第１の態様と、図１２に示した第２の態様との組み合わせと観念することができる。従って、図１および図１２の実施例で説明した作用効果を、併せて得ることができる。
【００６９】
図１４は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、磁区制御膜２１，２２が、電極膜２６に隣接している。
【００７０】
また、電極膜２５，２６のうち、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。ステップ部２５１，２５２は、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ３１、ΔＷ３２だけ狭い接触幅Ｗ３を生じさせるように付されている。
【００７１】
図１４の実施例は、図７に示した第１の態様と、図１０に示した第２の態様との組み合わせと観念することができる。従って、図７および図１０の実施例で説明した作用効果を、併せて得ることができる。
【００７２】
図１５は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、磁区制御膜２１，２２が、電極膜２６に隣接している。
【００７３】
また、電極膜２５，２６のうち、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。ステップ部２５１，２５２は、電極２５の幅方向両端が、ＧＭＲ膜３０の幅方向両端と同一位置となるよう形成されている。
【００７４】
図１５の実施例は、図７に示した第１の態様と、図８に示した第２の態様との組み合わせと観念することができる。従って、図７および図８の実施例で説明した作用効果を、併せて得ることができる。
【００７５】
図１６は第２の態様に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。図示実施例では、磁区制御膜２１，２２が、電極膜２６に隣接している。
【００７６】
また、電極膜２５，２６のうち、電極膜２５が、ＧＭＲ膜３０と隣接する部分に、幅方向の両端で落ち込むステップ部２５１，２５２を有する。フリ−層３０１は、ステップ部２５１，２５２によって画定される電極膜２５と同幅であり、幅方向の両端で、ＧＭＲ膜３０の最大幅Ｗ１よりも、寸法差ΔＷ３１、ΔＷ３２だけ狭い幅Ｗ３を有している。
【００７７】
絶縁膜２０２は、フリ−層３０１と非磁性層３０２との境界と、同一の平面を構成するように、ステップ部２５１，２５２を埋めている。
【００７８】
図１６の実施例は、図７に示した第１の態様と、図１２に示した第２の態様との組み合わせと観念することができる。従って、図７および図１２の実施例で説明した作用効果を、併せて得ることができる。
【００７９】
２．薄膜磁気ヘッド
図１７は本発明に係る薄膜磁気ヘッドの斜視図、図１８は図１７に示した薄膜磁気ヘッドの電磁変換素子部分の拡大断面図、図１９は図１８の１９−１９線に沿った断面図、図２０は図１９の拡大図である。何れの図面においても、寸法、プロポ−ション等は、図示の都合上、誇張されまたは省略されている。図示された薄膜磁気ヘッドは、スライダ基体５と、電磁変換素子３、４とを含む。スライダ基体５は、媒体対向面に浮上特性制御用の幾何学的形状を有している。そのような幾何学的形状の代表例として、実施例では、レ−ル５１、５２を示してある。レ−ル５１、５２の表面は、空気ベアリング面（以下ＡＢＳと称する）５３、５４となる。レ−ル５１、５２の形状は、図示の単純な直線状輪郭の他、複雑な輪郭や、負圧を発生される輪郭など多種、多様であり、本発明には何れも適用できる。スライダ基体５は、例えば、アルティック（Ａｌ２Ｏ３−ＴｉＣ）等のセラミック材料からなる。
【００８０】
図１８〜図２０を参照すると、スライダ基体１の端面には絶縁層５０１が設けられている。絶縁層５０１は、例えば、アルミナ（Ａｌ２Ｏ３）、ＳｉＯ２等の絶縁材料からなり、１〜５μｍの厚みである。
【００８１】
電磁変換素子３、４は、再生素子を構成する磁気抵抗効果素子３と、記録素子４とを含む。再生素子を構成する磁気抵抗効果素子３は、ＳＶ膜またはＴＭＲ膜を含んでいる。ＳＶ膜の場合は、膜面に垂直に電流を流すＣＰＰ−ＧＭＲが用いられる。ＴＭＲ膜は、本来、膜面に垂直にセンス電流を流すものである。
【００８２】
記録素子４は、例えば、誘導型磁気変換素子あり、書き込み用磁極端がＡＢＳ５３、５４に面している。記録素子４は、再生素子を構成する磁気抵抗効果素子３と近接して配置され、保護膜４９によって覆われている。
【００８３】
記録素子４は、下部磁極層４１と、上部磁極層４５と、記録ギャップ層４２と、薄膜コイル４３、４７とを含む。下部磁極層４１は上部シ−ルド層４１として兼用されている。
【００８４】
下部磁極層４１は、上部シ−ルドギャップ層４６の上に形成され、上部磁極層４５と磁気的に連結されている。記録ギャップ層４２は下部磁極層４１の磁極部分と、上部磁極層４５の磁極部分との間に設けられている。薄膜コイル４３、４７は下部磁極層４１及び上部磁極層４５の間のインナーギャップ間の絶縁層４８内に、絶縁された状態で配設されている。
【００８５】
再生素子を構成する磁気抵抗効果素子３は、ＧＭＲ膜３０と、電極膜２５、２６と、下部シ−ルド層２８と、下部シールドギャップ層２０１と、上部シ−ルドギャップ層４６とを含む。図示実施例の磁気抵抗効果素子３は、更に、磁区制御膜２１、２２と、絶縁層（２３１、２３２）、（２４１、２４２）とを含む。
【００８６】
下部シ−ルド層２８は、パーマロイ（ＮｉＦｅ）等の磁性材料よりなり、絶縁層５０１の上に、スパッタリング法またはめっき法等によって、例えば約３μｍの厚みとなるように形成されている。
【００８７】
下部シールドギャップ層２０１は、下部シ−ルド層２８の上に備えられている。下部シールドギャップ層２０１は、アルミナ等の絶縁材料よりなり、スパッタ等によって、例えば１０〜２００ｎｍの厚みに形成されている。
【００８８】
下部電極膜２５は、例えば、数十ｎｍの厚みをもって、下部シールドギャップ層２０１の上に形成されている。下部電極膜２５は、ＧＭＲ膜３０と隣接すべき部分が、突出しており、その突出部分の両側に生じる凹部は絶縁層２０２によって埋められている。絶縁層２０２の表面は下部電極膜２５の表面と同一平面を構成している。絶縁層２０２は、アルミナ（Ａｌ２Ｏ３）、ＳｉＯ２等の絶縁材料からなる。
【００８９】
図２０を参照すると、ＧＭＲ膜３０は、フリ−層３０１を含み、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部９６、９７を有する。図示実施例の磁気抵抗効果素子は、フリ−層３０１に隣接する非磁性層３０２を有し、非磁性層３０２の上に、ピンド層３０３が隣接している。ピンド層３０３の上には反強磁性層３０４が設けられている。ピンド層３０３は、反強磁性層３０４との交換結合により、磁化方向が固定される。
【００９０】
反強磁性層３０４は、幅方向の両端で、ピンド層３０３の幅Ｗ１よりも狭い幅Ｗ２を有しており、寸法差によって、間隔ΔＷ２１、ΔＷ２２のステップ部９６、９７を生じさせてある。フリ−層３０１、非磁性層３０２、ピンド層３０３及び反強磁性層３０４の膜構造及び組成材料等については、既に知られている技術を、任意に適用できる。一例をあげると、フリ−層３０１及びピンド層３０３は、例えば、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＦｅ等で構成され、反強磁性層３０４はＦｅＭｎ、ＭｎＩｒ、ＮｉＭｎ、ＣｒＭｎＰｔなどによって構成される。
【００９１】
非磁性層３０２は、ＳＶ膜の場合はＣｕ等を主成分とする導電性材料層で構成され、ＴＭＲ膜の場合は、酸化アルミニウム層などの絶縁性材料層で構成される。
【００９２】
上部電極膜２６は、ステップ部９６−９７間の面で反強磁性層３０４に隣接し、下部電極膜２５がフリ−層３０１に隣接している。
【００９３】
磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に、絶縁層（２３１、２３２）、（２４１、２４２）による間隔を隔てて配置されている。磁区制御膜２１、２２は、フリ−層３０１の磁区を制御する。
【００９４】
絶縁層（２３１、２３２）、（２４１、２４２）は、磁区制御膜２１、２２と、電極膜２５、２６及びＧＭＲ膜３０との間を埋めている。具体的には、絶縁層（２３１、２３２）、（２４１、２４２）は、磁区制御膜２１、２２と電極膜２５、２６との間では、層状に配置され、磁区制御膜２１、２２とＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋め、更に、ステップ部９６、９７を埋めるように形成されている。
【００９５】
上部電極膜２６は上部シ−ルドギャップ層４６によって覆われている。上部シ−ルドギャップ層４６は、アルミナ等の絶縁材料からなり、スパッタ等によって、例えば１０〜２００ｎｍの厚み（最小厚み）に形成されている。
【００９６】
上部シ−ルド層４１は、パーマロイ（ＮｉＦｅ）等の磁性材料よりなり、上部シ−ルドギャップ層４６の上に、スパッタリング法またはめっき法等によって、例えば約３μｍの厚みとなるように形成されている。実施例では、上部シ−ルド層４１は、記録素子４の下部磁性層として兼用されている。
【００９７】
上述した薄膜磁気ヘッドにおいて、ＧＭＲ膜３０と、電極膜２５、２６とを含んでおり、電極膜２５、２６のそれぞれは、ＧＭＲ膜３０の両面に隣接している。したがって、ＧＭＲ膜３０の膜面に対して垂直方向にセンス電流を流す磁気抵抗効果素子３を得ることができる。そのような磁気抵抗効果素子３の例は、既に述べたように、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜である。
【００９８】
ＣＰＰタイプのＳＶ膜またはＴＭＲ膜は、少なくとも１つのフリ−層３０１を含んでおり、フリ−層３０１に発生することのあるバルクハウゼンノイズを抑制しなければならない。図示実施例の磁気抵抗効果素子は、磁区制御膜２１、２２を含んでおり、磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に配置され、フリ−層３０１の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００９９】
絶縁層（２３１、２３２）、（２４１、２４２）は、磁区制御膜２１、２２と、電極膜２５、２６との間に層状に介在し、ＧＭＲ膜３０との間では、両者間に生じる間隔ΔＷ１１、ΔＷ１２を埋めている。この構造によれば、電極膜２５、２６及びＧＭＲ膜３０から磁区制御膜２１、２２へのセンス電流の漏洩を、絶縁層（２３１、２３２）、（２４１、２４２）によって、確実に防止することができる。
【０１００】
ＧＭＲ膜３０は、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部９６、９７を有しており、電極膜２５、２６はステップ部９６−９７間の面で、ＧＭＲ膜３０に隣接している。この構造によれば、センス電流が、主に、ステップ部９６−９７間の縮小された幅Ｗ２に対応する中央領域を通って流れることになるので、読み取りトラック幅を狭小化できる。しかも、絶縁層（２３１、２３２）、（２４１、２４２）が、ステップ部９６、９７に入るので、磁区制御膜２１、２２と上部電極膜２６との間の電気絶縁性が更に向上する。
【０１０１】
上記実施例の薄膜磁気ヘッドは、図１〜図１６に示した膜構造のうち、図１１に示したものを適用したものであるが、図１〜図１０、図１２〜図１６に示した膜構造も同様に適用できる。
【０１０２】
３．磁気ヘッド装置
図２１は本発明に係る磁気ヘッド装置の正面図、図２２は図２１に示した磁気ヘッド装置の底面図である。図示された磁気ヘッド装置は、図１７〜図２０に示した薄膜磁気ヘッド４０と、ヘッド支持装置５とを含む。ヘッド支持装置５は、金属薄板でなる支持体５１の長手方向の一端にある自由端に、同じく金属薄板でなる可撓体５２を取付け、この可撓体５２の下面に薄膜磁気ヘッド４０を取付けた構造となっている。
【０１０３】
具体的には、可撓体５２は、支持体５１の長手方向軸線と略平行して伸びる２つの外側枠部５２１、５２２と、支持体５１から離れた端において外側枠部５２１、５２２を連結する横枠５２３と、横枠５２３の略中央部から外側枠部５２１、５２２に略平行するように延びていて先端を自由端とした舌状片５２４とを有する。横枠５２３のある方向とは反対側の一端は、支持体５１の自由端付近に溶接等の手段によって取付けられている。
【０１０４】
支持体５１の下面には、例えば半球状の荷重用突起５２５が設けられている。この荷重用突起５２５により、支持体５１の自由端から舌状片５２４へ荷重力が伝えられる。
【０１０５】
薄膜磁気ヘッド４０は、舌状片５２４の下面に接着等の手段によって取付けられている。薄膜磁気ヘッド４０は、ピッチ動作及びロール動作が許容されるように支持されている。
【０１０６】
本発明に適用可能なヘッド支持装置５は、上記実施例に限定するものではなく、これまで提案され、またはこれから提案されることのあるヘッド支持装置を、広く適用できる。例えば、支持体５１と舌状片５２４とを、タブテープ（ＴＡＢ）等のフレキシブルな高分子系配線板を用いて一体化したもの等を用いることもできる。また、従来より周知のジンバル構造を持つものを自由に用いることができる。
【０１０７】
４．磁気記録再生装置
図２３は図２１、図２２に示した磁気ヘッド装置を用いた磁気記録再生装置の平面図である。図示された磁気記録再生装置は、図２１、図２２に示した磁気ヘッド装置６と、位置決め装置８と、磁気ディスク７とを含む。位置決め装置８は、ロータリ・アクチュエータ方式であり、ヘッド支持装置５の他端側を支持している。
【０１０８】
本実施例において、磁気ディスク７は磁気ヘッド装置６と協働して磁気記録再生を行う。磁気ディスク７は、図示しない回転駆動機構により、矢印Ｆ１の方向に高速で回転駆動される。
【０１０９】
薄膜磁気ヘッド４０は、ヘッド支持装置５及び位置決め装置８により、矢印Ｂ１またはＢ２の方向に駆動され、所定のトラック上で、磁気ディスク７への書き込み及び読み出しを行う。
【０１１０】
５．薄膜磁気ヘッドの製造方法
次に、本発明に係る薄膜磁気ヘッドの製造方法の第１態様について、図２４〜図３６を参照して説明する。この製造方法は磁気抵抗効果素子の製造にも適用できる。
【０１１１】
まず、図２４に示すように、スライダ基体５の上に、絶縁層５０１を形成し、更に絶縁層５０１の上に下部電極膜２５を形成する。下部電極層を構成する導電層２５を、下部シールド層から独立して設ける場合は、図１８、図１９に例示したように、絶縁層５０１、下部シ−ルド層２８及び下部シールドギャップ層２０１を形成し、更に下部シールドギャップ層２０１の上に下部電極膜となる導電層２５を形成する。
【０１１２】
次に、図２５に示すように、下部電極膜２５上に、再生用のＧＭＲ素子となる被パタ−ンニング層３００を形成する。図では、被パタ−ンニング層３００は単層表示であるが、実際のＳＶ膜またはＴＭＲ膜では、図１〜図１６に示したように、多層膜構造となる。
【０１１３】
次に、図２６に示すように、被パタ−ンニング層３００の上に、下層レジスト層１１１を形成し、更に、下層レジスト層１１１の上に上層レジスト層１１２を形成する。下層レジスト層１１１は、スピンコート法等の手段によって塗布した後、必要に応じて、これを加熱することによって形成される。
【０１１４】
下層レジスト層１１１を構成するレジスト材料は、その上に形成される上層レジスト層１１２を構成するレジスト材料とインターミキシングを起こさない材料であることが必要である他、アンダーカットの入った積層（２層）レジストパターンを形成する場合は、採用されるアンダーカット形成方法に適した材料が選択される。アンダーカット形成方法としては、現像剤のみによる方法、アッシングのみによる方法、及び、現像剤とアッシングとを併用する方法がある。
【０１１５】
この内、現像のみでアンダーカットの入った２層レジストパターンを形成する場合は、下層レジスト層１１１を構成するレジスト材料は、現像剤として通常用いられるアルカリ性水溶液に溶解し、かつ、上層レジスト層（後述）よりもアルカリ性水溶液による溶解速度の速い材料によって構成する。この場合の具体例としては、ポリメチルグルタールイミド（以下ＰＭＧＩと称する）を挙げることができる。
【０１１６】
アッシングのみでアンダーカットの入った２層レジストを得る場合は、アッシング反応速度が、上層レジスト層（後述）を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【０１１７】
現像剤とアッシングとを併用してアンダーカットを入れる場合は、アルカリ性水溶液に溶解し、かつ、アッシング反応速度が上層レジスト層（後述）を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【０１１８】
上層レジスト層１１２は、フェノール性水酸基を含むレジストを主成分とするものが好ましい。上層レジスト層１１２に適したフェノール性水酸基を含むレジストの例としては、特公昭３７−１８０１５号公報に開示されたＮＱＤ−ノボラックレジスト（ナフトキノンジアジド−ノボラックレジスト）、特開平６−２４２６０２号公報に開示された一体型ＮＱＤ−ノボラックレジスト、特開２０００−６３４６６号公報に開示された疎水性一体型ＮＱＤ−ノボラックレジスト、及び、特開平６−２７３９３４号公報に開示されたポリヒドロキシスチレン系樹脂を主成分とした化学増幅型レジスト等を挙げることができる。
【０１１９】
次に、図２７に示すように、マスク１０５を介して、上層レジスト層１１２を露光して、上層レジスト層１１２にマスク１０５のパターンに従った潜像を形成する。露光用の光は、紫外線、エキシマレーザー光、電子ビーム等、どのような光でもよい。露光用の光が電子線である場合には、マスク１０５を介することなく、直接、上層レジスト層１１２に電子線を照射することにより、所定のパターンの潜像を形成してもよい。また、必要に応じて、露光後に上層レジスト層１１２を加熱する。
【０１２０】
次に、図２８に示すように、現像液によって、露光後の上層レジスト層１１２を現像すると共に、下層レジスト層１１１の一部を溶解させる。現像後、下層レジスト層１１１および上層レジスト層１１２の水洗と乾燥を行う。これにより、アンダーカットの入ったレジストマスク１１０が得られる。アンダーカットの入ったレジストマスク１１０では、上層レジスト層１１２は、下層の下層レジスト層１１１の平面積よりも大きい幅Ｗ３１を有する。このようなレジストマスク１１０は、パターンの微細化に有効である。現像液としては、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液等のアルカリ性水溶液を用いることが好ましい。
【０１２１】
次に、図２９に示すように、例えばイオンミリング等のドライエッチングによって、被パタ−ンニング層３００を選択的にエッチングし、ＧＭＲ膜３０を形成する。
【０１２２】
次に、図３０に示すように、レジストマスク１１０の幅Ｗ３１よりも狭い幅Ｗ３２のレジストマスク１２０を形成する。このレジストマスク１２０も、レジストマスク１１０と同様に、アンダーカットの入ったレジストパターン１２１、１２２である。レジストパタ−ン１２０は、レジストパターン１１０をアッシングなどの手段によってスリム化して得ることもできるし、レジストパタ−ン１１０を形成するときのプロセスを、再度、実行することによっても、得ることができる。
【０１２３】
次に、図３１に示すように、例えばイオンミリング等のドライエッチングによって、ＧＭＲ膜３０の表面を選択的にエッチングし、ステップ部９６、９７を形成する。
【０１２４】
次に、図３２に示すように、レジストマスク１２０を残したままで、例えば、スッパタ等の薄膜形成プロセスを実行することにより、絶縁層２３１、２４１を成膜する。絶縁層２３１、２４１はＡｌ２Ｏ３などの絶縁材料でなる。この薄膜形成プロセスにおいては、指向性を持つイオン．ビーム．ディポジッション（以下ＩＢＤと称する）方法を適用する。具体的には、膜面に垂直な垂線Ｖ１に対して、角度θ１をもつ指向性スパッタを実行し、絶縁層２３１、２４１を、レジストパターン１２２の下側に形成されているアンダーカット部分に侵入させる。これにより、絶縁層２３１、２４１はステップ部９６、９７を埋めるように付着される。
【０１２５】
次に、図３３に示すように、レジストマスク１２０を残したままで、絶縁層２３１、２４１の上に磁区制御膜２１、２２を、スパッタなどの手段によって成膜する。このときのスパッタは、膜面に対してほぼ直交する方向に行う。このため、磁区制御膜２１、２２は、レジストパターン１２２の下側のアンダーカット部分には入らず、絶縁層２３１、２４１のうち、アンダーカット部分において、ステップ部を埋めている部分は、磁区制御膜２１、２２が成膜されず、絶縁層２３１、２４１が露出している。
【０１２６】
次に、図３４に示すように、レジストマスク１２０を残したままで、例えば、スッパタ等の薄膜形成プロセスを実行することにより、絶縁層２３２、２４２を成膜する。絶縁層２３２、２４２はＡｌ２Ｏ３などの絶縁材料でなる。この薄膜形成プロセスにおいても、指向性を持つＩＢＤを適用する。具体的には、膜面に垂直な垂線Ｖ１に対して、角度θ２をもつ指向性スパッタを実行し、絶縁層２３２、２４２を、レジストパターン１２２の下側に形成されているアンダーカット部分に侵入させる。これにより、絶縁層２３２、２４２は、先に成膜されている絶縁層２３１、２４１と、アンダーカットの部分で連続することになる。
【０１２７】
次に、図３５に示すように、レジストマスク１２０を剥離し、除去する。レジストマスク１２０の剥離に当たってはアセトン等の有機溶剤を用いることができる。
【０１２８】
次に、図３６に示すように、上部電極膜２６を成膜し、更に、記録ヘッドのための製造プロセスを実行する。記録ヘッドの製造プロセスは周知である。
【０１２９】
次に、本発明に係る薄膜磁気ヘッドの製造方法の第２態様について、図３７〜図５３を参照して説明する。図において、第１態様において表れた構成部分と同一の構成部分については、同一の参照符号を付し、重複説明は省略する。この製造方法は磁気抵抗効果素子の製造にも適用できる。
【０１３０】
まず、図３７に示すように、スライダ基体５の上に、絶縁層５０１を形成し、更に絶縁層５０１の上に下部電極膜となる導電層２５０を形成する。
【０１３１】
図示の場合、下部電極膜を構成する導電層２５０は、下部シールド層として兼用される。導電層２５０を、下部シールド層として兼用する場合は、例えば、ＮｉＦｅ、ＣｏＦｅＮｉ、ＣｏＦｅなどの軟磁性材料を用いる。これとは異なって、図１８、図１９に例示したように、下部電極層を構成する導電層２５０を、下部シールド層から独立して設ける場合は、絶縁層５０１、下部シ−ルド層２８及び下部シールドギャップ層２０１を形成し、更に下部シールドギャップ層２０１の上に下部電極膜となる導電層２５０を形成する。
【０１３２】
次に、図３８に示すように、導電層２５０の上に、所定パターンをもつレジストマスク１００を形成する。レジストマスク１００は、下層レジスト層１０１の上に、その平面積よりも大きい幅を有する上層レジスト層１０２を積層したアンダーカット構造を有する。アンダーカットの入ったレジストマスク１００は、パターンの微細化に有効である。レジストマスク１００は、後で述べるパターニング方法の適用によって形成できる。
【０１３３】
次に、図３９に示すように、例えばイオンミリング、リアクティブ．イオン．エッチング（ＲＩＥ）等のドライエッチングによって、導電層２５０を選択的にエッチングし、下部電極膜２５を形成する。
【０１３４】
次に、図４０に示すように、レジストマスク１００を残したままで、例えば、スッパタ等の薄膜形成プロセスを実行することにより、絶縁層２０２を成膜する。絶縁層２０２はＡｌ２Ｏ３などの絶縁材料でなる。
【０１３５】
次に、図４１に示すように、レジストマスク１００を有機溶剤を用いて剥離し、下部電極膜２５の中央に設けられた凸部の表面と、絶縁層２０２の表面が同一の平面を構成するように平坦化処理を行う。平坦化処理は、例えばＣＭＰ法の適用によって実行できる。
【０１３６】
次に、図４２に示すように、下部電極膜２５及び絶縁層２０２の作る平面上に、再生用のＧＭＲ素子となる被パタ−ンニング層３００を形成する。
【０１３７】
次に、図４３に示すように、被パタ−ンニング層３００の上に、下層レジスト層１１１を形成し、更に、下層レジスト層１１１の上に上層レジスト層１１２を形成する。
【０１３８】
次に、図４４に示すように、マスク１０５を介して、上層レジスト層１１２を露光して、上層レジスト層１１２にマスク１０５のパターンに従った潜像を形成する。
【０１３９】
次に、図４５に示すように、現像液によって、露光後の上層レジスト層１１２を現像すると共に、下層レジスト層１１１の一部を溶解させる。現像後、下層レジスト層１１１および上層レジスト層１１２の水洗と乾燥を行う。これにより、アンダーカットの入ったレジストマスク１１０が得られる。アンダーカットの入ったレジストマスク１１０では、上層レジスト層１１２は、下層の下層レジスト層１１１の平面積よりも大きい幅Ｗ３１を有する。
【０１４０】
次に、図４６に示すように、例えばイオンミリング等のドライエッチングによって、被パタ−ンニング層３００を選択的にエッチングし、ＧＭＲ膜３０を形成する。
【０１４１】
次に、図４７に示すように、レジストマスク１１０の幅Ｗ３１よりも狭い幅Ｗ３２のレジストマスク１２０を形成する。このレジストマスク１２０も、レジストマスク１１０と同様に、アンダーカットの入ったレジストパターン１２１、１２２である。
【０１４２】
次に、図４８に示すように、例えばイオンミリング等のドライエッチングによって、ＧＭＲ膜３０の表面を選択的にエッチングし、ステップ部９６、９７を形成する。
【０１４３】
次に、図４９に示すように、レジストマスク１２０を残したままで、例えば、スッパタ等の薄膜形成プロセスを実行することにより、絶縁層２３１、２４１を成膜する。
【０１４４】
次に、図５０に示すように、レジストマスク１２０を残したままで、絶縁層２３１、２４１の上に磁区制御膜２１、２２を、スパッタなどの手段によって成膜する。このときのスパッタは、膜面に対してほぼ直交する方向に行う。このため、磁区制御膜２１、２２は、レジストパターン１２２の下側のアンダーカット部分には入らず、絶縁層２３１、２４１のうち、アンダーカット部分において、ステップ部を埋めている部分は、磁区制御膜２１、２２が成膜されず、絶縁層２３１、２４１が露出している。
【０１４５】
次に、図５１に示すように、レジストマスク１２０を残したままで、例えば、スッパタ等の薄膜形成プロセスを実行することにより、絶縁層２３２、２４２を成膜する。
【０１４６】
次に、図５２に示すように、レジストマスク１２０を剥離し、除去する。レジストマスク１１０の剥離に当たってはアセトン等の有機溶剤を用いることができる。
【０１４７】
次に、図５３に示すように、上部電極膜２６を成膜し、更に、記録ヘッドのための製造プロセスを実行する。記録ヘッドの製造プロセスは周知である。
【０１４８】
次に、実施例を挙げて、図３７〜図５３のプロセスを更に具体的に説明する。
（１）図３７のプロセス
図３７に示すプロセスにおいて、スライダ基体５として、直径３インチ、厚み２ｍｍのＡｌＴｉＣ（アルティック）を用いた。このスライダ基体５の上に、Ａｌ２Ｏ３でなる絶縁層５０１を、厚さ３μｍとなるようにスパッタした。その後、公知のフレームめっき法により、厚さ３μｍのＮｉＦｅのめっき膜でなる導電膜２５０を成膜した。このＮｉＦｅめっき膜は、下部シールド層２８（図１８〜図２０参照）として兼用される。絶縁層５０１のスパッタプロセス条件は次の通りである。
スパッタ装置：アルカテル社製 ＨＥＤＡ２４８０（ＲＦバイアススパッタ）
スパッタ条件
スパッタ膜 Ａｌ２Ｏ３
ターゲット Ａｌ２Ｏ３
Ｐｏｗｅｒ １５（ｋＷ）（１３．５６ＭＨｚ）
バイアスＶｄｃ −１５０（Ｖ）
Ａｒガス圧力 １（ｍＴｏｒｒ）
Ａｒガス流量 １００ｓｃｃｍ
なお、流量単位ｓｃｃｍとは、ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｍの略語であり、圧力を１気圧（１．０１３２５×１０５Ｐａ）に変換した時の１分間当たりのｃｍ３単位の流量を表す。
【０１４９】
（２）図３８のプロセス
図３８のプロセスにおいて、レジストマスク１００は、ＰＭＧＩを用いたアンダーカット入りの２層構造とした。その成膜プロセス条件は、次の通りである。
（ａ）ＰＭＧＩ塗布条件
ＰＭＧＩとしては、シプレイファーイースト社製のＬＯＬ−５００を用い、スピンコートにて、５０ｎｍの厚さに塗布し、次にプリベークした。プリベーク条件は１８０℃、３００秒とした。
（ｂ）レジストプリント条件
レジストとして、クラリアンジャパン社製のＡＺ５１０Ｐを用い、スピンコ−トにより０．２５μｍの厚さに塗布し、次にプリベークした。プリベーク条件は１２０℃、６０秒とした。
（ｃ）露光条件
露光装置として、ニコン社製ＮＳＲ−ＴＦＨＥＸ１４Ｃを用いた。露光条件は次のとおりである。
ＮＡ；０．６
σ；０．７５
Ｄｏｓｅ；３０ｍＪ／ｃｍ２
焦点；０μｍ
マスクサイズ；０．２μｍ
（ｄ）現像条件
１２０℃の温度で６０秒間加熱した。次に、現像液として、２．３８％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液を用い、３０秒、１パドルで、現像処理を行った。
【０１５０】
上述したプロセスを経ることにより、図３８において、クリティカルパターン部分のレジスト幅０．１２μｍ、長さ３μｍで、両側に３μｍだけ飛び出るアンダーカット入りのレジストマスク１００を得た。レジストマスク１００は、スライダ基体５をウエハーとしてその面上に多数整列して形成される。
【０１５１】
（３）図３９のプロセス
下部電極膜２５を得るに当たり、その導電層２５０をミリングした。ミリング装置は、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤである。ミリング条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
ミリング角度：５°（膜面垂線に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ３００Ｖ
加速電圧：−５００Ｖ
これにより、図３９に示す下部電極膜２５が得られた。ミリング深さは０．１μｍである。
【０１５２】
（４）図４０のプロセス
図４０の絶縁膜２０２のスパッタ成膜は、次の条件で行った。
スパッタ装置：アルカテル社製 ＨＥＤＡ２４８０（ＲＦバイアススパッタ）
スパッタ膜：Ａｌ２Ｏ３
ターゲット：Ａｌ２Ｏ３
Ｐｏｗｅｒ：１５（ｋＷ）（１３．５６ＭＨｚ）
バイアスＶｄｃ：−１５０（Ｖ）
Ａｒガス圧力：１（ｍＴｏｒｒ）
Ａｒガス流量：１００ｓｃｃｍ
【０１５３】
（５）図４１のプロセス
５０℃のＮＭＰ（Ｎ−メチルピロリドン）中に、１時間、揺動を与えながら浸漬し、レジストマスク１００を溶解除去した。日立製作所製 ＣＤ−ＳＥＭ Ｓ７８００により、目的のクリティカルパターン部分に形成された金属パターンを観察したところ、０．１μｍ幅のＮｉＦｅ孤立ラインパターンの外側に、その境界にバリのないアルミナパターンが存在するＮｉＦｅ−Ａｌ２Ｏ３連続パターンが得られた。
【０１５４】
（６）図４２のプロセス
図４２のプロセスでは、公知の手段にしたがって、ＴＭＲ膜を得るための膜構造を有する被パターンニング膜３００を成膜した。
【０１５５】
（７）図４３〜図４５のプロセス
図４３、図４４のプロセスにおいて、下層レジスト層１１１として、ＰＭＧＩを用い、その上に上層レジスト層１１２となるレジストをプリントした。そのプロセス条件は、次の通りである。
（ａ）ＰＭＧＩ塗布条件
ＰＭＧＩとしては、シプレイファーイースト社製のＬＯＬ−５００を用い、スピンコートにて、５０ｎｍの厚さに塗布し、次にプリベークした。プリベーク条件は１８０℃、３００秒とした。
（ｂ）レジストプリント条件
レジストとして、クラリアンジャパン社製のＡＺ５１０Ｐを用い、スピンコ−トにより０．２５μｍの厚さに塗布し、次にプリベークした。プリベーク条件は１２０℃、６０秒とした。
（ｃ）露光条件
露光装置として、ニコン社製ＮＳＲ−ＴＦＨＥＸ１４Ｃを用いた。露光条件は次のとおりである。
ＮＡ；０．６
σ；０．７５
Ｄｏｓｅ；２７ｍＪ／ｃｍ２
焦点；０μｍ
マスクサイズ；０．２μｍ
（ｄ）現像条件
１２０℃の温度で６０秒間加熱した。次に、現像液として、２．３８％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液を用い、３０秒、１パドルで、現像処理を行った。
【０１５６】
上述したプロセスを経ることにより、図４５において、クリティカルパターン部分のレジスト幅０．１４μｍ、長さ３μｍで、両側に３μｍだけ飛び出るアンダーカット入りのレジストマスク１１０を得た。レジストマスク１１０は、スライダ基体５をウエハーとしてその面上に多数整列して形成される。
【０１５７】
（８）図４６のプロセス
ＴＭＲ膜を得るための膜構造と有する被パターンニング膜３００を、レジストマスク１１０をマスクとしてミリングした。ミリング装置は、Ｖｅｅｃｏ 社製
ＩＢＥ−ＩＢＤである。ミリング条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
ミリング角度：５°（膜面垂線に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ３００Ｖ
加速電圧：−５００Ｖ
これにより、図４６のＴＭＲ膜でなるＧＭＲ膜３０が得られた。ＧＭＲ膜３０の幅Ｗ３１は０．１２μｍである。
【０１５８】
（９）図４７のプロセス
図４６のミリングプロセスを経て、幅Ｗ３１が０．１２μｍとなっていたレジストマスク１２０を下記の条件でスリンミングし、その幅Ｗ３２を０．１μｍとした。
アッシング装置：Ｍａｔｒｉｘ ｉｎｃ． 社製 Ｓｙｓｔｅｍ １０４
圧力：１．０Ｔｏｒｒ（約１３３Ｐａ）
ガス：Ｏ２
ガス流量：３０ｓｃｃｍ
ＲＦ出力：２００Ｗ
基板温度：７０℃
【０１５９】
（１０）図４８のプロセス
図４７のプロセスの後、ミリングによって、ＧＭＲ膜３０の表面を選択的にエッチングし、ステップ部９６、９７を形成した。ステップ部９６、９７の深さは、表面層から次の層に達するようにした。ミリング装置は、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤである。ミリング条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
ミリング角度：５°（膜面垂線に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ３００Ｖ
加速電圧：−５００Ｖ
【０１６０】
（１１）図４９のプロセス
アルミナ（Ａｌ２Ｏ３）を０．０１μｍの厚さにスパッタし、絶縁層２３１、２４１を成膜した。スパッタ装置は、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤである。スパッタ条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
スパッタ角度θ１：４５°（膜面垂線Ｖ１に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ１５００Ｖ
加速電圧：−２００Ｖ
ターゲット：Ａｌ２Ｏ３
【０１６１】
（１２）図５０のプロセス
ＰｔＭｎを０．０２μｍの厚さにスパッタし、磁区制御膜２１、２２を成膜した。スパッタ装置は、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤである。スパッタ条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
スパッタ角度：１０°（膜面垂線に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ１５００Ｖ
加速電圧：−２００Ｖ
ターゲット：ＰｔＭｎ
【０１６２】
（１３）図５１のプロセス
アルミナ（Ａｌ２Ｏ３）を０．０１μｍの厚さにスパッタし、絶縁層２３２、２４２を成膜した。スパッタ装置は、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤである。スパッタ条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｒｒ
スパッタ角度θ２：４５°（膜面垂線Ｖ１に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ１５００Ｖ
加速電圧：−２００Ｖ
ターゲット：Ａｌ２Ｏ３
【０１６３】
（１４）図５２のプロセス
次に、５０℃のＮＭＰ（Ｎ−メチルピロリドン）中に、１時間、揺動を与えながら浸漬し、レジストマスク１２０を溶解除去した。これにより、図５２に示す所望パターンを有するＧＭＲ膜３０が得られた。
【０１６４】
図５２のＧＭＲ膜３０を、日立製作所製 ＣＤ−ＳＥＭ Ｓ７８００により観察したところ、０．１μｍ幅のＴＭＲ膜の孤立ラインパターンの外側に、バリのないアルミナによる絶縁層２３２、２４２が連続する連続パターンが得られていることが確認された。
【０１６５】
（１５）図５３のプロセス
公知のフレームめっき法により、厚さ３μｍのＮｉＦｅ膜を形成し、上部電極膜２６とした。
【０１６６】
上述したプロセスによって得られるＧＭＲ膜３０の幅は０．１２μｍであり、上電極膜２６がＧＭＲ膜３０に接している幅は０．１μｍであり、実効読み取り幅は０．１μｍであった。
【０１６７】
図示及び説明は省略するが、本発明は、ＳＶ膜に対して、膜面に垂直に電流を流すＣＰＰ−ＧＭＲ素子を有する薄膜磁気ヘッドの製造にも、若干のプロセス修正を加えることにより、適用できることは明らかである。
【０１６８】
本発明は、上記実施の形態に限定されず種々の変更が可能である。例えば、本発明は、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等、薄膜磁気ヘッド以外のマイクロデバイスの製造方法にも適用することができる。
【０１６９】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）センス電流漏洩を確実に防止できるとともに、狭トラック化にも容易に対応できる磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気記録再生装置を提供することができる。
（ｂ）上述した磁気抵抗効果素子もしくは薄膜磁気ヘッドを製造するのに適した製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は発明に係る磁気抵抗効果素子の一実施例を示す断面図である。
【図２】本発明に係る磁気抵抗効果素子の別の実施例を示す断面図である。
【図３】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図４】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図５】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図６】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図７】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図８】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図９】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１０】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１１】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１２】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１３】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１４】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１５】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１６】本発明に係る磁気抵抗効果素子の更に別の実施例を示す断面図である。
【図１７】本発明に係る薄膜磁気ヘッドの斜視図である。
【図１８】図１７に示した薄膜磁気ヘッドの電磁変換素子部分の拡大断面図である。
【図１９】図１８の１９−１９線に沿った断面図である。
【図２０】図１９の拡大図である。
【図２１】本発明に係る磁気ヘッド装置の正面図である。
【図２２】図２１に示した磁気ヘッド装置の底面図である。
【図２３】図２１、図２２に示した磁気ヘッド装置を用いた磁気記録再生装置の平面図である。
【図２４】本発明に係る製造方法における一工程を示す図である。
【図２５】図２４の工程の後の工程を説明する断面図である。
【図２６】図２５の工程の後の工程を説明する断面図である。
【図２７】図２６の工程の後の工程を説明する断面図である。
【図２８】図２７の工程の後の工程を説明する断面図である。
【図２９】図２８の工程の後の工程を説明する断面図である。
【図３０】図２９の工程の後の工程を説明する断面図である。
【図３１】図３０の工程の後の工程を説明する断面図である。
【図３２】図３１の工程の後の工程を説明する断面図である。
【図３３】図３２の工程の後の工程を説明する断面図である。
【図３４】図３３の工程の後の工程を説明する断面図である。
【図３５】図３４の工程の後の工程を説明する断面図である。
【図３６】図３５の工程の後の工程を説明する断面図である。
【図３７】本発明に係る製造方法における別の工程を示す図である。
【図３８】図３７の工程の後の工程を説明する断面図である。
【図３９】図３８の工程の後の工程を説明する断面図である。
【図４０】図３９の工程の後の工程を説明する断面図である。
【図４１】図４０の工程の後の工程を説明する断面図である。
【図４２】図４１の工程の後の工程を説明する断面図である。
【図４３】図４２の工程の後の工程を説明する断面図である。
【図４４】図４３の工程の後の工程を説明する断面図である。
【図４５】図４４の工程の後の工程を説明する断面図である。
【図４６】図４５の工程の後の工程を説明する断面図である。
【図４７】図４６の工程の後の工程を説明する断面図である。
【図４８】図４７の工程の後の工程を説明する断面図である。
【図４９】図４８の工程の後の工程を説明する断面図である。
【図５０】図４９の工程の後の工程を説明する断面図である。
【図５１】図５０の工程の後の工程を説明する断面図である。
【図５２】図５１の工程の後の工程を説明する断面図である。
【図５３】図５２の工程の後の工程を説明する断面図である。
【符号の説明】
２１、２２ 磁区制御膜
２５、２６ 電極膜
３０ ＧＭＲ膜３０（ＧＭＲ膜）
９６〜９９ ステップ部
Claims (13)
- 磁気抵抗効果膜と、一対の電極膜と、磁区制御膜と、絶縁層とを含む磁気抵抗効果素子であって
前記磁気抵抗効果膜は、少なくとも１つのフリ−層を含み、膜厚方向の両面の少なくとも一面側に、幅方向の両端で落ち込むステップ部を有しており、
前記一対の電極膜のそれぞれは、前記磁気抵抗効果膜の前記膜厚方向の両面に隣接し、前記ステップ部を有する一面側では、前記ステップ部間の面で、前記磁気抵抗効果膜に隣接しており、
前記磁区制御膜は、前記磁気抵抗効果膜の幅方向の両側部に配置され、前記フリ−層の磁区を制御するものであり、
前記絶縁層は、前記磁区制御膜と、前記電極膜及び前記磁気抵抗効果膜との間を埋めている
磁気抵抗効果素子。 - 請求項１に記載された磁気抵抗効果素子であって、前記ステップ部は、膜厚方向の両面に設けられている磁気抵抗効果素子。
- 磁気抵抗効果膜と、一対の電極膜と、磁区制御膜と、絶縁層とを含む磁気抵抗効果素子であって
前記磁気抵抗効果膜は、少なくとも１つのフリ−層を含んでおり、
前記一対の電極膜のそれぞれは、前記磁気抵抗効果膜の前記膜厚方向の両面に隣接しており、
前記一対の電極膜の少なくとも一方は、前記磁気抵抗効果膜と隣接する部分に、幅方向の両端で落ち込むステップ部を有しており、
前記磁区制御膜は、前記磁気抵抗効果膜の幅方向の両側部に配置され、前記フリ−層の磁区を制御するものであり、
前記絶縁層は、前記磁区制御膜と、前記一対の電極膜の少なくとも一方及び前記磁気抵抗効果膜との間を埋めている
磁気抵抗効果素子。 - 請求項３に記載された磁気抵抗効果素子であって、
前記ステップ部は、前記一対の電極膜の一方と、前記磁気抵抗効果膜との間に、前記磁気抵抗効果膜の最大幅よりも狭幅の接触幅を生じさせる
磁気抵抗効果素子。 - 請求項１乃至４の何れかに記載された磁気抵抗効果素子であって、前記磁気抵抗効果膜は、スピンバルブ膜である磁気抵抗効果素子。
- 請求項１乃至４の何れかに記載された磁気抵抗効果素子であって、前記磁気抵抗効果膜は、強磁性トンネル接合膜である磁気抵抗効果素子。
- 磁気抵抗効果素子と、スライダとを含む薄膜磁気ヘッドであって、
前記磁気抵抗効果素子は、請求項１乃至６の何れかに記載されたものでなり、
前記スライダは、前記磁気抵抗効果素子を支持する
薄膜磁気ヘッド。 - 薄膜磁気ヘッドと、ヘッド支持装置とを含む磁気ヘッド装置であって、
前記薄膜磁気ヘッドは、請求項７に記載されたものでなり、
前記ヘッド支持装置は、前記薄膜磁気ヘッドを支持する
磁気ヘッド装置。 - 磁気ヘッド装置と、磁気ディスクとを含む磁気記録再生装置であって、
前記磁気ヘッド装置は、請求項８に記載されたものでなり、
前記磁気ディスクは、前記磁気ヘッド装置との協働により、磁気記録の書き込み及び読み出しを行う
磁気記録再生装置。 - 磁気抵抗効果素子の製造方法であって、
断面形状がＴ形状をしたレジストマスクを用い、膜厚方向の両面の少なくとも一面側に幅方向の両端で落ち込むステップ部を有する磁気抵抗効果膜を形成し、
次に、指向性成膜プロセスにより、前記レジストマスクの基部近傍まで回り込むように、第１の絶縁層を形成し、前記指向性成膜プロセスにおける指向角度は、前記磁気抵抗効果膜の膜面に垂直な垂線に対して、零ではない、ある角度を有しており、
次に、前記第１の絶縁層の上に、前記レジストマスクの基部には回り込まないように磁区制御膜を成膜し、
次に、前記磁区制御膜の上に、指向性成膜プロセスにより、前記レジストマスクの基部近傍まで回り込み、前記第１の絶縁層に連なるように、第２の絶縁層を形成し、前記指向性成膜プロセスにおける指向角度は、前記磁気抵抗効果膜の膜面に垂直な垂線に対して、零ではない、ある角度を有する
工程を含む磁気抵抗効果素子の製造方法。 - 磁気抵抗効果素子の製造方法であって、
断面形状がＴ形状をしたレジストマスクを用い、膜厚方向の両面の少なくとも一面側に幅方向の両端で落ち込むステップ部を有する電極膜を形成し、
次に、成膜プロセスにより、前記ステップ部を絶縁膜によって埋め、
次に、断面形状がＴ形状をしたレジストマスクを用い、前記電極膜の上にパターン化された磁気抵抗効果膜を形成し、
次に、指向性成膜プロセスにより、前記レジストマスクの基部近傍まで回り込むように、第１の絶縁層を形成し、前記指向性成膜プロセスにおける指向角度は、前記磁気抵抗効果膜の膜面に垂直な垂線に対して、零ではない、ある角度を有しており、
次に、前記第１の絶縁層の上に、前記レジストマスクの基部には回り込まないように磁区制御膜を成膜し、
次に、前記磁区制御膜の上に、指向性成膜プロセスにより、前記レジストマスクの基部近傍まで回り込み、前記第１の絶縁層に連なるように、第２の絶縁層を形成し、前記指向性成膜プロセスにおける指向角度は、前記磁気抵抗効果膜の膜面に垂直な垂線に対して、零ではない、ある角度を有する
工程を含む磁気抵抗効果素子の製造方法。 - 磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法であって、
断面形状がＴ形状をしたレジストマスクを用い、膜厚方向の両面の少なくとも一面側に幅方向の両端で落ち込むステップ部を有する磁気抵抗効果膜を形成し、
次に、指向性成膜プロセスにより、前記レジストマスクの基部近傍まで回り込むように、第１の絶縁層を形成し、前記指向性成膜プロセスにおける指向角度は、前記磁気抵抗効果膜の膜面に垂直な垂線に対して、零ではない、ある角度を有しており、
次に、前記第１の絶縁層の上に、前記レジストマスクの基部には回り込まないように磁区制御膜を成膜し、
次に、前記磁区制御膜の上に、指向性成膜プロセスにより、前記レジストマスクの基部近傍まで回り込み、前記第１の絶縁層に連なるように、第２の絶縁層を形成し、前記指向性成膜プロセスにおける指向角度は、前記磁気抵抗効果膜の膜面に垂直な垂線に対して、零ではない、ある角度を有する
工程を含む薄膜磁気ヘッドの製造方法。 - 磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法であって、
断面形状がＴ形状をしたレジストマスクを用い、膜厚方向の両面の少なくとも一面側に幅方向の両端で落ち込むステップ部を有する電極膜を形成し、
次に、成膜プロセスにより、前記ステップ部を絶縁膜によって埋め、
次に、断面形状がＴ形状をしたレジストマスクを用い、前記電極膜の上にパターン化された磁気抵抗効果膜を形成し、
次に、指向性成膜プロセスにより、前記レジストマスクの基部近傍まで回り込むように、第１の絶縁層を形成し、前記指向性成膜プロセスにおける指向角度は、前記磁気抵抗効果膜の膜面に垂直な垂線に対して、零ではない、ある角度を有しており、
次に、前記第１の絶縁層の上に、前記レジストマスクの基部には回り込まないように磁区制御膜を成膜し、
次に、前記磁区制御膜の上に、指向性成膜プロセスにより、前記レジストマスクの基部近傍まで回り込み、前記第１の絶縁層に連なるように、第２の絶縁層を形成し、前記指向性成膜プロセスにおける指向角度は、前記磁気抵抗効果膜の膜面に垂直な垂線に対して、零ではない、ある角度を有する
工程を含む薄膜磁気ヘッドの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002263259A JP2004103809A (ja) | 2002-09-09 | 2002-09-09 | 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002263259A JP2004103809A (ja) | 2002-09-09 | 2002-09-09 | 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004103809A true JP2004103809A (ja) | 2004-04-02 |
Family
ID=32263062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002263259A Withdrawn JP2004103809A (ja) | 2002-09-09 | 2002-09-09 | 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004103809A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310598A (ja) * | 2005-04-28 | 2006-11-09 | Nippon Hoso Kyokai <Nhk> | 薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子 |
| JP2006310597A (ja) * | 2005-04-28 | 2006-11-09 | Nippon Hoso Kyokai <Nhk> | 薄膜パターン形成方法、被覆材料、薄膜積層体及びトンネル磁気抵抗素子 |
| GB2432450A (en) * | 2005-11-18 | 2007-05-23 | Alps Electric Co Ltd | CPP-type thin-film magnetic head |
| US7950135B2 (en) | 2006-06-16 | 2011-05-31 | Tdk Corporation | Manufacturing method of magnetoresistive effect element |
| US8066897B2 (en) | 2007-12-28 | 2011-11-29 | Hitachi Global Storage Technologies Netherlands B.V. | Dynamic hard magnet thickness adjustment for reduced variation in free layer stabilization field in a magnetoresistive sensor |
-
2002
- 2002-09-09 JP JP2002263259A patent/JP2004103809A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310598A (ja) * | 2005-04-28 | 2006-11-09 | Nippon Hoso Kyokai <Nhk> | 薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子 |
| JP2006310597A (ja) * | 2005-04-28 | 2006-11-09 | Nippon Hoso Kyokai <Nhk> | 薄膜パターン形成方法、被覆材料、薄膜積層体及びトンネル磁気抵抗素子 |
| GB2432450A (en) * | 2005-11-18 | 2007-05-23 | Alps Electric Co Ltd | CPP-type thin-film magnetic head |
| US7950135B2 (en) | 2006-06-16 | 2011-05-31 | Tdk Corporation | Manufacturing method of magnetoresistive effect element |
| US8066897B2 (en) | 2007-12-28 | 2011-11-29 | Hitachi Global Storage Technologies Netherlands B.V. | Dynamic hard magnet thickness adjustment for reduced variation in free layer stabilization field in a magnetoresistive sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5513540B2 (ja) | 垂直磁気記録用磁気ヘッドの製造方法 | |
| US7352539B2 (en) | Thin-film magnetic head having a covered insulating layer | |
| US20080002291A1 (en) | Plated perpendicular magnetic recording main pole process and enhancements | |
| JP3813914B2 (ja) | 薄膜磁気ヘッド | |
| US10839829B1 (en) | Magnetic head with a main pole including first and second layers and manufacturing method for the same | |
| US8137571B2 (en) | Method for manufacturing perpendicular magnetic recording head | |
| US7389578B2 (en) | Manufacturing method of a perpendicular recording magnetic head | |
| JP2005018836A (ja) | 磁気ヘッド及びその製造方法 | |
| US8298430B2 (en) | Method of etching magnetoresistive film by using a plurality of metal hard masks | |
| JP2003317214A (ja) | 薄膜磁気ヘッド及び薄膜磁気ヘッドの下部シールド層の形成方法 | |
| JP2004327565A (ja) | 磁気検出素子の製造方法 | |
| JP2004103809A (ja) | 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法 | |
| US20020078552A1 (en) | Method of manufacturing thin-film magnetic head | |
| US5896251A (en) | Magnetoresistance effect head with conductor film pair and magnetic field proving film pair disposed between substrate and magnetoresistance effect film | |
| US7123456B2 (en) | Method of making magnetoresistive head element | |
| JP2002260204A (ja) | 磁気ヘッド | |
| US7085110B2 (en) | Thermally stable oxidized bias layer structure for magnetoresistive magnetic head for a hard disk drive | |
| JP2007294071A (ja) | 磁気ヘッドの製造方法 | |
| JP2004095006A (ja) | 磁気記録ヘッド、その製造方法、及び、磁気記録装置 | |
| JP2007154244A (ja) | 薄膜パターンの形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法 | |
| US10803888B1 (en) | Magnetic head including spin torque oscillator and manufacturing method for the same | |
| JP2007095814A (ja) | デバイス構造の形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法 | |
| JP2004165224A (ja) | 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置及び磁気記録再生装置 | |
| JP3164050B2 (ja) | 磁気抵抗効果型複合ヘッドの製造方法 | |
| JP2004206822A (ja) | 磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |