JP3883004B2 - パターン化薄膜形成方法およびマイクロデバイスの製造方法 - Google Patents

パターン化薄膜形成方法およびマイクロデバイスの製造方法 Download PDF

Info

Publication number
JP3883004B2
JP3883004B2 JP2002374865A JP2002374865A JP3883004B2 JP 3883004 B2 JP3883004 B2 JP 3883004B2 JP 2002374865 A JP2002374865 A JP 2002374865A JP 2002374865 A JP2002374865 A JP 2002374865A JP 3883004 B2 JP3883004 B2 JP 3883004B2
Authority
JP
Japan
Prior art keywords
thin film
layer
resist
patterned thin
resist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002374865A
Other languages
English (en)
Other versions
JP2004207488A (ja
Inventor
聡史 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002374865A priority Critical patent/JP3883004B2/ja
Priority to US10/731,030 priority patent/US6825122B2/en
Publication of JP2004207488A publication Critical patent/JP2004207488A/ja
Application granted granted Critical
Publication of JP3883004B2 publication Critical patent/JP3883004B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109—Details
    • G11B5/3116—Shaping of layers, poles or gaps for improving the form of the electrical signal transduced, e.g. for shielding, contour effect, equalizing, side flux fringing, cross talk reduction between heads or between heads and information tracks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3967—Composite structural arrangements of transducers, e.g. inductive write and magnetoresistive read
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Magnetic Heads (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、パターン化薄膜を形成するパターン化薄膜形成方法およびマイクロデバイスの製造方法に関する。
【０００２】
【従来の技術】
パターン化された薄膜（以下パターン化薄膜と称する）を有するマイクロデバイスにおいて、パターン化薄膜は、パターン化されたレジストマスクを用いて形成される。本発明において、マイクロデバイスとは、薄膜形成技術を利用して製造される小型のデバイスを言う。本発明にいうマイクロデバイスには、半導体デバイスや、薄膜磁気ヘッドや、薄膜を用いたセンサやアクチュエータ等が含まれる。
【０００３】
パターン化されたレジストマスクを用いて、パターン化薄膜を形成するには、例えば特許文献１に示されるように、ドライエッチング法（特許文献１では、ミリングパタニング法と表記されている）、リフトオフ法、およびこれらを併用した方法（以下併用法と称する）等が適用される。
【０００４】
ところで、半導体デバイス、薄膜磁気ヘッド、薄膜を用いたセンサ、または、アクチュエータ等のマイクロデバイスでは、その微小化及び高機能化等とともに、パターン化薄膜の微細化がより一層強く要求されるようになってきている。このような技術的動向及び要請に応えるためには、それに応じて、レジストマスクの幅及び厚みを縮小しなければならない。
【０００５】
しかし、レジストマスクの幅及び厚みが小さくなってくると、リフトオフ法によるパターン化薄膜形成技術を適用した場合、レジストマスクを除去する溶剤等を、レジストマスクの周りに十分に浸透させることが困難になる。このため、レジストマスクの除去工程において、本来、除去されるべき部分が、除去されずに、いわゆる「バリ」として残ってしまう。
【０００６】
ドライエッチング法によるパターン化薄膜形成技術を適用した場合には、ドライエッチングによってレジストマスクの側面等に再付着した被ドライエッチング成分が、被ドライエッチング膜にも結合し、レジストマスクを溶剤によって除去しても、除去されずに、やはり「バリ」として残ってしまう。リフトオフ法とドライエッチング法とを併用した場合にも、同様の「バリ」を発生する。
【０００７】
上述のようにして発生した「バリ」が最終的に除去できないという事態に陥れば、最終製品の品質を保証することができず、信頼性を損なうとともに、歩留を著しく低下させてしまう。
【０００８】
【特許文献１】
特開平９−９６９０９号公報
【０００９】
【発明が解決しようとする課題】
本発明の課題は、いわゆる「バリ」等を生じることなく、レジストマスクを確実に除去し得るパターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上述した課題を解決するため、本発明では、基層上にパターン化薄膜を形成するにあたり、前記基層上に、レジストマスクを用いてパターン化薄膜を形成し、次に、光架橋剤を含有する有機樹脂を塗布して、前記レジストマスク及び前記パターン化薄膜を覆う有機樹脂層を形成し、次に、前記有機樹脂層を架橋させ、その後に、前記有機樹脂層及び前記レジストマスクを除去する工程を含む。
【００１１】
光架橋剤を含有する有機樹脂層を架橋させるに当たっては、例えば、ネガタイプのものでは、全面を露光すればよい。
【００１２】
上述したように、本発明では、基層上に、レジストマスクを用いてパターン化薄膜を形成するので、パターン化薄膜形成工程において、ドライエッチング法を用いた場合、被パターニング膜から飛散した被ドライエッチング成分がレジストマスクの側面などに再付着する。このようにして再付着した被ドライエッチング成分は、被ドライエッチング膜にも結合し、レジストマスクを溶剤によって除去しても、除去されずに、「バリ」として残ってしまうことは、既に述べたとおりである。リフトオフ法とドライエッチング法とを併用した場合にも、同様の「バリ」を発生することも、既に述べたとおりである。
【００１３】
本発明では、この再付着膜による「バリ」の問題を解決する手段として、光架橋剤を含有する有機樹脂層を塗布して、レジストマスク及びパターン化薄膜を覆い、次に、有機樹脂層を架橋させる。ドライエッチング法を適用した場合は、この工程により、架橋した有機樹脂層が、レジストマスクと、その周囲に付着した再付着膜を捕捉する。リフトオフ法を適用した場合は、架橋した有機樹脂層が、レジストマスクと、その周囲に付着した被パターニング膜を捕捉する。
【００１４】
上述のようにして、レジストマスク、再付着膜、または、被パターニング膜を、架橋した有機樹脂層によって捕捉した後、有機樹脂層及びレジストマスクを除去する。この除去工程は、具体的には、全体を有機溶剤中に浸漬して揺動させて、有機樹脂層を、レジストマスクと共に溶解させる手法、または、超音波を照射する手法等によって実行することができる。
【００１５】
このようにして、有機樹脂層及びレジストマスクを除去することにより、いわゆる「バリ」を生じることなく、レジストマスクを除去することができる。
【００１６】
レジストマスクは、アンダーカットのない単層レジストマスクであっても、アンダーカットの入った構造のものであってもよい。アンダーカットの入ったレジストマスクは、下層レジスト層と、上層レジスト層とを含んでおり、上層レジスト層は、前記下層レジスト層の平面積よりも大きい平面積を有する。アンダーカットの入ったレジストマスクは、パターン化薄膜の微細化に有効である。
【００１７】
本発明に係るパターン化薄膜形成方法は、リフトオフ法、ドライエッチング法または両者の併用の何れにも適用できる。
【００１８】
更に、本発明に係るパターン化薄膜形成方法は、マイクロデバイスの製造方法にも適用できる。マイクロデバイスの製造方法では、上述した本発明に係るパターン化薄膜形成方法によって、マイクロデバイスとなるパターン化薄膜を形成する。マイクロデバイスは薄膜磁気ヘッドであってもよいし、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等であってもよい。マイクロデバイスが薄膜磁気ヘッドである場合、パターン化薄膜の具体例は磁気抵抗効果素子である。
【００１９】
【発明の実施の形態】
１．リフトオフ法
図１〜図８は本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造方法について、リフトオフ法を適用した場合を説明する図である。
【００２０】
まず、図１に示すように、基板等の基層１００の上に、下層レジスト層１１１を形成する。下層レジスト層１１１は、スピンコート法等の手段によって、基層１００の上に塗布した後、必要に応じて、これを加熱することによって形成される。
【００２１】
下層レジスト層１１１を構成するレジスト材料は、その上に形成される上層レジスト層（後述）を構成するレジスト材料とインターミキシングを起こさない材料であることが必要である他、アンダーカットの入った積層（２層）レジストパターンを形成する場合は、採用されるアンダーカット形成方法に適した材料が選択される。アンダーカット形成方法としては、現像剤のみによる方法、アッシングのみによる方法、及び、現像剤とアッシングとを併用する方法がある。
【００２２】
この内、現像のみでアンダーカットの入った２層レジストパターンを形成する場合は、下層レジスト層１１１を構成するレジスト材料は、現像剤として通常用いられるアルカリ性水溶液に溶解し、かつ、上層レジスト層（後述）よりもアルカリ性水溶液による溶解速度の速い材料によって構成する。この場合の具体例としては、下記の化学式で表されるポリメチルグルタールイミド（以下ＰＭＧＩと称する）を挙げることができる。
Figure 0003883004
ここで、Ｒは水素原子またはメチル基、ｎは１以上の整数
【００２３】
アッシングのみでアンダーカットの入った２層レジストを得る場合は、アッシング反応速度が、上層レジスト層（後述）を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
現像剤とアッシングとを併用してアンダーカットを入れる場合は、アルカリ性水溶液に溶解し、かつ、アッシング反応速度が上層レジスト層を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【００２４】
以下の説明では、上述した３つのアンダーカット形成方法のうち、現像剤のみによってアンダーカットを入れる場合を例にとって説明する。
【００２５】
図１に示した工程の後、図２に示すように、下層レジスト層１１１の上に、上層レジスト層１１２を、スピンコート法等の手段によって形成する。上層レジスト層１１２は、フェノール性水酸基を含むレジストを主成分とするものが好ましい。上層レジスト層１１２のためのレジストの例としては、少なくとも次の化学式、
Figure 0003883004
ここで、ｍは０〜３の整数、ｎは１以上の整数
で表される構造を有する成分を含むものを挙げることができる。
【００２６】
Figure 0003883004
上層レジスト層１１２のレジストの別の例としては、少なくとも下記の化学式、
ここで、Ｒ１は水素原子またはメチル基、ｎは１以上の整数
で表される構造を有する成分を含むものを用いることができる。
【００２７】
更に、上層レジスト層１１２に適したフェノール性水酸基を含むレジストの他の例としては、特公昭３７−１８０１５号公報に開示されたＮＱＤ−ノボラックレジスト（ナフトキノンジアジド−ノボラックレジスト）、特開平６−２４２６０２号公報に開示された一体型ＮＱＤ−ノボラックレジスト、特開２０００−６３４６６号公報に開示された疎水性一体型ＮＱＤ−ノボラックレジスト、及び、特開平６−２７３９３４号公報に開示されたポリヒドロキシスチレン系樹脂を主成分とした化学増幅型レジスト等も挙げることができる。
【００２８】
次に、図３に示すように、マスク１０５を介して、上層レジスト層１１２を露光して、上層レジスト層１１２に所定のパターンの潜像を形成する。露光用の光は、紫外線、エキシマレーザー光、電子ビーム等、どのような光でもよい。露光用の光が電子線である場合には、マスク１０５を介することなく、直接、上層レジスト層１１２に電子線を照射することにより、所定のパターンの潜像を形成してもよい。また、必要に応じて、露光後に上層レジスト層１１２を加熱する。
【００２９】
次に、図４に示すように、現像液によって、露光後の上層レジスト層１１２を現像すると共に、下層レジスト層１１１の一部を溶解させる。現像後、下層レジスト層１１１および上層レジスト層１１２の水洗と乾燥を行う。これにより、アンダーカットの入ったレジストマスク１１０が得られる。アンダーカットの入ったレジストマスク１１０では、上層レジスト層１１２は、下層レジスト層１１１の平面積よりも大きい平面積を有する。このようなレジストマスク１１０は、パターン化薄膜の微細化に有効である。現像液としては、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液等のアルカリ性水溶液を用いることが好ましい。
【００３０】
次に、図５に示すように、基層１００の上にレジストマスク１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、パターン化薄膜２１、２２を形成する。レジストマスク１１０の周囲にも、付着膜２３が付着する。この付着膜２３は、基層１００の表面に延びるように付着する。
【００３１】
従来は、図５に示した工程の直後に、リフトオフ法を実行することにより、基層１００から、レジストマスク１１０を剥離していた。ところが、図５にも示すように、レジストマスク１１０の周囲に付着した付着膜２３が、さらに、基層１００の表面に延びるように付着するため、レジストマスク１１０のリフトオフ工程において、付着膜２３が基層１００と密着する部分で、無理やりに剥離される結果となり、いわゆる「バリ」が発生しまい、最終製品の品質、信頼性及び歩留を低下させてしまうという問題点があったのである。
【００３２】
この「バリ」の問題を解決する手段として、本発明では、図６に示すように、光架橋剤を含有する有機樹脂を塗布して、レジストマスク１１０及び付着膜２３を覆う有機樹脂層１１４を形成し、次に、図７に示すように、この有機樹脂層１１４に、光を照射して、これを架橋させる。
【００３３】
有機樹脂層１１４を構成する有機樹脂は、光架橋剤を含有する他、主成分たる樹脂、及び、溶剤を含んでいて、光の照射により硬化し、しかも、有機溶剤により膨潤もしくは溶解し、剥離可能な性質を有するものであればよい。樹脂、光架橋剤及び溶剤のそれぞれは、１成分からなっていてもよいし、多成分の混合物であってもよい。
【００３４】
用い得る樹脂の例としては、環化ポリイソプレン、環化ポリブタジエン、ポリヒドロキシスチレン、ポリアクリルアミド、ポリアミド酸またはポロメチルメタクリレート等がある。光架橋剤の例としては、アジド化合物やビスアジド化合物等を挙げることができる。
【００３５】
有機樹脂層１１４を構成する有機樹脂に含まれるべき溶剤の例としては、シクロヘキサンなどのケトン類、１−エトキシ−２−プロパノ−ル等のアルコール類、プロピレングリコールモノメチルエーテル等のエーテル類、プロピレングリコールモノメチルエーテルアセテート、乳酸エチルもしくは酢酸ブチル等のエステル類、または、キシレンなどを挙げることができる。
【００３６】
入手可能な具体例としては、ＪＳＲ株式会社製ＣＩＲ７０１がある。この製品は、ゴム系ネガレジストであって、環化ポリイソプレンと、４−ニトロジフェニルアミンと、キシレンとを含んでいる。
【００３７】
有機樹脂層１１４として、上述したネガレジストを用いた場合は、その全面を露光し、架橋させる。有機樹脂層１１４は、その架橋により、レジストマスク１１０と、その周囲に付着した付着膜２３を捕捉する。
【００３８】
上述のようにして、レジストマスク１１０及び付着膜２３を、架橋した有機樹脂層１１４によって捕捉した後、全体を有機溶剤中に浸漬して揺動させて、有機樹脂層１１４を、レジストマスク１１０と共に溶解させる。有機溶剤中における浸漬揺動の代わりに、超音波を照射してもよい。
【００３９】
このようにして、有機樹脂層１１４及びレジストマスク１１０を除去することにより、図８に示すように、「バリ」を生じることなく、レジストマスク１１０を除去し、「バリ」のないパターン化薄膜２１、２２を得ることができる。
【００４０】
２．ドライエッチング法
図９〜図１７は本発明に係るマスク形成方法、パターン化薄膜形成方法、及び、マイクロデバイスの製造方法について、ドライエッチング法を適用した例を示す図である。
【００４１】
まず、図９に示すように、スパッタ法、ＣＶＤ法、またはめっき法等の周知の成膜技術を適用して基板等の基層１００の上に、基層となる被パターニング膜３００を形成する。被パターニング膜３００は、各種金属薄膜、無機膜等で構成される。選択すべき金属材料及び無機材料等には、特に限定はない。また、被パターニング膜３００は、単層膜であってもよいし、複数層を積層した積層膜であってもよい。
【００４２】
次に、図１０に示すように、被パターニング膜３００の上に、下層レジスト層１１１を形成した後、図１１〜図１３に示す工程が実行される。図１１〜図１３に図示するレジストマスク１１０を形成するまでの工程は、リフトオフ法の図２〜図４と異なることがないので、重複説明は省略する。
【００４３】
次に、レジストマスク１１０を形成した後、図１３に示すように、レジストマスク１１０を用いて、ドライエッチング、例えばイオンミリング、リアクティブ．イオン．エッチング（ＲＩＥ）等によって、被パターニング膜３００をエッチングして、所望の形状のパターン化薄膜３０を形成する。パターン化薄膜形成工程前に、基層１００の表面全体をアッシング処理してもよい。これにより、図１４に示すように、パターン化薄膜３０が得られる。
【００４４】
エッチングプロセスにおいて、被パターニング膜３００がドライエッチングされた場合、被パターニング膜３００から生じた微粒子が、レジストマスク１１０の側面等に再付着し、図１４に示すように、再付着膜１１３が形成される。再付着膜１１３は、レジストマスク１１０の底部に存在するパターン化薄膜３０に連なっており、結合されている。
【００４５】
従来は、図１４に示した工程の後に、有機溶剤を用いて、レジストマスク１１０を剥離していた。ところが、レジストマスク１１０の側面等に付着した再付着膜１１３が、レジストマスク１１０の底部に存在するパターン化薄膜３０にも連なっているため、図１４の状態で、レジストマスク１１０を有機溶剤によって溶解しても、再付着膜１１３が、パターン化薄膜３０に付着したまま、除去されずに残ってしまい、「バリ」が発生することがあった。このため、最終製品の品質、信頼性及び歩留を低下させてしまうという問題点があったのである。
【００４６】
この「バリ」の問題を解決する手段として、本発明では、図１５に図示するように、レジストマスク１１０及び再付着膜１１３を覆う有機樹脂層１１４を塗布し、次に、有機樹脂層１１４を架橋させる。有機樹脂層１１４として、ネガレジストを用いた場合は、図１６に図示するように、その全面を露光し、架橋させる。有機樹脂層１１４は、その架橋により、レジストマスク１１０と、その周囲に付着した再付着膜１１３を捕捉する。
【００４７】
上述のようにして、レジストマスク１１０及び再付着膜１１３を、架橋した有機樹脂層１１４によって捕捉した後、全体を有機溶剤中に浸漬して揺動させ、有機樹脂層１１４を、レジストマスク１１０と共に溶解させる。有機溶剤中における浸漬揺動の代わりに、超音波を照射してもよいことは既に述べたとおりである。
【００４８】
このようにして、有機樹脂層１１４及びレジストマスク１１０を除去することにより、図１７に示すように、「バリ」のないパターン化薄膜３０を得ることができる。
【００４９】
３．併用法
図１８〜図２６はリフトオフ法及びドライエッチング法を併用した本発明に係るパターン化薄膜形成方法、及び、マイクロデバイスの製造方法について説明する図である。
【００５０】
併用法では、まず、図１８〜図２２に示す工程が実行される。図１８〜図２２に示す工程は、ドライエッチング法の図９〜図１３に示す工程と異なるところはないので、重複説明は省略する。
【００５１】
図１８〜図２２に示した工程を通した後、図２３に示すように、パターン化薄膜３０の上にレジストマスク１１０を残したままで、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、パターン化薄膜２１、２２を形成する。この後、図２４〜図２６に示すリフトオフ法を実行することにより、パターン化薄膜３０から、有機樹脂層１１４及びレジストマスク１１０を剥離する。これにより、図２６に示すように、マイクロデバイスの一部となるパターン化薄膜３０、２１，２２が得られる。図２３〜図２６に図示する工程は、図５〜図１０に示したリフトオフ工程と同じであるので、重複説明は省略することとし、その代わり、実施例によって具体的に説明する。
【００５２】
実施例
まず、図１８に示すプロセスにおいて、基層１００を構成する基板として、直径３インチ、厚み２ｍｍのＡｌＴｉＣ（アルティック）を用いた。基層１００を構成する基板の上には、被パターニング膜３００となるＮｉＦｅ（８０ー２０ｗｔ％）を３０ｎｍの膜厚となるように、スパッタ成膜した。スパッタ装置として、アルネバ（株）社製 ＳＰＦ−７４０Ｈを用いた。スパッタ条件は、次のとおりである。
【００５３】
ガス：Ａｒ
電力；１５００Ｗ、ＤＣ
ターゲット径：８インチ
ガス流量；１５ｓｃｃｍ
圧力：０．２５Ｐａ
析出速度：約１５ｎｍ／ｓｅｃ
なお、流量単位ｓｃｃｍとは、standard cubic cmの略語であり、圧力を１気圧（１．０１３２５×１０５Ｐａ）に変換した時の１分間当たりのｃｍ３単位の流量を表す。
【００５４】
さらに、図１８のプロセスでは、ＰＭＧＩを、スピンコートによって塗布し、下層レジスト層１１１を形成した。ＰＭＧＩとしては、シプレイファーイースト社製のＬＯＬ−５００を用い、５０ｎｍの厚さに塗布した。次に、塗布された第１のレジスト層（ＰＭＧＩ）をプリベークした。プリベーク条件は１８０℃、３００秒とした。
【００５５】
次に、図１９に示すプロセスでは、ＰＭＧＩでなる下層レジスト層１１１の上に、レジストを、スピンコート法によって０．５μｍの厚さに塗布し、上層レジスト層１１２を形成した。上層レジスト層１１２を構成するレジストとして、クラリアントジャパン社のＡＺ５１０５Ｐを用いた。次に、塗布されたレジスト層１１２をプリベークした。プリベーク条件は１２０℃、６０秒とした。
【００５６】
次に、図２０に示す露光プロセスでは、露光装置として、ニコン社製ＮＳＲ−ＴＦＨＥＸ１４Ｃを用いた。露光条件は次のとおりである。
ＮＡ；０．６
σ；０．７５
Ｄｏｓｅ；２２ｍＪ／ｃｍ２
Ｆｏｃｕｓ；０μｍ
マスク１０５のサイズ；０．２μｍ
【００５７】
次に、現像プロセスでは、現像前に、１２０℃の温度で６０秒間加熱した。現像液として、２．３８％テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液を用い、３０秒、１パドルで、現像処理を行った。
【００５８】
上述した図１８〜図２０のプロセスを経ることにより、幅０．２μｍ、長さ３μｍの下層レジスト層１１１と、下層レジスト層１１１の両側に３μｍだけ飛び出る上層レジスト層１１２とを有するアンダーカット入りのレジストマスク１１０を得た。レジストマスク１１０は、基層を構成する基板をウエハーとしてその面上に多数整列して形成される。
【００５９】
レジストマスク１１０を形成した後、図２１に示すように、ミリングを行った。用いられたミリング装置は、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤである。ミリング条件は次のとおりである。
ガス；Ａｒ
ガス流量；１０ｓｃｃｍ
圧力：２×１０−４Ｔｏｏｒ
ミリング角度：５°（基板表面の垂線に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ３００Ｖ
加速電圧：−５００Ｖ
これにより、図２２に示すように、パターン化薄膜３０が得られた。
【００６０】
次に、図２３のスパッタプロセスでは、スパッタ装置として、Ｖｅｅｃｏ 社製 ＩＢＥ−ＩＢＤを用いて、スパッタ成膜を行った。スパッタ条件は、次のとおりである。
ガス；Ａｒ
ガス流量；５ｓｃｃｍ
圧力：２×１０−４Ｔｏｏｒ
スパッタ角度：３０°（基層面に対して垂直な方向に対する角度）
ビーム電流：３００ｍＡ
ビーム電圧：ＤＣ１５００Ｖ
加速電圧：−２００Ｖ
ターゲット：Ａｕ
成膜厚：５０ｎｍ
【００６１】
次に、図２４の樹脂塗布プロセスでは、ＪＳＲ株式会社製のＣＩＲ７０１を、スピンコートにより、２μｍの膜厚となるように塗布して、有機樹脂層１１４を形成した。ＣＩＲ７０１は、前述したように、ゴム系ネガレジストであって、環化ポリイソプレンと、４−ニトロジフェニルアミンと、キシレンとを含んでいる。
【００６２】
次に、図２５に示す露光プロセス（光架橋工程）では、露光装置として、キャノン社製ＰＬＡ−５０１（ｂｒｏａｄ ｂａｎｄ）を用い、有機樹脂層１１４の全面露光を行った。全面露光におけるＤｏｓｅは、５００ｍＪ／ｃｍ２とした。露光前に、１１０℃、１８０秒間のプリベーク処理を行った。
【００６３】
次に、図２６に示す有機樹脂剥離工程では、全体を、５０℃のＮ−メチルピロリドン溶液中に、１時間浸漬し、かつ、揺動した。これにより、架橋した有機樹脂層１１４及びマスク１１０が溶解除去され、図２６に示すように、「バリ」のないパターン化薄膜３０、２１、２２が得られた。
【００６４】
図２６のパターン化薄膜３０を、日立製作所製 ＣＤ−ＳＥＭ Ｓ７８００により観察したところ、０．２μｍ幅のＮｉＦｅ孤立パターンを有するパターン化薄膜３０の外側に、「バリ」を持たないＡｕパターンでなるパターン化薄膜２１、２２が得られていることが確認された。図２５、図２６の工程を持たない比較例（従来例）の場合は、バリのために歩留まりが７０％程度に低下した。
【００６５】
４．具体的適用例
次に、上述したパターン化薄膜形成方法を適用したマイクロデバイスの製造方法の具体例として、薄膜磁気ヘッドの製造方法、特に、巨大磁気抵抗効果素子（以下ＧＭＲ素子と称する）を用いた再生ヘッドを含む薄膜磁気ヘッドを製造する場合を例にとって説明する。ＧＭＲ素子としては、スピンバルブ膜（以下ＳＶ膜と称する）や強磁性トンネル接合素子（以下ＴＭＲ素子と称する）を挙げることができる。
【００６６】
図２７はウエハー上で見た薄膜磁気ヘッド要素の１つを拡大して示す断面図、図２８は図２７の２８−２８線に沿った拡大側面断面図である。
【００６７】
図示された薄膜磁気ヘッド要素は、再生ヘッドと記録ヘッド（誘導型電磁変換素子）とを備えており、これらは、アルティック（Ａｌ２Ｏ３−ＴｉＣ）等のセラミック材料よりなる基板５の上に搭載されている。基板５はスライダ基体を構成する。基板５の上には、スパッタリング法等によって、アルミナ（Ａｌ２Ｏ３）等の絶縁材料よりなる絶縁層５０１が、例えば１〜５μｍの厚みに形成されている。下部シールド層２８は、パーマロイ（ＮｉＦｅ）等の磁性材料よりなり、絶縁層５０１の上に、スパッタリング法またはめっき法等によって、例えば約３μｍの厚みとなるように形成されている。
【００６８】
再生ヘッドは、ＧＭＲ素子３０と、下部シールド層２８と、上部シールド層（下部磁極層）４１とを有している。下部シールド層２８および上部シールド層４１は、ＧＭＲ素子３０を挟んで対向するように配置されている。
【００６９】
下部シールド層２８の上には、下部シールドギャップ層２３０が備えられている。下部シールドギャップ層２３０は、アルミナ等の絶縁材料よりなり、スパッタ等によって、例えば１０〜２００ｎｍの厚み（最小厚み）に形成されている。下部シールドギャップ層２３０の上には、ＧＭＲ素子３０及び（電極／磁区制御膜）２１、２２が、それぞれ、例えば数十ｎｍの厚みに形成されている。（電極／磁区制御膜）２１、２２と下部シールドギャップ層２３０との間には、アルミナ等の絶縁材料よりなる絶縁層２３１，２３２が設けられている。
【００７０】
ＧＭＲ素子３０及び（電極／磁区制御膜）２１、２２は上部シールドギャップ層２４０によって覆われている。上部シールドギャップ層２４０は、アルミナ等の絶縁材料よりなり、スパッタ等によって、例えば１０〜２００ｎｍの厚み（最小厚み）に形成されている。
【００７１】
記録ヘッド４は、上部シールド層となる下部磁極層４１、上部磁極層４５、記録ギャップ層４２及び薄膜コイル４３等を有している。下部磁極層４１及び上部磁極層４５は、互いに磁気的に連結されている。
【００７２】
下部磁極層４１は、ＧＭＲ素子３０と対向する部分では、上部シールドギャップ層２４０の上に形成されており、対向する部分の両側では、絶縁層２４１，２４２によって支持されている。記録ギャップ層４２は下部磁極層４１の磁極部分と上部磁極層４５の磁極部分との間に設けられている。薄膜コイル４３は下部磁極層４１および上部磁極層４５の間に存在するインナーギャップを埋める絶縁膜４８の内部に、絶縁された状態で配設されている。記録ヘッド４は、アルミナ等の保護膜４９によって覆われている。
【００７３】
次に、上述した薄膜磁気ヘッドついて、本発明に係るパターン化薄膜形成方法を用いて、ＧＭＲ素子３０を形成するプロセスを、図２９〜図３９を参照して説明する。実施例のＧＭＲ素子３０は、ＳＶ膜である。
【００７４】
まず、図２９に示すように、基板５の上に、絶縁層５０１、下部シールド層２８、下部シールドギャップ層２３０及び絶縁層２３１，２３２等を、周知技術の適用によって形成する。
【００７５】
次に、図３０に示すように、下部シールドギャップ層２３０及び絶縁層２３１，２３２の上に、ＧＭＲ素子となる被パターニング層３００を形成する。図では、被パターニング層３００は単層表示であるが、実際のＳＶ膜では多層膜構造である。
【００７６】
次に、図３１に示すように、被パターニング層３００の上に、下層レジスト層１１１を形成する。下層レジスト層１１１は、既に述べたような基本的特性を有するレジスト材料、具体的にはＰＭＧＩ等で構成される。
【００７７】
次に、図３２に示すように、下層レジスト層１１１の上に上層レジスト層１１２を形成する。上層レジスト層１１２の具体例は、既に示したとおりである。
【００７８】
次に、図３３に示すように、マスク１０５を介して、上層レジスト層１１２を露光して、上層レジスト層１１２に所定のパターンの潜像を形成する。マスク１０５は、潜像がＧＭＲ素子の位置に形成されるように位置合わせされる。
【００７９】
次に、現像液によって、露光後の上層レジスト層１１２を現像すると共に、下層レジスト層１１１の一部を溶解させ、現像後、下層レジスト層１１１および上層レジスト層１１２の水洗と乾燥を行う。
【００８０】
これにより、図３４に示すように、アンダーカットの入った積層レジストパターン１１１、１１２でなるレジストマスク１１０が形成される。
【００８１】
次に、図３４、図３５に示すように、例えばイオンミリング等のドライエッチングによって、被パターニング層３００を選択的にエッチングし、ＧＭＲ素子３０を形成する。エッチングプロセスにおいて、被パターニング膜３００がドライエッチングされた場合、被パターニング膜３００から生じた微粒子が、レジストマスク１１０の側面等に再付着し、図３５に示すように、再付着膜１１３が形成される。再付着膜１１３は、通常、レジストマスク１１０の底部に存在するパターン化薄膜３０に連なり、結合される。
【００８２】
次に、図３６に示すように、パターン化薄膜３０の上にレジストマスク１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、パターン化薄膜２１、２２を形成する。パターン化薄膜２１、２２は、ＧＭＲ素子３０に電気的に接続される一対の電極層、及び、磁区制御膜を含む。レジストマスク１１０には、付着膜２３が付着する。
【００８３】
従来は、図３６に示した工程の後に、リフトオフ法を実行することにより、パターン化薄膜３０から、レジストマスク１１０を剥離していたため、レジストマスク１１０の除去工程において、レジストマスク１１０の上の再付着膜１１３、付着膜２３が、その周囲のパターン化薄膜２１、２２と密着する部分で、無理やりに剥離される結果となって、「バリ」が発生していた。
【００８４】
この問題を解決するため、本発明では、図３７に示すように、光架橋剤を含有する有機樹脂層１１４を塗布して、レジストマスク１１０、付着膜２３及びパターン化薄膜２１、２２を覆い、次に、有機樹脂層１１４を架橋させる。有機樹脂層１１４として、ネガレジストを用いた場合は、図３８に示すように、その全面を露光し、架橋させる。有機樹脂層１１４は、その架橋により、レジストマスク１１０と、その周囲に付着した付着膜２３を捕捉する。
【００８５】
上述のようにして、レジストマスク１１０及び付着膜２３を、架橋した有機樹脂層１１４によって捕捉した後、全体を有機溶剤中に浸漬して揺動させて、有機樹脂層１１４を、レジストマスク１１０と共に溶解させる。有機溶剤中における浸漬揺動の代わりに、超音波を照射してもよい。
【００８６】
このようにして、有機樹脂層１１４及びレジストマスク１１０を除去することにより、図３９に示すように、「バリ」を生じることなく、レジストマスク１１０を除去し、「バリ」のないパターン化薄膜２１、２２を得ることができる。パターン化薄膜２１、２２が、（電極／磁区制御膜）となることは、既に述べたとおりである。
【００８７】
この後、更に、記録ヘッドのための製造プロセスを実行する。記録ヘッドの製造プロセスは周知である。
【００８８】
具体的なプロセスは、併用法の実施例に示したプロセス条件が適用される。また、図示及び説明は省略するが、本発明は、ＳＶ膜に対して、膜面に垂直に電流を流すＣＰＰ−ＧＭＲ（Current Perpendicular to a Plane of a Giant Magnetoresistance）素子またはＴＭＲ素子を有する薄膜磁気ヘッドの製造にも、若干のプロセス修正を加えることにより、適用できることは明らかである。
【００８９】
本発明は、上記実施の形態に限定されず種々の変更が可能である。例えば、本発明は、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等、薄膜磁気ヘッド以外のマイクロデバイスの製造方法にも適用することができる。
【００９０】
【発明の効果】
以上述べたように、本発明によれば、レジストマスク等の除去工程において、「バリ」等を生じることなく、レジストマスクを確実に除去し得るパターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することができる。
【図面の簡単な説明】
【図１】リフトオフ法による本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造法に含まれる一工程を示す断面図である。
【図２】図１に示した工程の後の工程を示す断面図である。
【図３】図２に示した工程の後の工程を示す断面図である。
【図４】図３に示した工程の後の工程を示す断面図である。
【図５】図４に示した工程の後の工程を示す断面図である。
【図６】図５に示した工程の後の工程を示す断面図である。
【図７】図６に示した工程の後の工程である全面露光工程を示す図である。
【図８】図７に示した工程の後の工程を示す断面図である。
【図９】ドライエッチング法による本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造法に含まれる一工程を示す断面図である。
【図１０】図９に示した工程の後の工程を示す断面図である。
【図１１】図１０に示した工程の後の工程を示す断面図である。
【図１２】図１１に示した工程の後の工程を示す断面図である。
【図１３】図１２に示した工程の後の工程を示す断面図である。
【図１４】図１３に示した工程の後の工程を示す断面図である。
【図１５】図１４に示した工程の後の工程を示す断面図である。
【図１６】図１５に示した工程の後の工程である全面露光工程を示す図である。
【図１７】図１６に示した工程の後の工程を示す図である。
【図１８】リフトオフ法及びドライエッチング法を併用したによる本発明に係るパターン化薄膜形成方法及びマイクロデバイスの製造法に含まれる一工程を示す断面図である。
【図１９】図１８に示した工程の後の工程を示す断面図である。
【図２０】図１９に示した工程の後の工程を示す断面図である。
【図２１】図２０に示した工程の後の工程を示す断面図である。
【図２２】図２１に示した工程の後の工程を示す断面図である。
【図２３】図２２に示した工程の後の工程を示す断面図である。
【図２４】図２３に示した工程の後の工程を示す断面図である。
【図２５】図２４に示した工程の後の工程である全面露光工程を示す図である。
【図２６】図２５に示した工程の後の工程を示す断面図である。
【図２７】本発明に係るパターン化薄膜形成方法及びマイクロデバイス製造方法が適用される薄膜磁気ヘッド要素の断面図である。
【図２８】図２７の２８−２８線に沿った拡大側面断面図である。
【図２９】図２７、図２８に示した薄膜磁気ヘッド要素に含まれるＧＭＲ素子の製造工程における一工程を示す断面図である。
【図３０】図２９に示した工程の後の工程を示す断面図である。
【図３１】図３０に示した工程の後の工程を示す断面図である。
【図３２】図３１に示した工程の後の工程を示す断面図である。
【図３３】図３２に示した工程の後の工程を示す断面図である。
【図３４】図３３に示した工程の後の工程を示す断面図である。
【図３５】図３４に示した工程の後の工程を示す断面図である。
【図３６】図３５に示した工程の後の工程を示す図である。
【図３７】図３６に示した工程の後の工程を示す図である。
【図３８】図３７に示した工程の後の工程である全面露光工程を示す図である。
【図３９】図３８に示した工程の後の工程を示す図である。
【符号の説明】
１０１ 基層
１０７ 有機樹脂層
１１０ レジストマスク
１１１ 下層レジストパターン
１１２ 上層レジストパターン
３００ 被パターンニング層

Claims (6)

  1. 基層上にパターン化薄膜を形成する方法であって、
    前記基層上に、レジストマスクを用いてパターン化薄膜を形成し、
    次に、光架橋剤を含有する有機樹脂を塗布して、前記レジストマスク及び前記パターン化薄膜を覆う有機樹脂層を形成し、
    次に、前記有機樹脂層に光を照射して、前記有機樹脂層を架橋させ、
    その後に、全体を有機溶剤中に浸漬して揺動させ、または超音波を照射して、前記有機樹脂層を、前記有機溶剤中で前記レジストマスクと共に溶解させる、
    工程を含むパターン化薄膜形成方法。
  2. 請求項１に記載された方法であって、
    前記レジストマスクは、下層レジスト層と、上層レジスト層とを含んでおり、前記上層レジスト層は、前記下層レジスト層の平面積よりも大きい平面積を有する
    パターン化薄膜形成方法。
  3. 請求項１または２に記載されたパターン化薄膜形成方法であって、リフトオフ法、ドライエッチング法または両者の併用の何れかの工程を含むパターン化薄膜形成方法。
  4. パターン化薄膜を含むマイクロデバイスの製造方法であって、前記パターン化薄膜を、請求項１乃至３の何れかに記載されたパターン化薄膜形成方法によって形成する工程を含むマイクロデバイスの製造方法。
  5. 請求項４に記載されたマイクロデバイスの製造方法であって、前記マイクロデバイスは薄膜磁気ヘッドであるマイクロデバイスの製造方法。
  6. 請求項４または５に記載されたマイクロデバイスの製造方法であって、前記パターン化薄膜は磁気抵抗効果素子であるマイクロデバイスの製造方法。
JP2002374865A 2002-12-25 2002-12-25 パターン化薄膜形成方法およびマイクロデバイスの製造方法 Expired - Fee Related JP3883004B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002374865A JP3883004B2 (ja) 2002-12-25 2002-12-25 パターン化薄膜形成方法およびマイクロデバイスの製造方法
US10/731,030 US6825122B2 (en) 2002-12-25 2003-12-10 Method for fabricating a patterned thin film and a micro device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002374865A JP3883004B2 (ja) 2002-12-25 2002-12-25 パターン化薄膜形成方法およびマイクロデバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2004207488A JP2004207488A (ja) 2004-07-22
JP3883004B2 true JP3883004B2 (ja) 2007-02-21

Family

ID=32652687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002374865A Expired - Fee Related JP3883004B2 (ja) 2002-12-25 2002-12-25 パターン化薄膜形成方法およびマイクロデバイスの製造方法

Country Status (2)

Country Link
US (1) US6825122B2 (ja)
JP (1) JP3883004B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5332338B2 (ja) * 2008-06-23 2013-11-06 Ｔｄｋ株式会社 電極及びリチウムイオン二次電池
KR102201321B1 (ko) 2014-07-25 2021-01-11 삼성전자주식회사 임프린트 공정을 이용하여 패턴형성영역에 정렬된 패턴을 형성하는 방법
KR102323832B1 (ko) * 2015-11-05 2021-11-09 에스케이이노베이션 주식회사 이소소르비드를 포함하는 가교된 폴리글루타르이미드 및 이의 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604073A (en) * 1994-01-12 1997-02-18 International Business Machines Corporation Azo dyes as adhesion promotion additive in polydimethylglutarimide
JP3448838B2 (ja) * 1995-06-30 2003-09-22 富士通株式会社 磁気抵抗効果型ヘッドの製造方法
JP2922855B2 (ja) 1995-07-26 1999-07-26 ティーディーケイ株式会社 Ｔ形断面のレジストパターンおよびその製造方法ならびに磁気抵抗効果型薄膜素子
SG60011A1 (en) 1995-07-26 1999-02-22 Tdk Corp Resist pattern of t-shaped cross section its preparation and magnetoresistance thin film element
US5658469A (en) * 1995-12-11 1997-08-19 Quantum Peripherals Colorado, Inc. Method for forming re-entrant photoresist lift-off profile for thin film device processing and a thin film device made thereby
EP1305824A4 (en) * 2000-06-06 2007-07-25 Univ Fraser Simon METHOD FOR MANUFACTURING ELECTRONIC MATERIALS
US6605519B2 (en) * 2001-05-02 2003-08-12 Unaxis Usa, Inc. Method for thin film lift-off processes using lateral extended etching masks and device

Also Published As

Publication number Publication date
JP2004207488A (ja) 2004-07-22
US20040127057A1 (en) 2004-07-01
US6825122B2 (en) 2004-11-30

Similar Documents

Publication Publication Date Title
JP3343341B2 (ja) 微細パターン形成方法及びそれに用いる現像／洗浄装置、及びそれを用いためっき方法、及びそれを用いた薄膜磁気ヘッドの製造方法
JPH11345406A (ja) マスクパターンの形成方法及び薄膜磁気ヘッドの製造方法
JP2007294511A (ja) レジストパターンの形成方法、薄膜パターンの形成方法及びマイクロデバイスの製造方法
US6635408B2 (en) Resist pattern forming method, frame plating method and manufacturing method of thin-film magnetic head
JP3883004B2 (ja) パターン化薄膜形成方法およびマイクロデバイスの製造方法
JP3763505B2 (ja) 薄膜磁気ヘッドの製造方法
JP3371101B2 (ja) レジストパターンおよびその形成方法、薄膜パターン形成方法ならびにマイクロデバイスの製造方法
US9302905B1 (en) Method for forming a microfabricated structure
JP2002116557A (ja) レジストパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法
US6692901B2 (en) Method for fabricating a resist pattern, a method for patterning a thin film and a method for manufacturing a micro device
US7700482B2 (en) Patterned material layer, method of forming the same, microdevice, and method of manufacturing the same
JP4117775B2 (ja) パターン化薄膜形成方法およびマイクロデバイスの製造方法
JP2006292896A (ja) レジストパターンの形成方法、薄膜パターンの形成方法、マイクロデバイス及びその製造方法、並びに架橋性樹脂組成物
JP2000314963A (ja) 光学処理溶液、反射防止膜形成方法、パターンメッキ方法及び薄膜磁気ヘッドの製造方法
JP3867017B2 (ja) パターン形成方法、マイクロデバイスの製造方法、薄膜磁気ヘッドの製造方法、磁気ヘッドスライダの製造方法、磁気ヘッド装置の製造方法、磁気記録再生装置の製造方法
JP2004146552A (ja) 微細レジストパターンの形成方法
JP2004103809A (ja) 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法
JP4001232B2 (ja) マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法
US6881534B2 (en) Method of forming mask, method of forming patterned thin film, and method of fabricating micro device
JP2001067614A (ja) 薄膜磁気ヘッドの製造方法
JP4074789B2 (ja) 薄膜パターンの形成方法および磁気抵抗効果素子の形成方法
JP2007019288A (ja) 薄膜形成方法およびマイクロデバイスの製造方法
JP2004004345A (ja) レジストパターン形成方法、パターン化薄膜形成方法、マイクロデバイスの製造方法、薄膜磁気ヘッドの製造方法、磁気ヘッドスライダの製造方法、磁気ヘッド装置の製造方法、磁気記録再生装置の製造方法
JP4061287B2 (ja) 薄膜パターンの形成方法および磁気抵抗効果素子の形成方法
JP2003215815A (ja) マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061108

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111124

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121124

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131124

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees