JP4001232B2 - マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 - Google Patents
マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 Download PDFInfo
- Publication number
- JP4001232B2 JP4001232B2 JP2002377897A JP2002377897A JP4001232B2 JP 4001232 B2 JP4001232 B2 JP 4001232B2 JP 2002377897 A JP2002377897 A JP 2002377897A JP 2002377897 A JP2002377897 A JP 2002377897A JP 4001232 B2 JP4001232 B2 JP 4001232B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resist pattern
- patterned thin
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structural Engineering (AREA)
- Architecture (AREA)
- Hall/Mr Elements (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Magnetic Heads (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マスク形成方法、このマスクを用いてパターン化薄膜を形成するパターン化薄膜形成方法およびマイクロデバイスの製造方法に関する。
【０００２】
【従来の技術】
パターン化された薄膜（以下パターン化薄膜と称する）を有するマイクロデバイスにおいて、パターン化薄膜は、パターン化されたレジスト層をマスクとして用いて形成される。マイクロデバイスとは、薄膜形成技術を利用して製造される小型のデバイスを言う。マイクロデバイスの例としては、半導体デバイスや、薄膜磁気ヘッドや、薄膜を用いたセンサや、アクチュエータ等がある。
【０００３】
パターン化されたレジスト層をマスクとして、パターン化薄膜を形成するには、例えば、特許文献１に示されるように、ドライエッチング法（特許文献１では、ミリングパタニング法と表記されている）、リフトオフ法、およびこれらを併用した方法（以下併用法と称する）等が適用される。
【０００４】
パターン化薄膜の形成に当たっては、ドライエッチング法、リフトオフ法、または、併用法等が適用されるから、マスクとなるレジスト膜を構成するレジスト材料としては、これらのプロセスの実行に適したものでなければならない。そのようなレジスト材料は、従来より種々知られている。例えば、特許文献２に開示されたＮＱＤ−ノボラックレジスト（ナフトキノンジアジド−ノボラックレジスト）、特許文献３に開示された一体型ＮＱＤ−ノボラックレジスト、特許文献４に開示された疎水性一体型ＮＱＤ−ノボラックレジスト、及び、特許文献５に開示されたポリヒドロキシスチレン系樹脂を主成分とした化学増幅型レジスト等がその例である。
【０００５】
ところで、半導体デバイス、薄膜磁気ヘッド、薄膜を用いたセンサ、または、アクチュエータ等のマイクロデバイスにおいて、２種類のパターン化薄膜を、微小間隔を隔てて形成しなければならないことがある。このようなパターン化薄膜を形成する場合、従来は、第１のパターン化薄膜を形成した後、第１のパターン化薄膜の形成に用いられたレジストマスクを除去し、その後、第２のパターン化薄膜に適した別のレジストマスクを形成し、このレジストマスクを用いて、第２のパターン化薄膜を形成する手法をとっていた。
【０００６】
このため、パターン化薄膜形成のための工程数が増えるという問題点に加えて、第２のパターン化薄膜のためのレジストマスクを、既に形成されている第１のパターン化薄膜に対して、高精度で位置決めしなければならないというきわめて困難なプロセスが必要であった。
【０００７】
【特許文献１】
特開平９−９６９０９号公報
【特許文献２】
特公昭３７−１８０１５号公報
【特許文献３】
特開平６−２４２６０２号公報
【特許文献４】
特開２０００−６３４６６号公報
【特許文献５】
特開平６−２７３９３４号公報
【０００８】
【発明が解決しようとする課題】
本発明の課題は、１つのパターン化薄膜に対し、他のパターン化薄膜を、高度の位置決め精度をもって形成できるマスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することである。
【０００９】
本発明のもう一つの課題は、パターン化薄膜パターンニングプロセスを簡素化し得るマスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上述した課題を解決するため、本発明では、レジスト層でなるマスクを形成するに当たり、被パターニング膜の上に、下層レジストパターンと、前記下層レジストパターンの平面積よりも大きい平面積を有する上層レジストパターンとを含む断面Ｔ形状の積層レジストパターンを形成する。
次に、前記積層レジストパターンを用いて前記被パターニング膜をパターニングした後、前記上層レジストパターンの平面積を増大させる。
【００１１】
上述したように、本発明に係るマスク形成方法では、下層レジストパターンと、上層レジストパターンとを含む積層レジストパターンを形成するので、下層レジストパターン及び上層レジストパターンを、互いに異なるレジスト材料によって構成し、パターン化薄膜の微細化に適したマスクを形成することができる。例えば、下層レジストパターンと、上層レジストパターンとで、現像速度の異なる材料を用いることにより、下層レジストパターンの平面積を、上層レジストパターンの平面積よりも小さくして、アンダーカットの入った形状のマスクを形成することもできる。アンダーカットの入ったマスクは、微細なパターン化薄膜の形成及びリフトオフ法の適用に適している。
【００１２】
積層レジストパターンは、下層レジストパターンと、前記下層レジストパターンの平面積よりも大きい平面積を有する上層レジストパターンとを含む断面Ｔ形状であるから、被パターンニング膜は、下層レジストパターンよりは広く、上層レジストパターンに対応した面積（幅）をもつようにパターンニングされ、パターン化薄膜（第１のパターン化薄膜とする）が得られる。
【００１３】
上述のようにして、被パターニング膜をパターニングした後、上層レジストパターンの平面積を増大させる。積層レジストパターン全体は、被パターニング膜から得られた第１のパターン化薄膜の上にあり、位置の変動はない。ただ、上層レジストパターンの平面積が増大されるだけである。
【００１４】
このため、上層レジストパターンの平面積の増大されている積層レジストパターンを用いて、スパッタなどの成膜工程を実行することにより、上層レジストパターンの面積増大分を利用して、既に形成された第１のパターン化薄膜から、微小間隔を隔ててた第２のパターン化薄膜を形成することができる。ここで、積層レジストパターン全体は、被パターニング膜から得られた第１のパターン化薄膜の上にあり、位置の変動はないから、第１のパターン化薄膜に対し、第２のパターン化薄膜を、高精度で位置決めできる。
【００１５】
しかも、第１のパターン化薄膜の形成に供された積層レジストパターンを除去せずに、単に、上層レジストパターンの平面積を増大させるだけでよいから、パターンニングプロセスが簡素化される。
【００１６】
本発明に係るマスク形成方法において、上層レジストパターンは、フェノール性水酸基を含むレジストを主成分とするものよって構成することができる。この場合、上層レジストパターンの平面積を増大させる工程は、積層レジストパターンの周りに水溶性樹脂を塗布することによって実行される。水溶性樹脂の塗布手段としては、スピンコート法などを用いることができる。
【００１７】
水溶性樹脂は、そのまま用いてもよいし、架橋剤を添加して用いてもよい。水溶性樹脂を、架橋剤を添加することなく、そのまま用いた場合は、水溶性樹脂により、フェノール性水酸基を含むレジストで構成された上層レジストパターンが膨張して、その平面積が増大する。
【００１８】
架橋剤を添加した水溶性樹脂を用いた場合は、熱処理によって上層レジストパターンから拡散してきた酸を触媒にして、水溶性樹脂自身が、上層レジストパターンの表面で、架橋剤を介して架橋し、上層レジストパターンの表面に、水溶性樹脂による皮膜を形成する。この皮膜により、上層レジストパターンの平面積が増大する。
【００１９】
上層レジストパターンを構成する材料と適合する下層レジストパターンは、アルカリ性水溶液に溶解する材料によって構成することができる。
【００２０】
本発明に係るパターン化薄膜形成方法は、マスク形成工程と、パターン化薄膜形成工程とを含む。マスク形成工程は、上述した本発明に係るマスク形成方法の適用によって実行される。パターン化薄膜形成工程では、マスク形成工程を経て得られたマスクを用いて、パターン化薄膜を形成する。これにより、高精度の微細パターン化薄膜を、少ない工程数で形成することができる。
【００２１】
本発明に係るマイクロデバイスの製造方法では、上述した本発明に係るパターン化薄膜形成方法によって、マイクロデバイスとなるパターン化薄膜を形成する。
【００２２】
本発明に係るマイクロデバイスは、第１のパターン化薄膜と、第２のパターン化薄膜とを含む。前記第１のパターン化薄膜は、被パターニング膜の上に、下層レジストパターンと、前記下層レジストパターンの平面積よりも大きい平面積を有する上層レジストパターンとを含む断面Ｔ形状の積層レジストパターンを形成し、前記積層レジストパターンを用いて前記被パターニング膜をパターニングして形成されたものである。前記第２のパターン化薄膜は、前記第１のパターン化薄膜が形成された後、前記上層レジストパターンの平面積を増大させ、平面積の増大された前記上層レジストパターンの上から薄膜形成手段を適用して、前記第１のパターン化薄膜から微少間隔を隔てて形成されたものである。マイクロデバイスは薄膜磁気ヘッドであってもよいし、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等であってもよい。マイクロデバイスが薄膜磁気ヘッドである場合、パターン化薄膜の具体例は磁気抵抗効果素子である。
【００２３】
【発明の実施の形態】
図１〜図９は本発明に係るマスク形成方法、パターン化薄膜形成方法及びマイクロデバイスの製造方法を説明する図である。
【００２４】
まず、図１に示すように、基板等の基層１０１の上に形成された被パターニング膜３００の表面に、第１のレジスト層１０３を形成する。第１のレジスト層１０３は、被パターニング膜３００の表面に塗布した後、必要に応じて、これを加熱することによって形成される。
【００２５】
第１のレジスト層１０３を構成するレジスト材料は、アンダーカット形成方法に適した材料が選択される。アンダーカット形成方法としては、現像剤のみによる方法、アッシングのみによる方法、及び、現像剤とアッシングとを併用する方法がある。
【００２６】
この内、現像のみでアンダーカットの入った２層レジストパターンを形成する場合は、第１のレジスト層１０３を構成するレジスト材料は、現像剤として通常用いられるアルカリ性水溶液に溶解し、かつ、第２のレジスト層１０４（後述）よりもアルカリ性水溶液による溶解速度の速い材料によって構成する。この場合の具体例としては、下記の化学式で表されるポリメチルグルタールイミド（以下ＰＭＧＩと称する）を挙げることができる。
ここで、Ｒは水素原子またはメチル基、ｎは１以上の整数
で表されるポリメチルグルタールイミドである。
【００２７】
アッシングのみでアンダーカットの入った２層レジストを得る場合は、アッシング反応速度が、上層レジストパターンを構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【００２８】
現像剤とアッシングとを併用してアンダーカットを入れる場合は、アルカリ性水溶液に溶解し、かつ、アッシング反応速度が上層レジストパターン（後述）を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【００２９】
以下に説明する実施例では、上述した３つのアンダーカット形成方法のうち、現像剤のみによってアンダーカットを入れる場合を例にとって説明する。
【００３０】
図１に示した工程の後、図２に示すように、第１のレジスト層１０３の上に、第２のレジスト層１０４を形成する。第２のレジスト層１０４は、フェノール性水酸基を含むレジストを主成分とするものよって構成することができる。上層レジストパターン１０４のレジストは、少なくとも下記の化学式、
ここで、ｍは０〜３の整数、ｎは１以上の整数
で表される構造を有する成分を含むことができる。
【００３１】
上層レジストパターン１０４に用いられるレジストは、別の例として、少なくとも下記の化学式、
ここで、Ｒ１は水素原子またはメチル基、ｎは１以上の整数
で表される構造を有する成分を含んでいてもよい。
【００３２】
フェノール性水酸基を含むレジストは、ナフトキノンジアジド（以下ＮＱＤと称する）−ノボラックレジスト、一体型ＮＱＤ−ノボラックレジスト、疎水性一体型ＮＱＤ−ノボラックレジスト、または、ポリヒドロスチレン系樹脂を主成分とした化学増幅型レジストの何れかであってもよい。
【００３３】
次に、図３に示すように、マスク１０５を介して、第２のレジスト層１０４を所定のパターンで露光して、第２のレジスト層１０４に所定のパターンの潜像を形成する。露光用の光は、紫外線、エキシマレーザー光、電子ビーム等、どのような光でもよい。露光用の光が電子線である場合には、マスクを介することなく、直接、第２のレジスト層１０４に電子線を照射することにより、所定のパターンの潜像を形成してもよい。また、必要に応じて、露光後に第２のレジスト層１０４を加熱する。
【００３４】
次に、現像液によって、露光後の第２のレジスト層１０４を現像すると共に、第１のレジスト層１０３の一部を溶解させる。現像後、第１のレジスト層１０３および第２のレジスト層１０４の水洗と乾燥を行う。これにより、図４に図示するように、アンダーカットの入った２層の積層レジストパターン１１０が得られる。積層レジストパターン１１０のうち、上層レジストパターン１１２は幅Ｗ１１を有する。現像液としては、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液等のアルカリ性水溶液を用いることが好ましい。
【００３５】
次に、積層レジストパターン１１０をマスクとして、ミリング、リアクティブ．イオン．エッチング（ＲＩＥ）などの手段によって、被パターニング膜３００をドライエッチングし、図５に示すように、第１のパターン化薄膜３０を形成する。
【００３６】
次に、図６に示すように、積層レジストパターン１１０の周りに水溶性樹脂１０６を塗布する。水溶性樹脂１０６の塗布手段としては、スピンコート法などを用いることができ、必要に応じて加熱する。
【００３７】
ここで、フェノール性水酸基を含むレジストで構成された上層レジストパターン１１２は、水溶性樹脂１０６の収縮作用により膨張し、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図４及び図５参照）から、図７の幅Ｗ１２に膨張して、その平面積が増大する。
【００３８】
水溶性樹脂として、ポリアクリル酸、ポリビニルアセタール、ポリビニルピロリドン、ポリビニルアルコール、ポリエチレンイミン、ポリエチレンオキシド、スチレン−無水マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミドのうちの１種類、又はこれらの２種類以上の混合物、或いはこれらの塩を主成分とすることができる。
【００３９】
この後、純水を用いて、水溶性樹脂１０６を除去する。これにより、図８に示すように、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図５参照）から、幅Ｗ１２に、その平面積を増大させた積層レジストパターン１１０が得られる。
【００４０】
以上の工程はマスク形成方法に属する。パターン化薄膜形成方法またはマイクロデバイスの製造方法の場合は、このマスク形成方法の工程の後に、パターン化薄膜形成工程が実行され、それによってマイクロデバイスが製造される。このパターン化薄膜工程は、第１のパターン化薄膜３０に対して微小間隔を隔てる第２のパターン化薄膜を形成するための工程である。
【００４１】
パターン化薄膜形成工程では、まず、図９に示すように、第１のパターン化薄膜３０の上に積層レジストパターン１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、第２のパターン化薄膜２１、２２を形成する。積層レジストパターン１１０を構成する上層レジストパターン１１２にも薄膜２３が付着する。
【００４２】
その後、図１０に示すように、基層１０１から、マスク１１０を剥離する。これにより、マイクロデバイスの一部となる第１のパターン化薄膜３０及び第２のパターン化薄膜２１、２２が得られる。マスク１１０の剥離に当たってはアセトン等の溶剤が用いられる。
【００４３】
上記説明から明らかなように、第２のパターン化薄膜２１、２２の形成工程では、積層レジストパターン１１０の全体は、被パターニング膜３００から得られた第１のパターン化薄膜３０の上にあり、位置の変動はない。ただ、上層レジストパターン１１２の平面積が増大されるだけである。
【００４４】
このため、上層レジストパターン１１２の平面積の増大されている積層レジストパターン１１０を用いて、スパッタなどの成膜工程を実行することにより、上層レジストパターン１１２の面積増大分を利用して、既に形成された第１のパターン化薄膜３０から、微小間隔Ｇ１、Ｇ２を隔ててた第２のパターン化薄膜２１、２２を形成することができる。
【００４５】
ここで、積層レジストパターン１１０の全体は、被パターニング膜３００から得られた第１のパターン化薄膜３０の上にあり、位置の変動はないから、第１のパターン化薄膜３０に対し、第２のパターン化薄膜２１、２２を、高精度で位置決め形成できる。
【００４６】
しかも、第１のパターン化薄膜３０の形成に供された積層レジストパターン１１０を除去せずに、単に、上層レジストパターン１１２の平面積を増大させるだけでよいから、第１、第２のパターン化薄膜３０、２１、２２のパターンニングプロセスが簡素化される。
【００４７】
図１〜図１０の実施例では、水溶性樹脂１０６をそのまま用いた例を示したが、架橋剤を添加した水溶性樹脂１０６を用いてもよい。次に、その実施例を、図１１〜図１６を参照して説明する。
【００４８】
まず、図１〜図５に示した工程を実行することにより、図１１に示すように、下層レジストパターン１１１と上層レジストパターン１１２とを有する断面Ｔ状の積層レジストパターン１１０を用いて、第１のパターン化薄膜３０を形成する。
【００４９】
次に、図１２に示すように、架橋剤を添加した水溶性樹脂１０６を、スピンコートなどの手段によって、積層レジストパターン１１０及び第１のパターン化薄膜３０の周りに塗布する。塗布後、加熱してもよい。
【００５０】
架橋剤を添加した水溶性樹脂１０６を用いた場合は、熱処理によって上層レジストパターン１１２から拡散してきた酸を触媒にして、水溶性樹脂１０６それ自身が、上層レジストパターン１１２の表面で、架橋剤を介して架橋し、上層レジストパターン１１２の表面に、水溶性樹脂１０６による皮膜１１３を形成する（図１３、図１４参照）。このため、上層レジストパターン１１２は、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図１１参照）から、幅Ｗ１２に膨張する。
【００５１】
水溶性架橋剤として、メラミン誘導体、尿素誘導体、ベンゾグアナミン、グリコールウリルのうちの１種類又はこれらの２種類以上の混合物を主成分とするものを用いることができる。
【００５２】
メラミン誘導体は、メラミン、アルコキシメチレンメラミンのうちの１種類又はこれらの混合物を主成分とする。
【００５３】
尿素誘導体は、尿素、アルコキシメチレン尿素、Ｎ−アルコキシメチレン尿素、エチレン尿素、エチレン尿素カルボン酸の１種類又はこれらの２種類以上の混合物を主成分とする。
【００５４】
以上の工程はマスク形成方法に属する。パターン化薄膜形成方法またはマイクロデバイスの製造方法の場合は、このマスク形成方法の工程の後に、パターン化薄膜形成工程が実行され、それによってマイクロデバイスが製造される。
【００５５】
パターン化薄膜形成工程では、まず、図１５に示すように、第１のパターン化薄膜３０の上に積層レジストパターン１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、第２のパターン化薄膜２１、２２を形成する。積層レジストパターン１１０を構成する上層レジストパターン１１２にも薄膜２３が付着する。
【００５６】
その後、図１６に示すように、基層１０１から、マスク１１０を剥離する。これにより、マイクロデバイスの一部となる第１のパターン化薄膜３０及び第２のパターン化薄膜２１、２２が得られる。マスク１１０の剥離に当たってはアセトン等の溶剤が用いられる。
【００５７】
上記説明から明らかなように、第２のパターン化薄膜２１、２２の形成工程では、積層レジストパターン１１０の全体は、被パターニング膜３００から得られた第１のパターン化薄膜３０の上にあり、位置の変動はない。ただ、上層レジストパターン１１２の平面積が増大されるだけである。
【００５８】
このため、上層レジストパターン１１２の平面積の増大されている積層レジストパターン１１０を用いて、スパッタなどの成膜工程を実行することにより、上層レジストパターン１１２の面積増大分を利用して、既に形成された第１のパターン化薄膜３０から、微小間隔Ｇ１、Ｇ２を隔ててた第２のパターン化薄膜２１、２２を形成することができる。
【００５９】
ここで、積層レジストパターン１１０の全体は、被パターニング膜３００から得られた第１のパターン化薄膜３０の上にあり、位置の変動はないから、第１のパターン化薄膜３０に対し、第２のパターン化薄膜２１、２２を、高精度で位置決め形成できる。
【００６０】
しかも、第１のパターン化薄膜３０の形成に供された積層レジストパターン１１０を除去せずに、単に、上層レジストパターン１１２の平面積を増大させるだけでよいから、第１、第２のパターン化薄膜３０、２１、２２のパターンニングプロセスが簡素化される。
【００６１】
次に、上述したマスク形成方法及びパターン化薄膜形成方法を適用したマイクロデバイスの製造方法の具体例として、薄膜磁気ヘッドの製造方法、特に、巨大磁気抵抗効果素子（以下ＧＭＲ素子と称する）を用いた再生ヘッドを含む薄膜磁気ヘッドを製造する場合を例にとって説明する。ＧＭＲ素子としては、スピンバルブ膜や強磁性トンネル接合素子を挙げることができる。
【００６２】
図１７はウエハー上で見た薄膜磁気ヘッド要素の１つを拡大して示す断面図、図１８は図１７の１８−１８線に沿った拡大側面断面図、図１９は図１８の部分拡大図である。
【００６３】
図示された薄膜磁気ヘッドは、スライダの大部分を構成する基体５と、電磁変換素子３、４とを含む。基体５は、例えば、アルティック（Ａｌ２Ｏ３−ＴｉＣ）等のセラミック材料からなる。
【００６４】
基体５には絶縁膜５０１が設けられている。絶縁膜５０１は、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、ＳｉＯ２等の絶縁材料からなり、１〜５μｍの厚みである。
【００６５】
電磁変換素子３、４は、再生素子を構成するＭＲ素子３と、記録素子４とを含む。ＭＲ素子３は、スピンバルブ膜（ＳＶ膜）または強磁性トンネル接合膜（ＴＭＲ膜）を含んでいる。ＳＶ膜の場合は、膜面に垂直に電流を流すＣＰＰ−ＧＭＲが用いられる。ＴＭＲ膜は、本来、膜面に垂直にセンス電流を流すものである。
【００６６】
記録素子４は、例えば、誘導型磁気変換素子であり、ＭＲ素子３と近接して配置され、保護膜４９によって覆われている。
【００６７】
記録素子４は、下部磁極層４１と、上部磁極層４５と、記録ギャップ層４２と、薄膜コイル４３、４７とを含む。下部磁極層４１は上部シールド層４１として兼用されている。
【００６８】
下部磁極層４１は、上部シールドギャップ層４６の上に形成され、上部磁極層４５と磁気的に連結されている。記録ギャップ層４２は下部磁極層４１の磁極部分と、上部磁極層４５の磁極部分との間に設けられている。薄膜コイル４３、４７は下部磁極層４１及び上部磁極層４５の間のインナーギャップ間の絶縁膜４８内に、絶縁された状態で配設されている。
【００６９】
ＭＲ素子３は、図１８、図１９に拡大して示すように、ＧＭＲ膜３０と、電極膜２５、２６と、下部シールド層２８と、下部シールドギャップ層２０１と、上部シールドギャップ層４６とを含む。図示実施例のＭＲ素子３は、更に、磁区制御膜２１、２２と、絶縁膜（２３１、２３２）、（２４１、２４２）とを含む。
【００７０】
下部シールド層２８は、パーマロイ（ＮｉＦｅ）等の磁性材料よりなり、絶縁膜５０１の上に、スパッタリング法またはめっき法等によって、例えば約３μｍの厚みとなるように形成されている。
【００７１】
下部シールドギャップ層２０１は、下部シールド層２８の上に備えられている。下部シールドギャップ層２０１は、酸化アルミニウム等の絶縁材料よりなり、スパッタ等によって、例えば１０〜２００ｎｍの厚みに形成されている。
【００７２】
下部電極膜２５は、例えば、数十ｎｍの厚みをもって、下部シールドギャップ層２０１の上に形成されている。下部電極膜２５は、ＧＭＲ膜３０と隣接すべき部分が、突出しており、その突出部分の両側に生じる凹部は絶縁膜２３１、２４１によって埋められている。絶縁膜２３１、２４１の表面は下部電極膜２５の表面と同一平面を構成している。絶縁膜２３１、２４１は、酸化アルミニウム（Ａｌ２Ｏ３）、ＳｉＯ２等の絶縁材料からなる。
【００７３】
図示されたＧＭＲ膜３０は、フリー層３０１と、フリー層３０１に隣接する非磁性層３０２とを有し、非磁性層３０２の上に、ピンド層３０３が隣接している。ピンド層３０３の上には反強磁性層３０４が設けられている。ピンド層３０３は、反強磁性層３０４との交換結合により、磁化方向が固定される。
【００７４】
フリ−層３０１、非磁性層３０２、ピンド層３０３及び反強磁性層３０４の膜構造及び組成材料等については、既に知られている技術を、任意に適用できる。一例をあげると、フリー層３０１及びピンド層３０３は、例えば、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＦｅ等で構成され、反強磁性層３０４はＦｅＭｎ、ＭｎＩｒ、ＮｉＭｎ、ＣｒＭｎＰｔなどによって構成される。
【００７５】
非磁性層３０２は、ＳＶ膜の場合はＣｕ等を主成分とする導電性材料層で構成され、ＴＭＲ膜の場合は、酸化アルミニウム層などの酸化絶縁物で構成される。上部電極膜２６は反強磁性層３０４に隣接し、下部電極膜２５はフリ−層３０１に隣接している。
【００７６】
磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に、絶縁膜２３２、２４２による間隔Ｇ１、Ｇ２を隔てて配置されている（図１９参照）。磁区制御膜２１、２２は、フリー層３０１の磁区を制御する。間隔Ｇ１、Ｇ２は、磁区制御膜２１、２２からＧＭＲ膜３０への磁区制御作用を高めるため、磁区制御膜２１、２２とＧＭＲ膜３０との間の電気絶縁を確保できる範囲で、できるだけ薄くすることが望ましい。
【００７７】
絶縁膜（２３１、２３２）、（２４１、２４２）は、磁区制御膜２１、２２と、電極膜２５、２６及びＧＭＲ膜３０との間を埋めている。具体的には、磁区制御膜２１、２２と電極膜２５との間に、絶縁膜２３１、２４１が層状に配置され、磁区制御膜２１、２２と電極膜２６との間に、絶縁膜２３２、２４２が層状に配置され、磁区制御膜２１、２２とＧＭＲ膜３０との間では、両者間に生じる間隔Ｇ１、Ｇ２を埋めるように、絶縁膜２３２、２４２が形成されている（図１９参照）。
【００７８】
上部電極膜２６は上部シールドギャップ層４６によって覆われている。上部シ−ルドギャップ層４６は、酸化アルミニウム等の絶縁材料からなり、スパッタ等によって、例えば１０〜２００ｎｍの厚み（最小厚み）に形成されている。
【００７９】
上部シ−ルド層４１は、パーマロイ（ＮｉＦｅ）等の磁性材料よりなり、上部シ−ルドギャップ層４６の上に、スパッタリング法またはめっき法等によって、例えば約３μｍの厚みとなるように形成されている。実施例では、上部シールド層４１は、記録素子４の下部磁性層として兼用されている。
【００８０】
上述した薄膜磁気ヘッドは、ＧＭＲ膜３０と、電極膜２５、２６とを含んでおり、電極膜２５、２６のそれぞれは、ＧＭＲ膜３０の両面に隣接している。したがって、ＧＭＲ膜３０の膜面に対して垂直方向にセンス電流を流すＭＲ素子３を得ることができる。そのようなＭＲ素子３の例は、既に述べたように、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜である。
【００８１】
ＣＰＰタイプのＳＶ膜またはＴＭＲ膜は、少なくとも１つのフリー層３０１を含んでおり、フリー層３０１に発生することのあるバルクハウゼンノイズを抑制しなければならない。図示実施例のＭＲ素子は、磁区制御膜２１、２２を含んでおり、磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に配置され、フリー層３０１の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００８２】
絶縁膜（２３１、２３２）、（２４１、２４２）は、磁区制御膜２１、２２と、電極膜２５、２６との間に層状に介在し、ＧＭＲ膜３０との間では、両者間に生じる間隔Ｇ１、Ｇ２を埋めている（図１９参照）。この構造によれば、電極膜２５、２６及びＧＭＲ膜３０から磁区制御膜２１、２２へのセンス電流の漏洩を、絶縁膜（２３１、２３２）、（２４１、２４２）によって、確実に防止することができる。
【００８３】
次に、上述した薄膜磁気ヘッドついて、本発明に係るマスク形成方法及びパターン化薄膜形成方法を用いて、ＭＲ素子３を形成するプロセスを、図２０〜図３７を参照して説明する。図２０〜図３７のうち、図２０〜図３１に示す製造方法は、図１〜図１０に示したプロセスを基本とし、図３２〜図３７は図１１〜図１６に示したプロセスを基本とする。
【００８４】
まず、図２０に示すように、基体５の上に、絶縁層５０１、下部電極膜２５及び絶縁膜２３１、２４１を形成した後、図２１に示すように、下部電極膜２５及び絶縁膜２３１、２４１の表面によって構成される平面上に、再生用のＧＭＲ膜となる被パターンニング層３００を形成する。図では、被パターンニング層３００は単層表示であるが、実際には多層膜構造である。
【００８５】
次に、図２２に示すように、被パターンニング層３００の上に、第１のレジスト層１０３を形成し、第１のレジスト層１０３の上に第２のレジスト層１０４を形成する。第１のレジスト層１０３は、既に述べたような基本的特性を有するレジスト材料、具体的にはＰＭＧＩ等で構成される。第２のレジスト層１０４は、前述したように、フェノール性水酸基を含むレジストを主成分とするものである。その具体例は、既に示したとおりである。
【００８６】
次に、図２３に示すように、マスク１０５を介して、第２のレジスト層１０４を所定のパターンで露光して、第２のレジスト層１０４に所定のパターンの潜像を形成する。マスク１０５は、潜像がＧＭＲ膜を設けるべき位置に形成されるように位置合わせされる。
【００８７】
次に、現像液によって、露光後の第２のレジスト層１０４を現像すると共に、第１のレジスト層１０３の一部を溶解させ、現像後、第１のレジスト層１０３および第２のレジスト層１０４の水洗と乾燥を行う。
【００８８】
これにより、図２４に示すように、下層レジストパターン１１１及び上層レジストパターン１１２を積層した積層レジストパターン１１０が形成される。上層レジストパターン１１２は下層レジストパターン１１１よりも広い幅Ｗ１１を持っている。
【００８９】
次に、図２５に示すように、例えばイオンミリングによって、被パターンニング層３００を選択的にエッチングし、第１のパターン化薄膜に相当するＧＭＲ膜３０を形成する。
【００９０】
次に、図２６に示すように、ＧＭＲ膜３０及び積層レジストパターン１１０の周りに水溶性樹脂１０６を塗布する。水溶性樹脂１０６の塗布手段としては、スピンコート法などを用いることができ、必要に応じて加熱する。
【００９１】
フェノール性水酸基を含むレジストで構成された上層レジストパターン１１２は、水溶性樹脂１０６の収縮作用により膨張し、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図２４、図２５参照）から、図２７の幅Ｗ１２に膨張して、その平面積が増大する。用い得る水溶性樹脂１０６の具体例は、先に例示したとおりである。
【００９２】
この後、純水を用いて、水溶性樹脂１０６を除去する。これにより、図２８に示すように、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図２５参照）から、幅Ｗ１２に、その平面積を増大させた積層レジストパターン１１０が得られる。
【００９３】
以上の工程はマスク形成方法に属する。薄膜磁気ヘッドの製造方法の場合は、このマスク形成方法の工程の後に、パターン化薄膜形成工程が実行される。
【００９４】
パターン化薄膜形成工程では、まず、図２９に示すように、ＧＭＲ膜３０の上に積層レジストパターン１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、第２のパターン化薄膜に相当する磁区制御膜２１、２２を形成する。積層レジストパターン１１０を構成する上層レジストパターン１１２にも薄膜２３が付着する。
【００９５】
磁区制御膜２１、２２の形成工程では、積層レジストパターン１１０の全体は、被パターニング膜３００から得られたＧＭＲ膜３０の上にあり、位置の変動はない。ただ、上層レジストパターン１１２の平面積が増大されるだけである。
【００９６】
このため、上層レジストパターン１１２の平面積の増大されている積層レジストパターン１１０を用いて、スパッタなどの成膜工程を実行することにより、上層レジストパターン１１２の面積増大分を利用して、既に形成されたＧＭＲ膜３０（第１のパターン化薄膜）から、微小間隔Ｇ１、Ｇ２を隔てた磁区制御膜２１、２２（第２のパターン化薄膜）を形成することができる。ここで、積層レジストパターン１１０の全体は、被パターニング膜３００から得られたＧＭＲ膜３０の上にあり、位置の変動はないから、ＧＭＲ膜３０に対し、磁区制御膜２１、２２を、高精度で位置決め形成できる。
【００９７】
しかも、ＧＭＲ膜３０の形成に供された積層レジストパターン１１０を除去せずに、単に、上層レジストパターン１１２の平面積を増大させるだけでよいから、ＧＭＲ膜３０及び磁区制御膜２１、２２のパターンニングプロセスが簡素化される。
【００９８】
次に、図３０に示すように、絶縁膜２３２、２４２を、スパッタ、ＣＶＤ等の薄膜形成手段によって、所定のパターンに形成する。絶縁膜２３２、２４２は、ＧＭＲ膜３０と磁区制御膜２１、２２の間の間隔Ｇ１、Ｇ２を埋めるように形成する。これにより、磁区制御膜２１、２２はＧＭＲ膜３０から電気絶縁される。
【００９９】
しかも、間隔Ｇ１、Ｇ２は、きわめて微小に形成できるから、磁区制御膜２１、２２とＧＭＲ膜３０との間に介在する絶縁膜２３２，２４２を薄くし、磁区制御膜２１、２２からＧＭＲ膜３０への磁区制御作用を高めることができる。
【０１００】
この後、図３１に示すように、リフトオフ法によって、マスク１１０を除去する。この後、更に、再生素子及び記録ヘッドのための製造プロセスを実行する。これらの製造プロセスは周知である。
【０１０１】
次に、架橋剤を添加した水溶性樹脂を用いた実施例を、図３２〜図３７を参照して説明する。
【０１０２】
まず、図２０〜図２５に示した工程を実行することにより、図３２に示すように、断面Ｔ状の積層レジストパターン１１０を用いて、ＧＭＲ膜３０（第１のパターン化薄膜）を形成する。
【０１０３】
次に、図３３に示すように、架橋剤を添加した水溶性樹脂１０６を、スピンコートなどの手段によって、積層レジストパターン１１０、ＧＭＲ膜３０の周りに塗布する。塗布後、加熱してもよい。
【０１０４】
架橋剤を添加した水溶性樹脂１０６を用いた場合は、熱処理によって上層レジストパターン１１２から拡散してきた酸を触媒にして、水溶性樹脂１０６それ自身が、上層レジストパターン１１２の表面で、架橋剤を介して架橋し、上層レジストパターン１１２の表面に、水溶性樹脂１０６による皮膜１１３を形成する（図３３参照）。このため、上層レジストパターン１１２は、図３４に図示するように、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図３２参照）から、幅Ｗ１２に拡大している。水溶性架橋剤の具体例は、既に述べたとおりである。
【０１０５】
以上の工程はマスク形成方法に属する。薄膜磁気ヘッドの製造方法の場合は、このマスク形成方法の工程の後に、パターン化薄膜形成工程が実行される。
【０１０６】
パターン化薄膜形成工程では、まず、図３５に示すように、ＧＭＲ膜３０の上に積層レジストパターン１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、磁区制御膜２１、２２を形成する。積層レジストパターン１１０を構成する上層レジストパターン１１２にも薄膜２３が付着する。
【０１０７】
磁区制御膜２１、２２の形成工程では、積層レジストパターン１１０の全体は、被パターニング膜３００から得られたＧＭＲ膜３０（第１のパターン化薄膜）の上にあり、位置の変動はない。ただ、上層レジストパターン１１２の平面積が増大されるだけである。
【０１０８】
このため、上層レジストパターン１１２の平面積の増大されている積層レジストパターン１１０を用いて、スパッタなどの成膜工程を実行することにより、上層レジストパターン１１２の面積増大分を利用して、既に形成されたＧＭＲ膜３０（第１のパターン化薄膜）から、微小間隔Ｇ１、Ｇ２を隔ててた磁区制御膜２１、２２（第２のパターン化薄膜）を形成することができる。ここで、積層レジストパターン１１０の全体は、被パターニング膜３００から得られたＧＭＲ膜３０の上にあり、位置の変動はないから、ＧＭＲ膜３０に対し、磁区制御膜２１、２２を、高精度で位置決め形成できる。
【０１０９】
しかも、ＧＭＲ膜３０の形成に供された積層レジストパターン１１０を除去せずに、単に、上層レジストパターン１１２の平面積を増大させるだけでよいから、ＧＭＲ膜３０及び磁区制御膜２１、２２のパターンニングプロセスが簡素化される。
【０１１０】
次に、図３６に示すように、絶縁膜２３２、２４２を、スパッタ、ＣＶＤ等の薄膜形成手段によって、所定のパターンに形成する。絶縁膜２３２、２４２は、ＧＭＲ膜３０と磁区制御膜２１、２２の間の間隔Ｇ１、Ｇ２を埋めるように形成する。これにより、磁区制御膜２１、２２はＧＭＲ膜３０から電気絶縁される。
【０１１１】
しかも、間隔Ｇ１、Ｇ２は、きわめて微小に形成できるから、磁区制御膜２１、２２とＧＭＲ膜３０との間に介在する絶縁膜２３２，２４２を薄くし、磁区制御膜２１、２２からＧＭＲ膜３０への磁区制御作用を高めることができる。
【０１１２】
次に、図３７に示すように、リフトオフ法によって、マスク１１０を除去する。この後、更に、再生素子及び記録ヘッドのための製造プロセスを実行する。これらの製造プロセスは周知である。
【０１１３】
本発明は、上記実施の形態に限定されず種々の変更が可能である。例えば、本発明は、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等、薄膜磁気ヘッド以外のマイクロデバイスの製造方法にも適用することができる。
【０１１４】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）１つのパターン化薄膜に対し、他のパターン化薄膜を、高度の位置決め精度をもって形成できるマスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することができる。
（ｂ）パターン化薄膜のパターンニングプロセスを簡素化し得るマスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るマスク形成方法、パターン化薄膜形成方法及びマイクロデバイスの製造法に含まれる一工程を示す断面図である。
【図２】図１の工程の後の工程を説明する断面図である。
【図３】図２の工程の後の工程を説明する断面図である。
【図４】図３の工程の後の工程を説明する断面図である。
【図５】図４の工程の後の工程を説明する断面図である。
【図６】図５の工程の後の工程を説明する断面図である。
【図７】図６の工程の後の工程を説明する断面図である。
【図８】図７の工程の後の工程を説明する断面図である。
【図９】図８の工程の後の工程を説明する断面図である。
【図１０】図９の工程の後の工程を説明する断面図である。
【図１１】本発明に係るマスク形成方法、パターン化薄膜形成方法及びマイクロデバイスの製造法の別の実施例に含まれる一工程を示す断面図である。
【図１２】図１１の工程の後の工程を説明する断面図である。
【図１３】図１２の工程の後の工程を説明する断面図である。
【図１４】図１３の工程の後の工程を説明する断面図である。
【図１５】図１４の工程の後の工程を説明する断面図である。
【図１６】図１５の工程の後の工程を説明する断面図である。
【図１７】本発明に係るマスク形成方法、パターン化薄膜形成方法及びマイクロデバイスの製造方法が適用される薄膜磁気ヘッド要素の断面図である。
【図１８】図１７の１８−１８線に沿った拡大側面断面図である。
【図１９】図１８に示した薄膜磁気ヘッド要素に含まれるＧＭＲ素子部分を拡大して示す断面図である。
【図２０】図１７〜図１９に示した薄膜磁気ヘッドの製造工程を説明する断面図である。
【図２１】図２０の工程の後の工程を説明する断面図である。
【図２２】図２１の工程の後の工程を説明する断面図である。
【図２３】図２２の工程の後の工程を説明する断面図である。
【図２４】図２３の工程の後の工程を説明する断面図である。
【図２５】図２４の工程の後の工程を説明する断面図である。
【図２６】図２５の工程の後の工程を説明する断面図である。
【図２７】図２６の工程の後の工程を説明する断面図である。
【図２８】図２７の工程の後の工程を説明する断面図である。
【図２９】図２８の工程の後の工程を説明する断面図である。
【図３０】図２９の工程の後の工程を説明する断面図である。
【図３１】図３０の工程の後の工程を説明する断面図である。
【図３２】図１７〜図１９に示した薄膜磁気ヘッドの別の製造工程を説明する断面図である。
【図３３】図３２の工程の後の工程を説明する断面図である。
【図３４】図３３の工程の後の工程を説明する断面図である。
【図３５】図３４の工程の後の工程を説明する断面図である。
【図３６】図３５の工程の後の工程を説明する断面図である。
【図３７】図３６の工程の後の工程を説明する断面図である。
【符号の説明】
１１０ マスク
１１１ 下層レジストパターン
１１２ 上層レジストパターン
３０ 第１のパターン化薄膜またはＧＭＲ膜
２１、２２ 第２のパターン化薄膜または磁区制御膜
【発明の属する技術分野】
本発明は、マスク形成方法、このマスクを用いてパターン化薄膜を形成するパターン化薄膜形成方法およびマイクロデバイスの製造方法に関する。
【０００２】
【従来の技術】
パターン化された薄膜（以下パターン化薄膜と称する）を有するマイクロデバイスにおいて、パターン化薄膜は、パターン化されたレジスト層をマスクとして用いて形成される。マイクロデバイスとは、薄膜形成技術を利用して製造される小型のデバイスを言う。マイクロデバイスの例としては、半導体デバイスや、薄膜磁気ヘッドや、薄膜を用いたセンサや、アクチュエータ等がある。
【０００３】
パターン化されたレジスト層をマスクとして、パターン化薄膜を形成するには、例えば、特許文献１に示されるように、ドライエッチング法（特許文献１では、ミリングパタニング法と表記されている）、リフトオフ法、およびこれらを併用した方法（以下併用法と称する）等が適用される。
【０００４】
パターン化薄膜の形成に当たっては、ドライエッチング法、リフトオフ法、または、併用法等が適用されるから、マスクとなるレジスト膜を構成するレジスト材料としては、これらのプロセスの実行に適したものでなければならない。そのようなレジスト材料は、従来より種々知られている。例えば、特許文献２に開示されたＮＱＤ−ノボラックレジスト（ナフトキノンジアジド−ノボラックレジスト）、特許文献３に開示された一体型ＮＱＤ−ノボラックレジスト、特許文献４に開示された疎水性一体型ＮＱＤ−ノボラックレジスト、及び、特許文献５に開示されたポリヒドロキシスチレン系樹脂を主成分とした化学増幅型レジスト等がその例である。
【０００５】
ところで、半導体デバイス、薄膜磁気ヘッド、薄膜を用いたセンサ、または、アクチュエータ等のマイクロデバイスにおいて、２種類のパターン化薄膜を、微小間隔を隔てて形成しなければならないことがある。このようなパターン化薄膜を形成する場合、従来は、第１のパターン化薄膜を形成した後、第１のパターン化薄膜の形成に用いられたレジストマスクを除去し、その後、第２のパターン化薄膜に適した別のレジストマスクを形成し、このレジストマスクを用いて、第２のパターン化薄膜を形成する手法をとっていた。
【０００６】
このため、パターン化薄膜形成のための工程数が増えるという問題点に加えて、第２のパターン化薄膜のためのレジストマスクを、既に形成されている第１のパターン化薄膜に対して、高精度で位置決めしなければならないというきわめて困難なプロセスが必要であった。
【０００７】
【特許文献１】
特開平９−９６９０９号公報
【特許文献２】
特公昭３７−１８０１５号公報
【特許文献３】
特開平６−２４２６０２号公報
【特許文献４】
特開２０００−６３４６６号公報
【特許文献５】
特開平６−２７３９３４号公報
【０００８】
【発明が解決しようとする課題】
本発明の課題は、１つのパターン化薄膜に対し、他のパターン化薄膜を、高度の位置決め精度をもって形成できるマスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することである。
【０００９】
本発明のもう一つの課題は、パターン化薄膜パターンニングプロセスを簡素化し得るマスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上述した課題を解決するため、本発明では、レジスト層でなるマスクを形成するに当たり、被パターニング膜の上に、下層レジストパターンと、前記下層レジストパターンの平面積よりも大きい平面積を有する上層レジストパターンとを含む断面Ｔ形状の積層レジストパターンを形成する。
次に、前記積層レジストパターンを用いて前記被パターニング膜をパターニングした後、前記上層レジストパターンの平面積を増大させる。
【００１１】
上述したように、本発明に係るマスク形成方法では、下層レジストパターンと、上層レジストパターンとを含む積層レジストパターンを形成するので、下層レジストパターン及び上層レジストパターンを、互いに異なるレジスト材料によって構成し、パターン化薄膜の微細化に適したマスクを形成することができる。例えば、下層レジストパターンと、上層レジストパターンとで、現像速度の異なる材料を用いることにより、下層レジストパターンの平面積を、上層レジストパターンの平面積よりも小さくして、アンダーカットの入った形状のマスクを形成することもできる。アンダーカットの入ったマスクは、微細なパターン化薄膜の形成及びリフトオフ法の適用に適している。
【００１２】
積層レジストパターンは、下層レジストパターンと、前記下層レジストパターンの平面積よりも大きい平面積を有する上層レジストパターンとを含む断面Ｔ形状であるから、被パターンニング膜は、下層レジストパターンよりは広く、上層レジストパターンに対応した面積（幅）をもつようにパターンニングされ、パターン化薄膜（第１のパターン化薄膜とする）が得られる。
【００１３】
上述のようにして、被パターニング膜をパターニングした後、上層レジストパターンの平面積を増大させる。積層レジストパターン全体は、被パターニング膜から得られた第１のパターン化薄膜の上にあり、位置の変動はない。ただ、上層レジストパターンの平面積が増大されるだけである。
【００１４】
このため、上層レジストパターンの平面積の増大されている積層レジストパターンを用いて、スパッタなどの成膜工程を実行することにより、上層レジストパターンの面積増大分を利用して、既に形成された第１のパターン化薄膜から、微小間隔を隔ててた第２のパターン化薄膜を形成することができる。ここで、積層レジストパターン全体は、被パターニング膜から得られた第１のパターン化薄膜の上にあり、位置の変動はないから、第１のパターン化薄膜に対し、第２のパターン化薄膜を、高精度で位置決めできる。
【００１５】
しかも、第１のパターン化薄膜の形成に供された積層レジストパターンを除去せずに、単に、上層レジストパターンの平面積を増大させるだけでよいから、パターンニングプロセスが簡素化される。
【００１６】
本発明に係るマスク形成方法において、上層レジストパターンは、フェノール性水酸基を含むレジストを主成分とするものよって構成することができる。この場合、上層レジストパターンの平面積を増大させる工程は、積層レジストパターンの周りに水溶性樹脂を塗布することによって実行される。水溶性樹脂の塗布手段としては、スピンコート法などを用いることができる。
【００１７】
水溶性樹脂は、そのまま用いてもよいし、架橋剤を添加して用いてもよい。水溶性樹脂を、架橋剤を添加することなく、そのまま用いた場合は、水溶性樹脂により、フェノール性水酸基を含むレジストで構成された上層レジストパターンが膨張して、その平面積が増大する。
【００１８】
架橋剤を添加した水溶性樹脂を用いた場合は、熱処理によって上層レジストパターンから拡散してきた酸を触媒にして、水溶性樹脂自身が、上層レジストパターンの表面で、架橋剤を介して架橋し、上層レジストパターンの表面に、水溶性樹脂による皮膜を形成する。この皮膜により、上層レジストパターンの平面積が増大する。
【００１９】
上層レジストパターンを構成する材料と適合する下層レジストパターンは、アルカリ性水溶液に溶解する材料によって構成することができる。
【００２０】
本発明に係るパターン化薄膜形成方法は、マスク形成工程と、パターン化薄膜形成工程とを含む。マスク形成工程は、上述した本発明に係るマスク形成方法の適用によって実行される。パターン化薄膜形成工程では、マスク形成工程を経て得られたマスクを用いて、パターン化薄膜を形成する。これにより、高精度の微細パターン化薄膜を、少ない工程数で形成することができる。
【００２１】
本発明に係るマイクロデバイスの製造方法では、上述した本発明に係るパターン化薄膜形成方法によって、マイクロデバイスとなるパターン化薄膜を形成する。
【００２２】
本発明に係るマイクロデバイスは、第１のパターン化薄膜と、第２のパターン化薄膜とを含む。前記第１のパターン化薄膜は、被パターニング膜の上に、下層レジストパターンと、前記下層レジストパターンの平面積よりも大きい平面積を有する上層レジストパターンとを含む断面Ｔ形状の積層レジストパターンを形成し、前記積層レジストパターンを用いて前記被パターニング膜をパターニングして形成されたものである。前記第２のパターン化薄膜は、前記第１のパターン化薄膜が形成された後、前記上層レジストパターンの平面積を増大させ、平面積の増大された前記上層レジストパターンの上から薄膜形成手段を適用して、前記第１のパターン化薄膜から微少間隔を隔てて形成されたものである。マイクロデバイスは薄膜磁気ヘッドであってもよいし、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等であってもよい。マイクロデバイスが薄膜磁気ヘッドである場合、パターン化薄膜の具体例は磁気抵抗効果素子である。
【００２３】
【発明の実施の形態】
図１〜図９は本発明に係るマスク形成方法、パターン化薄膜形成方法及びマイクロデバイスの製造方法を説明する図である。
【００２４】
まず、図１に示すように、基板等の基層１０１の上に形成された被パターニング膜３００の表面に、第１のレジスト層１０３を形成する。第１のレジスト層１０３は、被パターニング膜３００の表面に塗布した後、必要に応じて、これを加熱することによって形成される。
【００２５】
第１のレジスト層１０３を構成するレジスト材料は、アンダーカット形成方法に適した材料が選択される。アンダーカット形成方法としては、現像剤のみによる方法、アッシングのみによる方法、及び、現像剤とアッシングとを併用する方法がある。
【００２６】
この内、現像のみでアンダーカットの入った２層レジストパターンを形成する場合は、第１のレジスト層１０３を構成するレジスト材料は、現像剤として通常用いられるアルカリ性水溶液に溶解し、かつ、第２のレジスト層１０４（後述）よりもアルカリ性水溶液による溶解速度の速い材料によって構成する。この場合の具体例としては、下記の化学式で表されるポリメチルグルタールイミド（以下ＰＭＧＩと称する）を挙げることができる。
で表されるポリメチルグルタールイミドである。
【００２７】
アッシングのみでアンダーカットの入った２層レジストを得る場合は、アッシング反応速度が、上層レジストパターンを構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【００２８】
現像剤とアッシングとを併用してアンダーカットを入れる場合は、アルカリ性水溶液に溶解し、かつ、アッシング反応速度が上層レジストパターン（後述）を構成するレジスト材料よりも速いこと等の条件を満たす材料を用いる。
【００２９】
以下に説明する実施例では、上述した３つのアンダーカット形成方法のうち、現像剤のみによってアンダーカットを入れる場合を例にとって説明する。
【００３０】
図１に示した工程の後、図２に示すように、第１のレジスト層１０３の上に、第２のレジスト層１０４を形成する。第２のレジスト層１０４は、フェノール性水酸基を含むレジストを主成分とするものよって構成することができる。上層レジストパターン１０４のレジストは、少なくとも下記の化学式、
で表される構造を有する成分を含むことができる。
【００３１】
上層レジストパターン１０４に用いられるレジストは、別の例として、少なくとも下記の化学式、
で表される構造を有する成分を含んでいてもよい。
【００３２】
フェノール性水酸基を含むレジストは、ナフトキノンジアジド（以下ＮＱＤと称する）−ノボラックレジスト、一体型ＮＱＤ−ノボラックレジスト、疎水性一体型ＮＱＤ−ノボラックレジスト、または、ポリヒドロスチレン系樹脂を主成分とした化学増幅型レジストの何れかであってもよい。
【００３３】
次に、図３に示すように、マスク１０５を介して、第２のレジスト層１０４を所定のパターンで露光して、第２のレジスト層１０４に所定のパターンの潜像を形成する。露光用の光は、紫外線、エキシマレーザー光、電子ビーム等、どのような光でもよい。露光用の光が電子線である場合には、マスクを介することなく、直接、第２のレジスト層１０４に電子線を照射することにより、所定のパターンの潜像を形成してもよい。また、必要に応じて、露光後に第２のレジスト層１０４を加熱する。
【００３４】
次に、現像液によって、露光後の第２のレジスト層１０４を現像すると共に、第１のレジスト層１０３の一部を溶解させる。現像後、第１のレジスト層１０３および第２のレジスト層１０４の水洗と乾燥を行う。これにより、図４に図示するように、アンダーカットの入った２層の積層レジストパターン１１０が得られる。積層レジストパターン１１０のうち、上層レジストパターン１１２は幅Ｗ１１を有する。現像液としては、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）の水溶液等のアルカリ性水溶液を用いることが好ましい。
【００３５】
次に、積層レジストパターン１１０をマスクとして、ミリング、リアクティブ．イオン．エッチング（ＲＩＥ）などの手段によって、被パターニング膜３００をドライエッチングし、図５に示すように、第１のパターン化薄膜３０を形成する。
【００３６】
次に、図６に示すように、積層レジストパターン１１０の周りに水溶性樹脂１０６を塗布する。水溶性樹脂１０６の塗布手段としては、スピンコート法などを用いることができ、必要に応じて加熱する。
【００３７】
ここで、フェノール性水酸基を含むレジストで構成された上層レジストパターン１１２は、水溶性樹脂１０６の収縮作用により膨張し、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図４及び図５参照）から、図７の幅Ｗ１２に膨張して、その平面積が増大する。
【００３８】
水溶性樹脂として、ポリアクリル酸、ポリビニルアセタール、ポリビニルピロリドン、ポリビニルアルコール、ポリエチレンイミン、ポリエチレンオキシド、スチレン−無水マレイン酸共重合体、ポリビニルアミン、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミドのうちの１種類、又はこれらの２種類以上の混合物、或いはこれらの塩を主成分とすることができる。
【００３９】
この後、純水を用いて、水溶性樹脂１０６を除去する。これにより、図８に示すように、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図５参照）から、幅Ｗ１２に、その平面積を増大させた積層レジストパターン１１０が得られる。
【００４０】
以上の工程はマスク形成方法に属する。パターン化薄膜形成方法またはマイクロデバイスの製造方法の場合は、このマスク形成方法の工程の後に、パターン化薄膜形成工程が実行され、それによってマイクロデバイスが製造される。このパターン化薄膜工程は、第１のパターン化薄膜３０に対して微小間隔を隔てる第２のパターン化薄膜を形成するための工程である。
【００４１】
パターン化薄膜形成工程では、まず、図９に示すように、第１のパターン化薄膜３０の上に積層レジストパターン１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、第２のパターン化薄膜２１、２２を形成する。積層レジストパターン１１０を構成する上層レジストパターン１１２にも薄膜２３が付着する。
【００４２】
その後、図１０に示すように、基層１０１から、マスク１１０を剥離する。これにより、マイクロデバイスの一部となる第１のパターン化薄膜３０及び第２のパターン化薄膜２１、２２が得られる。マスク１１０の剥離に当たってはアセトン等の溶剤が用いられる。
【００４３】
上記説明から明らかなように、第２のパターン化薄膜２１、２２の形成工程では、積層レジストパターン１１０の全体は、被パターニング膜３００から得られた第１のパターン化薄膜３０の上にあり、位置の変動はない。ただ、上層レジストパターン１１２の平面積が増大されるだけである。
【００４４】
このため、上層レジストパターン１１２の平面積の増大されている積層レジストパターン１１０を用いて、スパッタなどの成膜工程を実行することにより、上層レジストパターン１１２の面積増大分を利用して、既に形成された第１のパターン化薄膜３０から、微小間隔Ｇ１、Ｇ２を隔ててた第２のパターン化薄膜２１、２２を形成することができる。
【００４５】
ここで、積層レジストパターン１１０の全体は、被パターニング膜３００から得られた第１のパターン化薄膜３０の上にあり、位置の変動はないから、第１のパターン化薄膜３０に対し、第２のパターン化薄膜２１、２２を、高精度で位置決め形成できる。
【００４６】
しかも、第１のパターン化薄膜３０の形成に供された積層レジストパターン１１０を除去せずに、単に、上層レジストパターン１１２の平面積を増大させるだけでよいから、第１、第２のパターン化薄膜３０、２１、２２のパターンニングプロセスが簡素化される。
【００４７】
図１〜図１０の実施例では、水溶性樹脂１０６をそのまま用いた例を示したが、架橋剤を添加した水溶性樹脂１０６を用いてもよい。次に、その実施例を、図１１〜図１６を参照して説明する。
【００４８】
まず、図１〜図５に示した工程を実行することにより、図１１に示すように、下層レジストパターン１１１と上層レジストパターン１１２とを有する断面Ｔ状の積層レジストパターン１１０を用いて、第１のパターン化薄膜３０を形成する。
【００４９】
次に、図１２に示すように、架橋剤を添加した水溶性樹脂１０６を、スピンコートなどの手段によって、積層レジストパターン１１０及び第１のパターン化薄膜３０の周りに塗布する。塗布後、加熱してもよい。
【００５０】
架橋剤を添加した水溶性樹脂１０６を用いた場合は、熱処理によって上層レジストパターン１１２から拡散してきた酸を触媒にして、水溶性樹脂１０６それ自身が、上層レジストパターン１１２の表面で、架橋剤を介して架橋し、上層レジストパターン１１２の表面に、水溶性樹脂１０６による皮膜１１３を形成する（図１３、図１４参照）。このため、上層レジストパターン１１２は、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図１１参照）から、幅Ｗ１２に膨張する。
【００５１】
水溶性架橋剤として、メラミン誘導体、尿素誘導体、ベンゾグアナミン、グリコールウリルのうちの１種類又はこれらの２種類以上の混合物を主成分とするものを用いることができる。
【００５２】
メラミン誘導体は、メラミン、アルコキシメチレンメラミンのうちの１種類又はこれらの混合物を主成分とする。
【００５３】
尿素誘導体は、尿素、アルコキシメチレン尿素、Ｎ−アルコキシメチレン尿素、エチレン尿素、エチレン尿素カルボン酸の１種類又はこれらの２種類以上の混合物を主成分とする。
【００５４】
以上の工程はマスク形成方法に属する。パターン化薄膜形成方法またはマイクロデバイスの製造方法の場合は、このマスク形成方法の工程の後に、パターン化薄膜形成工程が実行され、それによってマイクロデバイスが製造される。
【００５５】
パターン化薄膜形成工程では、まず、図１５に示すように、第１のパターン化薄膜３０の上に積層レジストパターン１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、第２のパターン化薄膜２１、２２を形成する。積層レジストパターン１１０を構成する上層レジストパターン１１２にも薄膜２３が付着する。
【００５６】
その後、図１６に示すように、基層１０１から、マスク１１０を剥離する。これにより、マイクロデバイスの一部となる第１のパターン化薄膜３０及び第２のパターン化薄膜２１、２２が得られる。マスク１１０の剥離に当たってはアセトン等の溶剤が用いられる。
【００５７】
上記説明から明らかなように、第２のパターン化薄膜２１、２２の形成工程では、積層レジストパターン１１０の全体は、被パターニング膜３００から得られた第１のパターン化薄膜３０の上にあり、位置の変動はない。ただ、上層レジストパターン１１２の平面積が増大されるだけである。
【００５８】
このため、上層レジストパターン１１２の平面積の増大されている積層レジストパターン１１０を用いて、スパッタなどの成膜工程を実行することにより、上層レジストパターン１１２の面積増大分を利用して、既に形成された第１のパターン化薄膜３０から、微小間隔Ｇ１、Ｇ２を隔ててた第２のパターン化薄膜２１、２２を形成することができる。
【００５９】
ここで、積層レジストパターン１１０の全体は、被パターニング膜３００から得られた第１のパターン化薄膜３０の上にあり、位置の変動はないから、第１のパターン化薄膜３０に対し、第２のパターン化薄膜２１、２２を、高精度で位置決め形成できる。
【００６０】
しかも、第１のパターン化薄膜３０の形成に供された積層レジストパターン１１０を除去せずに、単に、上層レジストパターン１１２の平面積を増大させるだけでよいから、第１、第２のパターン化薄膜３０、２１、２２のパターンニングプロセスが簡素化される。
【００６１】
次に、上述したマスク形成方法及びパターン化薄膜形成方法を適用したマイクロデバイスの製造方法の具体例として、薄膜磁気ヘッドの製造方法、特に、巨大磁気抵抗効果素子（以下ＧＭＲ素子と称する）を用いた再生ヘッドを含む薄膜磁気ヘッドを製造する場合を例にとって説明する。ＧＭＲ素子としては、スピンバルブ膜や強磁性トンネル接合素子を挙げることができる。
【００６２】
図１７はウエハー上で見た薄膜磁気ヘッド要素の１つを拡大して示す断面図、図１８は図１７の１８−１８線に沿った拡大側面断面図、図１９は図１８の部分拡大図である。
【００６３】
図示された薄膜磁気ヘッドは、スライダの大部分を構成する基体５と、電磁変換素子３、４とを含む。基体５は、例えば、アルティック（Ａｌ２Ｏ３−ＴｉＣ）等のセラミック材料からなる。
【００６４】
基体５には絶縁膜５０１が設けられている。絶縁膜５０１は、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、ＳｉＯ２等の絶縁材料からなり、１〜５μｍの厚みである。
【００６５】
電磁変換素子３、４は、再生素子を構成するＭＲ素子３と、記録素子４とを含む。ＭＲ素子３は、スピンバルブ膜（ＳＶ膜）または強磁性トンネル接合膜（ＴＭＲ膜）を含んでいる。ＳＶ膜の場合は、膜面に垂直に電流を流すＣＰＰ−ＧＭＲが用いられる。ＴＭＲ膜は、本来、膜面に垂直にセンス電流を流すものである。
【００６６】
記録素子４は、例えば、誘導型磁気変換素子であり、ＭＲ素子３と近接して配置され、保護膜４９によって覆われている。
【００６７】
記録素子４は、下部磁極層４１と、上部磁極層４５と、記録ギャップ層４２と、薄膜コイル４３、４７とを含む。下部磁極層４１は上部シールド層４１として兼用されている。
【００６８】
下部磁極層４１は、上部シールドギャップ層４６の上に形成され、上部磁極層４５と磁気的に連結されている。記録ギャップ層４２は下部磁極層４１の磁極部分と、上部磁極層４５の磁極部分との間に設けられている。薄膜コイル４３、４７は下部磁極層４１及び上部磁極層４５の間のインナーギャップ間の絶縁膜４８内に、絶縁された状態で配設されている。
【００６９】
ＭＲ素子３は、図１８、図１９に拡大して示すように、ＧＭＲ膜３０と、電極膜２５、２６と、下部シールド層２８と、下部シールドギャップ層２０１と、上部シールドギャップ層４６とを含む。図示実施例のＭＲ素子３は、更に、磁区制御膜２１、２２と、絶縁膜（２３１、２３２）、（２４１、２４２）とを含む。
【００７０】
下部シールド層２８は、パーマロイ（ＮｉＦｅ）等の磁性材料よりなり、絶縁膜５０１の上に、スパッタリング法またはめっき法等によって、例えば約３μｍの厚みとなるように形成されている。
【００７１】
下部シールドギャップ層２０１は、下部シールド層２８の上に備えられている。下部シールドギャップ層２０１は、酸化アルミニウム等の絶縁材料よりなり、スパッタ等によって、例えば１０〜２００ｎｍの厚みに形成されている。
【００７２】
下部電極膜２５は、例えば、数十ｎｍの厚みをもって、下部シールドギャップ層２０１の上に形成されている。下部電極膜２５は、ＧＭＲ膜３０と隣接すべき部分が、突出しており、その突出部分の両側に生じる凹部は絶縁膜２３１、２４１によって埋められている。絶縁膜２３１、２４１の表面は下部電極膜２５の表面と同一平面を構成している。絶縁膜２３１、２４１は、酸化アルミニウム（Ａｌ２Ｏ３）、ＳｉＯ２等の絶縁材料からなる。
【００７３】
図示されたＧＭＲ膜３０は、フリー層３０１と、フリー層３０１に隣接する非磁性層３０２とを有し、非磁性層３０２の上に、ピンド層３０３が隣接している。ピンド層３０３の上には反強磁性層３０４が設けられている。ピンド層３０３は、反強磁性層３０４との交換結合により、磁化方向が固定される。
【００７４】
フリ−層３０１、非磁性層３０２、ピンド層３０３及び反強磁性層３０４の膜構造及び組成材料等については、既に知られている技術を、任意に適用できる。一例をあげると、フリー層３０１及びピンド層３０３は、例えば、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＦｅ等で構成され、反強磁性層３０４はＦｅＭｎ、ＭｎＩｒ、ＮｉＭｎ、ＣｒＭｎＰｔなどによって構成される。
【００７５】
非磁性層３０２は、ＳＶ膜の場合はＣｕ等を主成分とする導電性材料層で構成され、ＴＭＲ膜の場合は、酸化アルミニウム層などの酸化絶縁物で構成される。上部電極膜２６は反強磁性層３０４に隣接し、下部電極膜２５はフリ−層３０１に隣接している。
【００７６】
磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に、絶縁膜２３２、２４２による間隔Ｇ１、Ｇ２を隔てて配置されている（図１９参照）。磁区制御膜２１、２２は、フリー層３０１の磁区を制御する。間隔Ｇ１、Ｇ２は、磁区制御膜２１、２２からＧＭＲ膜３０への磁区制御作用を高めるため、磁区制御膜２１、２２とＧＭＲ膜３０との間の電気絶縁を確保できる範囲で、できるだけ薄くすることが望ましい。
【００７７】
絶縁膜（２３１、２３２）、（２４１、２４２）は、磁区制御膜２１、２２と、電極膜２５、２６及びＧＭＲ膜３０との間を埋めている。具体的には、磁区制御膜２１、２２と電極膜２５との間に、絶縁膜２３１、２４１が層状に配置され、磁区制御膜２１、２２と電極膜２６との間に、絶縁膜２３２、２４２が層状に配置され、磁区制御膜２１、２２とＧＭＲ膜３０との間では、両者間に生じる間隔Ｇ１、Ｇ２を埋めるように、絶縁膜２３２、２４２が形成されている（図１９参照）。
【００７８】
上部電極膜２６は上部シールドギャップ層４６によって覆われている。上部シ−ルドギャップ層４６は、酸化アルミニウム等の絶縁材料からなり、スパッタ等によって、例えば１０〜２００ｎｍの厚み（最小厚み）に形成されている。
【００７９】
上部シ−ルド層４１は、パーマロイ（ＮｉＦｅ）等の磁性材料よりなり、上部シ−ルドギャップ層４６の上に、スパッタリング法またはめっき法等によって、例えば約３μｍの厚みとなるように形成されている。実施例では、上部シールド層４１は、記録素子４の下部磁性層として兼用されている。
【００８０】
上述した薄膜磁気ヘッドは、ＧＭＲ膜３０と、電極膜２５、２６とを含んでおり、電極膜２５、２６のそれぞれは、ＧＭＲ膜３０の両面に隣接している。したがって、ＧＭＲ膜３０の膜面に対して垂直方向にセンス電流を流すＭＲ素子３を得ることができる。そのようなＭＲ素子３の例は、既に述べたように、ＣＰＰタイプのＳＶ膜またはＴＭＲ膜である。
【００８１】
ＣＰＰタイプのＳＶ膜またはＴＭＲ膜は、少なくとも１つのフリー層３０１を含んでおり、フリー層３０１に発生することのあるバルクハウゼンノイズを抑制しなければならない。図示実施例のＭＲ素子は、磁区制御膜２１、２２を含んでおり、磁区制御膜２１、２２は、ＧＭＲ膜３０の幅方向の両側部に配置され、フリー層３０１の磁区を制御する。したがって、バルクハウゼンノイズを抑制することができる。
【００８２】
絶縁膜（２３１、２３２）、（２４１、２４２）は、磁区制御膜２１、２２と、電極膜２５、２６との間に層状に介在し、ＧＭＲ膜３０との間では、両者間に生じる間隔Ｇ１、Ｇ２を埋めている（図１９参照）。この構造によれば、電極膜２５、２６及びＧＭＲ膜３０から磁区制御膜２１、２２へのセンス電流の漏洩を、絶縁膜（２３１、２３２）、（２４１、２４２）によって、確実に防止することができる。
【００８３】
次に、上述した薄膜磁気ヘッドついて、本発明に係るマスク形成方法及びパターン化薄膜形成方法を用いて、ＭＲ素子３を形成するプロセスを、図２０〜図３７を参照して説明する。図２０〜図３７のうち、図２０〜図３１に示す製造方法は、図１〜図１０に示したプロセスを基本とし、図３２〜図３７は図１１〜図１６に示したプロセスを基本とする。
【００８４】
まず、図２０に示すように、基体５の上に、絶縁層５０１、下部電極膜２５及び絶縁膜２３１、２４１を形成した後、図２１に示すように、下部電極膜２５及び絶縁膜２３１、２４１の表面によって構成される平面上に、再生用のＧＭＲ膜となる被パターンニング層３００を形成する。図では、被パターンニング層３００は単層表示であるが、実際には多層膜構造である。
【００８５】
次に、図２２に示すように、被パターンニング層３００の上に、第１のレジスト層１０３を形成し、第１のレジスト層１０３の上に第２のレジスト層１０４を形成する。第１のレジスト層１０３は、既に述べたような基本的特性を有するレジスト材料、具体的にはＰＭＧＩ等で構成される。第２のレジスト層１０４は、前述したように、フェノール性水酸基を含むレジストを主成分とするものである。その具体例は、既に示したとおりである。
【００８６】
次に、図２３に示すように、マスク１０５を介して、第２のレジスト層１０４を所定のパターンで露光して、第２のレジスト層１０４に所定のパターンの潜像を形成する。マスク１０５は、潜像がＧＭＲ膜を設けるべき位置に形成されるように位置合わせされる。
【００８７】
次に、現像液によって、露光後の第２のレジスト層１０４を現像すると共に、第１のレジスト層１０３の一部を溶解させ、現像後、第１のレジスト層１０３および第２のレジスト層１０４の水洗と乾燥を行う。
【００８８】
これにより、図２４に示すように、下層レジストパターン１１１及び上層レジストパターン１１２を積層した積層レジストパターン１１０が形成される。上層レジストパターン１１２は下層レジストパターン１１１よりも広い幅Ｗ１１を持っている。
【００８９】
次に、図２５に示すように、例えばイオンミリングによって、被パターンニング層３００を選択的にエッチングし、第１のパターン化薄膜に相当するＧＭＲ膜３０を形成する。
【００９０】
次に、図２６に示すように、ＧＭＲ膜３０及び積層レジストパターン１１０の周りに水溶性樹脂１０６を塗布する。水溶性樹脂１０６の塗布手段としては、スピンコート法などを用いることができ、必要に応じて加熱する。
【００９１】
フェノール性水酸基を含むレジストで構成された上層レジストパターン１１２は、水溶性樹脂１０６の収縮作用により膨張し、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図２４、図２５参照）から、図２７の幅Ｗ１２に膨張して、その平面積が増大する。用い得る水溶性樹脂１０６の具体例は、先に例示したとおりである。
【００９２】
この後、純水を用いて、水溶性樹脂１０６を除去する。これにより、図２８に示すように、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図２５参照）から、幅Ｗ１２に、その平面積を増大させた積層レジストパターン１１０が得られる。
【００９３】
以上の工程はマスク形成方法に属する。薄膜磁気ヘッドの製造方法の場合は、このマスク形成方法の工程の後に、パターン化薄膜形成工程が実行される。
【００９４】
パターン化薄膜形成工程では、まず、図２９に示すように、ＧＭＲ膜３０の上に積層レジストパターン１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、第２のパターン化薄膜に相当する磁区制御膜２１、２２を形成する。積層レジストパターン１１０を構成する上層レジストパターン１１２にも薄膜２３が付着する。
【００９５】
磁区制御膜２１、２２の形成工程では、積層レジストパターン１１０の全体は、被パターニング膜３００から得られたＧＭＲ膜３０の上にあり、位置の変動はない。ただ、上層レジストパターン１１２の平面積が増大されるだけである。
【００９６】
このため、上層レジストパターン１１２の平面積の増大されている積層レジストパターン１１０を用いて、スパッタなどの成膜工程を実行することにより、上層レジストパターン１１２の面積増大分を利用して、既に形成されたＧＭＲ膜３０（第１のパターン化薄膜）から、微小間隔Ｇ１、Ｇ２を隔てた磁区制御膜２１、２２（第２のパターン化薄膜）を形成することができる。ここで、積層レジストパターン１１０の全体は、被パターニング膜３００から得られたＧＭＲ膜３０の上にあり、位置の変動はないから、ＧＭＲ膜３０に対し、磁区制御膜２１、２２を、高精度で位置決め形成できる。
【００９７】
しかも、ＧＭＲ膜３０の形成に供された積層レジストパターン１１０を除去せずに、単に、上層レジストパターン１１２の平面積を増大させるだけでよいから、ＧＭＲ膜３０及び磁区制御膜２１、２２のパターンニングプロセスが簡素化される。
【００９８】
次に、図３０に示すように、絶縁膜２３２、２４２を、スパッタ、ＣＶＤ等の薄膜形成手段によって、所定のパターンに形成する。絶縁膜２３２、２４２は、ＧＭＲ膜３０と磁区制御膜２１、２２の間の間隔Ｇ１、Ｇ２を埋めるように形成する。これにより、磁区制御膜２１、２２はＧＭＲ膜３０から電気絶縁される。
【００９９】
しかも、間隔Ｇ１、Ｇ２は、きわめて微小に形成できるから、磁区制御膜２１、２２とＧＭＲ膜３０との間に介在する絶縁膜２３２，２４２を薄くし、磁区制御膜２１、２２からＧＭＲ膜３０への磁区制御作用を高めることができる。
【０１００】
この後、図３１に示すように、リフトオフ法によって、マスク１１０を除去する。この後、更に、再生素子及び記録ヘッドのための製造プロセスを実行する。これらの製造プロセスは周知である。
【０１０１】
次に、架橋剤を添加した水溶性樹脂を用いた実施例を、図３２〜図３７を参照して説明する。
【０１０２】
まず、図２０〜図２５に示した工程を実行することにより、図３２に示すように、断面Ｔ状の積層レジストパターン１１０を用いて、ＧＭＲ膜３０（第１のパターン化薄膜）を形成する。
【０１０３】
次に、図３３に示すように、架橋剤を添加した水溶性樹脂１０６を、スピンコートなどの手段によって、積層レジストパターン１１０、ＧＭＲ膜３０の周りに塗布する。塗布後、加熱してもよい。
【０１０４】
架橋剤を添加した水溶性樹脂１０６を用いた場合は、熱処理によって上層レジストパターン１１２から拡散してきた酸を触媒にして、水溶性樹脂１０６それ自身が、上層レジストパターン１１２の表面で、架橋剤を介して架橋し、上層レジストパターン１１２の表面に、水溶性樹脂１０６による皮膜１１３を形成する（図３３参照）。このため、上層レジストパターン１１２は、図３４に図示するように、水溶性樹脂１０６を塗布する前の幅Ｗ１１（図３２参照）から、幅Ｗ１２に拡大している。水溶性架橋剤の具体例は、既に述べたとおりである。
【０１０５】
以上の工程はマスク形成方法に属する。薄膜磁気ヘッドの製造方法の場合は、このマスク形成方法の工程の後に、パターン化薄膜形成工程が実行される。
【０１０６】
パターン化薄膜形成工程では、まず、図３５に示すように、ＧＭＲ膜３０の上に積層レジストパターン１１０を残したままで、例えば、スッパタまたはＣＶＤ等の薄膜形成プロセスを実行することにより、磁区制御膜２１、２２を形成する。積層レジストパターン１１０を構成する上層レジストパターン１１２にも薄膜２３が付着する。
【０１０７】
磁区制御膜２１、２２の形成工程では、積層レジストパターン１１０の全体は、被パターニング膜３００から得られたＧＭＲ膜３０（第１のパターン化薄膜）の上にあり、位置の変動はない。ただ、上層レジストパターン１１２の平面積が増大されるだけである。
【０１０８】
このため、上層レジストパターン１１２の平面積の増大されている積層レジストパターン１１０を用いて、スパッタなどの成膜工程を実行することにより、上層レジストパターン１１２の面積増大分を利用して、既に形成されたＧＭＲ膜３０（第１のパターン化薄膜）から、微小間隔Ｇ１、Ｇ２を隔ててた磁区制御膜２１、２２（第２のパターン化薄膜）を形成することができる。ここで、積層レジストパターン１１０の全体は、被パターニング膜３００から得られたＧＭＲ膜３０の上にあり、位置の変動はないから、ＧＭＲ膜３０に対し、磁区制御膜２１、２２を、高精度で位置決め形成できる。
【０１０９】
しかも、ＧＭＲ膜３０の形成に供された積層レジストパターン１１０を除去せずに、単に、上層レジストパターン１１２の平面積を増大させるだけでよいから、ＧＭＲ膜３０及び磁区制御膜２１、２２のパターンニングプロセスが簡素化される。
【０１１０】
次に、図３６に示すように、絶縁膜２３２、２４２を、スパッタ、ＣＶＤ等の薄膜形成手段によって、所定のパターンに形成する。絶縁膜２３２、２４２は、ＧＭＲ膜３０と磁区制御膜２１、２２の間の間隔Ｇ１、Ｇ２を埋めるように形成する。これにより、磁区制御膜２１、２２はＧＭＲ膜３０から電気絶縁される。
【０１１１】
しかも、間隔Ｇ１、Ｇ２は、きわめて微小に形成できるから、磁区制御膜２１、２２とＧＭＲ膜３０との間に介在する絶縁膜２３２，２４２を薄くし、磁区制御膜２１、２２からＧＭＲ膜３０への磁区制御作用を高めることができる。
【０１１２】
次に、図３７に示すように、リフトオフ法によって、マスク１１０を除去する。この後、更に、再生素子及び記録ヘッドのための製造プロセスを実行する。これらの製造プロセスは周知である。
【０１１３】
本発明は、上記実施の形態に限定されず種々の変更が可能である。例えば、本発明は、半導体デバイスや、薄膜を用いたセンサやアクチュエータ等、薄膜磁気ヘッド以外のマイクロデバイスの製造方法にも適用することができる。
【０１１４】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）１つのパターン化薄膜に対し、他のパターン化薄膜を、高度の位置決め精度をもって形成できるマスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することができる。
（ｂ）パターン化薄膜のパターンニングプロセスを簡素化し得るマスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るマスク形成方法、パターン化薄膜形成方法及びマイクロデバイスの製造法に含まれる一工程を示す断面図である。
【図２】図１の工程の後の工程を説明する断面図である。
【図３】図２の工程の後の工程を説明する断面図である。
【図４】図３の工程の後の工程を説明する断面図である。
【図５】図４の工程の後の工程を説明する断面図である。
【図６】図５の工程の後の工程を説明する断面図である。
【図７】図６の工程の後の工程を説明する断面図である。
【図８】図７の工程の後の工程を説明する断面図である。
【図９】図８の工程の後の工程を説明する断面図である。
【図１０】図９の工程の後の工程を説明する断面図である。
【図１１】本発明に係るマスク形成方法、パターン化薄膜形成方法及びマイクロデバイスの製造法の別の実施例に含まれる一工程を示す断面図である。
【図１２】図１１の工程の後の工程を説明する断面図である。
【図１３】図１２の工程の後の工程を説明する断面図である。
【図１４】図１３の工程の後の工程を説明する断面図である。
【図１５】図１４の工程の後の工程を説明する断面図である。
【図１６】図１５の工程の後の工程を説明する断面図である。
【図１７】本発明に係るマスク形成方法、パターン化薄膜形成方法及びマイクロデバイスの製造方法が適用される薄膜磁気ヘッド要素の断面図である。
【図１８】図１７の１８−１８線に沿った拡大側面断面図である。
【図１９】図１８に示した薄膜磁気ヘッド要素に含まれるＧＭＲ素子部分を拡大して示す断面図である。
【図２０】図１７〜図１９に示した薄膜磁気ヘッドの製造工程を説明する断面図である。
【図２１】図２０の工程の後の工程を説明する断面図である。
【図２２】図２１の工程の後の工程を説明する断面図である。
【図２３】図２２の工程の後の工程を説明する断面図である。
【図２４】図２３の工程の後の工程を説明する断面図である。
【図２５】図２４の工程の後の工程を説明する断面図である。
【図２６】図２５の工程の後の工程を説明する断面図である。
【図２７】図２６の工程の後の工程を説明する断面図である。
【図２８】図２７の工程の後の工程を説明する断面図である。
【図２９】図２８の工程の後の工程を説明する断面図である。
【図３０】図２９の工程の後の工程を説明する断面図である。
【図３１】図３０の工程の後の工程を説明する断面図である。
【図３２】図１７〜図１９に示した薄膜磁気ヘッドの別の製造工程を説明する断面図である。
【図３３】図３２の工程の後の工程を説明する断面図である。
【図３４】図３３の工程の後の工程を説明する断面図である。
【図３５】図３４の工程の後の工程を説明する断面図である。
【図３６】図３５の工程の後の工程を説明する断面図である。
【図３７】図３６の工程の後の工程を説明する断面図である。
【符号の説明】
１１０ マスク
１１１ 下層レジストパターン
１１２ 上層レジストパターン
３０ 第１のパターン化薄膜またはＧＭＲ膜
２１、２２ 第２のパターン化薄膜または磁区制御膜
Claims (6)
- レジスト層でなるマスクを形成する方法であって、
被パターニング膜の上に、下層レジストパターンと、前記下層レジストパターンの平面積よりも大きい平面積を有する上層レジストパターンとを含む断面Ｔ形状の積層レジストパターンを形成し、
次に、前記積層レジストパターンを用いて前記被パターニング膜をパターニングした後、前記上層レジストパターンの平面積を増大させる
工程を含むマスク形成方法。 - 請求項１に記載されたマスク形成方法であって、
前記上層レジストパターンは、フェノール性水酸基を含むレジストを主成分とし、
前記上層レジストパターンの平面積を増大させる工程は、前記積層レジストパターンの周りに水溶性樹脂を塗布する
工程を含むマスク形成方法。 - 請求項２に記載されたマスク形成方法であって、前記水溶性樹脂は、架橋剤を含有するマスク形成方法。
- マスク形成工程と、パターン化薄膜形成工程とを含むパターン化薄膜形成方法であって、
前記マスク形成工程は、請求項１乃至３の何れかに記載された工程を含んでおり、
前記パターン化薄膜形成工程は、前記マスク形成工程を経て得られたマスクを用いて、パターン化薄膜を形成する工程を含む
パターン化薄膜形成方法。 - パターン化薄膜を含むマイクロデバイスの製造方法であって、前記パターン化薄膜を、請求項４に記載されたパターン化薄膜形成方法によって形成する
マイクロデバイスの製造方法。 - 請求項５に記載されたマイクロデバイスの製造方法であって、前記パターン化薄膜は磁気抵抗効果膜であるマイクロデバイスの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377897A JP4001232B2 (ja) | 2002-12-26 | 2002-12-26 | マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 |
| US10/731,088 US7148152B2 (en) | 2002-12-26 | 2003-12-10 | Method for fabricating a mask, method for fabricating a patterned thin film and a micro device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377897A JP4001232B2 (ja) | 2002-12-26 | 2002-12-26 | マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004207656A JP2004207656A (ja) | 2004-07-22 |
| JP4001232B2 true JP4001232B2 (ja) | 2007-10-31 |
Family
ID=32652725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002377897A Expired - Fee Related JP4001232B2 (ja) | 2002-12-26 | 2002-12-26 | マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7148152B2 (ja) |
| JP (1) | JP4001232B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003317214A (ja) * | 2002-04-19 | 2003-11-07 | Alps Electric Co Ltd | 薄膜磁気ヘッド及び薄膜磁気ヘッドの下部シールド層の形成方法 |
| JP2006196034A (ja) * | 2005-01-11 | 2006-07-27 | Hitachi Global Storage Technologies Netherlands Bv | 磁気ヘッドの製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL255348A (ja) | 1959-08-29 | |||
| JPH04320347A (ja) * | 1991-04-19 | 1992-11-11 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| US6528235B2 (en) * | 1991-11-15 | 2003-03-04 | Shipley Company, L.L.C. | Antihalation compositions |
| JP2953251B2 (ja) | 1993-01-19 | 1999-09-27 | 信越化学工業株式会社 | レジスト材料 |
| KR0159808B1 (ko) * | 1993-01-19 | 1999-02-18 | 가나가와 지히로 | 레지스트 조성물 |
| JP3010963B2 (ja) | 1993-02-17 | 2000-02-21 | 信越化学工業株式会社 | レジスト組成物 |
| JP2922855B2 (ja) | 1995-07-26 | 1999-07-26 | ティーディーケイ株式会社 | Ｔ形断面のレジストパターンおよびその製造方法ならびに磁気抵抗効果型薄膜素子 |
| US5725997A (en) * | 1995-07-26 | 1998-03-10 | Tdk Corporation | Method for preparing a resist pattern of t-shaped cross section |
| TW372337B (en) * | 1997-03-31 | 1999-10-21 | Mitsubishi Electric Corp | Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus |
| JP3365318B2 (ja) * | 1998-08-12 | 2003-01-08 | 信越化学工業株式会社 | 高分子化合物、レジスト材料及びパターン形成方法 |
| JP2001228616A (ja) * | 2000-02-16 | 2001-08-24 | Mitsubishi Electric Corp | 微細パターン形成材料及びこれを用いた半導体装置の製造方法 |
| JP3458352B2 (ja) * | 2000-10-05 | 2003-10-20 | Ｔｄｋ株式会社 | レジストパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法 |
| JP3953822B2 (ja) * | 2002-01-25 | 2007-08-08 | 富士通株式会社 | レジストパターン薄肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法 |
-
2002
- 2002-12-26 JP JP2002377897A patent/JP4001232B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-10 US US10/731,088 patent/US7148152B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004207656A (ja) | 2004-07-22 |
| US20040127041A1 (en) | 2004-07-01 |
| US7148152B2 (en) | 2006-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6816345B1 (en) | Magnetoresistive sensors having submicron track widths and method of making | |
| US6635408B2 (en) | Resist pattern forming method, frame plating method and manufacturing method of thin-film magnetic head | |
| US7297470B2 (en) | Image transfer process for thin film component definition | |
| JP3857624B2 (ja) | 導電薄膜パターンの形成方法、薄膜磁気ヘッドの製造方法、薄膜インダクタの製造方法、およびマイクロデバイスの製造方法 | |
| JP4001232B2 (ja) | マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法 | |
| JP3763505B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| US8298430B2 (en) | Method of etching magnetoresistive film by using a plurality of metal hard masks | |
| JP3371101B2 (ja) | レジストパターンおよびその形成方法、薄膜パターン形成方法ならびにマイクロデバイスの製造方法 | |
| JP4108093B2 (ja) | 薄膜パターンの形成方法、磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法 | |
| US7700482B2 (en) | Patterned material layer, method of forming the same, microdevice, and method of manufacturing the same | |
| US7575853B2 (en) | Method of forming thin film pattern and method of forming magnetoresistive element | |
| US8470189B2 (en) | Method of forming mask pattern, method of forming thin film pattern and method of forming magnetoresistive element | |
| JP3883004B2 (ja) | パターン化薄膜形成方法およびマイクロデバイスの製造方法 | |
| JP2004103809A (ja) | 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法 | |
| JP2000314963A (ja) | 光学処理溶液、反射防止膜形成方法、パターンメッキ方法及び薄膜磁気ヘッドの製造方法 | |
| JP4054320B2 (ja) | 薄膜パターンの形成方法および磁気抵抗効果素子の形成方法 | |
| JP2007019288A (ja) | 薄膜形成方法およびマイクロデバイスの製造方法 | |
| JP4117775B2 (ja) | パターン化薄膜形成方法およびマイクロデバイスの製造方法 | |
| US20080305442A1 (en) | Patterned material layer, method of forming the same, microdevice, and method of manufacturing the same | |
| JP4229257B2 (ja) | 薄膜デバイス及び薄膜磁気ヘッド集合体の製造方法 | |
| JP2003272118A (ja) | 薄膜磁気ヘッドの製造方法、磁気抵抗効果素子集合体の製造方法、及び磁気ヘッドスライダの製造方法 | |
| US8045298B2 (en) | Three terminal magnetic sensing device having a track width defined in a localized region by a patterned insulator and methods of making the same | |
| JP2002214799A (ja) | マスクパターンの形成方法、薄膜パターンの形成方法、磁気抵抗効果素子の製造方法及び薄膜磁気ヘッドの製造方法 | |
| JP4061287B2 (ja) | 薄膜パターンの形成方法および磁気抵抗効果素子の形成方法 | |
| JP2004206822A (ja) | 磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |