JP4069838B2 - 表示ドライバ、電気光学装置及び表示ドライバの制御方法 - Google Patents

Description

本発明は、表示ドライバ、電気光学装置及び表示ドライバの制御方法に関する。

電気光学パネルに代表される表示パネルは、複数の走査線及び複数のデータ線を含み、走査線及びデータ線により画素が特定される。複数の走査線は、走査ドライバによって順次選択される。複数のデータ線は、表示データに基づいてデータドライバ（表示ドライバ）によって駆動される。走査ドライバ及びデータドライバは、表示コントローラによって制御される。

一般的に、データドライバは、表示コントローラによって設定されるコマンドに対応した駆動制御を行う。このようなコマンド設定によって駆動制御されるデータドライバに関する技術は、例えば特許文献１に開示されている。

特許文献１に開示された技術が適用されるデータドライバでは、コマンドアドレスデータを一方のデータとし、コマンドデータ及び表示データを他方のデータとして入力する構成が採用される。そして、コマンドアドレスデータによって指示されるアドレスのうちの一部のアドレスを表示データに割り当て、それ以外のアドレスをコマンドデータに割り当てる。こうすることで、例えば上位と下位とをそれぞれコマンドアドレスデータとコマンドデータとに振り分ける場合に比べて、コマンドデータのデータ量を多くすることができるようになる。そしてこの場合では、コマンドデータ及び表示データを識別するだけでよく、入力端子の個数の変更等のハードウェアの変更を不要にできる。
特開２０００−４７６２８号公報

ところで、表示ドライバの多機能化が進む一方で、表示パネルの表示サイズの拡大による電気光学装置のデータ線の本数の増加が顕著である。このため表示ドライバでは、データ線を駆動するための端子数が飛躍的に増加し、これ以上他の端子を増やすことが困難な状況となっている。端子数の増加は、チップサイズを拡大させ、コスト高を招く。また、端子に接続される入力バッファ又は入出力バッファの消費電力が大きく、端子数の増加は消費電力の増大も招く。従って、表示ドライバにおいても、端子数をできるだけ少なくすることが望まれる。

ところが、特許文献１に開示された技術では、コマンドデータ及び表示データの一方を識別するための信号の入力端子が必要であるという問題がある。このため、より一層のチップサイズの縮小及び低消費電力化を図ることができない。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、入力端子の数を削減した上で、コマンドデータにより制御される表示ドライバ、電気光学装置及び表示ドライバの制御方法を提供することにある。

上記課題を解決するために本発明は、複数の走査線と、複数のデータ線と、複数の画素とを含む電気光学パネルの前記複数のデータ線を駆動する表示ドライバであって、表示データ又はコマンドデータが入力されるデータ入力部と、前記データ入力部を介して入力された前記表示データに基づいて前記複数のデータ線を駆動するデータ線駆動部を有する表示処理部と、前記表示処理部を制御するための制御レジスタと、予め決められたタイミングで変化する、前記コマンドデータを識別するためのコマンド信号を生成するコマンド信号生成部と、前記コマンド信号に基づいて、前記データ入力部を介して入力された前記表示データ又は前記コマンドデータから前記コマンドデータを抽出するコマンド抽出部と、前記コマンド抽出部によって抽出された前記コマンドデータをデコードするデコーダとを含み、前記制御レジスタには、前記コマンドデータのデコード結果に対応した値が設定され、前記表示処理部が、前記制御レジスタの設定値に基づいて制御される表示ドライバに関係する。

本発明においては、データ入力部において表示データ又はコマンドデータが入力される。そして、コマンド信号生成部が予め決められたタイミングで変化するコマンド信号を生成し、該コマンド信号に基づいてデータ入力部を介して入力されるデータからコマンドデータを抽出する。抽出されたコマンドデータは、デコーダによりデコードされ、その結果が制御レジスタに設定される。これにより、コマンド信号を外部から入力するための入力端子を不要とすることができる。そして、データ入力部を介したコマンドデータの入力により、表示処理部を制御きるようになる。その結果、表示処理部の制御を実現する一方で、端子の削減によって一層のチップサイズの縮小及び低消費電力化を図ることができる。

また本発明に係る表示ドライバでは、前記コマンド信号生成部が、予め決められたタイミングで変化する第１のコマンド信号を生成する第１のコマンド信号生成部と、第１のコマンドデータのデコード結果に対応して設定された前記制御レジスタの設定値に基づいて変化する第２のコマンド信号を生成する第２のコマンド信号生成部とを含み、前記コマンド信号生成部が、前記第１又は第２のコマンド信号を前記コマンド信号として出力し、前記第１のコマンドデータが、前記コマンド信号として出力された前記第１のコマンド信号に基づいて抽出されたコマンドデータであり、前記表示処理部が、前記コマンド信号として出力された前記第２のコマンド信号に基づき抽出されたコマンドデータのデコード結果に対応した前記制御レジスタの設定値に基づいて制御されてもよい。

本発明によれば、データ入力部を介して入力されるデータから、第２のコマンド信号に基づいてコマンドデータを抽出することができるので、コマンド信号を入力するための入力端子がなくても、表示動作中に表示処理部の制御を可能とする。

また本発明に係る表示ドライバでは、前記第１のコマンドデータは、前記第１及び第２のコマンド信号の一方を選択するための選択フラグを前記制御レジスタに設定するコマンドデータを含み、前記コマンド信号生成部は、前記選択フラグに基づいて、前記第１及び第２のコマンド信号の一方を前記コマンド信号として出力することができる。

本発明によれば、コマンド信号生成部では、第１及び第２のコマンド信号を生成するだけでよく、コマンドデータによりいずれか一方を選択出力させるだけの構成で済むため、コマンド信号生成部の構成を簡素化できる。

また本発明に係る表示ドライバでは、前記第１のコマンドデータは、次のコマンドデータの開始位置及び終了位置を指定するコマンドデータを含み、前記第２のコマンド信号生成部は、所与のタイミングを基準に前記次のコマンドデータの開始位置に対応した期間が経過したとき、及び前記次のコマンドデータの終了位置に対応した期間が経過したとき、その論理レベルが変化する前記第２のコマンド信号を生成することができる。

また本発明に係る表示ドライバでは、前記第１のコマンドデータは、前記表示データの長さを指定するコマンドデータを含み、前記第２のコマンド信号生成部は、所与のタイミングを基準に前記表示データの長さに対応した期間が経過したとき、その論理レベルが変化する前記第２のコマンド信号を生成することができる。

本発明によれば、データ入力部を介して表示データ及びコマンドデータが時分割されて入力される場合に、第２のコマンド信号に基づいて、表示動作中に正しくコマンドデータを抽出できる。

また本発明は、複数の走査線と、複数のデータ線と、複数の画素と、前記複数のデータ線を駆動する上記のいずれか記載の表示ドライバとを含む電気光学装置に関係する。

本発明によれば、電気光学装置の小型化及び低消費電力化を図ることができるようになる。

また本発明は、複数の走査線と、複数のデータ線と、複数の画素とを含む電気光学パネルの前記複数のデータ線を駆動する表示ドライバの制御方法であって、予め決められたタイミングで変化する、コマンドデータを識別するためのコマンド信号を生成し、前記コマンド信号に基づいて、データ入力部を介して入力された表示データ又はコマンドデータから前記コマンドデータを抽出し、抽出された前記コマンドデータのデコード結果に対応した値を制御レジスタに設定し、前記制御レジスタの設定値に基づいて、前記データ入力部を介して入力された前記表示データに基づいて前記複数のデータ線を駆動するデータ線駆動部を有する表示処理部を制御する表示ドライバの制御方法に関係する。

また本発明に係る表示ドライバの制御方法では、予め決められたタイミングで変化する第１のコマンド信号を生成し、前記第１のコマンド信号に基づいて、前記データ入力部を介して入力された前記表示データ又は前記コマンドデータから第１のコマンドデータを抽出し、該第１のコマンドデータのデコード結果に対応した値を前記制御レジスタに設定し、前記第１のコマンドデータのデコード結果に対応した値が設定された前記制御レジスタの設定値に基づいて変化する第２のコマンド信号を生成し、前記第１のコマンド信号に基づいて、前記データ入力部を介して入力された前記表示データ又は前記コマンドデータから第２のコマンドデータを抽出し、前記第２のコマンドデータのデコード結果に対応した値を前記制御レジスタに設定し、前記第２のコマンドデータのデコード結果に対応した値が設定された前記制御レジスタの設定値に基づいて前記表示処理部を制御することができる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１． 本実施形態における表示ドライバの概要
図１に、本実施形態における表示ドライバの構成の概要のブロック図を示す。

本実施形態における表示ドライバ１０は、データ入力部２０、表示処理部３０、制御部４０、コマンド信号生成部５０、コマンド抽出部６０、デコーダ７０を含む。

データ入力部２０には、表示データ又はコマンドデータが入力される。データ入力部２０への入力データは、表示データ及びコマンドデータが時分割されている。データ入力部２０の機能は、データ入力端子、或いはデータ入力端子及び該データ入力端子に接続される入力バッファ（入出力バッファ）により実現される。

表示処理部３０は、電気光学パネルの複数のデータ線を駆動するための表示処理を行う。この表示処理部３０は、データ入力部２０を介して入力された表示データに基づいて複数のデータ線を駆動するデータ線駆動部３２を有する。

制御部４０は、データ線駆動部３２を含む表示処理部３０を制御する。制御部４０は、制御レジスタ４２を含む。そして、制御部４０は、制御レジスタ４２の設定値に対応した制御信号に基づいて表示処理部３０を制御する。また制御部４０は、制御レジスタ４２の設定値に対応した制御信号に基づいてコマンド信号生成部５０も制御することができるようになっている。

コマンド信号生成部５０は、データ入力部２０を介して入力されるデータから、コマンドデータを識別するためのコマンド信号を生成する。より具体的には、コマンド信号生成部５０は、予め決められたタイミングで変化するコマンド信号（第１のコマンド信号）を生成することができる。より具体的には、コマンド信号生成部５０は、一定期間においてアクティブ（例えばＨレベル）となるコマンド信号を生成することができる。コマンド信号がＨレベルのとき、データ入力部２０を介して入力されるデータをコマンドデータとして識別する。またコマンド信号がＬレベルのとき、データ入力部２０を介して入力されるデータを表示データとして識別する。

コマンド抽出部６０は、このコマンド信号に基づいて、データ入力部２０を介して入力されたデータからコマンドデータを抽出する。即ち、コマンド信号生成部５０は、コマンド信号がＨレベルのとき、データ入力部２０を介して入力されたデータをコマンドデータとして取り込む。コマンドデータ長を固定としておくことで、コマンド信号がＨレベルのときに入力される複数のコマンドデータを順次取り込むことができる。

デコーダ７０は、コマンド抽出部６０によって抽出されたコマンドデータをデコードする。そして、制御レジスタ４２には、デコーダ７０のデコード結果に対応した値が設定される。この制御レジスタ４２の設定に基づいて表示処理部３０が制御される。制御レジスタ４２は、それぞれが異なる制御信号を生成するための複数のレジスタを有する。デコーダ７０のデコード結果に対応したレジスタに、該デコーダ７０のデコード結果に対応した値が設定される。そしてレジスタ及びその設定値に対応した制御信号が生成される。

このようにコマンド信号生成部５０が、予め決められたタイミングでコマンド信号を生成するようにしている。こうすることで、データ入力部２０により表示データ及びコマンドデータを多重化して入力させることができると共に、コマンド信号を外部から入力するための入力端子を省略できるようになり、端子の数を削減できるようになる。

なおコマンド信号生成部５０がコマンド信号を生成するタイミングは、データ線駆動部３２のデータ線の駆動出力期間以外の期間内であることが望ましい。駆動出力期間以外の期間のタイミングでは、受け付けたコマンドデータに基づく制御によって表示画像を乱す場合があり、該表示画像を乱さないように制御すると複雑化を招くからである。データ線駆動部の駆動出力期間がＬレベルの出力イネーブル信号ＯＥにより規定される場合、初期化以降（例えばリセット信号の立ち上がり）、出力イネーブル信号ＯＥがＨレベルの期間において、コマンド信号生成部５０は、水平同期信号ＨＳＹＮＣ及び出力イネーブル信号ＯＥを用いてコマンド信号を生成することができる。ここで水平同期信号ＨＳＹＮＣは、一水平走査期間を規定する信号である。

ところで表示ドライバ１０が、上述の固定されたタイミングのみでコマンドデータを取り込む場合、表示動作中に設定内容を変更することができなくなる。そのため本実施形態は、上述のタイミングで、次のコマンドデータの受付タイミングを指定することができるようになっている。こうすることで、コマンド信号の入力端子が省略されたとしても、表示動作中にコマンドデータにより設定内容を変更できるようになる。

そこで、コマンド信号生成部５０は、第１及び第２のコマンド信号生成部５２、５４を含む。第１のコマンド信号生成部５２は、予め決められたタイミングで変化する第１のコマンド信号を生成する。第１のコマンド信号は、上述の固定されたタイミングで生成される。第２のコマンド信号生成部５４は、第２のコマンド信号を生成する。第２のコマンド信号は、制御レジスタ４２の設定値に基づいて変化する。そしてこの制御レジスタ４２の設定値は、コマンド信号として出力された第１のコマンド信号により抽出された第１のコマンドデータのデコード結果に対応して設定される。第２のコマンド信号生成部５４は、例えば水平同期信号ＨＳＹＮＣ及びドットクロックＣＰＨに基づいて第２のコマンド信号を生成することができる。データ入力部２０に入力される表示データは、ドットクロックＣＰＨに同期して入力される。

コマンド信号生成部５０は、このような第１又は第２のコマンド信号をコマンド信号として出力する。より具体的には、コマンド信号生成部５０は、制御レジスタ４２の設定値に基づいて、第１及び第２のコマンド信号のうちいずれか一方をコマンド信号として出力する。即ち、コマンド信号として出力された第１のコマンド信号により抽出された第１のコマンドデータが、第１及び第２のコマンド信号の一方を選択するための選択フラグを制御レジスタ４２に設定するコマンドデータを含み、コマンド信号生成部５０は、該選択フラグに基づいて、第１及び第２のコマンド信号の一方をコマンド信号として出力するようになっている。

そして、表示処理部３０が、制御レジスタ４２の設定値に基づいて制御される。この制御レジスタ４２の設定値は、コマンド信号として出力された第２のコマンド信号に基づき抽出されたコマンドデータのデコード結果に対応した値である。

図２に、制御レジスタ４２の設定タイミングの一例を示す。

データ入力部２０を介して、入力データＤとして表示データ又はコマンドデータが入力されている。

第１のコマンド信号生成部５２は、例えばリセット信号の立ち上がり以降で、出力イネーブル信号がＨレベルの期間内の予め決められたタイミングでＨレベルとなる第１のコマンド信号ＣＭＤ１を生成する。コマンド信号生成部５０は、初期状態として第１のコマンド信号ＣＭＤ１をコマンド信号として出力するようになっている。

コマンド抽出部６０は、コマンド信号として出力された第１のコマンド信号ＣＭＤ１がＨレベルの期間の入力データＤを第１のコマンドデータＣＤ１として抽出する。そしてデコーダ７０は、第１のコマンドデータＣＤ１をデコードする。制御レジスタ４２には、当該水平走査期間Ｈ１内で、第１のコマンドデータＣＤ１のデコード結果に対応した値が設定される。次の水平走査期間Ｈ２では、水平走査期間Ｈ１内で設定された制御レジスタ４２の設定値が用いられる。また第１のコマンドデータは、選択フラグを設定するコマンドデータも含み、選択フラグの設定により次の水平走査期間Ｈ２では第２のコマンド信号ＣＭＤ２をコマンド信号として選択させる。

水平走査期間Ｈ２では、第２のコマンド信号生成部５４によって生成された第２のコマンド信号ＣＭＤ２がコマンド信号として出力される。第２のコマンド信号ＣＭＤ２は、第１のコマンドデータＣＤ１に基づいてＨレベルとなる期間が指定された信号である。

コマンド抽出部６０は、選択フラグに基づいてコマンド信号として出力された第２のコマンド信号ＣＭＤ２がＨレベルの期間の入力データＤを第２のコマンドデータＣＤ２として抽出する。そしてデコーダ７０は、第２のコマンドデータＣＤ２をデコードする。制御レジスタ４２には、当該水平走査期間Ｈ２内で、第２のコマンドデータＣＤ２のデコード結果に対応した値が設定される。

次の水平走査期間Ｈ３では、水平走査期間Ｈ２において第２のコマンド信号ＣＭＤ２がＬレベルのときの入力データＤを表示データＤＤ１とし、該表示データＤＤ１に基づいてデータ線駆動部３２がデータ線を駆動する。このとき、第２のコマンドデータＣＤ２のデコード結果に対応した制御レジスタ４２の設定値に基づき、データ線駆動部３２を含む表示処理部３０が制御される。

こうして、次の水平走査期間Ｈ４以降では、直前の水平走査期間内で指定されたコマンド信号により抽出されたコマンドデータに従って表示処理部３０を制御することができる。

なお図２では、第１のコマンドデータＣＤ１で、第２のコマンド信号ＣＭＤ２がＨレベルとなる期間が指定されるものとして説明したが、これに限定されるものではない。第１のコマンドデータＣＤ１により制御レジスタ４２に設定された値に基づいて、表示処理部３０を制御することも当然可能である。

２． 構成例
以下では、本実施形態における表示ドライバがデータドライバとして適用された場合の構成例を示す。

図３に、本実施形態におけるデータドライバの構成例のブロック図を示す。但し、図１に示す表示ドライバ１０と同一部分には同一符号を付し、適宜説明を省略する。

データドライバ１００は、データ入力部１１０、入力データバス１２０、表示処理部１３０、制御部１４０、コマンド信号生成部１５０、コマンド抽出部１６０、デコーダ１７０を含む。データ入力部１１０は、図１に示すデータ入力部２０に相当する。表示処理部１３０は、図１に示す表示処理部３０に相当する。制御部１４０は、図１に示す制御部４０に相当する。コマンド信号生成部１５０は、図１に示すコマンド信号生成部５０に相当する。コマンド抽出部１６０は、図１に示すコマンド抽出部１６０に相当する。デコーダ１７０は、図１に示すデコーダ７０に相当する。

コマンド信号生成部１５０は、出力イネーブル信号ＯＥ、水平同期信号ＨＳＹＮＣ及びドットクロックＣＰＨを用いてコマンド信号ＣＭＤを生成する。より具体的には、これらの信号を用いて生成した第１及び第２のコマンド信号ＣＭＤ１、ＣＤ２の一方を、制御部１４０からの選択信号ＳＥＬに基づいてコマンド信号ＣＭＤとして選択出力する。コマンド抽出部１６０は、コマンド信号ＣＭＤに基づいて入力データバス１２０上のデータからコマンドデータを抽出する。デコーダ１７０は、コマンド抽出部１６０によって抽出されたコマンドデータをデコードする。制御部１４０は、デコーダ１７０のデコード結果に対応した値が設定される制御レジスタを含み、該制御レジスタの設定値に基づく制御信号により、表示処理部１３０を制御する。この制御信号は、選択信号ＳＥＬを含む。

データドライバ１００は、出力イネーブル信号ＯＥが入力される出力イネーブル信号入力端子１８０、水平同期信号ＨＳＹＮＣが入力される水平同期信号入力端子１８２、ドットクロックＣＰＨが入力されるドットクロック入力端子１８４、イネーブル入出力信号ＥＩＯが入力されるイネーブル入出力信号入力端子１８６を含む。出力イネーブル信号ＯＥ、水平同期信号ＨＳＹＮＣ、表示データ及びコマンドデータ、ドットクロックＣＰＨ及びイネーブル入出力信号ＥＩＯは、図示しない表示コントローラから供給される。

表示処理部１３０は、シフトレジスタ２００、データラッチ２１０、ラインラッチ２２０、ＤＡＣ（Digital-to-Analog Converter）（広義には電圧選択回路）２３０、基準電圧発生回路２４０、データ線駆動部２５０を含む。

シフトレジスタ２００は、ドットクロック入力端子１８４を介して入力されたドットクロックＣＰＨに基づいて、イネーブル入出力信号入力端子１８６を介して入力されたイネーブル入出力信号ＥＩＯをシフトしたシフト出力を生成する。データラッチ２１０は、シフトレジスタ２００からのシフト出力に基づいて、入力データバス１２０上のデータを表示データとして取り込む。ラインラッチ２２０は、水平同期信号入力端子１８２を介して入力された水平同期信号ＨＳＹＮＣに基づいて、データラッチ２１０に取り込まれた表示データをラッチする。基準電圧発生回路２４０は、複数の基準電圧を生成する。各基準電圧は、１出力当たりの各階調値に対応する。階調値は、１ドット分の表示データによって指定される。ＤＡＣ２３０は、基準電圧発生回路２４０によって生成された複数の基準電圧の中から、階調値に対応した基準電圧を選択する。データ線駆動部２５０は、出力イネーブル信号入力端子１８０を介して入力される出力イネーブル信号ＯＥがＬレベルのとき、ＤＡＣ２３０からの基準電圧を用いてデータ線を駆動する。データ線駆動部２５０では、出力イネーブル信号入力端子１８０を介して入力される出力イネーブル信号ＯＥがＨレベルのとき、その出力がハイインピーダンス状態に設定される。

以下では、本実施形態におけるコマンドデータによる表示処理部１３０の制御の例について説明する。そのため、まずコマンドデータ及び制御レジスタの例について説明する。

図４に、本実施形態におけるコマンドデータの構成例を示す。コマンドデータ３００は、コマンド部３０２、パラメータ部３０４を含む。コマンド部３０２は制御内容を指定するデータであり、該コマンド部３０２の値に基づいて制御レジスタが指定される。パラメータ部３０４は、コマンド部３０２によって指定された制御レジスタに設定されるデータである。なおコマンド部３０２に設定されるコマンドの種類によって、パラメータ部３０４が省略される。この場合パラメータ部３０４には、例えば０が設定される。このようなコマンドデータ３００は例えば８ビット構成であり、コマンド部３０２及びパラメータ部３０４がそれぞれ４ビット構成である。

本実施形態では、データ入力部１１０を介して入力される表示データ又はコマンドデータから、予め決められたタイミングでＨレベルとなったコマンド信号（第１のコマンド信号）により第１のコマンドデータが抽出される。そして第１のコマンドデータ（より具体的には、第１のコマンドデータの一部）によって、表示データの長さを考慮し、該表示データの長さに関連付けられた次のコマンドデータの識別タイミングが指定される。

図５（Ａ）、（Ｂ）に、第１のコマンドデータによって表示データの長さを考慮した次のコマンドデータの識別タイミングの指定方法の説明図を示す。

図５（Ａ）は、データ入力部１１０の一水平走査期間単位で入力される入力データの構成例を示す。該入力データは、表示データ及びコマンドデータが時分割されたデータである。このため、表示データの長さを指定することで、コマンドデータの範囲を識別できる。これは、入力データの長さが予め認識されている場合に有効である。

図５（Ｂ）も、図５（Ａ）と同様に、データ入力部１１０の一水平走査期間単位で入力される入力データの構成例を示している。この場合、次のコマンドデータの開始位置及び終了位置を指定することで、コマンドデータの範囲を識別できる。これは、入力データの入力開始タイミング、或いは基準タイミングが予め認識されている場合に有効である。基準タイミングとしては、例えば水平同期信号ＨＳＹＮＣの立ち下がり又は立ち上がりがある。なお次のコマンドデータとは、例えば次の水平走査期間、又は次の水平走査期間以降の水平走査期間に表示データから供給されるコマンドデータということができる。

以下では、図５（Ｂ）に示すようにコマンドデータの識別タイミングが指定される場合について説明する。

図６に、制御レジスタの構成例を示す。

図３に示す制御部１４０は、制御レジスタ１４２を含む。本実施形態における制御レジスタ１４２は、コマンドデータ開始位置設定レジスタ１４２−１、コマンドデータ終了位置設定レジスタ１４２−２、コマンド信号切換レジスタ（広義には選択フラグ）１４２−３、ＯＰＡＭＰ出力時間設定レジスタ１４４を含む。

図４に示すコマンドデータ３００のコマンド部３０２の内容によって、図６に示すレジスタのいずれか１つが指定される。指定されたレジスタへの設定値は、図４に示すコマンドデータ３００のパラメータ部３０４の内容によって指定される。

コマンドデータ開始位置設定レジスタ１４２−１には、図５（Ｂ）に示すコマンドデータの開始位置を指定するためのデータが設定される。このデータに基づいて、制御情報としての開始位置信号ＳＴＡＲＴＰが出力される。コマンドデータの開始位置は、例えば水平同期信号ＨＳＹＮＣのエッジを基準にドットクロックＣＰＨのクロック数を用いて指定できる。

コマンドデータ終了位置設定レジスタ１４２−２には、図５（Ｂ）に示すコマンドデータの終了位置を指定するためのデータが設定される。このデータに基づいて、制御情報としての終了位置信号ＥＮＤＰが出力される。コマンドデータの終了位置は、例えば水平同期信号ＨＳＹＮＣのエッジを基準にドットクロックＣＰＨのクロック数を用いて指定できる。

コマンド信号切換レジスタ１４２−３には、コマンド信号生成部１５０において第１及び第２のコマンド信号ＣＭＤ１、ＣＭＤ２のいずれかを選択出力するためのフラグが設定される。このフラグに基づいて、制御信号としての選択信号ＳＥＬが出力される。

ＯＰＡＭＰ出力時間設定レジスタ１４４には、データ線駆動部２５０が有する演算増幅回路の出力時間を指定するためのデータが設定される。このデータに基づいて、制御情報としての出力時間設定信号ＶＦｃｎｔが出力される。即ち、出力時間設定信号ＶＦｃｎｔに基づいて、表示処理部１３０（データ線駆動部２５０）が制御される。

まず、このような制御レジスタ１４２に制御内容を設定するためのコマンドデータを識別するコマンド信号生成部１５０、コマンド抽出部１６０、デコーダ１７０及び制御レジスタ１４２の回路構成例について説明する。以下では、開始位置信号ＳＴＡＲＴＰ、終了位置信号ＥＮＤＰがそれぞれ８ビット、出力時間設定信号ＶＦｃｎｔが４ビットであるものとする。そして、コマンドデータが４ビット単位で入力されるものとする。

図７に、図３に示すコマンド信号生成部１５０、コマンド抽出部１６０、デコーダ１７０及び制御レジスタ１４２の回路構成例の図を示す。図７では、開始位置信号ＳＴＡＲＴＰ及び終了位置信号ＥＮＤＰの上位４ビット及び下位４ビットが、それぞれ別のコマンデータで指定されるものとする。

コマンド信号生成部１５０は、第１及び第２のコマンド信号ＣＭＤ１、ＣＭＤ２を生成し、選択信号ＳＥＬに基づいて、いずれか一方をコマンド信号ＣＭＤとしてコマンド抽出部１６０に出力する。コマンド抽出部１６０は、入力データバスの下位４ビットＤ＜０：３＞からコマンドデータを抽出する。図４に示すようなそれぞれ４ビット構成のコマンド部３０２及びパラメータ部３０４が交互に入力される。そのため、コマンド抽出部１６０は、抽出したコマンドデータのコマンド部をコマンド抽出信号ＩＮＳＴ＜０：３＞としてデコーダ１７０に出力し、抽出したコマンドデータのパラメータ部をパラメータ抽出信号ＩＮＤＡ＜０：３＞として制御レジスタ１４２に出力する。またコマンド抽出部１６０は、コマンドの実行指示信号ＥＸＣＵＴＥをデコーダ１７０に出力する。

デコーダ１７０は、コマンド抽出信号ＩＮＳＴ＜０：３＞をデコードし、実行指示信号ＥＸＥＣＵＴＥに基づいて、制御レジスタ１４２への書込指示信号ＥＸＥＣ１〜ＥＸＥＣ１４を変化させる。

制御レジスタ１４２の各レジスタには、書込指示信号ＥＸＥＣ１〜ＥＸＥＣ１４に基づいて、パラメータ抽出信号ＩＮＤＡ＜０：３＞の値が設定される。

図８に、コマンド信号生成部１５０の回路構成例を示す。コマンド信号生成部１５０は、第１及び第２のコマンド信号生成部３１０、３２０を含む。

第１のコマンド信号生成部３１０は、Ｄフリップフロップ（以下、ＤＦＦと略す）３１２、３１４を有する。以下では、ＤＦＦは、クロック入力端子Ｃへの立ち上がりエッジで、データ入力端子Ｄへの入力信号の論理レベルを保持し、保持した論理レベルの出力信号をデータ出力端子Ｑから出力するものとする。またリセット信号Ｒへの入力信号がＬレベルのとき、初期化されるものとする。更にＤＦＦが反転データ出力端子ＸＱを有する場合、該反転データ出力端子ＸＱから、データ出力端子Ｑからの出力信号の反転信号が出力されるものとする。

出力イネーブル信号ＯＥがＬレベルからＨレベルに立ち上がると、Ｄフリップフロップ（以下、ＤＦＦと略す）３１２の出力がＨレベルとなる。また水平同期信号ＨＳＹＮＣの立ち下がりエッジで、ＤＦＦ３１４は、ＤＦＦ３１２の出力を取り込む。ＤＦＦ３１２の出力と、ＤＦＦ３１４の反転出力との論理積演算結果として出力される第１のコマンド信号ＣＭＤ１は、出力イネーブル信号ＯＥの立ち上がりエッジから、水平同期信号ＨＳＹＮＣの立ち下がりエッジまでの間、Ｈレベルとなる。なおＤＦＦ３１２、３１４は、Ｌレベルでアクティブとなるリセット信号ＸＲＥＳ、又は選択信号ＳＥＬを水平同期信号ＨＳＹＮＣの立ち下がりで同期させた信号の反転信号により初期化される。

第２のコマンド信号生成部３２０は、開始位置レジスタ３２２、終了位置レジスタ３２４、カウンタ３２６、コンパレータ３２８、３３０、ＲＳフリップフロップ（以下、ＲＳＦＦと略す）３３２を有する。

図９に、開始位置レジスタ３２２の回路構成例を示す。

開始位置レジスタ３２２は、開始位置信号ＳＴＡＲＴＰ＜０：７＞を、水平同期信号ＨＳＹＮＣを反転させた反転水平同期信号ＸＨＳＹＮＣの立ち上がりに同期させた開始位置同期信号ＳＴＡＲＴ＜０：７＞を出力する。開始位置同期信号ＳＴＡＲＴ＜０：７＞は、コンパレータ３２８に供給される。

また終了位置レジスタ３２４の構成も、図９に示す開始位置レジスタ３２２と同様である。終了位置レジスタ３２４では、図９における開始位置信号ＳＴＡＲＴＰ＜０：７＞及び開始位置同期信号ＳＴＡＲＴ＜０：７＞に代えて、それぞれ終了位置信号ＥＮＤＰ＜０：７＞及び終了位置同期信号ＥＮＤ＜０：７＞が採用される。終了位置同期信号ＥＮＤ＜０：７＞は、コンパレータ３３０に供給される。終了位置信号ＥＮＤＰ＜０：７＞により表される値は、開始位置信号ＳＴＡＲＴＰ＜０：７＞により表される値より大きくなるように設定される。

図１０に、カウンタ３２６の回路構成例を示す。カウンタ３２６は、８個のＤＦＦにより構成されたリップル・キャリ・カウンタである。初段のＤＦＦには、ドットクロックＣＰＨが入力される。カウンタ３２６はドットクロックＣＰＨに同期したカウント動作を行い、カウント値ＣＯＵＮＴ＜０：７＞をコンパレータ３２８、３３０に出力する。

図１１に、コンパレータ３２８の回路構成例を示す。コンパレータ３２８は、開始位置同期信号ＳＴＡＲＴ＜０：７＞と、カウント値ＣＯＵＮＴ＜０：７＞とをビット単位で比較し、８ビットすべてが一致したとき、第１の一致検出信号ＭＡＴＣＨ１をパルス信号としてＲＳＦＦ３３２に出力する。

コンパレータ３２８は、開始位置同期信号ＳＴＡＲＴ＜０：７＞とカウント値ＣＯＵＮＴ＜０：７＞の各ビットの一致検出を行う８個の排他的否定論理和回路を含む。第１の一致検出信号ＭＡＴＣＨ１は、開始位置同期信号ＳＴＡＲＴ＜０：７＞とカウント値ＣＯＵＮＴ＜０：７＞の各ビットがすべて一致した一致状態から不一致状態に変化したときに、遅延素子の遅延時間分のパルス幅を有するパルスを、第１の一致検出信号ＭＡＴＣＨ１として出力する。

コンパレータ３３０の構成も、図１１に示すコンパレータ３２８と同様である。コンパレータ３３０では、図１１における開始位置同期信号ＳＴＡＲＴ＜０：７＞及び第１の一致検出信号ＭＡＴＣＨ１に代えて、それぞれ終了位置同期信号ＥＮＤ＜０：７＞及び第２の一致検出信号ＭＡＴＣＨ２が採用される。第２の一致検出信号ＭＡＴＣＨ２は、ＲＳＦＦ３３２に出力される。

図８において、ＲＳＦＦ３３２は、第１及び第２の一致検出信号ＭＡＴＣＨ１、ＭＡＴＣＨ２、及び反転水平同期信号ＸＨＳＹＮＣに基づいて、第２のコマンド信号ＣＭＤ２を生成する。第２の一致検出信号ＭＡＴＣＨ２又は反転水平同期信号ＸＨＳＹＮＣがＨレベルになると、ＲＳＦＦ３３２は、第２のコマンド信号ＣＭＤ２をＬレベルにリセットする。一方、第１の一致検出信号ＭＡＴＣＨ１がＨレベルになると、ＲＳＦＦ３３２は、第２のコマンド信号ＣＭＤ２をＨレベルにセットする。

こうして第１及び第２のコマンド信号ＣＭＤ１、ＣＭＤ２が、セレクタ３３４に入力される。セレクタ３３４は、ＤＦＦ３３６のデータ出力端子Ｑの信号により選択される。ＤＦＦ３３６は、選択信号ＳＥＬを反転水平同期信号ＸＨＳＹＮＣの立ち上がりに同期させた信号を、データ出力端子Ｑから出力する。データ出力端子Ｑからの出力信号がＬレベルのとき第１のコマンド信号ＣＭＤ１がコマンド信号ＣＭＤとして出力され、該データ出力端子Ｑからの出力信号がＨレベルのとき第２のコマンド信号ＣＭＤ２がコマンド信号ＣＭＤとして出力される。

図１２に、コマンド抽出部１６０の回路構成例を示す。コマンド抽出部１６０では、ラッチクロックＬＣＬＫを生成し、該ラッチクロックＬＣＬＫにより入力データバス１２０上のコマンドデータを抽出する。そのためラッチクロックＬＣＬＫは、コマンド信号ＣＭＤ及びドットクロックＣＰＨの論理積演算結果とすることができる。コマンド抽出部１６０のＤＦＦ３５０−０〜３５０−３は、ラッチクロックＬＣＬＫに基づき、該ラッチクロックＬＣＬＫがＨレベルのとき有効となる入力データバス１２０上のデータを取り込む。ＤＦＦ３５０−０〜３５０−３は、入力データＤＩ＜０：３＞を出力する。

コマンド抽出部１６０では、コマンドクロックＩＮＳＴ＿ＣＬＫを生成し、該コマンドクロックＩＮＳＴ＿ＣＬＫに基づき、入力データＤＩ＜０：３＞を取り込み、コマンド抽出信号ＩＮＳＴ＜０：３＞として出力する。ＤＦＦ３５２は、コマンド信号ＣＭＤをドットクロックＣＰＨに同期させた同期コマンド信号ＤＣＭＤを出力する。ＤＦＦ３５４は、ラッチクロックＬＣＬＫを２分周する。そして、コマンドクロックＩＮＳＴ＿ＣＬＫは、ドットクロックＣＰＨを反転させた反転ドットクロックＸＣＰＨ、同期コマンド信号ＤＣＭＤ、及びＤＦＦ３５４のデータ出力端子Ｑの出力信号の論理積演算結果として生成される。ＤＦＦ３５６−０〜３５６−３は、コマンドクロックＩＮＳＴ＿ＣＬＫに基づき、入力データＤＩ＜０：３＞を取り込み、コマンド抽出信号ＩＮＳＴ＜０：３＞として出力する。

コマンド抽出部１６０では、パラメータクロックＤ＿ＣＬＫを生成し、該パラメータクロックＤ＿ＣＬＫに基づき、入力データＤＩ＜０：３＞を取り込み、パラメータ抽出信号ＩＮＤＡ＜０：３＞として出力する。パラメータクロックＤ＿ＣＬＫは、反転ドットクロックＸＣＰＨ、同期コマンド信号ＤＣＭＤ、及びＤＦＦ３５４の反転データ出力端子ＸＱの出力信号の論理積演算結果として生成される。ＤＦＦ３５８−０〜３５８−３は、パラメータクロックＤ＿ＣＬＫに基づき、入力データＤＩ＜０：３＞を取り込み、パラメータ抽出信号ＩＮＤＡ＜０：３＞として出力する。

またコマンド抽出部１６０は、パラメータ抽出信号ＩＮＤＡ＜０：３＞の取り込みタイミングに同期させて、実行指示信号ＥＸＥＣＵＴＥを生成する。図１２では、ＤＦＦ３６０によりＤＦＦ３５４の反転データ出力端子ＸＱの出力信号の立ち上がりでＨレベルとなった信号を、ＤＦＦ３６２によりドットクロックＣＰＨに同期させる。そして、ＤＦＦ３６２の出力信号の立ち上がりエッジの検出パルスとして実行指示信号ＥＸＥＣＵＴＥを出力する。実行指示信号ＥＸＥＣＵＴＥは、デコーダ１７０に出力される。なお、ＤＦＦ３６０、３６２は、リセット信号ＸＲＥＳにより初期化される。またＤＦＦ３６０は、実行指示信号ＥＸＥＣＵＴＥの反転信号により初期化される。

図１３に、デコーダ１７０の回路構成例を示す。デコーダ１７０はデコード回路３８０を含む。デコード回路３８０には、コマンド抽出信号ＩＮＳＴ＜０：３＞が入力される。

図１４に、デコード回路３８０の動作例の真理値表を示す。デコード回路３８０は、コマンド抽出信号ＩＮＳＴ＜０：３＞に対応していずれかがＨレベルとなったレジスタ書込信号ＥＸＥ１〜ＥＸＥ１４を出力する。

図１３に示すように、書込指示信号ＥＸＥＣ１〜ＥＸＥＣ１４の各書込指示信号は、デコード回路３８０からのレジスタ書込信号ＥＸＥ１〜ＥＸＥ１４の各レジスタ書込信号と実行指示信号ＥＸＥＣＵＴＥとの論理積演算結果となる。

図１５に、コマンドデータ開始位置設定レジスタ１４２−１の上位４ビットの回路構成例を示す。図１５では、書込指示信号ＥＸＥＣ２の立ち上がりで、パラメータ抽出信号ＩＮＤＡ＜０：３＞が取り込まれ、開始位置信号ＳＴＡＲＴＰ＜４：７＞として出力される。

コマンド開始位置設定レジスタ１４２−１の下位４ビット、コマンド終了位置設定レジスタ１４２−２の上位４ビット、コマンド終了位置設定レジスタ１４２−２の下位４ビット、及びＯＰＡＭＰ出力時間設定レジスタ１４４の構成も、図１５に示すコマンドデータ開始位置設定レジスタ１４２−１の上位４ビットの構成と同様である。それぞれ書込指示信号ＥＸＥＣ２に代えて、書込指示信号ＥＸＥＣ３、ＥＸＥＣ４、ＥＸＥＣ５、ＥＸＥＣ１４が採用される。また開始位置信号ＳＴＡＲＴＰ＜４：７＞に代えて、それぞれ開始位置信号ＳＴＡＲＴＰ＜０：３＞、終了位置信号ＥＮＤＰ＜４：７＞、終了位置信号ＥＮＤＰ＜０：３＞及び出力時間設定信号ＶＦｃｎｔ＜０：３＞が採用される。

またコマンド信号切換レジスタ１４２−３は、パラメータ抽出信号ＩＮＤＡ＜０：３＞の最下位ビットのみが用いられる。この場合も、コマンド信号切換レジスタ１４２−３の構成は、コマンドデータ開始位置設定レジスタ１４２−１の上位４ビットのうち最下位ビットの構成と同様である。そして、書込指示信号ＥＸＥＣ２に代えて、書込指示信号ＥＸＥＣ１が採用される。また開始位置信号ＳＴＡＲＴＰ＜４：７＞に代えて、選択信号ＳＥＬが採用される。

次に、図１６、図１７、図１８を用いて上述した回路の動作例のタイミングを説明する。図１６、図１７、図１８の各信号のタイミング波形は、それぞれ同一時間軸上のタイミング波形である。

以下では、コマンド信号として出力される第１のコマンド信号により抽出される第１のコマンドデータが、３つのコマンドのコマンドデータを含むものとする。３つのコマンドは、コマンドデータ開始位置設定レジスタ１４２−１の下位４ビットに１を設定するコマンド、コマンドデータ終了位置設定レジスタ１４２−２の下位４ビットに６を設定するコマンド、及びコマンド信号切換レジスタ１４２−３に１を設定するコマンドである。コマンドデータ開始位置設定レジスタ１４２−１の下位４ビットに１を設定するためのコマンドデータは、コマンド部が３、パラメータ部が１であるものとする。コマンドデータ終了位置設定レジスタ１４２−２の下位４ビットに６を設定するためのコマンドデータは、コマンド部が５、パラメータ部が６であるものとする。コマンド信号切換レジスタ１４２−３に１を設定するためのコマンドデータは、コマンド部及びパラメータ部が１であるものとする。

また、コマンド信号として出力される第２のコマンド信号により抽出される第２のコマンドデータが、ＯＰＡＭＰ出力時間設定レジスタ１４４に１５を設定するコマンドのコマンデータであるものとする。ＯＰＡＭＰ出力時間設定レジスタ１４４に１５を設定するコマンドのコマンデータは、コマンド部が１４（１６進数ではｅ）、パラメータ部が１５（１６進数ではｆ）であるものとする。

図１６に、図７の回路の動作例のタイミング図を示す。

表示コントローラがデータドライバ１００に供給するリセット信号ＸＲＥＳがＬレベルのとき（ｔ１）、図７に示す各回路は初期状態となる。その後、表示コントローラが、このリセット信号ＸＲＥＳをＬレベルからＨレベルに変化させて（ｔ２）、水平同期信号ＨＳＹＮＣ及びドットクロックＣＰＨを変化させる。水平同期信号ＨＳＹＮＣがＨレベルからＬレベルに変化すると、水平走査期間が開始される。また表示コントローラは、表示タイミングに合わせて、出力イネーブル信号ＯＥをＨレベルからＬレベルに変化させる（ｔ３）。

初期状態では選択信号ＳＥＬがＬレベルとなるため、コマンド信号生成部１５０は、第１のコマンド信号生成部３１０によって生成された第１のコマンド信号ＣＭＤ１をコマンド信号ＣＭＤとして出力する。

図１７に、図８に示すコマンド信号生成部１５０の動作例のタイミング図を示す。

コマンド信号生成部１５０の第１のコマンド信号生成部３１０は、出力イネーブル信号ＯＥがＨレベルに変化すると（ｔ１１）、Ｈレベルの第１のコマンド信号ＣＭＤ１を生成する。このため、コマンド信号ＣＭＤはＨレベルに変化する（ｔ１２）。第１のコマンド信号ＣＭＤ１は、図８に示すように反転水平同期信号ＸＨＳＹＮＣの立ち上がり（水平同期信号ＨＳＹＮＣの立ち下がり）でＬレベルに変化する（ｔ１３）。

このような第１のコマンド信号ＣＭＤ１をコマンド信号ＣＭＤとして用いて、コマンド抽出部１６０は、入力データバス１２０上のデータから、第１のコマンドデータを抽出する。

図１６において、表示コントローラは、出力イネーブル信号ＯＥがＨレベルのときに上述の３つのコマンドのコマンドデータを出力する。データドライバ１００では、データ入力部１１０を介して入力されたコマンドデータが入力データバス１２０上に出力される。

図１８に、図１２のコマンド抽出部１６０の動作例のタイミング図を示す。

コマンド信号ＣＭＤがＨレベルになると、ドットクロックＣＰＨに合わせてラッチクロックＬＣＬＫが出力される（ｔ２１）。

またＤＦＦ３５２により同期コマンド信号ＤＣＭＤがＨレベルとなる。そして、同期コマンド信号ＤＣＭＤがＨレベルの期間では、ドットクロックＣＰＨと逆位相のコマンドクロックＩＮＳＴ＿ＣＬＫ及びパラメータクロックＤ＿ＣＬＫが、ドットクロックＣＰＨの２倍の周期で交互に出力される（ｔ２２、ｔ２３）。

ＤＦＦ３５０−０〜ＤＦＦ３５０−３は、ラッチクロックＬＣＬＫの立ち上がりに同期して入力データバス１２０上のデータを取り込む。ＤＦＦ３５６−０〜ＤＦＦ３５６−３は、コマンドクロックＩＮＳＴ＿ＣＬＫの立ち上がりに同期して、入力データＤＩ＜０：３＞を取り込み、コマンド抽出信号ＩＮＳＴ＜０：３＞として出力する。ＤＦＦ３５８−０〜ＤＦＦ３５８−３は、パラメータクロックＤ＿ＣＬＫの立ち上がりに同期して、入力データＤＩ＜０：３＞を取り込み、パラメータ抽出信号ＩＮＤＡ＜０：３＞として出力する。またコマンド抽出部１６０は、図１２に示すように実行指示信号ＥＸＥＣＵＴＥを出力する。

デコーダ１７０は、図１４に示すような真理値表に従ってコマンド抽出信号ＩＮＳＴ＜０：３＞をデコードし、コマンド抽出信号ＩＮＳＴ＜０：３＞により特定された制御レジスタに対し、該実行指示信号ＥＸＥＣＵＴＥのパルスに基づいて、パラメータ抽出信号ＩＮＤＡ＜０：３＞の値を設定する。

図１６及び図１８では、まず書込指示信号ＥＸＥＣ３、ＥＸＥＣ５、ＥＸＥＣ１の順にアクティブとなる（ｔ４、ｔ５、ｔ６）。その結果、まずコマンドデータ開始位置設定レジスタ１４２−１の下位４ビット（ＩＮＳＴ＜０：３＞＝３）に１（ＩＮＤＡ＜０：３＞＝１）が設定される（ｔ７）。続いて、コマンドデータ終了位置設定レジスタ１４２−２の下位４ビット（ＩＮＳＴ＜０：３＞＝５）に６（ＩＮＤＡ＜０：３＞＝６）が設定される（ｔ８）。そして、コマンド信号切換レジスタ１４２−３（ＩＮＳＴ＜０：３＞＝１）に１（ＩＮＤＡ＜０：３＞＝１）が設定される（ｔ９）。コマンド信号切換レジスタ１４２−３に１が設定されると、選択信号ＳＥＬがＨレベルになる。

なお選択信号ＳＥＬがＨレベルになると、コマンド信号生成部１５０は、第２のコマンド信号生成部３２０で生成された第２のコマンド信号ＣＭＤ２をコマンド信号ＣＭＤとして出力する。

図１７に示すように、第２のコマンド信号生成部３２０のカウンタ３２６は、水平同期信号ＨＳＹＮＣがＨレベルの期間におけるドットクロックＣＰＨのクロック数をカウントしている。開始位置同期信号ＳＴＡＲＴ＜０：７＞及び終了位置同期信号ＥＮＤ＜０：７＞は、水平同期信号ＨＳＹＮＣの立ち下がりで更新される。

従って、第１のコマンドデータが入力された水平走査期間の次の水平走査期間において、コンパレータ３２８、３３０は、開始位置同期信号ＳＴＡＲＴ＜０：７＞及び終了位置同期信号ＥＮＤ＜０：７＞を、それぞれカウンタ３２６のカウント値ＣＯＵＮＴ＜０：７＞と比較する。そして、コンパレータ３２８によって、開始位置同期信号ＳＴＡＲＴ＜０：７＞がカウント値ＣＯＵＮＴ＜０：７＞と一致したとき、第１の一致検出信号ＭＡＴＣＨ１がＨレベルとなる。同様に、コンパレータ３３０によって、終了位置同期信号ＥＮＤ＜０：７＞がカウント値ＣＯＵＮＴ＜０：７＞と一致したとき、第２の一致検出信号ＭＡＴＣＨ２がＨレベルとなる。

第１の一致検出信号ＭＡＴＣＨ１がＨレベルとなると、第２のコマンド信号ＣＭＤ２がＨレベルとなり（ｔ１４）、続いて第２の一致検出信号ＭＡＴＣＨ２がＨレベルになると、第２のコマンド信号ＣＭＤ２がＬレベルとなる（ｔ１５）。こうすることで、水平同期信号ＨＳＹＮＣを基準に（所与のタイミングを基準に）、コマンドデータの開始位置に対応した期間が経過したとき、及びコマンドデータの終了位置に対応した期間が経過したとき、その論理レベルが変化する第２のコマンド信号を生成することができる。この結果、コマンド信号ＣＭＤは、カウント値ＣＯＵＮＴ＜０：７＞が１に変化した時点（ｔ１４）から６に変化する時点（ｔ１５）までＨレベルとなる。

なお、図５（Ｂ）に示すように、水平同期信号ＨＳＹＮＣを基準に（所与のタイミングを基準に）表示データの長さに対応した期間が経過したとき、その論理レベルが変化する第２のコマンド信号を生成することも可能である。例えば、水平同期信号ＨＳＹＮＣの立ち下がりエッジでＬレベルとなる第２のコマンド信号を、カウント値ＣＯＵＮＴ＜０：７＞が、表示データの長さに対応した値となったとき、Ｈレベルとする。

図１６において、表示コントローラは、第１のコマンドデータが入力された水平走査期間の次の水平走査期間において、ＯＰＡＭＰ出力時間設定レジスタ１４４に１５を設定するコマンドのコマンデータを出力する。より具体的には、表示コントローラは、第１のコマンドデータにより設定したタイミングで、表示データに続く該コマンドデータを出力する。

これにより、データドライバ１００は、コマンド信号ＣＭＤとして出力された第２のコマンド信号ＣＭＤ２により、入力データバス１２０上のコマンドデータを正しく取り込むことができる。この場合、図１６に示すように、コマンド抽出部１６０によって抽出されたコマンド抽出信号ＩＮＳＴ＜０：３＞により、書込指示信号ＥＸＥＣ１４がアクティブとなる（ｔ３０）。そして、ＯＰＡＭＰ出力時間設定レジスタ１４４（ＩＮＳＴ＜０：３＞＝１４）に、１５（ＩＮＤＡ＜０：３＞＝１５）が設定される（ｔ３１）。

このように本実施形態によれば、表示データの長さに合わせてコマンド信号がアクティブとなるタイミングを指定するだけで、コマンドデータによる設定を可能とし、コマンドデータ及び表示データの一方を識別するための信号の入力端子を不要とすることができる。

次に、このようにしてコマンドデータに基づいて制御される表示処理部１３０の構成例を示す。以下では、表示処理部１３０のデータ線駆動部２５０が、ＯＰＡＭＰ出力時間設定レジスタ１４４の設定値に基づいて制御される場合の構成例を示す。

図１９に、シフトレジスタ２００、データラッチ２１０、ラインラッチ２２０の回路構成例を示す。

シフトレジスタ２００は、第１〜第ｋのＤＦＦ１−１〜１−ｋを有する。以下では、第ｉ（１≦ｉ≦ｋ、ｉは整数）のＤＦＦ１−ｉを、ＤＦＦ１−ｉと表す。シフトレジスタ２００では、ＤＦＦ１−１〜ＤＦＦ１−ｋが直列に接続されて構成される。即ち、ＤＦＦ１−ｊ（１≦ｊ≦ｋ−１、ｊは整数）のデータ出力端子Ｑが、次段のＤＦＦ１−（ｊ＋１）のデータ入力端子Ｄに接続される。

ＤＦＦ１−１〜ＤＦＦ１−ｋのデータ出力端子Ｑからはシフト出力ＳＦＯ１〜ＳＦＯｋが出力される。ＤＦＦ１−１のデータ入力端子Ｄには、イネーブル入出力信号ＥＩＯが入力される。また、ＤＦＦ１−１〜ＤＦＦ１−ｋのクロック入力端子Ｃには、共通にドットクロックＣＰＨが入力される。

データラッチ２１０は、第１〜第ｋのラッチ用ＤＦＦを有する。以下では、第ｉ（１≦ｉ≦ｋ、ｉは整数）のラッチ用ＤＦＦを、ＬＤＦＦｉと表す。但し、ＬＤＦＦは、クロック入力端子Ｃへの入力信号の立ち下がりで、データ入力端子Ｄへの入力信号を保持する。また、ＬＤＦＦは、入力データバス１２０のバス幅のビット数分の表示データを保持する。そして、ＬＤＦＦｉのクロック入力端子Ｃには、シフトレジスタ２００からのシフト出力ＳＦＯｉが供給される。ラッチデータＬＡＴｉは、ＬＤＦＦｉのデータ出力端子Ｑのデータである。ＬＤＦＦ１〜ＬＤＦＦｋのデータ入力端子Ｄには、入力データバス１２０上のデータ（狭義には表示データ）をドットクロックＣＰＨの立ち下がりに同期させた入力同期データが、共通に入力される。

ラインラッチ２２０は、第１〜第ｋのラインラッチ用ＤＦＦを有する。以下では、第ｉ（１≦ｉ≦ｋ、ｉは整数）のラインラッチ用ＤＦＦを、ＬＬＤＦＦｉと表す。但し、ＬＬＤＦＦは、入力データバス１２０のバス幅のビット数分の表示データを保持する。そして、ＬＬＤＦＦｉのクロック入力端子Ｃには、水平同期信号ＨＳＹＮＣが供給される。ラインラッチデータＬＬＡＴｉは、ＬＬＤＦＦｉのデータ出力端子Ｑのデータである。ＬＬＤＦＦｉのデータ入力端子Ｄには、ＬＤＦＦｉのデータ出力端子Ｑが接続される。

なおＤＦＦ１−１〜ＤＦＦ１−ｋ、ＬＤＦＦ１〜ＬＤＦＦｋ、ＬＬＤＦＦ１〜ＬＬＤＦＦｋは、リセット信号ＸＲＥＳによって初期化される。

図２０に、シフトレジスタ２００、データラッチ２１０の動作例のタイミング図を示す。

データバスには、画素単位に表示データがドットクロックＣＰＨに同期して順次供給される。そして、表示データの先頭位置に対応して、イネーブル入出力信号ＥＩＯがＨレベルとなる。

シフトレジスタ２００ではイネーブル入出力信号ＥＩＯのシフト動作が行われる。即ち、シフトレジスタ２００は、イネーブル入出力信号ＥＩＯをドットクロックＣＰＨの立ち上がりで取り込む。そしてシフトレジスタ２００は、ドットクロックＣＰＨの立ち上がりに同期してシフトされたパルスを、各段のシフト出力ＳＦＯ１〜ＳＦＯｋとして順次出力する。

データラッチ２１０は、シフトレジスタ２００の各段のシフト出力の立ち下がりエッジで、入力同期データを表示データとして取り込む。その結果、データラッチ２１０では、ＬＤＦＦ１、ＬＤＦＦ２、・・・の順に、表示データが取り込まれる。ＬＤＦＦ１〜ＬＤＦＦｋに取り込まれた表示データは、ラッチデータＬＡＴ１〜ＬＡＴｋとして出力される。

ラインラッチ２２０は、データラッチ２１０に取り込まれた表示データを、一水平走査期間ごとにラッチする。こうしてラインラッチ２２０にラッチされた一水平走査分の表示データは、ＤＡＣ２３０に供給される。

図２１に、ＤＡＣ２３０、基準電圧発生回路２４０、及びデータ線駆動部２５０の１つのデータ出力部の回路構成例を示す。ここでは、１出力当たりの構成のみを示している。

基準電圧発生回路２４０は、ＤＡＣ２３０に複数の基準電圧を供給する。基準電圧発生回路２４０は、高電位側及び低電位側の電源電圧が供給される２つの電源線の間に挿入される抵抗回路を含み、該抵抗回路により２つの電源線の間の電圧を分割することで複数の基準電圧を生成する。

ＤＡＣ２３０は、ＲＯＭ（Read Only Memory）デコーダ回路により実現することができる。ＤＡＣ２３０は、例えば６ビットの表示データ（１ドット分の表示データ）に基づいて、複数の基準電圧のうちいずれか１つを選択して選択電圧Ｖｓとしてデータ出力部２６０（図２１ではデータ出力部２６０−１）に出力する。

より具体的には、ＤＡＣ２３０は、極性反転信号ＰＯＬに基づいて６ビットの表示データＤ０〜Ｄ５を反転する反転回路２３２を含む。反転回路２３２は、極性反転信号ＰＯＬが第１の論理レベルのとき、表示データの各ビットの正転出力を行う。反転回路２３２は、極性反転信号が第２の論理レベルのとき、表示データの各ビットの反転出力を行う。反転回路２３２の出力がＲＯＭデコーダに入力される。

ＤＡＣ２３０において、基準電圧発生回路２４０により生成された複数の基準電圧のうちのいずれか１つが、反転回路２３２の出力に基づいて選択される。

このようにしてＤＡＣ２３０により選択された選択電圧Ｖｓは、データ出力部２６０−１に入力される。データ線駆動部２５０は、データ線ごとに設けられたデータ出力部を有する。各データ出力部は、データ出力部２６０−１と同様の構成をなしている。

データ出力部２６０−１は、演算増幅回路ＯＰＡＭＰと、スイッチ回路Ｑ１、Ｑ２とを含む。演算増幅回路ＯＰＡＭＰは、ボルテージフォロワ接続された演算増幅器である。演算増幅回路ＯＰＡＭＰは、出力イネーブル信号ＯＥにより出力制御される。出力イネーブル信号ＯＥがＨレベルのとき、演算増幅器の動作電流源がオフとなり、演算増幅回路ＯＰＡＭＰの出力がハイインピーダンス状態になる。出力イネーブル信号ＯＥがＬレベルのとき、演算増幅器の動作電流源がオンとなり、演算増幅回路ＯＰＡＭＰは、選択電圧Ｖｓに基づいてデータ線を駆動する。

データ出力部２６０−１には、スイッチ回路Ｑ１、Ｑ２をオンオフ制御するための制御信号ＶＦｃｎｔＣが入力される。制御信号ＶＦｃｎｔＣは、制御部１４０において生成される。制御部１４０は、制御信号としての出力時間設定信号ＶＦｃｎｔ＜０：３＞に基づいて制御信号ＶＦｃｎｔＣを生成する。出力時間設定信号ＶＦｃｎｔ＜０：３＞は、図６に示すＯＰＡＭＰ出力時間設定レジスタ１４４の設定値に対応した制御信号である。より具体的には、制御部１４０は、水平同期信号ＨＳＹＮＣがＬレベルからＨレベルに変化した時点を基準に、出力時間設定信号ＶＦｃｎｔ＜０：３＞の値に対応したドットクロックＣＰＨのクロック数分の時間が経過した後に、その論理レベルがＬレベルからＨレベルに変化する制御信号ＶＦｃｎｔＣを生成する。なお制御部１４０が、それぞれ異なる値が設定可能な複数のＯＰＡＭＰ出力時間設定レジスタを含み、制御信号ＶＦｃｎｔＣを、例えば１又は複数のデータ出力部ごとに生成することも可能である。

スイッチ回路Ｑ２は、制御信号ＶＦｃｎｔＣによりオンオフ制御される。スイッチ回路Ｑ１は、制御信号ＶＦｃｎｔＣの反転信号によりオンオフ制御される。なお、制御信号ＶＦｃｎｔＣによるオンオフ制御は、出力イネーブル信号ＯＥがＬレベルのときに有効となる。

図２２に、データ出力部２６０−１の動作タイミングの一例を示す。

制御信号ＶＦｃｎｔＣは、水平同期信号ＨＳＹＮＣにより規定される選択期間（駆動期間）ＴＴにおいて、上述のようにＯＰＡＭＰ出力時間設定レジスタ１４４の設定値に対応した期間が経過した後に、ＬレベルからＨレベルに変化する。即ち、図２２に示すように選択期間ＴＴの前半期間（駆動期間の初めの所与の期間）ｔｔ１と後半期間ｔｔ２で論理レベルが変化する。前半期間ｔｔ１で制御信号ＶＦｃｎｔＣがＬレベルのとき、スイッチ回路Ｑ１がオン、スイッチ回路Ｑ２がオフとなる。また、後半期間ｔｔ２で制御信号ＶＦｃｎｔＣがＨレベルのとき、スイッチ回路Ｑ１がオフ、スイッチ回路Ｑ２がオンとなる。従って、選択期間ＴＴにおいて、前半期間ｔｔ１では演算増幅回路ＯＰＡＭＰによりインピーダンス変換されてデータ線が駆動され、後半期間ｔｔ２ではＤＡＣ２３０から出力された選択電圧Ｖｓを用いてデータ線が駆動される。

このように駆動することで、液晶容量や配線容量等の充電に必要な前半期間ｔｔ１では、高い駆動能力を有するボルテージフォロワ接続された演算増幅回路ＯＰＡＭＰにより高速に駆動電圧Ｖｏｕｔを立ち上げ、高い駆動能力が不要な後半期間ｔｔ２では、ＤＡＣ２３０により駆動電圧を出力することができる。これにより、電流消費が大きい演算増幅回路ＯＰＡＭＰの動作期間を最低限に抑え、低消費化を図ることができると共に、データ線の数の増加によって選択期間ＴＴが短くなり充電期間が足りなくなるといった事態を回避することができる。

このように本実施形態では、制御レジスタ１４２の設定値に基づいて、表示処理部１３０を制御することができる。そして、この制御レジスタ１４２には、上述のようなコマンドデータを用いて表示コントローラが値を設定できる。

３． 電気光学装置
次に、本実施形態における表示ドライバが適用されたデータドライバを含む電気光学装置について説明する。

図２３に、本実施形態における電気光学装置の構成例を示す。ここでは、電気光学装置として液晶装置を例に説明する。

電気光学装置は、携帯電話機、携帯型情報機器（ＰＤＡ等）、デジタルカメラ、プロジェクタ、携帯型オーディオプレーヤ、マスストレージデバイス、ビデオカメラ、電子手帳、又はＧＰＳ（Global Positioning System）などの種々の電子機器に組み込むことができる。

図２３において、電気光学装置６１０は、液晶表示（ＬＣＤ）パネル（広義には表示パネル又は電気光学パネル）６２０、データドライバ６３０、走査ドライバ（ゲートドライバ）６４０、ＬＣＤコントローラ（広義には表示コントローラ）６５０を含む。データドライバ６３０は、本実施形態におけるデータドライバ１００の機能を含む。

なお、電気光学装置６１０にこれら全ての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。

ＬＣＤパネル６２０は、各走査線（ゲート線）が各行に設けられた複数の走査線（ゲート線）と、複数の走査線と交差し各データ線が各列に設けられた複数のデータ線（ソース線）と、各画素が複数の走査線のいずれかの走査線及び複数のデータ線のいずれかのデータ線により特定される複数の画素とを含む。各画素は、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す）と画素電極とを含む。データ線にはＴＦＴが接続され、該ＴＦＴに画素電極が接続される。

より具体的には、ＬＣＤパネル６２０は例えばガラス基板からなるパネル基板上に形成される。パネル基板には、図２３のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線ＧＬ１〜ＧＬＭ（Ｍは２以上の整数。Ｍは３以上が望ましい。）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線ＤＬ１〜ＤＬＮ（Ｎは２以上の整数）とが配置されている。走査線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数）とデータ線ＤＬｎ（１≦ｎ≦Ｎ、ｎは整数）との交差点に対応する位置に画素ＰＥｍｎが設けられている。画素ＰＥｍｎは、ＴＦＴｍｎと画素電極とを含む。

ＴＦＴｍｎのゲート電極は走査線ＧＬｍに接続される。ＴＦＴｍｎのソース電極はデータ線ＤＬｎに接続される。ＴＦＴｍｎのドレイン電極は画素電極に接続される。画素電極と、液晶素子（広義には電気光学物質）を介して対向する対向電極ＣＯＭ（コモン電極）との間には、液晶容量ＣＬｍｎが形成されている。なお液晶容量ＣＬｍｎと並列に、保持容量を形成するようにしても良い。画素電極と対向電極ＣＯＭとの間の電圧に応じて、画素の透過率が変化するようになっている。対向電極ＣＯＭに供給される電圧ＶＣＯＭは、電源回路６６０により生成される。

このようなＬＣＤパネル６２０は、例えば画素電極及びＴＦＴが形成された第１の基板と、対向電極が形成された第２の基板とを貼り合わせ、両基板の間に電気光学材料としての液晶を封入させることで形成される。

データドライバ６３０は、一水平走査分の表示データに基づいてＬＣＤパネル６２０のデータ線ＤＬ１〜ＤＬＮを駆動する。より具体的には、データドライバ６３０は、表示データに基づいてデータ線ＤＬ１〜ＤＬＮの少なくとも１つを駆動することができる。

走査ドライバ６４０は、ＬＣＤパネル６２０の走査線ＧＬ１〜ＧＬＭを走査する。より具体的には、走査ドライバ６４０は、一垂直走査期間内に走査線ＧＬ１〜ＧＬＭを順次選択し、選択した走査線を駆動する。

ＬＣＤコントローラ６５０は、図示しないＣＰＵ等のホストにより設定された内容に従って、走査ドライバ６４０、データドライバ６３０及び電源回路６６０に対して制御信号を出力する。より具体的には、ＬＣＤコントローラ６５０が初期化された後、このＬＣＤコントローラ６５０が、データドライバ６３０及び走査ドライバ６４０を初期化する。このときＬＣＤコントローラ６５０は、データドライバ６３０に対してリセット信号ＸＲＥＳを出力すると共に、第１のコマンドデータを供給する。その後、ＬＣＤコントローラ６５０は、内部で生成した水平同期信号ＨＳＹＮＣや垂直同期信号ＶＳＹＮＣ、ドットクロックＣＰＨ、及び表示データを供給すると共に、コマンドデータ（第２のコマンドデータ）により動作モードの設定等を行う。またＬＣＤコントローラ６５０は、電源回路６６０に対しては、極性反転信号ＰＯＬにより、対向電極ＣＯＭの電圧ＶＣＯＭの極性反転タイミングの制御を行う。

電源回路６６０は、外部から供給される基準電圧に基づいて、走査ドライバ６４０の各種電圧や、対向電極ＣＯＭの電圧ＶＣＯＭを生成する。

なお図２３では、電気光学装置６１０がＬＣＤコントローラ６５０を含む構成になっているが、ＬＣＤコントローラ６５０を電気光学装置６１０の外部に設けてもよい。或いは、ＬＣＤコントローラ６５０と共にホスト（図示せず）を電気光学装置６１０に含めるように構成してもよい。

また走査ドライバ６４０及びＬＣＤコントローラ６５０の少なくとも１つをデータドライバ６３０に内蔵させてもよい。

また、データドライバ６３０、走査ドライバ６４０及びＬＣＤコントローラ６５０の一部又は全部をＬＣＤパネル６２０上に形成してもよい。例えばＬＣＤパネル６２０が形成されたパネル基板上に、データドライバ６３０及び走査ドライバ６４０を形成してもよい。このようにＬＣＤパネル６２０は、複数のデータ線と、複数の走査線と、各画素が複数のデータ線のいずれかと複数の走査線のいずれかとにより特定される複数の画素と、複数のデータ線を駆動するデータドライバとを含むように構成することができる。ＬＣＤパネル６２０の画素形成領域に、複数の画素が形成される。

このような電気光学装置では、本実施形態におけるデータドライバを含むことで、より一層の小型化及び低消費電力化を図ることができるようになる。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。

本実施形態では、制御レジスタの設定値によりデータ線駆動部を制御する例について説明したが、これに限定されるものではない。例えばデータ出力部の出力選択、いわゆるパーシャルブロックの選択、基準電圧発生回路の抵抗回路の選択等のこれまで入力端子を介して入力された信号によりコマンドデータ及び表示データから識別されたコマンドデータに基づく制御に適用できる。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

本実施形態における表示ドライバの構成の概要のブロック図。 制御レジスタの設定タイミングの一例を示す図。 本実施形態におけるデータドライバの構成例のブロック図。 本実施形態におけるコマンドデータの構成例を示す図。 図５（Ａ）、（Ｂ）は第１のコマンドデータによる次のコマンドデータの識別タイミングの指定方法の説明図。 制御レジスタの構成例を示す図。 図３のコマンド信号生成部、コマンド抽出部、デコーダ及び制御レジスタの回路構成例の図。 コマンド信号生成部の回路構成例の図。 開始位置レジスタの回路構成例の図。 カウンタの回路構成例の図。 コンパレータの回路構成例を示す図。 コマンド抽出部の回路構成例を示す図。 デコーダの回路構成例を示す図。 デコード回路の動作例の真理値表を示す図。 コマンドデータ開始位置設定レジスタの上位４ビットの回路構成例の図。 図７の回路の動作例のタイミング図。 図８のコマンド信号生成部の動作例のタイミング図。 図１２のコマンド抽出部の動作例のタイミング図。 シフトレジスタ、データラッチ、及びラインラッチの回路構成例の図。 シフトレジスタ及びデータラッチの動作例のタイミング図。 ＤＡＣ、基準電圧発生回路、及びデータ線駆動部の１つのデータ出力部の回路構成例の図。 データ出力部の動作タイミングの一例の図。 本実施形態における電気光学装置の構成例を示す図。

符号の説明

１０ 表示ドライバ、２０ データ入力端子、３０ 表示処理部、
３２ データ線駆動部、４０ 制御部、４２ 制御レジスタ４２、
５０ コマンド信号生成部、５２ 第１のコマンド信号生成部、
５４ 第２のコマンド信号生成部、６０ コマンド抽出部、７０ デコーダ

Claims (8)

1. 複数の走査線と、複数のデータ線と、複数の画素とを含む電気光学パネルの前記複数のデータ線を駆動する表示ドライバであって、
   表示データ又はコマンドデータが入力されるデータ入力部と、
   前記データ入力部を介して入力された前記表示データに基づいて前記複数のデータ線を駆動するデータ線駆動部を有する表示処理部と、
   前記表示処理部を制御するための制御レジスタと、
   予め決められたタイミングで変化する、前記コマンドデータを識別するための第１のコマンド信号を生成する第１のコマンド信号生成部と、
   第１のコマンドデータのデコード結果に対応して設定された前記制御レジスタの設定値に基づいて変化する第２のコマンド信号を生成する第２のコマンド信号生成部と、
   前記第１又は第２のコマンド信号に基づいて、前記データ入力部を介して入力された前記表示データ又は前記コマンドデータから前記コマンドデータを抽出するコマンド抽出部と、
   前記コマンド抽出部によって抽出された前記コマンドデータをデコードするデコーダと、
   を含み、
   前記第１のコマンドデータが、前記第１のコマンド信号に基づいて抽出されたコマンドデータであり、
   前記制御レジスタには、前記コマンドデータのデコード結果に対応した値が設定され、
   前記表示処理部が、前記第２のコマンド信号に基づき抽出された第２のコマンドデータのデコード結果に対応した前記制御レジスタの設定値に基づいて制御されることを特徴とする表示ドライバ。
2. 請求項１において、
   前記表示処理部は、一水平走査期間中の駆動出力期間に、前記表示データに基づいて複数のデータ線を駆動するデータ線駆動部を含み、
   前記第１のコマンド信号生成部は、前記一水平走査期間を規定する水平同期信号と、前記駆動出力期間を規定する出力イネーブル信号とに基づいて、前記一水平走査期間中の前記駆動出力期間以外の期間にて、前記第１のコマンド信号を生成することを特徴とする表示ドライバ。
3. 請求項１または２において、
   前記第１のコマンドデータは、
   前記第１及び第２のコマンド信号の一方を選択するための選択フラグを前記制御レジスタに設定するコマンドデータを含み、
   前記コマンド信号生成部は、
   前記選択フラグに基づいて、前記第１及び第２のコマンド信号の一方を前記コマンド信号として出力することを特徴とする表示ドライバ。
4. 請求項１乃至３のいずれかにおいて、
   前記第１のコマンドデータは、
   次のコマンドデータの開始位置及び終了位置を指定するコマンドデータを含み、
   前記第２のコマンド信号生成部は、
   所与のタイミングを基準に前記次のコマンドデータの開始位置に対応した期間が経過したとき、及び前記次のコマンドデータの終了位置に対応した期間が経過したとき、その論理レベルが変化する前記第２のコマンド信号を生成することを特徴とする表示ドライバ。
5. 請求項１乃至３のいずれかにおいて、
   前記第１のコマンドデータは、
   前記表示データの長さを指定するコマンドデータを含み、
   前記第２のコマンド信号生成部は、
   所与のタイミングを基準に前記表示データの長さに対応した期間が経過したとき、その論理レベルが変化する前記第２のコマンド信号を生成することを特徴とする表示ドライバ。
6. 複数の走査線と、
   複数のデータ線と、
   複数の画素と、
   前記複数のデータ線を駆動する請求項１乃至５のいずれか記載の表示ドライバとを含むことを特徴とする電気光学装置。
7. 複数の走査線と、複数のデータ線と、複数の画素とを含む電気光学パネルの前記複数のデータ線を駆動する表示ドライバの制御方法であって、
   予め決められたタイミングで変化する、コマンドデータを識別するための第１のコマンド信号を生成し、
   前記第１のコマンド信号に基づいて、データ入力部を介して入力された表示データ又はコマンドデータから第１のコマンドデータを抽出し、
   該第１のコマンドデータのデコード結果に対応した値を制御レジスタに設定し、
   前記第１のコマンドデータのデコード結果に対応した値が設定された前記制御レジスタの設定値に基づいて変化する第２のコマンド信号を生成し、
   前記第２のコマンド信号に基づいて、前記データ入力部を介して入力された前記表示データ又は前記コマンドデータから第２のコマンドデータを抽出し、
   前記第２のコマンドデータのデコード結果に対応した値を前記制御レジスタに設定し、
   前記第２のコマンドデータのデコード結果に対応した値が設定された前記制御レジスタの設定値に基づいて、前記複数のデータ線を駆動するデータ線駆動部を有する表示処理部を制御することを特徴とする表示ドライバの制御方法。
8. 請求項７において、
   前記データ線駆動部は、一水平走査期間中の駆動出力期間に、前記表示データに基づいて前記複数のデータ線を駆動し、
   前記第１のコマンド信号は、前記一水平走査期間を規定する水平同期信号と、前記駆動出力期間を規定する出力イネーブル信号とに基づいて、前記一水平走査期間中の前記駆動出力期間以外の期間に生成されることを特徴とする表示ドライバの制御方法。

Images