JP3743505B2 - ライン駆動回路、電気光学装置及び表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ライン駆動回路、これを用いた電気光学装置、表示装置に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
例えば携帯電話機のような電子機器の表示部には、液晶パネル等の表示パネルが用いられており、電子機器の低消費電力化や小型軽量化等が図られている。この表示パネルについては、近年の携帯電話機の普及によって情報性の高い静止画や動画が配信されるようになると、その高画質化が要求されるようになっている。
【０００３】
このような電子機器の表示部の高画質化を実現する液晶パネルとして、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）液晶を用いたアクティブマトリクス型液晶パネルが知られている。その他に、有機ＥＬ素子を用いた有機ＥＬパネルが知られている。
【０００４】
ところが、例えばＴＦＴ液晶を用いたアクティブマトリクス型液晶パネルでは、液晶材やＴＦＴのトランジスタ能力に依存して、表示駆動するために高い電圧が必要とされる。そのため、液晶パネル等を表示駆動するドライバ回路（ライン駆動回路）や電源回路は、高耐圧プロセスで製造する必要がある。
【０００５】
したがって、液晶パネルを表示駆動する場合には、プロセスの微細化が進んでも、微細化による低コスト化のメリットを享受できないという問題がある。
【０００６】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、プロセスの微細化による低コスト化を効率的に図るライン駆動回路及びこれを用いた電気光学装置、表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために本発明は、互いに交差する複数の第１のライン及び複数の第２のラインにより特定される画素を有する電気光学装置の第１のラインを駆動するライン駆動回路であって、電気光学装置を表示制御する表示コントローラから、第２のラインを駆動する第２のライン駆動回路に供給されるべき信号が入力される入力端子と、前記入力端子に入力された信号を所与の電圧にシフトするレベル変換回路と、前記所与の電圧にシフトされた信号を、前記第２のライン駆動回路に出力するための出力端子とを含むことを特徴としている。
【０００８】
ここで電気光学装置としては、例えば互いに交差する第１〜第Ｎの走査ライン及び第１〜第Ｍの信号ラインと、第１〜第Ｎの走査ラインと第１〜第Ｍの信号ラインに接続されたＮ×Ｍのスイッチング手段と、スイッチング手段に接続されたＮ×Ｍの画素電極とを有するように構成しても良い。また、電気光学装置としては、有機ＥＬパネルであっても良い。
【０００９】
本発明によれば、第１及び第２のラインにより特定される画素に対して、表示コントローラの制御により、協調して表示駆動を行うライン駆動回路と第２のライン駆動回路のうち、ライン駆動回路において、表示コントローラから第２のライン駆動回路に対して供給されるべき信号を受け、これを所与の電圧にシフトしてから、第２のライン駆動回路に対して供給するようにした。したがって、汎用性が高く、回路構成が複雑な表示コントローラから、表示駆動に必要な高い電圧駆動が必要な第２のライン駆動回路に供給されるべき信号を、回路構成が比較的簡素で、安価なプロセスにより製造されるライン駆動回路で中継させることができる。これにより、表示コントローラは、直接第２のライン駆動回路に信号を供給するために必要とされる高耐圧用のインタフェース回路を設ける必要がなくなり、最先端で、低耐圧の微細プロセスによる微細化に伴う低コスト化を図ることができる。
【００１０】
また本発明は、互いに交差する複数の第１のライン及び複数の第２のラインにより特定される画素を有する電気光学装置の第１のラインを駆動するライン駆動回路であって、電気光学装置を表示制御する表示コントローラから、電源回路に供給されるべき信号が入力される入力端子と、前記入力端子に入力された信号を所与の電圧にシフトするレベル変換回路と、前記所与の電圧にシフトされた信号を、前記電源回路に出力するための出力端子とを含むことを特徴としている。
【００１１】
ここで電源回路は、高電位側及び低電位側の電圧のみならず、階調電圧のような多値の電圧を供給する機能を有しても良い。
【００１２】
本発明によれば、第１及び第２のラインにより特定される画素に対して、表示コントローラの制御により、協調して表示駆動を行うライン駆動回路と電源回路のうち、ライン駆動回路において、表示コントローラから電源回路に対して供給されるべき信号を受け、これを所与の電圧にシフトしてから、電源回路に対して供給するようにした。したがって、汎用性が高く、回路構成が複雑な表示コントローラから、表示駆動に必要な高い電圧駆動が必要な電源回路に供給されるべき信号を、回路構成が比較的簡素で、安価なプロセスにより製造されるライン駆動回路で中継させることができる。これにより、表示コントローラは、直接電源回路に信号を供給するために必要とされる高耐圧用のインタフェース回路を設ける必要がなくなり、最先端で、低耐圧の微細プロセスによる微細化に伴う低コスト化を図ることができる。
【００１３】
また本発明は、前記第１のラインは、画像データに基づく電圧が供給される信号ラインであることを特徴としている。
【００１４】
本発明によれば、例えば信号ラインを駆動する信号駆動回路により、上記各回路に供給されるべき信号を中継するようにした。これにより、信号駆動回路を制御する表示コントローラの低コスト化が可能となる。
【００１５】
また本発明は、複数のセレクタラインと、所与の第１の選択信号に基づき、前記入力端子と前記複数のセレクタラインのうちいずれか１つの第１のセレクタラインとを、接続するための第１のセレクタ回路と、所与の第２の選択信号に基づき、前記出力端子と前記第１のセレクタラインとを、接続するための第２のセレクタ回路とを含むことを特徴としている。
【００１６】
本発明によれば、第１及び第２のセレクタ回路により、複数のセレクタラインのうちいずれか１つを介して、入力端子及び出力端子を接続するようにしたので、任意の入力端子及び出力端子の組み合わせを複数設定することができるようになる。これにより、ライン駆動回路の任意の端子に、表示コントローラからの信号を受け付け、任意の端子から、供給されるべき信号を出力させることができる。
【００１７】
また本発明は、前記第１のセレクタラインの電圧を、低耐圧系の電圧に変換して前記出力端子に供給する第１の出力バッファ回路と、前記第１のセレクタラインの電圧を、高耐圧系の電圧に変換して前記出力端子に供給する第２の出力バッファ回路と、前記入力端子に供給された低耐圧系の電圧を、低耐圧系の電圧のまま前記第１のセレクタラインに供給する第１の入力バッファ回路と、前記入力端子に供給された高耐圧系の電圧を、低耐圧系の電圧に変換して前記第１のセレクタラインに供給する第２の入力バッファ回路とを含み、前記第１及び第２の出力バッファ回路と前記第１及び第２の入力バッファ回路のいずれか１つのバッファ回路を動作状態にし、他のバッファ回路を非動作状態にする排他的動作制御が行われることを特徴としている。
【００１８】
本発明によれば、第１及び第２の出力バッファ回路と第１及び第２の入力バッファ回路により、内部の低耐圧系の電圧をそのまま低耐圧系の電圧として供給したり、若しくは高耐圧系の電圧に変換したり、或いは外部からの低耐圧系若しくは高耐圧系の電圧を低耐圧系の電圧として内部に取り込む回路を、端子ごとに設けることができるので、任意の端子を上記した入力端子又は出力端子に設定することができる。これにより、ユーザの使い勝手を大幅に向上させることができる。
【００１９】
また本発明に係る電気光学装置は、互いに交差する複数の第１のライン及び複数の第２のラインにより特定される画素と、上記いずれか記載のライン駆動回路と、前記第２のラインを駆動する第２のライン駆動回路とを含むことを特徴としている。
【００２０】
本発明によれば、プロセスの微細化により表示コントローラの低コスト化を実現することができる電気光学装置を提供することができる。
【００２１】
また本発明に係る表示装置は、互いに交差する複数の第１のライン及び複数の第２のラインにより特定される画素を有する電気光学装置と、上記いずれか記載のライン駆動回路と、前記第２のラインを駆動する第２のライン駆動回路とを含むことを特徴としている。
【００２２】
本発明によれば、プロセスの微細化により表示コントローラの低コスト化を実現することができる表示装置を提供することができる。
【００２３】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。
【００２４】
１． 表示装置
１．１ 表示装置の構成
図１に、本実施形態におけるライン駆動回路を含む表示装置の構成の概要を示す。
【００２５】
表示装置としての液晶装置１０は、液晶ディスプレイ（Liquid Crystal Display：以下、ＬＣＤと略す。）パネル２０、信号ドライバ（信号駆動回路、ライン駆動回路）（狭義には、ソースドライバ）３０、走査ドライバ（走査駆動回路）（狭義には、ゲートドライバ）５０、ＬＣＤコントローラ（広義には、表示コントローラ）６０、電源回路８０を含む。
【００２６】
ＬＣＤパネル（広義には、電気光学装置）２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びる走査ライン（狭義には、ゲートライン）（第２のライン）Ｇ₁〜Ｇ_N（Ｎは、２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びる信号ライン（狭義には、ソースライン）（第１のライン）Ｓ₁〜Ｓ_M（Ｍは、２以上の自然数）とが配置されている。また、走査ラインＧ_n（１≦ｎ≦Ｎ、ｎは自然数）と信号ラインＳ_m（１≦ｍ≦Ｍ、ｍは自然数）との交差点に対応して、ＴＦＴ２２_nm（広義には、スイッチング手段）が設けられている。
【００２７】
ＴＦＴ２２_nmのゲート電極は、走査ラインＧ_nに接続されている。ＴＦＴ２２_nmのソース電極は、信号ラインＳ_mに接続されている。ＴＦＴ２２_nmのドレイン電極は、液晶容量（広義には液晶素子）２４_nmの画素電極２６_nmに接続されている。
【００２８】
液晶容量２４_nmにおいては、画素電極２６_nmに対向する対向電極２８_nmとの間に液晶が封入されて形成され、これら電極間の印加電圧に応じて画素の透過率が変化するようになっている。
【００２９】
対向電極２８_nmには、電源回路８０により生成された対向電極電圧Ｖｃｏｍが供給されている。
【００３０】
信号ドライバ３０は、一水平走査単位の画像データに基づいて、ＬＣＤパネル２０の信号ラインＳ₁〜Ｓ_Mを駆動する。
【００３１】
より具体的には、信号ドライバ３０は、シリアル入力された画像データを順次ラッチして一水平走査単位の画像データを生成する。そして、信号ドライバ３０は、水平同期信号に同期して、この画像データに基づく駆動電圧で、各信号ラインを駆動する。
【００３２】
走査ドライバ５０は、一垂直走査期間内に、水平同期信号に同期して、ＬＣＤパネル２０の走査ラインＧ₁〜Ｇ_Nを順次走査駆動する。
【００３３】
より具体的には、走査ドライバ５０は、各走査ラインに対応したフリップフロップ有し、各フリップフロップが順次接続されたシフトレジスタを有している。走査ドライバ５０は、ＬＣＤコントローラ６０から供給された垂直同期信号を順次シフトすることで、一垂直走査期間内に各走査ラインを順次選択する。
【００３４】
ＬＣＤコントローラ６０は、図示しない中央処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容にしたがって、信号ドライバ３０、走査ドライバ５０及び電源回路８０を制御する。より具体的には、ＬＣＤコントローラ６０は、信号ドライバ３０及び走査ドライバ５０に対して、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路８０に対しては対向電極電圧Ｖｃｏｍの極性反転タイミングの供給を行う。
【００３５】
電源回路８０は、外部から供給される基準電圧に基づいて、ＬＣＤパネル２０の液晶駆動に必要な電圧レベルや、対向電極電圧Ｖｃｏｍを生成する。このような各種電圧レベルは、信号ドライバ３０、走査ドライバ５０及びＬＣＤパネル２０に供給される。また、対向電極電圧Ｖｃｏｍは、ＬＣＤパネル２０のＴＦＴの画素電極に対向して設けられた対向電極に供給される。
【００３６】
このような構成の液晶装置１０は、ＬＣＤコントローラ６０の制御の下、外部から供給される画像データに基づいて、信号ドライバ３０、走査ドライバ５０及び電源回路８０が協調してＬＣＤパネル２０を表示駆動する。
【００３７】
なお、図１では、液晶装置１０にＬＣＤコントローラ６０を含めて構成するようにしているが、ＬＣＤコントローラ６０を液晶装置１０の外部に設けて構成するようにしても良い。或いは、ＬＣＤコントローラ６０と共にホストを液晶装置１０に含めるように構成することも可能である。
【００３８】
１．２ 液晶駆動波形
図２に、上述した構成の液晶装置１０のＬＣＤパネル２０の駆動波形の一例を示す。ここでは、ライン反転駆動方式により駆動する場合を示している。
【００３９】
液晶装置１０では、ＬＣＤコントローラ６０によって生成された表示タイミングにしたがって、信号ドライバ３０、走査ドライバ５０及び電源回路８０が制御される。ＬＣＤコントローラ６０は、信号ドライバ３０に対しては一水平走査単位の画像データを順次転送するとともに、内部で生成した水平同期信号や反転駆動タイミングを示す極性反転信号ＰＯＬを供給する。また、ＬＣＤコントローラ６０は、走査ドライバ５０に対しては、内部で生成した垂直同期信号を供給する。さらに、ＬＣＤコントローラ６０は、電源回路８０に対して対向電極電圧極性反転信号ＶＣＯＭを供給する。
【００４０】
これにより、信号ドライバ３０は、水平同期信号に同期して、一水平走査単位の画像データに基づいて信号ラインの駆動を行う。走査ドライバ５０は、垂直同期信号をトリガとして、ＬＣＤパネル２０にマトリックス状に配置されたＴＦＴのゲート電極に接続される走査ラインを、順次駆動電圧Ｖｇで走査駆動する。電源回路８０は、内部で生成した対向電極電圧Ｖｃｏｍを、対向電極電圧極性反転信号ＶＣＯＭに同期して極性反転を行いながら、ＬＣＤパネル２０の各対向電極に供給する。
【００４１】
液晶容量には、ＴＦＴのドレイン電極に接続される画素電極と対向電極の電圧Ｖｃｏｍとの電圧に応じた電荷が充電される。液晶容量に蓄積された電荷によって保持された画素電極電圧Ｖｐが、所与の閾値Ｖ_CLを越えると画像表示が可能となる。画素電極電圧Ｖｐが所与の閾値Ｖ_CLを越えると、その電圧レベルに応じて画素の透過率が変化し、階調表現が可能となる。
【００４２】
２． 本実施形態の特徴
ところで、液晶装置は、表示駆動するために必要とされる電圧が、各半導体装置（ＬＣＤコントローラ、信号ドライバ、走査ドライバ、電源回路）ごとに異なる。
【００４３】
図３に、液晶装置を構成する各半導体装置の接続関係の一例を示す。
【００４４】
ここでは、各半導体装置間で送受信される信号の電源電圧レベルの値をあわせて示す。
【００４５】
液晶装置１００を構成するＬＣＤパネル１２０、信号ドライバ１３０、走査ドライバ１５０、ＬＣＤコントローラ１６０、電源回路１８０は、それぞれ図１に示す液晶装置１０を構成する各部と同様の機能を有する。
【００４６】
例えば、信号ドライバ１３０は、回路構成がそれ程複雑ではないため、最先端の微細化プロセスではなく、集積化と低コスト化とを両立可能な中耐圧プロセス（例えば、０．３５μプロセス）で製造される。
【００４７】
また、走査ドライバ１５０は、回路構成が簡素であるため、チップサイズの縮小化は要求されず、走査ドライバ１５０は、液晶材とＴＦＴのトランジスタ能力との関係で決まる高い電圧（例えば２０Ｖ〜５０Ｖ）を駆動するために、高耐圧プロセスで製造される。
【００４８】
さらに、電源回路１８０は、走査ドライバ１５０に対して供給される高電圧を生成するため、高耐圧プロセスで製造される。
【００４９】
一方、ＬＣＤコントローラ１６０は、回路構成が複雑で、汎用性が高いことから、チップサイズの縮小化により、より一層の低コスト化を図ることができる。そのため、ＬＣＤコントローラ１６０は、最先端の微細化プロセス（例えば、０．１８μプロセス）で製造される。すなわち、ＬＣＤコントローラ１６０は、低耐圧プロセスで製造されることになるため、低耐圧プロセス用のインタフェース回路と、高耐圧プロセス用のインタフェース回路とを併有する。
【００５０】
低耐圧プロセス用のインタフェース回路は、中耐圧プロセスで製造される信号ドライバ１３０に対して、低耐圧の微細化プロセスの電源レベルで生成した信号を供給する。高耐圧プロセス用のインタフェース回路は、高耐圧プロセスで製造される走査ドライバ１５０及び電源回路１８０に対して、高耐圧プロセス用の電源レベルに変換した信号を供給する。
【００５１】
このように、ＬＣＤコントローラ１６０は、高耐圧プロセス用のインタフェース回路を含むことになる。上記した高耐圧プロセス用のインタフェース回路は、プロセスの微細化が進んでも、耐圧を確保するための物理的限界値がデザインルール中に存在するため、ＩＣ内の面積を小さくできない。したがって、微細化による低コスト化のメリットをあまり享受できない。
【００５２】
これに対して、本実施形態における液晶装置１０では、低耐圧プロセスで製造されたＬＣＤコントローラ６０から、高耐圧プロセスで製造された走査ドライバ５０及び電源回路８０に対して供給されるべき信号群を、一旦中耐圧プロセスで製造された信号ドライバ３０で中継し、信号ドライバ３０がこれら信号群を走査ドライバ５０及び電源回路８０に対して供給することを特徴とする。
【００５３】
図４に、本実施形態における液晶装置を構成する各半導体装置の接続関係の一例を示す。
【００５４】
このように、本実施形態における信号ドライバ３０は、インタフェース部２００において中耐圧プロセスを用いて低耐圧系の電圧を高耐圧系の電圧に変換するインタフェース回路を含み、ＬＣＤコントローラ６０から供給された低耐圧系の信号群を受け、高耐圧系の高い電圧に変換した後、走査ドライバ５０若しくは電源回路８０に供給する。
【００５５】
こうすることで、ＬＣＤコントローラ６０のインタフェース部２１０は、高い電圧を駆動するインタフェース回路を設ける必要がなくなるので、プロセスの微細化に伴って、複雑な構成の回路を縮小化して、低コスト化を図ることができるようになる。
【００５６】
２．１ 本実施形態の原理的構成
図５に、本実施形態における信号ドライバ３０の原理的構成を示す。
【００５７】
信号ドライバ３０は、Ｉ／Ｏ回路３００₁〜３００_P（Ｐは、自然数）を含み、Ｉ／Ｏ回路３００_i（１≦ｉ≦Ｐ、ｉは自然数）に対応して入力端子３１０_i、出力端子３２０_iを有する。
【００５８】
Ｉ／Ｏ回路３００_iは、低耐圧系の電圧を高耐圧系の電圧に変換するレベル変換回路（Level Shifter：以下、Ｌ／Ｓと略す。）３０２_iを含む。
【００５９】
Ｌ／Ｓ３０２_iは、入力端子３１０_iから入力された低耐圧系の信号の電圧を、高耐圧系の電圧に変換し、出力端子３２０_iに供給する。したがって、入力端子３１０₁〜３１０_Pを低耐圧プロセスで製造されたＬＣＤコントローラ６０に接続し、出力端子３２０₁〜３２０_Pを高耐圧プロセスで製造された走査ドライバ５０及び電源回路８０のいずれかに接続することで、ＬＣＤコントローラ６０の微細化による低コスト化が可能となる。
【００６０】
３． 本実施形態における信号ドライバ（ライン駆動回路）
以下では、このような信号ドライバ（ライン駆動回路）３０について具体的に説明する。
【００６１】
図６に、本実施形態における信号ドライバ３０の構成の概要を示す。
【００６２】
信号ドライバ３０は、半導体装置の各端子に対応して設けられた入出力パッド４００₁〜４００_Q（Ｑは、自然数）を有する。
【００６３】
信号ドライバ３０は、さらに入出力パッド４００_j（１≦ｊ≦Ｑ、ｊは自然数）に対応して、Ｉ／Ｏ回路４１０_jを有する。Ｉ／Ｏ回路４１０₁〜４１０_Qは、１又は複数のセレクタライン４３０が共通接続されている。以下では、セレクタラインが１６本であるものとする。
【００６４】
Ｉ／Ｏ回路４１０_jは、複数の入力バッファ回路、複数の出力バッファ回路を含み、所与の選択信号に応じて、入力Ｉ／Ｏ回路若しくは出力Ｉ／Ｏ回路のいずれかとして機能するようになっている。例えば、Ｉ／Ｏ回路４１０₁を入力Ｉ／Ｏ回路として、Ｉ／Ｏ回路４１０_Qを出力Ｉ／Ｏ回路として設定した場合、入出力パッド４００₁を介して入力された信号は、所与の第１の選択信号により、Ｉ／Ｏ回路４１０₁のセレクタ回路によって、セレクタライン４３０のいずれか１つ（第１のセレクタライン）に出力される。その際、入力された高耐圧系若しくは低耐圧系の信号は、低耐圧系の電圧レベルに変換される。
【００６５】
Ｉ／Ｏ回路４１０_Qでは、所与の第２の選択信号により、セレクタ回路によって第１のセレクタラインと、入出力パッド４１０Ｑとが電気的に接続される。その際、第１のセレクタラインを経由した信号は、高耐圧系若しくは低耐圧系の電圧レベルに変換される。
【００６６】
こうすることで、任意の入力端子からの信号を、所与の電圧にレベル変換し、任意の出力端子から出力させることができるようになる。
【００６７】
図７に、上述したＩ／Ｏ回路４１０_jのレイアウトイメージを模式的に示す。
【００６８】
Ｉ／Ｏ回路４１０_j（１≦ｊ≦Ｑ）は、入出力パッド４００_jと電気的に接続されるＬＶ（Low Voltage）−ＬＶバッファ回路４１２_j、ＬＶ−ＨＶ（High Voltage）バッファ回路４１８_j、セレクタ回路４２４_j、ゲートアレイ（Gate Array：以下、Ｇ／Ａと略す。）回路４２６_jを含む。
【００６９】
ＬＶ−ＬＶバッファ回路４１２_jは、ＬＶ−ＬＶ出力バッファ回路４１４_j、ＬＶ−ＬＶ入力バッファ回路４１６_jを含む。
【００７０】
ＬＶ−ＬＶ出力バッファ回路（第１の出力バッファ回路）４１４_jは、低耐圧（ＬＶ）系の信号の電圧を、ＬＶ系の電源電圧レベルに接続されたバッファ回路でバッファリングして、入出力パッド４００_jに出力する回路である。
【００７１】
ＬＶ−ＬＶ入力バッファ回路（第１の入力バッファ回路）４１６_jは、入出力パッド４００_jを介して入力されたＬＶ系の信号の電圧を、ＬＶ系の電源電圧レベルに接続されたバッファ回路でバッファリングして、セレクタ回路４２４_jに出力する回路である。
【００７２】
ＬＶ−ＨＶバッファ回路４１８_jは、ＬＶ−ＨＶ出力バッファ回路４２０_j、ＨＶ−ＬＶ入力バッファ回路４２２_jを含む。
【００７３】
ＬＶ−ＨＶ出力バッファ回路（第２の出力バッファ回路）４２０_jは、ＬＶ系の信号の電圧を、ＨＶ系の信号の電圧に変換して、入出力パッド４００_jに出力する回路である。
【００７４】
ＨＶ−ＬＶ入力バッファ回路（第２の入力バッファ回路）４２２_jは、入出力パッド４００_jを介して入力されたＨＶ系の信号の電圧を、ＬＶ系の電源電圧レベルに接続されたバッファ回路でバッファリングして、セレクタ回路４２４_jに出力する回路である。
【００７５】
セレクタ回路４２４_jは、ＬＶ−ＬＶ出力バッファ回路４１４_j、ＬＶ−ＬＶ入力バッファ回路４１６_j、ＬＶ−ＨＶ出力バッファ回路４２０_j、ＨＶ−ＬＶ入力バッファ回路４２２_jのいずれか１つを、セレクタライン４３０のいずれか１つとを接続するための回路である。
【００７６】
Ｇ／Ａ回路４２６_jは、ＬＶ−ＬＶ出力バッファ回路４１４_j、ＬＶ−ＬＶ入力バッファ回路４１６_j、ＬＶ−ＨＶ出力バッファ回路４２０_j、ＨＶ−ＬＶ入力バッファ回路４２２_jのいずれか１つを排他的に動作制御するための制御信号と、セレクタ回路４２４_jの選択信号とを生成する論理回路である。
【００７７】
このようなＩ／Ｏ回路４１０_jは、Ｇ／Ａ回路４２６_jによって、ＬＶ−ＬＶ出力バッファ回路４１４_j、ＬＶ−ＬＶ入力バッファ回路４１６_j、ＬＶ−ＨＶ出力バッファ回路４２０_j、ＨＶ−ＬＶ入力バッファ回路４２２_jのいずれか１つのみが排他的に制御されるようになっている。すなわち、選択されなかった入力バッファ回路及び出力バッファ回路は、少なくともその出力がハイインピーダンス状態となるように制御される。選択された入力バッファ回路若しくは出力バッファ回路は、Ｇ／Ａ回路４２６_jによって選択されたセレクタラインの１つと電気的に選択される。この選択されたセレクタラインは、他のＩ／Ｏ回路を介して、入出力パッドと電気的に接続されるようになっている。
【００７８】
こうすることで、Ｉ／Ｏ回路と入出力パッドとを任意に選択して、セレクタラインを介し、これら選択したＩ／Ｏ回路とを電気的に接続することによって、任意の端子間でＬＶ系若しくはＨＶ系の信号の電圧を変換して出力させることができる。
【００７９】
なお、図７に示したように、Ａ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線のいずれかに沿って、例えばＡｌが蒸着された入出力パッド４００_jを切断し、互いに電気的に分離したパッドを形成することによって、Ｉ／Ｏ回路４１０_j内でＬＶ系及びＨＶ系の信号インタフェース機能を持たせるようにしても良い。
【００８０】
図８に、Ｉ／Ｏ回路４１０_jの回路構成の一例の概要を示す。
【００８１】
入出力パッド４００_jは、ＬＶ−ＬＶ出力バッファ回路４１４_jの出力端子、ＬＶ−ＬＶ入力バッファ回路４１６_jの入力端子、ＬＶ−ＨＶ出力バッファ回路４２０_jの出力端子、ＨＶ−ＬＶ入力バッファ回路４２２_jの入力端子と電気的に接続されている。
【００８２】
ＬＶ−ＬＶ出力バッファ回路４１４_jの入力端子、ＬＶ−ＬＶ入力バッファ回路４１６_jの出力端子、ＬＶ−ＨＶ出力バッファ回路４２０_jの入力端子、ＨＶ−ＬＶ入力バッファ回路４２２_jの出力端子は、スイッチ回路ＳＷＡの一端としてのノードＮＤと電気的に接続されている。
【００８３】
スイッチ回路ＳＷＡの他端は、セレクタスイッチＳＷ１〜ＳＷ１６を含むセレクタ回路４２４_jを介して、セレクタラインＳＬ１〜ＳＬ１６と接続されている。
【００８４】
各バッファ回路を排他的に制御する制御信号ＳＢ１〜ＳＢ４、スイッチ回路ＳＷＡのオン・オフ制御をするスイッチ制御信号ＳＡ、セレクタスイッチＳＷ１〜ＳＷ１６を択一的に選択するための選択信号ＳＥＬ１〜ＳＥＬ１６は、制御回路４４０_jによって生成される。この制御回路４４０_jは、図７に示したようにＧ／Ａにより構成される。制御回路４４０_jは、図示しないホストによる設定内容にしたがって、制御信号ＳＢ１〜ＳＢ４、選択信号ＳＥＬ１〜ＳＥＬ１６を生成するようになっている。
【００８５】
スイッチ回路ＳＷＡは、各バッファ回路と、セレクタスイッチＳＷ１〜ＳＷ１６とを電気的に切断することにより、ＬＶ−ＬＶ入力バッファ回路４１６_j、ＨＶ−ＬＶ入力バッファ回路４２２_jの出力負荷を軽減する。このため、ＬＶ−ＬＶ入力バッファ回路４１６_j、ＨＶ−ＬＶ入力バッファ回路４２２_jの小型化を図ることができる。
【００８６】
なお、本実施形態では、ＬＶ−ＬＶ出力バッファ回路４１４_j、ＬＶ−ＬＶ入力バッファ回路４１６_j、ＬＶ−ＨＶ出力バッファ回路４２０_j、ＨＶ−ＬＶ入力バッファ回路４２２_jは、制御信号ＳＢ１〜ＳＢ４と共に制御回路４４０_jから供給される反転制御信号ＩＮＶ１〜ＩＮＶ４により、入力された信号の論理レベルを反転（位相を反転）して、出力することができるようになっている。
【００８７】
以下では、各バッファ回路の具体的な構成例について説明する。
【００８８】
ここでは、ＬＶ系の電源電圧をＶＣＣ、ＨＶ系の電源電圧をＶＤＤ、接地レベルをＶＳＳとする。また、例えば制御信号ＣＯＮＴの反転信号をＸＣＯＮＴと表している。
【００８９】
図９に、ＬＶ−ＬＶ出力バッファ回路４１４_jの回路構成の一例を示す。
【００９０】
ＬＶ−ＬＶ出力バッファ回路４１４_jは、インバータ回路５００_j、５０４_j、排他的論理和（EXclusive OR：以下、ＥＸＯＲと略す。）回路５０２_j、レベルシフタ（Level Shifter：以下、ＬＳと略す。）５０６_j、トランスファー回路５０８_jを含む。
【００９１】
ＬＳ５０６_j及びトランスファー回路５０８_jは、ＨＶ系のトランジスタにより構成される。インバータ回路５００_j、５０４_j、ＥＸＯＲ回路５０２_jは、ＬＶ系のトランジスタにより構成される。ＨＶ系のトランジスタは、例えばＬＶ系のトランジスタの酸化膜厚をより厚く形成し、高耐圧性を向上させている。そのため、ＨＶ系のトランジスタのデザインルールは、ＬＶ系のトランジスタのデザインルールより緩くせざるを得ず、回路面積が大きくなってしまう。
【００９２】
ＬＳ５０６_jは、制御信号ＳＢ１とその反転信号ＸＳＢ１の電位差をＨＶ系の電圧に変換し、トランスファー回路５０８_jのオン若しくはオフの制御を行う。
【００９３】
入力ノードＮＤは、インバータ回路５００_jの入力ノードに接続される。
【００９４】
インバータ回路５００_jの入力ノード及び出力ノードは、ＥＸＯＲ回路５０２_jに接続される。ＥＸＯＲ回路５０２_jは、反転制御信号ＩＮＶ１と、入力ノードＮＤの論理レベルとの排他的論理和を演算し、その結果がインバータ回路５０４_jの入力ノードに供給される。
【００９５】
インバータ回路５０４_jの出力ノードは、トランスファー回路５０８_jを介して、入出力パッド４００_jに接続される。
【００９６】
このようにＬＶ−ＬＶ出力バッファ回路４１４_jは、入力ノードＮＤの論理レベルを、反転制御信号ＩＮＶ１により論理レベルの反転を任意に行うようにしている。また、その出力ノードを、ＨＶ系のトランスファー回路５０８_jを介して、入出力パッド４００_jに接続するようにしている。これにより、入出力パッド４００_jに、誤ってＨＶ系の電圧が供給されて、ＬＶ系のトランジスタを破壊することなく信頼性を維持することができる。また、反転制御信号ＩＮＶ１により論理レベルの反転を任意に行うことができるので、外部のインタフェース仕様の変更に伴う設計変更を回避し、開発期間の短縮化を図ることも可能となる。
【００９７】
図１０に、ＬＶ−ＬＶ入力バッファ回路４１６_jの回路構成の一例を示す。
【００９８】
ＬＶ−ＬＶ入力バッファ回路４１６_jは、ＬＳ５２０_j、トランスファー回路５２２_j、インバータ回路５２４_j、ＥＸＯＲ回路５２６_jを含む。
【００９９】
ＬＳ５２０_j及びトランスファー回路５２２_jは、ＨＶ系のトランジスタにより構成される。インバータ回路５２４_j、ＥＸＯＲ回路５２６_jは、ＬＶ系のトランジスタにより構成される。
【０１００】
ＬＳ５２０_jは、制御信号ＳＢ２とその反転信号ＸＳＢ２の電位差をＨＶ系の電圧に変換し、トランスファー回路５２２_jのオン若しくはオフの制御を行う。
【０１０１】
このようなトランスファー回路５２２_jを介して、入出力パッド４００_jは、ＬＶ系のトランジスタにより構成されたインバータ回路５２４_jに接続される。
【０１０２】
なお、インバータ回路５２４_jの入力ノードは、接地レベルＶＳＳとの間にｎ型トランジスタ５２８_jが接続されている。ｎ型トランジスタ５２８_jのゲート電極には、制御信号ＳＢ２の反転信号ＸＳＢ２が供給されている。したがって、反転信号ＸＳＢ２が「Ｈ」のとき、ＬＶ−ＬＶ入力バッファ回路４１６_jは非選択状態であるため、ｎ型トランジスタ５２８_jを介してインバータ回路５２４_jの入力ノードの電圧を接地レベルＶＳＳに固定することができ、非選択状態におけるインバータ回路５２４_jの貫通電流を削減する。
【０１０３】
インバータ回路５２４_jの入力ノード及び出力ノードは、ＥＸＯＲ回路５２６_jに接続される。ＥＸＯＲ回路５２６_jは、反転制御信号ＩＮＶ２と、インバータ回路５２４_jの入力ノードの論理レベルとの排他的論理和を演算し、その結果がノードＮＤの論理レベルとなる。
【０１０４】
ＥＸＯＲ回路５２６_jは、ｐ型トランジスタ５３０_jを介してＬＶ系の電源電圧ＶＣＣと、ｎ型トランジスタ５３２_jを介して接地レベルＶＳＳと接続される。ｐ型トランジスタ５３０_jのゲート電極には、反転信号ＸＳＢ２が供給され、ｎ型トランジスタ５３２_jのゲート電極には、制御信号ＳＢ２が供給される。
【０１０５】
したがって、ＬＶ−ＬＶ入力バッファ回路４１６_jが選択状態のときに、ノードＮＤは上述した排他的論理和の演算結果が出力され、非選択状態のときにノードＮＤはハイインピーダンス状態となる。
【０１０６】
このようにＬＶ−ＬＶ入力バッファ回路４１６_jは、入出力パッド４００_jからの信号をＨＶ系のトランスファー回路５２２_jで受け、ＥＸＯＲ回路５２６_jで論理レベルの反転を任意に行うようにした。これにより、入出力パッド４００_jに、誤ってＨＶ系の電圧が供給されても信頼性を損なうことがなく、ＬＶ系の電圧をノードＮＤに供給することができる。また、反転制御信号ＩＮＶ２により論理レベルの反転を任意に行うことができるので、外部のインタフェース仕様の変更に伴う設計変更を回避し、開発期間の短縮化を図ることも可能となる。
【０１０７】
図１１に、ＬＶ−ＨＶ出力バッファ回路４２０_jの回路構成の一例を示す。
【０１０８】
ＬＶ−ＨＶ出力バッファ回路４２０_jは、インバータ回路５４０_j、５４４_j、ＥＸＯＲ回路５４２_jを含む。また、ＬＶ−ＨＶ出力バッファ回路４２０_jは、ＮＡＮＤ回路５４６_j、インバータ回路５４８_j、５５２_j、ＬＳ５５０_jを含む。さらに、ＬＶ−ＨＶ出力バッファ回路４２０_jは、ＮＯＲ回路５５４_j、インバータ回路５５６_j、５６０_j、ＬＳ５５８_jを含む。
【０１０９】
このＬＶ−ＨＶ出力バッファ回路４２０_jは、入出力パッド４００_jへの出力をハイインピーダンス制御するために、ＨＶ系の電源電圧ＶＤＤと接地レベルＶＳＳとの間に、互いのドレイン端子が接続されたｐ型トランジスタ５６２_jとｎ型トランジスタ５６４_jとが接続されている。
【０１１０】
インバータ回路５４０_j、５４４_j、５４８_j、５５６_j、ＥＸＯＲ回路５４２_j、ＮＯＲ回路５４６_j、ＮＡＮＤ回路５５４_jは、ＬＶ系のトランジスタにより構成される。ＬＳ５５０_j、５５８_j、インバータ回路５５２_j、５６０_j、ｐ型トランジスタ５６２_j、ｎ型トランジスタ５６４_jは、ＨＶ系のトランジスタにより構成される。
【０１１１】
入力ノードＮＤは、インバータ回路５４０_jの入力ノードに接続される。
【０１１２】
インバータ回路５４０_jの入力ノード及び出力ノードは、ＥＸＯＲ回路５４２_jに接続される。ＥＸＯＲ回路５４２_jは、反転制御信号ＩＮＶ３と、入力ノードＮＤの論理レベルとの排他的論理和を演算し、その結果がインバータ回路５４４_jの入力ノードに供給される。
【０１１３】
インバータ回路５４４_jの出力ノードは、ＮＯＲ回路５４６_j及びＮＡＮＤ回路５５４_jに接続される。
【０１１４】
ＮＯＲ回路５４６_jは、制御信号ＳＢ３の論理レベルと、インバータ回路５４４_jの出力ノードの論理レベルとの反転論理和（ＮＯＲ）を演算し、その結果をインバータ回路５４８_jの入力ノードに供給する。
【０１１５】
ＮＡＮＤ回路５５４_jは、制御信号ＳＢ３の論理レベルと、インバータ回路５４４_jの出力ノードの論理レベルとの反転論理積（ＮＡＮＤ）を演算し、その結果をインバータ回路５５６_jの入力ノードに供給する。
【０１１６】
ＬＳ５５０_jは、インバータ回路５４８_jの入力ノード及び出力ノードの電位差をＨＶ系の電圧に変換し、ＨＶ系のトランジスタにより構成されたインバータ回路５５２_jの入力ノードに供給する。インバータ回路５５２_jの出力ノードは、ｐ型トランジスタ５６２_jのゲート電極に接続される。
【０１１７】
ＬＳ５５８_jは、インバータ回路５５６_jの入力ノード及び出力ノードの電位差をＨＶ系の電圧に変換し、ＨＶ系のトランジスタにより構成されたインバータ回路５６０_jの入力ノードに供給する。インバータ回路５６０_jの出力ノードは、ｎ型トランジスタ５６４_jのゲート電極に接続される。
【０１１８】
このようにＬＶ−ＨＶ出力バッファ回路４２０_jは、入力ノードＮＤの論理レベルを、反転制御信号ＩＮＶ３により論理レベルの反転を任意に行うようにしている。また、その出力ノードと制御信号ＳＢ３とにより生成したゲート制御信号を、ＬＳ５５０_j、５５８_jによりＨＶ系の電圧に変換して、ｐ型トランジスタ５６２_j及びｎ型トランジスタ５６４_jを制御するようにしている。
【０１１９】
これにより、反転制御信号ＩＮＶ３により論理レベルの反転を任意に行うことができるので、外部のインタフェース仕様の変更に伴う設計変更を回避し、開発期間の短縮化を図ることも可能となる。また、ＬＶ系の電圧をＨＶ系の電圧にレベル変換するとともに、その出力をハイインピーダンス制御することができる出力バッファ回路を提供する。
【０１２０】
図１２に、ＨＶ−ＬＶ入力バッファ回路４２２_jの回路構成の一例を示す。
【０１２１】
ＨＶ−ＬＶ入力バッファ回路４２２_jは、インバータ回路５７０_j、ＥＸＯＲ回路５７２_jを含む。
【０１２２】
インバータ回路５７０ｊは、ＨＶ系のトランジスタにより構成され、電源電圧レベルとして、ＬＶ系の電源電圧ＶＣＣが供給される。
【０１２３】
入出力パッド４００_jは、インバータ回路５７０_jの入力ノードに接続される。これにより、入出力パッド４００_jにＬＶ系の信号の電圧が供給されたときに、インバータ回路５７０_jは、この信号を検出し、出力ノードに反転信号を生成する。
【０１２４】
インバータ回路５７０_jの入力ノード及び出力ノードは、ＥＸＯＲ回路５７２_jに接続される。ＥＸＯＲ回路５７２_jは、反転制御信号ＩＮＶ４と、入出力パッド４００_jの論理レベルとの排他的論理和を演算し、その結果がノードＮＤの論理レベルとなる。
【０１２５】
ＥＸＯＲ回路５７２_jは、ｐ型トランジスタ５７４_jを介してＬＶ系の電源電圧ＶＣＣと、ｎ型トランジスタ５７６_jを介して接地レベルＶＳＳと接続される。ｐ型トランジスタ５７４_jのゲート電極には、反転信号ＸＳＢ４が供給され、ｎ型トランジスタ５７６_jのゲート電極には、制御信号ＳＢ４が供給される。
【０１２６】
したがって、ＨＶ−ＬＶ入力バッファ回路４２２_jが選択状態のときに、ノードＮＤは上述した排他的論理和の演算結果が出力され、非選択状態のときにノードＮＤはハイインピーダンス状態となる。
【０１２７】
このようにＨＶ−ＬＶ入力バッファ回路４２２_jは、入出力パッド４００_jからの信号を、ＬＶ系の電源電圧ＶＣＣが接続されたＨＶ系のインバータ回路５７０_jで受け、ＥＸＯＲ回路５２６_jで論理レベルの反転を任意に行うようにしている。これにより、入出力パッド４００_jに、誤ってＨＶ系の電圧が供給されても信頼性を損なうことがなく、ＬＶ系の電圧をノードＮＤに供給することができる。また、反転制御信号ＩＮＶ２により論理レベルの反転を任意に行うことができるので、外部のインタフェース仕様の変更に伴う設計変更を回避し、開発期間の短縮化を図ることも可能となる。
【０１２８】
上述したように各種バッファ回路を排他的に制御する制御回路４４０_jは、制御信号ＳＢ１〜ＳＢ４、選択信号ＳＥＬ１〜ＳＥＬ１６、スイッチ制御信号ＳＡを生成する。
【０１２９】
図１３に、制御回路４４０_jの回路構成の一例を示す。
【０１３０】
制御回路４４０_jは、例えばＬＣＤコントローラ６０により、所与のコマンドレジスタを設定することにより、上述した制御信号ＳＢ１〜ＳＢ４、選択信号ＳＥＬ１〜ＳＥＬ１６、スイッチ制御信号ＳＡを生成する。
【０１３１】
例えば、ＬＣＤコントローラ６０によって所与のコマンドレジスタへのアクセスがあったときに生成されるアドレスデコードパルスと、クロック信号ＣＫとに同期して、データバスＤ７−Ｄ０を１ビットずつフリップフロップに保持する。各フリップフロップは、例えば初期状態設定用の初期データＳ７−Ｓ０の対応するビットデータ若しくは反転リセット信号ＸＲＥＳによりセット、リセットが行われる。この場合、初期データＳ７−Ｓ０をＡｌ切り替えで、電源電圧若しくは接地レベルに固定させることで、一括的に初期状態の設定を行うことができる。
【０１３２】
このように各フリップフロップに保持されたデータは、デコーダ回路によって制御信号ＳＢ１〜ＳＢ４等がデコード出力される。このような制御回路４４０_jにより、セレクタ回路４２４_jにおいて、セレクタライン４３０のうち任意のセレクタラインを１つ選択することができ、４つのバッファ回路を排他的に動作制御することができる。
【０１３３】
なお、スイッチ制御信号ＳＡにより、適宜バッファ回路とセレクタラインとを電気的に切断することによって、出力負荷の低減を図ることができるようになっている。
【０１３４】
また、反転制御信号ＩＮＶ１〜ＩＮＶ４についても、同様に生成することができる。
【０１３５】
４． 本実施形態における信号ドライバが適用された液晶装置
図１４に、本実施形態における信号ドライバが適用された液晶装置１０の構成の概要を示す。
【０１３６】
ただし、図４と同一部分には同一符号を付し、適宜説明を省略する。
【０１３７】
ＬＣＤコントローラ６０は、信号ドライバ３０に対して、クロック信号ＣＰＨ、水平同期信号としてのラッチパルスＬＰ、コマンドを指定するためのコマンド信号ＣＭＤ、信号の反転信号ＩＮＶ、画像データやコマンドデータが伝送されるデータＤ０−Ｄ１７、極性反転駆動タイミングとしての極性反転信号ＰＯＬ、出力イネーブル信号ＯＥ、イネーブル入出力信号ＥＩＯ、反転リセット信号ＸＲＥＳＨを供給し、信号駆動制御を行う。
【０１３８】
また、ＬＣＤコントローラ６０は、走査ドライバ５０に対して、クロック信号ＣＰＶ、垂直同期信号としてのスタート信号ＳＴＶ、反転出力イネーブル信号ＸＯＥＶ、全走査ラインの出力を制御する出力制御信号ＸＯＨＶ、反転リセット信号ＸＲＥＳＶを供給し、走査駆動制御を行うことができるようになっている。本実施形態では、これらＬＣＤコントローラ６０から走査ドライバ５０に対して供給されるべき制御信号を、上述したようなＩ／Ｏ回路を有する信号ドライバ３０で中継し、レベル変換した後に、走査ドライバ５０に対して供給するようになっている。
【０１３９】
さらに、ＬＣＤコントローラ６０は、電源回路８０に対して、スタンバイ制御信号ＸＳＴＢＹ、昇圧モードの設定信号ＰＭＤＥ、１次及び２次昇圧系クロックＰＣＫ１、ＰＣＫ２、対向電極電圧の極性反転信号ＶＣＯＭを供給し、電源制御を行うことができるようになっている。本実施形態では、これらＬＣＤコントローラ６０から電源回路８０に対して供給されるべき制御信号を、上述したようなＩ／Ｏ回路を有する信号ドライバ３０で中継し、レベル変換した後に、電源回路８０に対して供給するようになっている。
【０１４０】
こうすることで、より複雑な回路構成を有するＬＣＤコントローラ６０において、ＨＶ系のインタフェース回路を設ける必要がなくなり、これを微細化が必要とされない中耐圧プロセスで製造される信号ドライバ３０でレベル変換を行って中継させるようにした。したがって、ＬＣＤコントローラ６０は、汎用性が高く、微細化プロセスによるチップサイズの縮小化により、大幅な低コスト化を図ることができるようになる。
【０１４１】
５． その他
本実施形態では、ＴＦＴ液晶を用いたＬＣＤパネルを供える液晶装置を例に説明したが、これに限定されるものではない。例えば、信号ライン及び走査ラインにより特定される画素に対応して設けられた有機ＥＬ素子を含む有機ＥＬパネルを表示駆動する信号ドライバ及び走査ドライバにも適用することができる。
【０１４２】
図１５に、このような信号ドライバ及び走査ドライバにより表示制御される有機ＥＬパネルにおける２トランジスタ方式の画素回路の一例を示す。
【０１４３】
有機ＥＬパネルは、信号ラインＳ_mと走査ラインＧ_nとの交差点に、駆動ＴＦＴ８００_nmと、スイッチＴＦＴ８１０_nmと、保持キャパシタ８２０_nmと、有機ＬＥＤ８３０_nmとを有する。駆動ＴＦＴ８００_nmは、ｐ型トランジスタにより構成される。
【０１４４】
駆動ＴＦＴ８００_nmと有機ＬＥＤ８３０_nmとは、電源ラインに直列に接続される。
【０１４５】
スイッチＴＦＴ８１０_nmは、駆動ＴＦＴ８００_nmのゲート電極と、信号ラインＳ_mとの間に挿入される。スイッチＴＦＴ８１０_nmのゲート電極は、走査ラインＧ_mに接続される。
【０１４６】
保持キャパシタ８２０_nmは、駆動ＴＦＴ８００_nmのゲート電極と、キャパシタラインとの間に挿入される。
【０１４７】
このような有機ＥＬ素子において、走査ラインＧ_nが駆動されスイッチＴＦＴ８１０_nmがオンになると、信号ラインＳ_mの電圧が保持キャパシタ８２０_nmに書き込まれるとともに、駆動ＴＦＴ８００_nmのゲート電極に印加される。駆動ＴＦＴ８００_nmのゲート電圧Ｖｇｓは、信号ラインＳ_mの電圧によって決まり、駆動ＴＦＴ８００_nmに流れる電流が定まる。駆動ＴＦＴ８００_nmと有機ＬＥＤ８３０_nmとは直列接続されているため、駆動ＴＦＴ８００_nmに流れる電流がそのまま有機ＬＥＤ８３０_nmに流れる電流となる。
【０１４８】
したがって、保持キャパシタ８２０_nmにより信号ラインＳ_mの電圧に応じたゲート電圧Ｖｇｓを保持することによって、例えば１フレーム期間中において、ゲート電圧Ｖｇｓに対応した電流を有機ＬＥＤ８３０_nmに流すことで、当該フレームにおいて光り続ける画素を実現することができる。
【０１４９】
図１６（Ａ）に、上述した信号ドライバ及び走査ドライバにより表示制御される有機ＥＬパネルにおける４トランジスタ方式の画素回路の一例を示す。図１６（Ｂ）に、この画素回路の表示制御タイミングの一例を示す。
【０１５０】
この場合も、有機ＥＬパネルは、駆動ＴＦＴ９００_nmと、スイッチＴＦＴ９１０_nmと、保持キャパシタ９２０_nmと、有機ＬＥＤ９３０_nmとを有する。
【０１５１】
図１５に示した２トランジスタ方式の画素回路と異なる点は、定電圧の代わりにスイッチ素子としてのｐ型ＴＦＴ９４０_nmを介して定電流源９５０_nmからの定電流Ｉｄａｔａを画素に供給するようにした点と、電源ラインにスイッチ素子としてのｐ型ＴＦＴ９６０_nmを介して保持キャパシタ９２０_nm及び駆動ＴＦＴ９００_nmと接続するようにした点である。
【０１５２】
このような有機ＥＬ素子において、まずゲート電圧Ｖｇｐによりｐ型ＴＦＴ９６０をオフにして電源ラインを遮断し、ゲート電圧Ｖｓｅｌによりｐ型ＴＦＴ９４０_nmとスイッチＴＦＴ９１０_nmをオンにして、定電流源９５０_nmからの定電流Ｉｄａｔａを駆動ＴＦＴ９００_nmに流す。
【０１５３】
駆動ＴＦＴ９００_nmに流れる電流が安定するまでの間に、保持キャパシタ９２０_nmには定電流Ｉｄａｔａに応じた電圧が保持される。
【０１５４】
続いて、ゲート電圧Ｖｓｅｌによりｐ型ＴＦＴ９４０_nmとスイッチＴＦＴ９１０_nmをオフにし、さらにゲート電圧Ｖｇｐによりｐ型ＴＦＴ９６０_nmをオンにし、電源ラインと駆動ＴＦＴ９００_nm及び有機ＬＥＤ９３０_nmを電気的に接続する。このとき、保持キャパシタ９２０_nmに保持された電圧により、定電流Ｉｄａｔａとほぼ同等か、又はこれに応じた大きさの電流が有機ＬＥＤ９３０_nmに供給される。
【０１５５】
このような有機ＥＬ素子では、例えば、走査ラインをゲート電圧Ｖｓｅｌ、信号ラインをデータ線として構成することができる。
【０１５６】
有機ＬＥＤは、透明アノード（ＩＴＯ）の上部に発光層を設け、さらにその上部にメタルカソードを設けるようにしても良いし、メタルアノードの上部に、発光層、光透過性カソード、透明シールを設けるようにしても良く、その素子構造に限定されるものではない。
【０１５７】
以上説明したような有機ＥＬ素子を含む有機ＥＬパネルを表示駆動する信号ドライバを上述したように構成することによって、有機ＥＬパネルを表示制御する表示コントローラの微細化を図ることができる。
【０１５８】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、プラズマディスプレイ装置にも適用可能である。
【０１５９】
また、本実施形態では、ライン駆動回路として信号ドライバを例に説明したが、これに限定されるものではない。
【図面の簡単な説明】
【図１】本実施形態におけるライン駆動回路を含む表示装置の構成の概要を示すブロック図である。
【図２】本実施形態における液晶装置のＬＣＤパネルの駆動波形の一例を示す説明図である。
【図３】比較例として液晶装置を構成する各半導体装置の接続関係の一例を示す説明図である。
【図４】本実施形態における液晶装置を構成する各半導体装置の接続関係の一例を示す説明図である。
【図５】本実施形態における信号ドライバの原理的構成を示す構成図である。
【図６】本実施形態における信号ドライバの構成の概要を示す構成図である。
【図７】本実施形態における信号ドライバのＩ／Ｏ回路のレイアウトイメージを模式的に示す模式図である。
【図８】本実施形態におけるＩ／Ｏ回路の回路構成の一例の概要を示す構成図である。
【図９】本実施形態におけるＬＶ−ＬＶ出力バッファ回路の回路構成の一例を示す回路図である。
【図１０】本実施形態におけるＬＶ−ＬＶ入力バッファ回路の回路構成の一例を示す回路図である。
【図１１】本実施形態におけるＬＶ−ＨＶ出力バッファ回路の回路構成の一例を示す回路図である。
【図１２】本実施形態におけるＨＶ−ＬＶ入力バッファ回路の回路構成の一例を示す回路図である。
【図１３】本実施形態における制御回路の回路構成の一例を示す構成図である。
【図１４】本実施形態における信号ドライバが適用された液晶装置の構成の概要を示す説明図である。
【図１５】有機ＥＬパネルにおける２トランジスタ方式の画素回路の一例を示す回路図である。
【図１６】図１６（Ａ）は、有機ＥＬパネルにおける４トランジスタ方式の画素回路の一例を示す回路図である。図１６（Ｂ）は、４トランジスタ方式の画素回路の表示制御タイミングの一例を示すタイミング図である。
【符号の説明】
１０、１００ 液晶装置
２０、１２０ ＬＣＤパネル
２２_nm ＴＦＴ
２４_nm 液晶容量
２６_nm 画素電極
２８_nm 対向電極
３０、１３０ 信号ドライバ
５０、１５０ 走査ドライバ
６０、１６０ ＬＣＤコントローラ
８０、１８０ 電源回路
２００、２１０ インタフェース部
３００₁〜３００_P、４１０₁〜４１０_Q Ｉ／Ｏ回路
３０２₁〜３０２_P レベル変換回路（Ｌ／Ｓ）
３１０₁〜３１０_P 入力端子
３２０₁〜３２０_P 出力端子
４００₁〜４００_Q 入出力パッド
４１２_j ＬＶ−ＬＶバッファ回路
４１４_j ＬＶ−ＬＶ出力バッファ回路
４１６_j ＬＶ−ＬＶ入力バッファ回路
４１８_j ＬＶ−ＨＶバッファ回路
４２０_j ＬＶ−ＨＶ出力バッファ回路
４２２_j ＨＶ−ＬＶ入力バッファ回路
４２４_j セレクタ回路
４２６_j Ｇ／Ａ回路
４３０ セレクタライン
４４０_j 制御回路
５００_j、５０４_j、５２４_j、５４０_j、５４４_j、５４８_j、５５２_j、５５６_j、５６０_j、５７０_j インバータ回路
５０２_j、５２６_j、５４２_j、５７２_j ＥＸＯＲ回路
５０６_j、５２０_j、５５０_j、５５８_j ＬＳ
５０８_j、５２２_j トランスファー回路
５２８_j、５３２_j、５６４_j、５７６_j ｎ型トランジスタ
５３０_j、５６２_j、５７４_j ｐ型トランジスタ
５４６_j ＮＡＮＤ回路
５５４_j ＮＯＲ回路

Claims (5)

1. 互いに交差する複数の第１のライン及び複数の第２のラインにより特定される画素を有する電気光学装置の第１のラインを駆動するライン駆動回路であって、
   電気光学装置を表示制御する表示コントローラから、第２のラインを駆動する第２のライン駆動回路に供給されるべき信号が入力される入力端子と、
   複数のセレクタラインと、
   前記入力端子に供給された低耐圧系の電圧を、低耐圧系の電圧のまま前記複数のセレクタラインのうちいずれか１つの第１のセレクタラインに供給するための第１の入力バッファ回路と、
   前記入力端子に供給された高耐圧系の電圧を、低耐圧系の電圧に変換して前記第１のセレクタラインに供給するための第２の入力バッファ回路と、
   所与の第１の選択信号に基づき、前記第１又は第２の入力バッファ回路の出力と前記第１のセレクタラインとを、接続するための第１のセレクタ回路と、
   前記第１のセレクタラインに供給された信号を、前記第２のライン駆動回路に出力するための出力端子と、
   前記第１のセレクタラインの電圧を、低耐圧系の電圧に変換して前記出力端子に供給するための第１の出力バッファ回路と、
   前記第１のセレクタラインの電圧を、高耐圧系の電圧に変換して前記出力端子に供給するための第２の出力バッファ回路と、
   所与の第２の選択信号に基づき、前記第１又は第２の出力バッファ回路の入力と前記第１のセレクタラインとを、接続するための第２のセレクタ回路と、
   を含み、
   前記第１及び第２の出力バッファ回路と前記第１及び第２の入力バッファ回路のいずれか１つのバッファ回路を動作状態にし、他のバッファ回路を非動作状態にする排他的動作制御が行われることを特徴とするライン駆動回路。
2. 互いに交差する複数の第１のライン及び複数の第２のラインにより特定される画素を有する電気光学装置の第１のラインを駆動するライン駆動回路であって、
   電気光学装置を表示制御する表示コントローラから、電源回路に供給されるべき信号が入力される入力端子と、
   複数のセレクタラインと、
   前記入力端子に供給された低耐圧系の電圧を、低耐圧系の電圧のまま前記複数のセレクタラインのうちいずれか１つの第１のセレクタラインに供給するための第１の入力バッファ回路と、
   前記入力端子に供給された高耐圧系の電圧を、低耐圧系の電圧に変換して前記第１のセレクタラインに供給するための第２の入力バッファ回路と、
   所与の第１の選択信号に基づき、前記第１又は第２の入力バッファ回路の出力と前記第１のセレクタラインとを、接続するための第１のセレクタ回路と、
   前記第１のセレクタラインに供給された信号を、前記電源回路に出力するための出力端子と、
   前記第１のセレクタラインの電圧を、低耐圧系の電圧に変換して前記出力端子に供給するための第１の出力バッファ回路と、
   前記第１のセレクタラインの電圧を、高耐圧系の電圧に変換して前記出力端子に供給するための第２の出力バッファ回路と、
   所与の第２の選択信号に基づき、前記第１又は第２の出力バッファ回路の入力と前記第１のセレクタラインとを、接続するための第２のセレクタ回路と、
   を含み、
   前記第１及び第２の出力バッファ回路と前記第１及び第２の入力バッファ回路のいずれか１つのバッファ回路を動作状態にし、他のバッファ回路を非動作状態にする排他的動作制御が行われることを特徴とするライン駆動回路。
3. 請求項１又は２において、
   前記第１のラインは、画像データに基づく電圧が供給される信号ラインであることを特徴とするライン駆動回路。
4. 互いに交差する複数の第１のライン及び複数の第２のラインにより特定される画素と、
   請求項１乃至３のいずれか記載のライン駆動回路と、
   前記第２のラインを駆動する第２のライン駆動回路と、
   を含むことを特徴とする電気光学装置。
5. 互いに交差する複数の第１のライン及び複数の第２のラインにより特定される画素を有する電気光学装置と、
   請求項１乃至３のいずれか記載のライン駆動回路と、
   前記第２のラインを駆動する第２のライン駆動回路と、
   を含むことを特徴とする表示装置。

Images