JP4064866B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4064866B2 JP4064866B2 JP2003141597A JP2003141597A JP4064866B2 JP 4064866 B2 JP4064866 B2 JP 4064866B2 JP 2003141597 A JP2003141597 A JP 2003141597A JP 2003141597 A JP2003141597 A JP 2003141597A JP 4064866 B2 JP4064866 B2 JP 4064866B2
- Authority
- JP
- Japan
- Prior art keywords
- main
- leg
- transformer
- signal
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coils Of Transformers For General Uses (AREA)
Description
【発明の属する技術分野】
この発明は、電子機器に設けられるスイッチング電源装置であって、特にプリント配線回路基板に設けられたプリントパターンによるコイルを利用したスイッチング電源装置に関する。
【0002】
【従来の技術】
【特許文献1】
特開2000−260639号公報
従来、直流電圧を変換するために、例えば同期整流型のシングルフォワードコンバータと称されるスイッチング電源装置が用いられている。このスイッチング電源装置は、図5の回路図に示すように、入力電源V1のプラス側の端子がメイントランスT1の主一次巻線N1のドットを付した側の端子に接続され、主一次巻線N1のドットのない側の端子が、MOS−FET等の主スイッチング素子TR1のドレインに接続されている。主スイッチング素子TR1のソースは、入力電源V1のマイナス側の端子に接続されている。さらに、主スイッチング素子TR1のゲートには、遅延回路2を介して制御回路4の制御信号が入力している。制御回路4は、内部に発振回路を備え、制御回路4により主スイッチング素子TR1をオン/オフさせるための信号を出力する。
【0003】
また、メイントランスT1と並んで、信号伝達用トランスT2が設けられている。信号伝達用トランスT2の信号用一次巻線N11のドットを付した側の端子が、制御回路4の出力に接続され、信号用一次巻線N11のドットのない側の端子がコンデンサC2を介して入力電源V1のマイナス側の端子に接続されている。さらに、この信号用一次巻線N11のドットのない側の端子は、ダイオードD2のアノードに接続され、ダイオードD2のカソードは、信号用一次巻線N11のドットを付した側に接続されている。
【0004】
メイントランスT1には、界磁を形成する強磁性体材料のコア6が設けられ、コア6を介して主二次巻線N2、及び主スイッチング素子TR1のオフにより同期整流素子をオンする同期整流素子駆動手段である三次巻線N3が設けられている。主二次巻線N2のドットを付した側の端子は、フォワード側同期整流素子TR2のゲートに接続されているとともに、フライホイール側同期整流素子TR3のドレインに接続されている。さらに、主二次巻線N2のドットを付した側の端子は、出力コンデンサC1の一端、及びプラス側の出力端子8に接続されている。主二次巻線N2のドットのない側の端子は、フォワード側同期整流素子TR2のドレインに接続され、フォワード側同期整流素子TR2のソースが、出力チョークコイルL1のドットを付した側の端子、及びフライホイール側同期整流素子TR3のソースに接続されている。そして、出力チョークコイルL1のドットのない側の端子が、出力コンデンサC1の他端に接続されているとともに、マイナス側の出力端子9に接続されている。
【0005】
また、三次巻線N3のドットのない側の端子はダイオードD1のアノードに接続され、ダイオードD1のカソードは、フライホイール側同期整流素子TR3のゲートに接続されているとともに、スイッチ素子TR4のドレインに接続されている。三次巻線N3のドットを付した側の端子は、スイッチ素子TR4のソースに接続されているとともに、フォワード側同期整流素子TR2のソースに接続されている。
【0006】
さらに、信号伝達用トランスT2は、メイントランスT1とは別体で、メイントランスT1のコア6とは別体のコア7を有し、コア7を介して信号用二次巻線N21が設けられ、信号用二次巻線N21のドットを付した側の端子が、スイッチ素子TR4のゲートに接続され、信号用二次巻線21のドットのない側の端子が、メイントランスT1の三次巻線N3のドットを付した側に接続されている。
【0007】
この同期整流型シングルフォワードコンバータの回路動作は、図6(a)に示すように、制御回路4からは、主スイッチング素子TR1をオン/オフさせるための信号を出力する。そして、図6の期間Aで示されるように、制御回路4から出力されたパルス信号は、遅延回路2に入力される。さらに、遅延回路2では、制御回路4から出力されたパルスを一定の時間(図6中に示した遅延時間d)だけ遅延させて、パルスを出力する。遅延回路2の出力は、主スイッチング素子TR1のゲートに入力される(図6(b))。
【0008】
主スイッチング素子TR1がオンすると、入力電源V1からメイントランスT1の主一次巻線N1のドットを付した側の端子にプラスの電圧が印加され、同時にメイントランスT1の主一次巻線N1のドットを付した側の端子に電流が流れ込む。このとき、メイントランスT1の主二次巻線N2のドットを付した側の端子からプラスの電圧が出力され、同時に、メイントランスT1の主二次巻線N2のドットを付した側の端子から電流が流れ出す。
【0009】
メイントランスT1の主二次巻線N2のドットを付した側の端子からプラスの電圧が出力されると、フォワード側同期整流素子TR2のゲートに電圧が印加され(図6(e))、フォワード側同期整流素子TR2が、主スイッチング素子TR1のオンと同期してオンする。これにより、メイントランスT1の主二次巻線N2のドットを付した側の端子から出力された電流は、出力コンデンサC1、若しくは出力端子8に接続されている図示されていない負荷を経由し、出力チョークコイルL1のドットの無い側の端子からドットを付した側の端子を経由し、フォワード側同期整流素子TR2のソースからドレインを経て、メイントランスT1の主二次巻線N2のドットの無い側の端子に流れ込む。このとき、出力チョークコイルL1のドットの無い側の端子には、プラスの電圧が印加されている状態となり、出力チョークコイルL1は、磁気エネルギーを蓄積する。
【0010】
次に、期間Aから期間Bへ移行する瞬間においては、制御回路4の出力がオフし、遅延時間dが経過して、主スイッチング素子TR1がオフすると、メイントランスT1の主一次巻線N1のドットを付した側の端子への電流の流れ込み、およびメイントランスT1の主二次巻線N2のドットを付した側の端子からの電流の流れ出しが止まる(図6(c))。このとき、メイントランスT1の主二次巻線N2のドットを付した側の端子の電圧は、プラス側からゼロまで低下する(図6(d))。
【0011】
そして、メイントランスT1の主二次巻線N2のドットを付した側の端子の電圧がプラスからゼロに変化すると、フォワード側同期整流素子TR2のゲート電圧もゼロになり、フォワード側同期整流素子TR2が、主スイッチング素子TR1と同期してオフする(図6(e))。
【0012】
その後、期間Bにおいて、メイントランスT1に流れていた励磁電流によって、メイントランスT1の主一次巻線N1のドットを付した側の端子、およびメイントランスT1の主二次巻線N2のドットを付した側の端子にマイナスの電圧が発生し、メイントランスT1のリセット動作が行われる(図6のT1のリセット期間)。
【0013】
メイントランスT1の主二次巻線N2のドットを付した側の端子にマイナスの電圧が発生すると、メイントランスT1の三次巻線N3のドットのない側の端子にプラスの電圧が発生する。このときメイントランスT1の三次巻線N3に発生した電圧は、ダイオードD1を経由して、フライホイール側同期整流素子TR3のゲートに印加される(図6(f))。そして、フライホイール側同期整流素子TR3のゲート電圧が上昇すると、フライホイール側同期整流素子TR3がオンする(図6のTR3のオン期間)。
【0014】
この期間Bの間は、上記期間Aで出力チョークコイルL1が蓄えた磁気エネルギーが放出されるもので、出力チョークコイルL1のドットを付した側の端子にプラスの電圧が発生し、ドットの無い側の端子にマイナスの電圧が発生する。そして、出力チョークコイルL1のドットを付した側の端子から電流が流れ出し、フライホイール側同期整流素子TR3のソースからドレインを経由し、出力コンデンサC1、もしくは、出力端子8,9間に接続されている図示されていない負荷を経て、出力チョークコイルL1のドットの無い側の端子へと電流が流れ込む。
【0015】
次に制御回路4の出力がオンすると、遅延回路2および信号伝達用トランスT2の信号用一次巻線N11のドットを付した側の端子にプラスの電圧が印加される。このとき、主スイッチング素子TR1は、遅延回路2による遅延時間dだけ、遅延回路2からの出力が遅れるため、制御回路4がオンしたときにはオンしない。信号伝達用トランスT2の信号用一次巻線N11のドットを付した側の端子にプラスの電圧を印加されると、信号用二次巻線N21のドットを付した側の端子にプラスの電圧が印加される(図6(g))。このとき、スイッチ素子TR4のゲートが充電され、スイッチ素子TR4がオンし、フライホイール側同期整流素子TR3のゲートが放電され(図6(f))、フライホイール側同期整流素子TR3がオフする。
【0016】
そして、制御回路4のオンから遅延時間dが経過すると、遅延回路2の出力がオンし、上記期間A、期間B、期間Cの動作が繰り返される。
【0017】
【発明が解決しようとする課題】
上記従来の技術の同期整流シングルフォワードコンバータの回路では、期間Cの存在は、そのスイッチング電源装置の損失を低減させるために必要な期間である。即ち、期間Cが存在することにより、主スイッチング素子TR1がオンするより先に、フライホイール側同期整流素子TR3が必ずオフしている。もし、主スイッチング素子TR1がオンしてからもフライホイール側同期整流素子TR3がオンする期間が存在すると、主スイッチング素子TR1のオンにより、メイントランスT1の主二次巻線N2のドットを付した側の端子から流れ出した電流がフライホイール側同期整流素子TR3を通過し、フォワード側同期整流素子TR2を流れて、メイントランスT1のドットの無い側の端子に流れ込む。つまり、主スイッチング素子TR1とフライホイール側同期整流素子TR3が同時にオンしている期間は、メイントランスT1の主二次巻線N2がショートされている状態となり、電源装置にとって著しい損失となる。
【0018】
従って、従来の同期整流シングルフォワードコンバータは、メイントランスT1と信号伝達用トランスT2の2個のトランスを必要としており、電源装置の回路基板のトランスを実装する面積が増加したり、2個のトランスを必要とするために、トランスの部材コストや実装工賃や管理費等のコストの増加を招いていた。
【0019】
そこで、これらの問題を解決する手段として、特許文献1に開示されている構造のスイッチング電源装置も提案されている。特許文献1には、中脚とこの中脚と等間隔に配置された一対の外脚とから成る一体のコアを備え、このコアの中脚の周囲に第1プリントコイルが形成され、一対の外脚の周囲に各々第2プリントコイルを備えたコイル装置及びこれを用いたスイッチング電源装置が開示されている。そして、このコイル装置は、第1プリントコイルから発生した磁束と鎖交して発生した第2プリントコイルの誘導電圧が相殺され、さらに第2プリントコイルから発生した磁束が相殺されるようにしている。
【0020】
しかし、この特許文献1に開示された構造のトランスでは、トランスコアの外脚の両側に巻線を設置する必要があるため、トランスの巻線をプリントパターンで形成する場合、トランスコアの外脚の両側に回路基板の巻き線エリアを配置する必要があり、トランスコアを回路基板上に配置する際の自由度を著しく阻害していた。また、コアの両側の外脚に形成したコイルをそれぞれ直列に接続する必要があるため、接続のための配線が、トランスを横切って接続されることになり、回路基板及びスイッチング電源装置の小型化の妨げとなっていた。
【0021】
この発明は、上記従来の技術の問題点に鑑みて成されたもので、トランスの実装面積を低減し、トランスコアを回路基板上に配置する際の自由度を高め、実装工数や管理費等のコストの低減も可能であり、より小型化及び低コスト化を可能にするスイッチング電源装置を提供することを目的とする。
【0022】
【課題を解決するための手段】
この発明は、主一次巻線と主二次巻線を有するメイントランスと、前記主一次巻線と直列に接続され、直流入力電力をオン・オフする主スイッチング素子と、前記主スイッチング素子に接続され前記主スイッチング素子のオン・オフを制御する制御回路と、前記主二 次巻線に接続された同期整流素子と、前記主スイッチング素子のオフにより前記同期整流素子をオンする同期整流素子駆動手段と、前記制御回路に接続され、前記主スイッチング素子をオンさせる信号により前記同期整流素子をオフする信号を伝える信号用一次巻線と信号用二次巻線を備えた信号伝達用トランスと、前記信号用二次巻線に接続され、前記同期整流素子をオフするスイッチ素子と、界磁を形成する板状の磁性材料を互いに対向して配置し、この磁性材料の板の少なくとも一方から他方の板に向かって突出し界磁を形成する磁性材料としての第一の脚、第二の脚、第三の脚、および第四の脚を順に一体に設けたコアとを備え、前記第二の脚に、メインの電力を送る前記主一次巻線および主二次巻線を設けて前記メイントランスを形成し、前記第四の脚に、前記信号用一次巻線および信号用二次巻線を設けて前記信号伝達用トランスを形成し、前記信号用二次巻線は、前記主スイッチング素子がオンのときに、前記コアを経て前記メイントランスから発生する磁束による誘導電圧が前記スイッチ素子をオンさせて、前記同期整流素子をオフする方向の電圧を発生させる極性に巻回されているスイッチング電源装置である。
【0023】
前記第一の脚、第二の脚、第三の脚、および第四の脚の断面積は、前記第二の脚の断面積>第三の脚の断面積>=第一の脚の断面積>第四の脚の断面積、となるように形成されている。さらに、前記メイントランスの主一次巻線と、前記信号伝達用トランスの信号用一次巻線または信号伝達用トランスの信号用二次巻線の巻き方向を、同一基板上で反対方向に設定し、前記信号用二次巻線には、前記主スイッチング素子がオンのときに、前記メイントランスから発生する磁束による誘導電圧が前記スイッチ素子をオンさせて、前記同期整流素子をオフする方向の電圧を発生させるようにしたものである。前記各トランスの巻線は、回路基板のプリントパターンの導体で形成されている。
【0024】
この発明のスイッチング電源装置は、メイントランスと信号伝達用トランスの界磁を形成するコアを一体に形成し、互いのトランスの巻き線の影響を抑えるように、コアの形状及び巻き線の配置を形成したものである。
【0025】
【発明の実施の形態】
以下、この発明の実施形態について図面に基づいて説明する。図1〜図4はこの発明の一実施形態について説明したものであり、この実施形態のスイッチング電源装置は、図2に示すように、図5の従来の同期整流シングルフォワードコンバータと同様の回路構成であり、メイントランスT1のコア10を、図1に示すような一体の構成としたものである。
【0026】
先ず、この実施形態のスイッチング電源装置は、図2の回路図に示すように、入力電源V1のプラス側の端子がメイントランスT1の主一次巻線N1のドットを付した側の端子に接続され、主一次巻線N1のドットのない側の端子が、MOS−FET等の主スイッチング素子TR1のドレインに接続されている。主スイッチング素子TR1のソースは、入力電源V1のマイナス側の端子に接続されている。さらに、主スイッチング素子TR1のゲートには、遅延回路2を介して制御回路4の制御信号が入力している。制御回路4は、内部に発振回路を備え、制御回路4により主スイッチング素子TR1をオン/オフさせるための信号を出力する。
【0027】
また、メイントランスT1と並んで、信号伝達用トランスT2がメイントランスT1と一体に設けられている。信号伝達用トランスT2の信号用一次巻線N11のドットを付した側の端子が、制御回路4の出力に接続され、信号用一次巻線N11のドットのない側の端子がコンデンサC2を介して入力電源V1のマイナス側の端子に接続されている。さらに、この信号用一次巻線N11のドットのない側の端子は、ダイオードD2のアノードに接続され、ダイオードD2のカソードは、信号用一次巻線N11のドットを付した側に接続されている。
【0028】
メイントランスT1には、界磁を形成する強磁性体材料のコア10が設けられ、コア10を介して主二次巻線N2、及び主スイッチング素子TR1のオフにより同期整流素子をオンする同期整流素子駆動手段である三次巻線N3が設けられている。主二次巻線N2のドットを付した側の端子は、MOS−FET等のフォワード側同期整流素子TR2のゲートに接続されているとともに、MOS−FET等のフライホイール側同期整流素子TR3のドレインに接続されている。さらに、主二次巻線N2のドットを付した側の端子は、出力コンデンサC1の一端、及びプラス側の出力端子8に接続されている。主二次巻線N2のドットのない側の端子は、フォワード側同期整流素子TR2のドレインに接続され、フォワード側同期整流素子TR2のソースが、出力チョークコイルL1のドットを付した側の端子、及びフライホイール側同期整流素子TR3のソースに接続されている。そして、出力チョークコイルL1のドットのない側の端子が、出力コンデンサC1の他端に接続されているとともに、マイナス側の出力端子9に接続されている。
【0029】
また、三次巻線N3のドットのない側の端子はダイオードD1のアノードに接続され、ダイオードD1のカソードは、フライホイール側同期整流素子TR3のゲートに接続されているとともに、MOS−FET等のスイッチ素子TR4のドレインに接続されている。三次巻線3のドットを付した側の端子は、スイッチ素子TR4のソースに接続されているとともに、フォワード側同期整流素子TR2のソースに接続されている。
【0030】
さらに、信号伝達用トランスT2は、メイントランスT1に設けられたコア10による界磁を形成し、信号用二次巻線N21が設けられ、信号用二次巻線N21のドットを付した側の端子が、スイッチ素子TR4のゲートに接続され、信号用二次巻線21のドットのない側の端子が、メイントランスT1の三次巻線N3のドットを付した側に接続されている。
【0031】
次に、この実施形態のメイントランスT1とその界磁を形成するコア10の構成について図1、図3を基にして説明する。この実施形態のメイントランスT1は、多層プリント基板20の各基板22に形成されたプリントパターン24により構成されている。コア10は、磁性材料により一体に形成された板状部11とこの板状部11の一方の面から直角に突出した第一の脚12、第二の脚14、第三の脚16、および第四の脚18から成る。第一の脚12、第二の脚14、第三の脚16、および第四の脚18は、板状部11の一端部から順に形成され、他端部に第四の脚18が位置している。第一の脚12、第二の脚14、第三の脚16、および第四の脚18の先端部は同一面上に位置し、この先端部に板状部11と同形状の上板13が接合される。
【0032】
コア10の第二の脚14の周囲の基板22には、電力を送る主一次巻線N1および主二次巻線N2がプリントパターンの導体で形成されてメイントランスT1を構成している。また、第四の脚18の周囲の基板22には、信号伝達用の信号用一次巻線N11および信号用二次巻線N21がプリントパターンの導体により配置され、信号伝達用トランスT2を形成している。このコア10の各脚部の横断面積は、第二の脚14の断面積>第三の脚16の断面積>=第一の脚12の断面積>第四の脚18の断面積の関係にある。
【0033】
このメイントランスT1と信号伝達用トランスT2においては、そのプリントパターンによるコイルの巻方向は、メイントランスT1の主一次巻線N1と信号伝達用トランスT2の信号用一次巻線N11の巻き方向が、一枚の基板22上で互いに反対方向に設定され、同様にメイントランスT1の主二次巻線N2と信号伝達用トランスT2の信号用二次巻線N21の巻き方向が、一枚の基板22上で互いに反対方向に設定されている。
【0034】
次にこの実施形態のスイッチング電源用トランスの動作、作用について説明する。先ず、このトランスは、主スイッチング素子TR1がオンした瞬間、図3の矢印で示すように、コア10の内部で磁束の流れが生じる。磁束は、第二の脚14がメイントランスT1の磁束M1の発生源となる。第二の脚14で発生した磁束M1の大部分は、第三の脚16および第一の脚12を通過して、第二の脚14に戻る。一方、第四の脚18が信号伝達トランスT2の磁束M2の発生源となる。第四の脚で発生した、磁束M2の大部分は、第三の脚16を通過して、第四の脚18に戻る。
【0035】
ここで、第二の脚14で発生した磁束M1の一部M11は、少しではあるが、第三の脚16だけでなく、第四の脚18にも流れ込もうとする。また、第四の脚18で発生した磁束M2の一部M21も、少しではあるが、第三の脚16だけでなく、第二の脚14にも流れ込もうとする。これらの磁束M11,M21の流れ込みは、第二の脚14に巻かれた巻線N1、N2と、第四の脚18に巻かれた巻線N11,N21が干渉することを意味する。しかし、このメイントランスT1と信号伝達用トランスT2は、本来独立した2個のトランスT1,T2を用いて組み立てられるべき回路構成であるので、トランス同士の干渉は望ましくない。
【0036】
そこで、この実施形態のトランスT1,T2のコア10は、最も多くの磁束が通る第二の脚14の断面積を最大とし、次に第三の脚16の断面積を大きく取り、これと等しいか小さくして第一の脚12の断面積を設定した。そして、大電力が通過しない信号伝達用トランスT2部分のコア10である第四の脚18の断面積を最小となるように設定した。これにより、第四の脚18で発生した磁束M2の大部分は、第二の脚14へ流れず、第三の脚16へ流れるようにし、また、第二の脚14で発生した磁束M1の大部分は、第四の脚18へ流れず、第二の脚14および第三の脚16へ流れる。
【0037】
さらに、メイントランスT1の巻線N1,N2の巻き方向と、信号伝達用トランスT2の巻線N11,N21巻き方向を反対方向に形成することにより、後述する回路動作の通り、メイントランスT1と信号伝達用トランスT2が干渉しても良いような構成となっている。
【0038】
次に、このスイッチング電源装置の回路動作を、図4を基にして説明する。まず、この同期整流型シングルフォワードコンバータの回路動作は、図4(a)に示すように、制御回路4からは、主スイッチング素子TR1をオン/オフさせるための信号を出力する。そして、図4の期間Aで示されるように、制御回路4から出力されたパルス信号は、遅延回路2に入力されるさらに、遅延回路2では、制御回路4から出力されたパルスを一定の時間(図4中に示した遅延時間d)だけ遅延させて、パルスを出力する。遅延回路2の出力は、主スイッチング素子TR1のゲートに入力される(図4(b))。
【0039】
主スイッチング素子TR1がオンすると、入力電源V1からメイントランスT1の主一次巻線N1のドットを付した側の端子にプラスの電圧が印加され、同時にメイントランスT1の主一次巻線N1のドットを付した側の端子に電流が流れ込む。このとき、メイントランスT1の主二次巻線N2のドットを付した側の端子からプラスの電圧が出力され、同時に、メイントランスT1の主二次巻線N2のドットを付した側の端子から電流が流れ出す。
【0040】
メイントランスT1の主二次巻線N2のドットを付した側の端子からプラスの電圧が出力されると、フォワード側同期整流素子TR2のゲートに電圧が印加され(図4(e))、フォワード側同期整流素子TR2が、主スイッチング素子TR1のオンと同期してオンする。これにより、メイントランスT1の主二次巻線N2のドットを付した側の端子から出力された電流は、出力コンデンサC1、若しくは出力端子8に接続されている図示されていない負荷を経由し、出力チョークコイルL1のドットの無い側の端子からドットを付した側の端子を経由し、フォワード側同期整流素子TR2のソースからドレインを経て、メイントランスT1の主二次巻線N2のドットの無い側の端子に流れ込む。このとき、出力チョークコイルL1のドットの無い側の端子には、プラスの電圧が印加されている状態となり、出力チョークコイルL1は、磁気エネルギーを蓄積する。
【0041】
次に、期間Aから期間Bへ移行する瞬間においては、制御回路4の出力がオフし、遅延時間dが経過して、主スイッチング素子TR1がオフすると、メイントランスT1の主一次巻線N1のドットを付した側の端子への電流の流れ込み、およびメイントランス1の主二次巻線N2のドットを付した側の端子からの電流の流れ出しが止まる(図4(c))。このとき、メイントランスT1の主二次巻線N2のドットを付した側の端子の電圧は、プラス側からゼロまで低下する(図4(d))。
【0042】
そして、メイントランスT1の主二次巻線N2のドットを付した側の端子の電圧がプラスからゼロに変化すると、フォワード側同期整流素子TR2のゲート電圧もゼロになり、フォワード側同期整流素子TR2が、主スイッチング素子TR1と同期してオフする(図4(e))。
【0043】
その後、期間Bにおいて、メイントランスT1に流れていた励磁電流によって、メイントランスT1の主一次巻線N1のドットを付した側の端子、およびメイントランスT1の主二次巻線N2のドットを付した側の端子にマイナスの電圧が発生し、メイントランスT1のリセット動作が行われる(図4のT1のリセット期間)。
【0044】
メイントランT1の主二次巻線N2のドットを付した側の端子にマイナスの電圧が発生すると、メイントランスT1の三次巻線N3のドットのない側の端子にプラスの電圧が発生する。このときメイントランスT1の三次巻線N3に発生した電圧は、ダイオードD1を経由して、フライホイール側同期整流素子TR3のゲートに印加される(図4(f))。そして、フライホイール側同期整流素子TR3のゲート電圧が上昇すると、フライホイール側同期整流素子TR3がオンする(図4のTR3のオン期間)。
【0045】
この期間Bの間は、上記期間Aで出力チョークコイルL1が蓄えた磁気エネルギーが放出されるもので、出力チョークコイルL1のドットを付した側の端子にプラスの電圧が発生し、ドットの無い側の端子にマイナスの電圧が発生する。そして、出力チョークコイルL1のドットを付した側の端子から電流が流れ出し、フライホイール側同期整流素子TR3のソースからドレインを経由し、出力コンデンサC1、もしくは、出力端子8,9間に接続されている図示されていない負荷を経て、出力チョークコイルL1のドットの無い側の端子へと電流が流れ込む。
【0046】
次に制御回路4の出力がオンすると、遅延回路2および信号伝達用トランスT2の信号用一次巻線N11のドットを付した側の端子にプラスの電圧が印加される。このとき、主スイッチング素子TR1は、遅延回路2による遅延時間dだけ、遅延回路2からの出力が遅れるため、制御回路4がオンしたときにはオンしない。信号伝達用トランスT2の信号用一次巻線N11のドットを付した側の端子にプラスの電圧を印加されると、信号用二次巻線N21のドットを付した側の端子にプラスの電圧が印加される(図4(g))。このとき、スイッチ素子TR4のゲートが充電され、スイッチ素子TR4がオンし、フライホイール側同期整流素子TR3のゲートが放電され(図4(f))、フライホイール側同期整流素子TR3がオフする。
【0047】
そして、制御回路4のオンから遅延時間dが経過すると、遅延回路2の出力がオンし、上記期間A、期間B、期間Cの動作が繰り返される。
【0048】
次に、メイントランスT1と信号伝達用トランスT2との干渉を考える。この実施形態の巻線方向によれば、図1,図2の構成において、コア10に流れる磁束M1,M2の方向から、それぞれの巻線のドットを付した側の端子の電圧を比較すると、メイントランスT1のドットを付した側の端子がプラス電圧を発生している時、信号伝達用トランスT2のドットを付した側の端子はプラスの電圧を発生するように干渉してくる。
【0049】
図2のスイッチ素子TR4のゲート電圧、即ち信号伝達用トランスT2の信号用二次巻線N21のドットを付した側の端子の電圧を見ると、図4(g)に示すように、期間Aの後半でプラスの電圧が発生(干渉1)している。これは、主スイッチング素子TR1のオン時にメイントランスT1を流れる磁束M1の一部M11が第四の脚18に流れ、信号伝達用トランスT2に干渉してくるためであり、メイントランスT1の各巻線N1,N2と、信号伝達用トランスT2の各巻線N11,N21の巻き方向を反対にしているためである。
【0050】
次に、期間Bを見ると、スイッチ素子TR4のゲート電圧となる信号伝達用トランスT2の信号用二次巻線N21のドットを付した側の端子の電圧を見ると、マイナスの電圧が発生している。(図4のメイントランスT1からの干渉2)。これは、主スイッチング素子TR1がオフの時に、メイントランスT1に発生している電圧による磁束が干渉してきた結果である。
【0051】
ここで、この実施形態の回路において、メイントランスT1と信号伝達用トランスT2の干渉の影響を考える。信号伝達用トランスT2の信号用二次巻線N21のドットを付した側の端子に接続されているスイッチ素子TR4は、フライホイール側同期整流素子TR3をオフさせるための素子であり、フライホイール側同期整流素子TR3は、主スイッチング素子TR1がオンの期間オフしている素子である。
【0052】
この実施形態の回路では、スイッチ素子TR4のゲート電圧は、メイントランスT1からの干渉を受け、上記の通り、信号伝達用トランスT2の信号用一次巻線N11から信号が入力されたときとは別のタイミングで電圧が印加されることになる。しかし、主スイッチング素子TR1がオンの期間の間であれば、フライホイール側同期整流素子TR3のゲートにはメイントランスT1の三次巻線3のドットのない側の端子の電位が印加されオフ状態を維持しており、スイッチ素子TR4はオンしても、回路動作に影響を及ぼすことがない。また、主スイッチング素子TR1がオフの期間は、スイッチ素子TR4は、メイントランスT1からの干渉では、マイナスの電圧が発生することになるので、スイッチ素子TR4がオンすることは無く、やはり回路動作に影響を及ぼすことがない。
【0053】
従って、この実施形態のスイッチング電源装置を使用すれば、メイントランスT1と信号伝達用トランスT2が互いに干渉しても、同期整流シングルフォワードコンバータの動作に悪影響を及ぼすことが無く、しかもプリント基板20におけるトランスT1,T2の占有面積を大きく削減することができる。
【0054】
なお、この発明のスイッチング電源装置は、上記各実施の形態に限定されず、各回路構成は適宜変更可能であり、トランスの巻線の素材、形状、コイルの数など自由に設定することができる。
【0055】
【発明の効果】
この発明のスイッチング電源装置は、回路基板におけるトランスの実装面積を低減し、トランスコアを回路基板上に配置する際の自由度を高め、実装工数や管理費等のコストの低減も可能であり、より小型化及び低コスト化を可能にすることができる。特に、回路基板上にプリントパターンにより巻き線を形成したトランスの場合に、回路基板の小型化、低コスト化に大きく貢献する。
【図面の簡単な説明】
【図1】 この発明の一実施形態のスイッチング電源装置用トランスのコアの斜視図である。
【図2】 この実施形態のスイッチング電源装置の同期整流シングルフォワードコンバータの回路図である。
【図3】 この実施形態のスイッチング電源装置用トランスのコアの縦断面図である。
【図4】 この実施形態のスイッチング電源装置用トランスを用いた同期整流シングルフォワードコンバータの動作を示すタイミングチャートである。
【図5】 従来の技術のスイッチング電源装置の同期整流シングルフォワードコンバータの回路図である。
【図6】 従来の技術のスイッチング電源装置の同期整流シングルフォワードコンバータの動作を示すタイミングチャートである。
【符号の説明】
2 遅延回路
4 制御回路
10 コア
11 板状部
12 第一の脚
14 第二の脚
16 第三の脚
18 第四の脚
20 多層基板
22 基板
24 プリントパターン
M1,M2,M11,M21 磁束
N1 主一次巻線
N2 主二次巻線
N11 信号用一次巻線
N21 信号用二次巻線
T1 メイントランス
T2 信号伝達用トランス
TR1 主スイッチング素子
TR2 フォワード側同期整流素子
TR3 フライホイール側同期整流素子
TR4 スイッチ素子
Claims (4)
- 主一次巻線と主二次巻線を有するメイントランスと、
前記主一次巻線と直列に接続され、直流入力電力をオン・オフする主スイッチング素子と、
前記主スイッチング素子に接続され前記主スイッチング素子のオン・オフを制御する制御回路と、
前記主二次巻線に接続された同期整流素子と、
前記主スイッチング素子のオフにより前記同期整流素子をオンする同期整流素子駆動手段と、
前記制御回路に接続され、前記主スイッチング素子をオンさせる信号により前記同期整流素子をオフする信号を伝える信号用一次巻線と信号用二次巻線を備えた信号伝達用トランスと、
前記信号用二次巻線に接続され、前記同期整流素子をオフするスイッチ素子と、
界磁を形成する板状の磁性材料を互いに対向して配置し、この磁性材料の板の少なくとも一方から他方の板に向かって突出し界磁を形成する磁性材料としての第一の脚、第二の脚、第三の脚、および第四の脚を順に一体に設けたコアとを備え、
前記第二の脚に、メインの電力を送る前記主一次巻線および主二次巻線を設けて前記メイントランスを形成し、前記第四の脚に、前記信号用一次巻線および信号用二次巻線を設けて前記信号伝達用トランスを形成し、
前記信号用二次巻線は、前記主スイッチング素子がオンのときに、前記コアを経て前記メイントランスから発生する磁束による誘導電圧が前記スイッチ素子をオンさせて、前記同期整流素子をオフする方向の電圧を発生させる極性に巻回されていることを特徴とするスイッチング電源装置。 - 前記第一の脚、第二の脚、第三の脚、および第四の脚の断面積は、前記第二の脚の断面積>第三の脚の断面積>=第一の脚の断面積>第四の脚の断面積、となるように形成されていることを特徴とする請求項1記載のスイッチング電源装置。
- 前記メイントランスの主一次巻線と、前記信号伝達用トランスの信号用一次巻線または信号伝達用トランスの信号用二次巻線の巻き方向を、同一基板上で反対方向に設定し、前記信号用二次巻線には、前記主スイッチング素子がオンのときに、前記メイントランスから発生する磁束による誘導電圧が前記スイッチ素子をオンさせて、前記同期整流素子をオフする方向の電圧を発生させるようにしたことを特徴とする請求項1または2記載のスイッチング電源装置。
- 前記の各トランスの巻線を、回路基板のプリントパターンの導体で形成したことを特徴とする請求項3記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003141597A JP4064866B2 (ja) | 2003-05-20 | 2003-05-20 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003141597A JP4064866B2 (ja) | 2003-05-20 | 2003-05-20 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004349293A JP2004349293A (ja) | 2004-12-09 |
JP4064866B2 true JP4064866B2 (ja) | 2008-03-19 |
Family
ID=33529910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003141597A Expired - Fee Related JP4064866B2 (ja) | 2003-05-20 | 2003-05-20 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4064866B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104021922A (zh) * | 2014-05-30 | 2014-09-03 | 湖南大学 | 一种可实现绕组非正交解耦的变压器 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4960110B2 (ja) | 2006-04-19 | 2012-06-27 | スミダコーポレーション株式会社 | トランス装置及びその駆動回路 |
JP4870484B2 (ja) | 2006-06-26 | 2012-02-08 | スミダコーポレーション株式会社 | インバータトランス |
WO2011010491A1 (ja) | 2009-07-23 | 2011-01-27 | 株式会社村田製作所 | コイル一体型スイッチング電源モジュール |
JP7245676B2 (ja) | 2019-03-11 | 2023-03-24 | 花王株式会社 | 変異プロテアーゼ |
-
2003
- 2003-05-20 JP JP2003141597A patent/JP4064866B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104021922A (zh) * | 2014-05-30 | 2014-09-03 | 湖南大学 | 一种可实现绕组非正交解耦的变压器 |
Also Published As
Publication number | Publication date |
---|---|
JP2004349293A (ja) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101378568B1 (ko) | 동기 정류 회로 | |
JP4840071B2 (ja) | Dc−dcコンバータ | |
JP5012807B2 (ja) | ダブルエンド絶縁型dc−dcコンバータ | |
US6281779B1 (en) | Coil device and switching power supply apparatus using the same | |
JP4803262B2 (ja) | 絶縁型スイッチング電源装置 | |
US6549436B1 (en) | Integrated magnetic converter circuit and method with improved filtering | |
US6952353B2 (en) | Integrated magnetic isolated two-inductor boost converter | |
JP4816623B2 (ja) | トランス | |
JP6669387B2 (ja) | 電源装置及び画像形成装置 | |
JP4064866B2 (ja) | スイッチング電源装置 | |
JP4816908B2 (ja) | 多出力スイッチング電源装置 | |
KR100555859B1 (ko) | 공진형 스위칭 전원 | |
US6580625B2 (en) | Power supply circuit for driving power transistor | |
JP2010110069A (ja) | Dc/dcコンバータ | |
JP2003189622A (ja) | スイッチング電源装置 | |
JP3944126B2 (ja) | スイッチング電源装置 | |
JP4151016B2 (ja) | 絶縁型スイッチングdc/dcコンバータ | |
JP7479313B2 (ja) | スイッチング電源装置 | |
JP4867668B2 (ja) | 絶縁型dc−dcコンバータ | |
JP4151015B2 (ja) | 絶縁型スイッチングdc/dcコンバータ | |
JP2020167853A (ja) | スイッチング電源 | |
JP2006067651A (ja) | スイッチング電源回路 | |
JP2001238445A (ja) | 多出力スイッチング電源 | |
JPS644308Y2 (ja) | ||
JP2019110659A (ja) | 多出力絶縁電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4064866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |