JP2010110069A - Dc/dcコンバータ - Google Patents
Dc/dcコンバータ Download PDFInfo
- Publication number
- JP2010110069A JP2010110069A JP2008277639A JP2008277639A JP2010110069A JP 2010110069 A JP2010110069 A JP 2010110069A JP 2008277639 A JP2008277639 A JP 2008277639A JP 2008277639 A JP2008277639 A JP 2008277639A JP 2010110069 A JP2010110069 A JP 2010110069A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- primary winding
- converter
- switching
- vin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】入力電圧が広範囲である場合にも効率の良いDC/DCコンバータを提供すること。
【解決手段】トランスの一次巻線を第1の一次巻線と第2の一次巻線とに分割する中間タップと、第1乃至第6のスイッチング素子と、を備える。一次側回路は、第1、第2、第5、第6のスイッチング素子、または、第3、第4、第5、第6のスイッチング素子のいずれかにより構成されるHブリッジとされる。これにより、入力電圧に応じてトランスの巻線比を切り替え、二次側のスイッチング素子に印加される電圧を低く抑え、DC/DCコンバータの効率を上げることができる。
【選択図】図1
【解決手段】トランスの一次巻線を第1の一次巻線と第2の一次巻線とに分割する中間タップと、第1乃至第6のスイッチング素子と、を備える。一次側回路は、第1、第2、第5、第6のスイッチング素子、または、第3、第4、第5、第6のスイッチング素子のいずれかにより構成されるHブリッジとされる。これにより、入力電圧に応じてトランスの巻線比を切り替え、二次側のスイッチング素子に印加される電圧を低く抑え、DC/DCコンバータの効率を上げることができる。
【選択図】図1
Description
本発明は、DC/DCコンバータに関し、特に、フルブリッジ(Hブリッジ)型のDC/DCコンバータに関する。
従来、入力側に供給される電力を変換して出力側に伝達するDC/DCコンバータについて、様々な提案がなされている。例えば、特許文献1である。
図5は、特許文献1に開示されるフルブリッジ型のDC/DCコンバータの回路ブロック図である。入力電圧Vinを供給する入力電源のプラス端子及びマイナス端子は、スイッチング素子Q11、Q12、Q13、Q14で構成されるHブリッジに接続される。スイッチング素子Q11、Q12の接続点と、スイッチング素子Q13、Q14の接続点との間にトランスT11の一次巻線P(巻数Np)が接続される。トランスT11の二次巻線は、中間タップXで巻線S1(巻数Ns1)と巻線S2(巻数Ns2)とに分割される。中間タップXは、チョークコイルL1を介して、DC/DCコンバータの一方の出力端子に接続される。DC/DCコンバータの他方の出力端子は、スイッチング素子Qs1を介して巻線S1に接続されるとともに、スイッチング素子Qs2を介して巻線S2に接続される。DC/DCコンバータの出力端子間には、平滑用コンデンサC1が接続される。ドライブ信号制御回路11は、クロック信号CLKに同期して、スイッチング素子Q11、Q12、Q13、Q14の制御端子にドライブ信号を出力し、スイッチング素子Qs1、Qs2の制御端子に同期整流ドライブ信号を出力する。
ドライブ信号制御回路11が出力するドライブ信号により、スイッチング素子Q11、Q12、Q13、Q14は、スイッチング動作を行う。これにより、トランスT11の一次巻線Pは、周期的に反転されて通電される。また、スイッチング素子Q11とスイッチング素子Q14とがオンする期間に同期してスイッチング素子Qs2がオンし、スイッチング素子Q12とスイッチング素子Q13とがオンする期間に同期してスイッチング素子Qs1がオンするように、ドライブ信号制御回路11は同期整流ドライブ信号を与える。したがって、トランスT11の一次巻線Pが周期的に反転されて通電されることに応じて、トランスT11の二次巻線S1、S2に交互に二次側電流が流れ、チョークコイルL1で平滑化される。その結果、DC/DCコンバータは入力電圧Vinを変換して出力端子間に出力電圧Voutを出力する。
しかしながら、図5に示されるDC/DCコンバータでは、入力電圧が広範囲にわたる場合、効率が悪くなるという問題がある。一例として、入力電圧Vinが200[V]≦Vin≦450[V]の範囲で、出力電圧Vout=13.5[V]を出力する場合について説明する。
入力電圧Vin=200[V]のとき、経路の損失、スイッチング素子のデッドタイムなどを考慮して、トランスT11の巻線比は通常、Np/Ns1=Np/Ns2=Vin/Vout=200[V]/13.5[V]≒14.8以下にされる。例えば、Np/Ns1=Np/Ns2=12とされる場合、スイッチング素子Qs1、Qs2に印加される電圧は、(200[V]/12)×2≒33.3[V]となる。一方、同じ巻線比Np/Ns1=Np/Ns2=12で入力電圧Vin=450[V]になると、スイッチング素子Qs1、Qs2に印加される電圧は、(450[V]/12)×2=75[V]となる。したがって、スイッチング素子Qs1、Qs2は、耐圧75[V]以上とする必要がある。
スイッチング素子としてよく用いられるMOSトランジスタは、一般的に耐圧が高くなるにつれて導通時のオン抵抗も高くなる。そのため、図5に示されるDC/DCコンバータでは、入力電圧が低いときでも導通時の損失が大きくなってしまう。このように、図5に示されるDC/DCコンバータは、広範囲の入力電圧に対応することが要求される場合、効率が悪いという問題がある。
本発明は上記の課題に鑑み提案されたものである。本発明は、入力電圧が広範囲である場合にも効率の良いDC/DCコンバータを提供することを目的とする。
請求項1に係るDC/DCコンバータは、トランスを備え、一次側回路がHブリッジで構成されるDC/DCコンバータであって、前記トランスの一次巻線を第1の一次巻線と第2の一次巻線とに分割する中間タップと、一端が入力電源プラス端子に接続され、他端が前記第1の一次巻線の一端に接続される第1のスイッチング素子と、一端が入力電源マイナス端子に接続され、他端が前記第1のスイッチング素子と共通に前記第1の一次巻線の一端に接続される第2のスイッチング素子と、一端が前記第1のスイッチング素子と共通に前記入力電源プラス端子に接続され、他端が前記中間タップに接続される第3のスイッチング素子と、一端が前記第2のスイッチング素子と共通に前記入力電源マイナス端子に接続され、他端が前記第3のスイッチング素子と共通に前記中間タップに接続される第4のスイッチング素子と、一端が前記第1、第3のスイッチング素子と共通に前記入力電源プラス端子に接続され、他端が前記第2の一次巻線の一端に接続される第5のスイッチング素子と、一端が前記第2、第4のスイッチング素子と共通に前記入力電源マイナス端子に接続され、他端が前記第5のスイッチング素子と共通に前記第2の一次巻線の一端に接続される第6のスイッチング素子と、を備え、前記第1、第2、第5、第6のスイッチング素子、または、前記第3、第4、第5、第6のスイッチング素子のいずれかにより前記Hブリッジを構成する。
ここで、入力電圧の範囲が広いDC/DCコンバータの効率を上げるためには、二次側のスイッチング素子に印加される電圧を低く抑える必要がある。また、二次側のスイッチング素子に印加される電圧は、トランスの二次巻線に対する一次巻線の巻線比が大きい程、小さくなる。
上記の構成を備えた請求項1のDC/DCコンバータは、トランスの一次巻線と二次巻線との巻線比を切り替えることができる。そのため、入力電圧に応じてトランスの巻線比を切り替えることで、二次側のスイッチング素子に印加される電圧を低く抑え、DC/DCコンバータの効率を上げることができる。
上記の構成を備えた請求項1のDC/DCコンバータは、トランスの一次巻線と二次巻線との巻線比を切り替えることができる。そのため、入力電圧に応じてトランスの巻線比を切り替えることで、二次側のスイッチング素子に印加される電圧を低く抑え、DC/DCコンバータの効率を上げることができる。
請求項2に係るDC/DCコンバータは、請求項1に記載のDC/DCコンバータにおいて、前記入力電源の電圧が所定値以下の場合、前記第3、第4、第5、第6のスイッチング素子により前記Hブリッジを構成し、前記入力電源の電圧が所定値より高い場合、前記第1、第2、第5、第6のスイッチング素子により前記Hブリッジを構成する。
上記の構成を備えた請求項2のDC/DCコンバータは、入力電圧が所定値より高い場合、トランスの二次巻線に対する一次巻線の巻線比を切り替えて大きくする。そのため、二次側のスイッチング素子に印加される電圧を低く抑え、DC/DCコンバータの効率を上げることができる。
請求項3に係るDC/DCコンバータは、請求項1または2に記載のDC/DCコンバータにおいて、前記第1のスイッチング素子に直列に接続される第1のダイオードと、前記第2のスイッチング素子に直列に接続される第2のダイオードと、をさらに備える。
上記の構成を備えた請求項3のDC/DCコンバータは、第1のダイオードと第2のダイオードとにより、逆電流が防止される。そのため、動作モードによって導通方向とは逆向きの電圧が印加される第1、第2のスイッチング素子に、MOSトランジスタのような逆方向に電圧を印加することができないスイッチング素子を用いることができる。
請求項4に係るDC/DCコンバータは、請求項1乃至3に記載のDC/DCコンバータにおいて、前記第1、第2、第5、第6のスイッチング素子、または、前記第3、第4、第5、第6のスイッチング素子のいずれにより前記Hブリッジを構成するかの切り替えを、DC/DCコンバータのスイッチング動作に同期して行う。
上記の構成を備えた請求項4のDC/DCコンバータは、スイッチング動作に同期してトランスの一次巻線と二次巻線との巻線比の切り替えを行うため、入力電圧に応じて動的にトランスの巻線比を切り替えることができる。
請求項5に係るDC/DCコンバータは、請求項3に記載のDC/DCコンバータにおいて、前記第1の一次巻線は、前記第2の一次巻線よりも巻線比が小さい。
上記の構成を備えた請求項5のDC/DCコンバータは、第1のダイオードと第2のダイオードとに印加される逆電圧を低く抑えることができるため、各ダイオードに耐圧の低い部品を用いることができる。
本発明のDC/DCコンバータによれば、トランスの一次巻線と二次巻線との巻線比を切り替えることができ、入力電圧が広範囲である場合にも効率の良いDC/DCコンバータを実現することができる。
図1は、本発明に係るDC/DCコンバータの実施形態について一例を示す回路ブロック図である。トランスT1の一次巻線は、中間タップYで第1の一次巻線P1(巻数Np1)と、第2の一次巻線P2(巻数Np2)とに分割される。
第1のスイッチング素子としてのMOSトランジスタQ1は、ドレインが入力電圧Vinを供給する入力電源のプラス端子に接続され、ソースが第1のダイオードとしてのダイオードD1を順方向に介して、第1の一次巻線P1の一端に接続される。
第2のスイッチング素子としてのMOSトランジスタQ2は、ソースが入力電源のマイナス端子に接続され、ドレインが第2のダイオードとしてのダイオードD2を逆方向に介して、MOSトランジスタQ1と共通に第1の一次巻線P1の一端に接続される。
第3のスイッチング素子としてのMOSトランジスタQ3は、ドレインがMOSトランジスタQ1と共通に入力電源のプラス端子に接続され、ソースが中間タップYに接続される。
第4のスイッチング素子としてのMOSトランジスタQ4は、ソースがMOSトランジスタQ2と共通に入力電源のマイナス端子に接続され、ドレインがMOSトランジスタQ3と共通に中間タップYに接続される。
第5のスイッチング素子としてのMOSトランジスタQ5は、ドレインがMOSトランジスタQ1、Q3と共通に入力電源のプラス端子に接続され、ソースが第2の一次巻線P2の一端に接続される。
第6のスイッチング素子としてのMOSトランジスタQ6は、ソースがMOSトランジスタQ2、Q4と共通に入力電源のマイナス端子に接続され、ドレインがMOSトランジスタQ5と共通に第2の一次巻線P2の一端に接続される。
第2のスイッチング素子としてのMOSトランジスタQ2は、ソースが入力電源のマイナス端子に接続され、ドレインが第2のダイオードとしてのダイオードD2を逆方向に介して、MOSトランジスタQ1と共通に第1の一次巻線P1の一端に接続される。
第3のスイッチング素子としてのMOSトランジスタQ3は、ドレインがMOSトランジスタQ1と共通に入力電源のプラス端子に接続され、ソースが中間タップYに接続される。
第4のスイッチング素子としてのMOSトランジスタQ4は、ソースがMOSトランジスタQ2と共通に入力電源のマイナス端子に接続され、ドレインがMOSトランジスタQ3と共通に中間タップYに接続される。
第5のスイッチング素子としてのMOSトランジスタQ5は、ドレインがMOSトランジスタQ1、Q3と共通に入力電源のプラス端子に接続され、ソースが第2の一次巻線P2の一端に接続される。
第6のスイッチング素子としてのMOSトランジスタQ6は、ソースがMOSトランジスタQ2、Q4と共通に入力電源のマイナス端子に接続され、ドレインがMOSトランジスタQ5と共通に第2の一次巻線P2の一端に接続される。
クロック信号CLKは、ドライブ信号制御回路11と切替回路12とに入力される。ドライブ信号制御回路11が出力するドライブ信号は、MOSトランジスタQ5、Q6のゲートに入力されるとともに、切替回路12を介してMOSトランジスタQ1、Q2、Q3、Q4のゲートに入力される。
また、トランスT1の二次側回路は、図5に示される従来のDC/DCコンバータと同様であるため、同じ符号を付して説明を省略する。
続いて、上記のように構成された本実施形態のDC/DCコンバータの作用及び効果について説明する。
図1に示されるDC/DCコンバータの基本動作は、クロック信号CLKに同期してドライブ信号制御回路11が出力するドライブ信号によるMOSトランジスタQ1〜Q6のスイッチング動作、及びMOSトランジスタQ1〜Q6のスイッチング動作に同期して二次側電流を整流する、同期整流ドライブ信号によるMOSトランジスタQs1、Qs2のスイッチング動作である。また、切替回路12は、入力電圧Vinに応じて第1の一次巻線P1及び第2の一次巻線P2に対する通電切替を行う。具体的には、入力電圧Vinが所定値以下の場合、切替回路12は、ドライブ信号制御回路11が出力するドライブ信号を、MOSトランジスタQ3、Q4に振り分け、第2の一次巻線P2に通電する。入力電圧Vinが所定値より高い場合、切替回路12は、ドライブ信号制御回路11が出力するドライブ信号を、MOSトランジスタQ1、Q2に振り分け、第1の一次巻線P1及び第2の一次巻線P2に通電する。したがって、所定値を基準にして入力電圧Vinの高低によって、トランスT1の一次側回路は、MOSトランジスタQ1、Q2、Q5、Q6、または、MOSトランジスタQ3、Q4、Q5、Q6のいずれかにより構成されるHブリッジとなり、トランスT1の巻線比が切り替えられる。
図2、図3を参照して、図1に示されるDC/DCコンバータの動作についてさらに詳細に説明する。図2、図3は、図1に示されるDC/DCコンバータの動作を示すタイミングチャートである。ここでは、入力電圧Vinの入力範囲を200[V]≦Vin≦450[V]、入力電圧Vinの所定値を300[V]、トランスT1の各巻線の巻線比をNp1:Np2:Ns1:Ns2=6:12:1:1として、図5に示される特許文献1のDC/DCコンバータと比較する。なお、図2、図3では、図面を見やすくして理解を容易にするため、電圧の増減を一部省略して示している。
図2に示されるように、時刻tまでは入力電圧Vinが所定値300[V]以下であり、DC/DCコンバータは動作モード1−1、1−2をクロック信号CLKに同期して交互に繰り返す。時刻tからは入力電圧Vinが所定値300[V]より高く、DC/DCコンバータは動作モード2−1、2−2をクロック信号CLKに同期して交互に繰り返す。以下、各動作モードについて説明する。
(動作モード1−1)
動作モード1−1では、図2に示されるドライブ信号が与えられてMOSトランジスタQ4、Q5、Qs1がオンする。このとき、第2の一次巻線P2に入力電圧Vinが印加される。Np1:Np2:Ns1:Ns2=6:12:1:1であるため、第1の一次巻線P1に(1/2)Vin、二次巻線S1、S2にそれぞれ(1/12)Vinが誘起される。したがって、MOSトランジスタQ1、ダイオードD1全体に(3/2)Vin、MOSトランジスタQ2、ダイオードD2全体に−(1/2)Vin、MOSトランジスタQ3にVin、MOSトランジスタQ6にVin、MOSトランジスタQs2に(1/6)Vinがそれぞれ印加される。
動作モード1−1では、図2に示されるドライブ信号が与えられてMOSトランジスタQ4、Q5、Qs1がオンする。このとき、第2の一次巻線P2に入力電圧Vinが印加される。Np1:Np2:Ns1:Ns2=6:12:1:1であるため、第1の一次巻線P1に(1/2)Vin、二次巻線S1、S2にそれぞれ(1/12)Vinが誘起される。したがって、MOSトランジスタQ1、ダイオードD1全体に(3/2)Vin、MOSトランジスタQ2、ダイオードD2全体に−(1/2)Vin、MOSトランジスタQ3にVin、MOSトランジスタQ6にVin、MOSトランジスタQs2に(1/6)Vinがそれぞれ印加される。
(動作モード1−2)
動作モード1−2では、図2に示されるドライブ信号が与えられてMOSトランジスタQ3、Q6、Qs2がオンする。このとき、第2の一次巻線P2に入力電圧Vinが動作モード1−1とは逆向きに印加される。Np1:Np2:Ns1:Ns2=6:12:1:1であるため、第1の一次巻線P1に(1/2)Vin、二次巻線S1、S2にそれぞれ(1/12)Vinが動作モード1−1とは逆向きに誘起される。したがって、MOSトランジスタQ1、ダイオードD1全体に−(1/2)Vin、MOSトランジスタQ2、ダイオードD2全体に(3/2)Vin、MOSトランジスタQ4にVin、MOSトランジスタQ5にVin、MOSトランジスタQs1に(1/6)Vinがそれぞれ印加される。
動作モード1−2では、図2に示されるドライブ信号が与えられてMOSトランジスタQ3、Q6、Qs2がオンする。このとき、第2の一次巻線P2に入力電圧Vinが動作モード1−1とは逆向きに印加される。Np1:Np2:Ns1:Ns2=6:12:1:1であるため、第1の一次巻線P1に(1/2)Vin、二次巻線S1、S2にそれぞれ(1/12)Vinが動作モード1−1とは逆向きに誘起される。したがって、MOSトランジスタQ1、ダイオードD1全体に−(1/2)Vin、MOSトランジスタQ2、ダイオードD2全体に(3/2)Vin、MOSトランジスタQ4にVin、MOSトランジスタQ5にVin、MOSトランジスタQs1に(1/6)Vinがそれぞれ印加される。
(動作モード2−1)
動作モード2−1では、図2に示されるドライブ信号が与えられてMOSトランジスタQ2、Q5、Qs1がオンする。このとき、第1の一次巻線P1、第2の一次巻線P2全体に入力電圧Vinが印加される。Np1:Np2:Ns1:Ns2=6:12:1:1であるため、第1の一次巻線P1に(1/3)Vin、第2の一次巻線P2に(2/3)Vinが印加され、二次巻線S1、S2にそれぞれ(1/18)Vinが誘起される。したがって、MOSトランジスタQ1、ダイオードD1全体にVin、MOSトランジスタQ3に(2/3)Vin、MOSトランジスタQ4に(1/3)Vin、MOSトランジスタQ6にVin、MOSトランジスタQs2に(1/9)Vinがそれぞれ印加される。
動作モード2−1では、図2に示されるドライブ信号が与えられてMOSトランジスタQ2、Q5、Qs1がオンする。このとき、第1の一次巻線P1、第2の一次巻線P2全体に入力電圧Vinが印加される。Np1:Np2:Ns1:Ns2=6:12:1:1であるため、第1の一次巻線P1に(1/3)Vin、第2の一次巻線P2に(2/3)Vinが印加され、二次巻線S1、S2にそれぞれ(1/18)Vinが誘起される。したがって、MOSトランジスタQ1、ダイオードD1全体にVin、MOSトランジスタQ3に(2/3)Vin、MOSトランジスタQ4に(1/3)Vin、MOSトランジスタQ6にVin、MOSトランジスタQs2に(1/9)Vinがそれぞれ印加される。
(動作モード2−2)
動作モード2−2では、図2に示されるドライブ信号が与えられてMOSトランジスタQ1、Q6、Qs2がオンする。このとき、第1の一次巻線P1、第2の一次巻線P2全体に入力電圧Vinが動作モード2−1とは逆向きに印加される。Np1:Np2:Ns1:Ns2=6:12:1:1であるため、第1の一次巻線P1に(1/3)Vin、第2の一次巻線P2に(2/3)Vinが動作モード2−1とは逆向きに印加され、二次巻線S1、S2にそれぞれ(1/18)Vinが動作モード2−1とは逆向きに誘起される。したがって、MOSトランジスタQ2、ダイオードD2全体にVin、MOSトランジスタQ3に(1/3)Vin、MOSトランジスタQ4に(2/3)Vin、MOSトランジスタQ5にVin、MOSトランジスタQs1に(1/9)Vinがそれぞれ印加される。
動作モード2−2では、図2に示されるドライブ信号が与えられてMOSトランジスタQ1、Q6、Qs2がオンする。このとき、第1の一次巻線P1、第2の一次巻線P2全体に入力電圧Vinが動作モード2−1とは逆向きに印加される。Np1:Np2:Ns1:Ns2=6:12:1:1であるため、第1の一次巻線P1に(1/3)Vin、第2の一次巻線P2に(2/3)Vinが動作モード2−1とは逆向きに印加され、二次巻線S1、S2にそれぞれ(1/18)Vinが動作モード2−1とは逆向きに誘起される。したがって、MOSトランジスタQ2、ダイオードD2全体にVin、MOSトランジスタQ3に(1/3)Vin、MOSトランジスタQ4に(2/3)Vin、MOSトランジスタQ5にVin、MOSトランジスタQs1に(1/9)Vinがそれぞれ印加される。
例えば、DC/DCコンバータがハイブリッドカーに用いられる場合、入力電圧Vinは、加速状態において減少し、回生状態において増加する。入力電圧Vinが所定値300[V]以下のとき、DC/DCコンバータは動作モード1−1、1−2を交互に繰り返す。上述のように、動作モード1−1、1−2では、二次側のMOSトランジスタQs1、Qs2には、(1/6)Vinが印加される。したがって、MOSトランジスタQs1、Qs2には、最大(1/6)×300[V]=50[V]の耐圧が必要となる。一方、入力電圧Vinが所定値300[V]より高いとき、DC/DCコンバータは動作モード2−1、2−2を交互に繰り返す。上述のように、動作モード2−1、2−2では、二次側のMOSトランジスタQs1、Qs2には、(1/9)Vinが印加される。したがって、MOSトランジスタQs1、Qs2には、最大(1/9)×450[V]=50[V]の耐圧が必要となる。これは、動作モード1−1、1−2で必要とされる耐圧と同じである。
このように、本実施形態のDC/DCコンバータでは、図5に示される特許文献1のDC/DCコンバータと比較して、二次側のスイッチング素子に印加される電圧を低く抑えることができる。また、動作モード1−1、1−2では、MOSトランジスタQ1、Q2に導通方向とは逆向きの電圧が印加される状態になるが、ダイオードD1、D2により、逆電流が防止される。ダイオードD1、D2を挿入することで損失が増加するが、トランスT1の一次側は、流れる電流が少ないため、DC/DCコンバータの損失全体からみればごくわずかである。さらに、第1の一次巻線P1は、第2の一次巻線P2よりも巻線比が小さいため、ダイオードD1、D2に印加される逆電圧を低く抑えることができるので、各ダイオードに耐圧の低い部品を用いることができる。
以上、詳細に説明したように、本発明の前記実施形態によれば、トランスT1の一次巻線と二次巻線との巻線比を切り替えることができる。そのため、入力電圧Vinに応じてトランスT1の巻線比を切り替えることで、二次側のスイッチング素子であるMOSトランジスタQs1、Qs2に印加される電圧を低く抑え、DC/DCコンバータの効率を上げることができる。
また、MOSトランジスタQ1、Q2、Q5、Q6、または、MOSトランジスタQ3、Q4、Q5、Q6のいずれによりHブリッジを構成するかの切り替えを、クロック信号CLKに同期して行う。したがって、DC/DCコンバータのスイッチング動作に同期してトランスT1の巻線比の切り替えが行われるので、入力電圧Vinに応じて動的にトランスT1の巻線比を切り替えることができる。
なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
二次側のスイッチング素子として、MOSトランジスタQs1、Qs2を用いたが、これに限られない。例えば、図4に示されるようにダイオードDs1、Ds2を用いる構成であってもよい。一般的に、ダイオードも耐圧が高くなるにつれて導通時のオン抵抗が高くなるので、二次側のスイッチング素子としてダイオードを用いる構成でも前記実施形態と同様の効果が得られる。
また、一次側のスイッチング素子として、MOSトランジスタQ1〜Q6を用いたが、これに限らず、例えば、IGBTであってもよい。さらに、逆電流を防止するダイオードD1、D2はそれぞれMOSトランジスタQ1、Q2と直列に接続されればよく、入力電源側に接続されてもよいことは言うまでもない。
11 ドライブ信号制御回路
12 切替回路
D1 第1のダイオード
D2 第2のダイオード
P1 第1の一次巻線
P2 第2の一次巻線
Q1 MOSトランジスタ(第1のスイッチング素子)
Q2 MOSトランジスタ(第2のスイッチング素子)
Q3 MOSトランジスタ(第3のスイッチング素子)
Q4 MOSトランジスタ(第4のスイッチング素子)
Q5 MOSトランジスタ(第5のスイッチング素子)
Q6 MOSトランジスタ(第6のスイッチング素子)
Qs1、Qs2 MOSトランジスタ(スイッチング素子)
T1 トランス
Vin 入力電圧
X、Y 中間タップ
12 切替回路
D1 第1のダイオード
D2 第2のダイオード
P1 第1の一次巻線
P2 第2の一次巻線
Q1 MOSトランジスタ(第1のスイッチング素子)
Q2 MOSトランジスタ(第2のスイッチング素子)
Q3 MOSトランジスタ(第3のスイッチング素子)
Q4 MOSトランジスタ(第4のスイッチング素子)
Q5 MOSトランジスタ(第5のスイッチング素子)
Q6 MOSトランジスタ(第6のスイッチング素子)
Qs1、Qs2 MOSトランジスタ(スイッチング素子)
T1 トランス
Vin 入力電圧
X、Y 中間タップ
Claims (5)
- トランスを備え、一次側回路がHブリッジで構成されるDC/DCコンバータであって、
前記トランスの一次巻線を第1の一次巻線と第2の一次巻線とに分割する中間タップと、
一端が入力電源プラス端子に接続され、他端が前記第1の一次巻線の一端に接続される第1のスイッチング素子と、
一端が入力電源マイナス端子に接続され、他端が前記第1のスイッチング素子と共通に前記第1の一次巻線の一端に接続される第2のスイッチング素子と、
一端が前記第1のスイッチング素子と共通に前記入力電源プラス端子に接続され、他端が前記中間タップに接続される第3のスイッチング素子と、
一端が前記第2のスイッチング素子と共通に前記入力電源マイナス端子に接続され、他端が前記第3のスイッチング素子と共通に前記中間タップに接続される第4のスイッチング素子と、
一端が前記第1、第3のスイッチング素子と共通に前記入力電源プラス端子に接続され、他端が前記第2の一次巻線の一端に接続される第5のスイッチング素子と、
一端が前記第2、第4のスイッチング素子と共通に前記入力電源マイナス端子に接続され、他端が前記第5のスイッチング素子と共通に前記第2の一次巻線の一端に接続される第6のスイッチング素子と、を備え、
前記第1、第2、第5、第6のスイッチング素子、または、前記第3、第4、第5、第6のスイッチング素子のいずれかにより前記Hブリッジを構成することを特徴とするDC/DCコンバータ。 - 前記入力電源の電圧が所定値以下の場合、前記第3、第4、第5、第6のスイッチング素子により前記Hブリッジを構成し、
前記入力電源の電圧が所定値より高い場合、前記第1、第2、第5、第6のスイッチング素子により前記Hブリッジを構成することを特徴とする請求項1に記載のDC/DCコンバータ。 - 前記第1のスイッチング素子に直列に接続される第1のダイオードと、
前記第2のスイッチング素子に直列に接続される第2のダイオードと、をさらに備えることを特徴とする請求項1または2に記載のDC/DCコンバータ。 - 前記第1、第2、第5、第6のスイッチング素子、または、前記第3、第4、第5、第6のスイッチング素子のいずれにより前記Hブリッジを構成するかの切り替えを、DC/DCコンバータのスイッチング動作に同期して行うことを特徴とする請求項1乃至3に記載のDC/DCコンバータ。
- 前記第1の一次巻線は、前記第2の一次巻線よりも巻線比が小さいことを特徴とする請求項3に記載のDC/DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008277639A JP2010110069A (ja) | 2008-10-29 | 2008-10-29 | Dc/dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008277639A JP2010110069A (ja) | 2008-10-29 | 2008-10-29 | Dc/dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010110069A true JP2010110069A (ja) | 2010-05-13 |
Family
ID=42298962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008277639A Pending JP2010110069A (ja) | 2008-10-29 | 2008-10-29 | Dc/dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010110069A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013005594A (ja) * | 2011-06-16 | 2013-01-07 | Ihi Corp | 電力変換装置及び充電装置 |
WO2014057577A1 (ja) * | 2012-10-12 | 2014-04-17 | 三菱電機株式会社 | 電源装置およびバッテリ充電装置 |
JP2018126060A (ja) * | 2018-05-17 | 2018-08-09 | 三菱電機株式会社 | 非常用点灯装置 |
WO2020195305A1 (ja) * | 2019-03-28 | 2020-10-01 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
-
2008
- 2008-10-29 JP JP2008277639A patent/JP2010110069A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013005594A (ja) * | 2011-06-16 | 2013-01-07 | Ihi Corp | 電力変換装置及び充電装置 |
WO2014057577A1 (ja) * | 2012-10-12 | 2014-04-17 | 三菱電機株式会社 | 電源装置およびバッテリ充電装置 |
JP5911591B2 (ja) * | 2012-10-12 | 2016-04-27 | 三菱電機株式会社 | 電源装置およびバッテリ充電装置 |
JP2018126060A (ja) * | 2018-05-17 | 2018-08-09 | 三菱電機株式会社 | 非常用点灯装置 |
WO2020195305A1 (ja) * | 2019-03-28 | 2020-10-01 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
JPWO2020195305A1 (ja) * | 2019-03-28 | 2020-10-01 | ||
JP7369940B2 (ja) | 2019-03-28 | 2023-10-27 | パナソニックIpマネジメント株式会社 | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4264837B2 (ja) | 同期整流型dc−dcコンバータ | |
EP2421137A1 (en) | Switching power supply unit | |
JP4553881B2 (ja) | Dc/dcコンバータの制御方法 | |
US20060279968A1 (en) | DC/AC converter circuit and DC/AC conversion method | |
US6859372B2 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
JP2010110069A (ja) | Dc/dcコンバータ | |
JP5892172B2 (ja) | インバータ装置 | |
US20060139967A1 (en) | Synchronous rectifier drive circuit for low output voltage active clamp forward converter | |
JP4876530B2 (ja) | 直流変換装置 | |
KR100774145B1 (ko) | 자기 구동 동기 정류기를 갖는 전력 컨버터 | |
JP4013952B2 (ja) | Dc−dcコンバータ | |
KR102677228B1 (ko) | 절연형 스위칭 전원 | |
JPH1118426A (ja) | スイッチング電源回路 | |
JP2006191706A (ja) | 直流変換装置 | |
JPH11308862A (ja) | スイッチング電源回路 | |
JP5103671B2 (ja) | トランスおよびこのトランスを備えたスイッチング電源装置 | |
JP3602079B2 (ja) | スイッチング電源回路 | |
JP7434713B2 (ja) | スイッチング電源装置 | |
JP2007097377A (ja) | 同期整流の駆動回路 | |
JPH07337006A (ja) | 同期整流回路 | |
JP2004166420A (ja) | 多出力スイッチング電源装置 | |
JP2006197673A (ja) | スイッチング電源装置 | |
JP2007267450A (ja) | 多出力電源装置 | |
JP2002291239A (ja) | スイッチングレギュレータ回路 | |
JP2007295745A (ja) | 直流変換装置 |